JPH05110088A - 薄膜トランジスタ回路の製造方法 - Google Patents
薄膜トランジスタ回路の製造方法Info
- Publication number
- JPH05110088A JPH05110088A JP3297649A JP29764991A JPH05110088A JP H05110088 A JPH05110088 A JP H05110088A JP 3297649 A JP3297649 A JP 3297649A JP 29764991 A JP29764991 A JP 29764991A JP H05110088 A JPH05110088 A JP H05110088A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- film transistor
- amorphous silicon
- transistor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 絶縁基板上の異なる平面領域にアモルファス
シリコン膜とポリシリコン膜とを形成するとき、均一な
膜質のポリシリコン膜を得る。 【構成】 絶縁基板１上に形成された下地層２の上面全
体にアモルファスシリコン膜３を堆積する。次に、アモ
ルファスシリコン膜３の上面全体にクロム膜４を形成す
る。次に、不要な部分のクロム膜４およびアモルファス
シリコン膜３をエッチングして除去する。次に、全表面
にポリシリコン膜７を堆積する。次に、フォトレジスト
膜９をマスクとして、不要な部分のポリシリコン膜７を
エッチングして除去する。すると、下地層２の上面の所
定領域にアモルファスシリコン膜３がそれ以外の領域に
ポリシリコン膜７がそれぞれ形成され、しかもポリシリ
コン膜７を直接堆積することにより形成しているので、
均一な膜質のポリシリコン膜７が得られる。
シリコン膜とポリシリコン膜とを形成するとき、均一な
膜質のポリシリコン膜を得る。 【構成】 絶縁基板１上に形成された下地層２の上面全
体にアモルファスシリコン膜３を堆積する。次に、アモ
ルファスシリコン膜３の上面全体にクロム膜４を形成す
る。次に、不要な部分のクロム膜４およびアモルファス
シリコン膜３をエッチングして除去する。次に、全表面
にポリシリコン膜７を堆積する。次に、フォトレジスト
膜９をマスクとして、不要な部分のポリシリコン膜７を
エッチングして除去する。すると、下地層２の上面の所
定領域にアモルファスシリコン膜３がそれ以外の領域に
ポリシリコン膜７がそれぞれ形成され、しかもポリシリ
コン膜７を直接堆積することにより形成しているので、
均一な膜質のポリシリコン膜７が得られる。
Description
【０００１】
【産業上の利用分野】この発明は薄膜トランジスタ回路
の製造方法に関し、特に、非晶質半導体薄膜を活性層と
する薄膜トランジスタと結晶性半導体薄膜を活性層とす
る薄膜トランジスタとを備えた薄膜トランジスタ回路の
製造方法に関する。
の製造方法に関し、特に、非晶質半導体薄膜を活性層と
する薄膜トランジスタと結晶性半導体薄膜を活性層とす
る薄膜トランジスタとを備えた薄膜トランジスタ回路の
製造方法に関する。
【０００２】
【従来の技術】例えばアクティブマトリクス型の液晶デ
ィスプレイ装置には、ガラス等の透明基板からなる絶縁
基板上にアクティブマトリクス部用薄膜トランジスタの
ほかに駆動回路部用薄膜トランジスタを形成してなる薄
膜トランジスタ回路（アクティブマトリクスパネル）を
備えたものがある。このような薄膜トランジスタ回路で
は、アクティブマトリクス部と駆動回路部とで要求され
る特性に違いがある関係から、アクティブマトリクス部
を消費電力の小さいアモルファスシリコン（非晶質半導
体）薄膜を活性層とする薄膜トランジスタで形成し、駆
動回路部を移動度の高いポリシリコン（結晶性半導体）
薄膜を活性層とする薄膜トランジスタで形成している。
このような薄膜トランジスタ回路で両薄膜トランジスタ
を絶縁基板上の異なる平面領域に形成する場合、絶縁基
板上にアモルファスシリコン膜を形成し、このアモルフ
ァスシリコン膜のうち駆動回路部形成領域に対応する部
分にレーザビームを照射することにより、駆動回路部形
成領域に対応する部分のアモルファスシリコン膜のみを
結晶化してポリシリコン膜としている。
ィスプレイ装置には、ガラス等の透明基板からなる絶縁
基板上にアクティブマトリクス部用薄膜トランジスタの
ほかに駆動回路部用薄膜トランジスタを形成してなる薄
膜トランジスタ回路（アクティブマトリクスパネル）を
備えたものがある。このような薄膜トランジスタ回路で
は、アクティブマトリクス部と駆動回路部とで要求され
る特性に違いがある関係から、アクティブマトリクス部
を消費電力の小さいアモルファスシリコン（非晶質半導
体）薄膜を活性層とする薄膜トランジスタで形成し、駆
動回路部を移動度の高いポリシリコン（結晶性半導体）
薄膜を活性層とする薄膜トランジスタで形成している。
このような薄膜トランジスタ回路で両薄膜トランジスタ
を絶縁基板上の異なる平面領域に形成する場合、絶縁基
板上にアモルファスシリコン膜を形成し、このアモルフ
ァスシリコン膜のうち駆動回路部形成領域に対応する部
分にレーザビームを照射することにより、駆動回路部形
成領域に対応する部分のアモルファスシリコン膜のみを
結晶化してポリシリコン膜としている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
このような薄膜トランジスタ回路では、レーザビームの
ビーム径が小さい関係から、レーザビームをスキャンし
ながら照射しているので、二重照射部や非照射部が生じ
やすく、このため均一な膜質のポリシリコン膜を得るこ
とができないという問題があった。この発明の目的は、
均一な膜質のポリシリコン膜等の結晶性半導体薄膜を得
ることのできる薄膜トランジスタ回路の製造方法を提供
することにある。
このような薄膜トランジスタ回路では、レーザビームの
ビーム径が小さい関係から、レーザビームをスキャンし
ながら照射しているので、二重照射部や非照射部が生じ
やすく、このため均一な膜質のポリシリコン膜を得るこ
とができないという問題があった。この発明の目的は、
均一な膜質のポリシリコン膜等の結晶性半導体薄膜を得
ることのできる薄膜トランジスタ回路の製造方法を提供
することにある。
【０００４】
【課題を解決するための手段】この発明は、絶縁基板上
の異なる平面領域に非晶質半導体薄膜を活性層とする薄
膜トランジスタと結晶性半導体薄膜を活性層とする薄膜
トランジスタとが形成された薄膜トランジスタ回路の製
造に際し、前記絶縁基板上の所定領域にエッチングレジ
スト膜で被覆された非晶質半導体薄膜または結晶性半導
体薄膜のいずれか一方の半導体薄膜を堆積し、次いで前
記エッチングレジスト膜を含む前記絶縁基板上の全領域
に他方の半導体薄膜を堆積し、次いで前記エッチングレ
ジスト膜上の不要な部分の前記他方の半導体薄膜をエッ
チングして除去し、次いで前記エッチングレジスト膜を
エッチングして除去するようにしたものである。
の異なる平面領域に非晶質半導体薄膜を活性層とする薄
膜トランジスタと結晶性半導体薄膜を活性層とする薄膜
トランジスタとが形成された薄膜トランジスタ回路の製
造に際し、前記絶縁基板上の所定領域にエッチングレジ
スト膜で被覆された非晶質半導体薄膜または結晶性半導
体薄膜のいずれか一方の半導体薄膜を堆積し、次いで前
記エッチングレジスト膜を含む前記絶縁基板上の全領域
に他方の半導体薄膜を堆積し、次いで前記エッチングレ
ジスト膜上の不要な部分の前記他方の半導体薄膜をエッ
チングして除去し、次いで前記エッチングレジスト膜を
エッチングして除去するようにしたものである。
【０００５】
【作用】この発明によれば、一例として、絶縁基板上の
所定領域にエッチングレジスト膜で被覆された非晶質半
導体薄膜を堆積し、次いでエッチングレジスト膜を含む
絶縁基板上の全領域に結晶性半導体薄膜を堆積し、次い
でエッチングレジスト膜上の不要な部分の結晶性半導体
薄膜をエッチングして除去し、次いでエッチングレジス
ト膜をエッチングして除去しているので、絶縁基板上の
所定領域に非晶質半導体薄膜をそれ以外の領域に結晶性
半導体薄膜をそれぞれ堆積することができ、したがって
均一な膜質の結晶性半導体薄膜を得ることができる。
所定領域にエッチングレジスト膜で被覆された非晶質半
導体薄膜を堆積し、次いでエッチングレジスト膜を含む
絶縁基板上の全領域に結晶性半導体薄膜を堆積し、次い
でエッチングレジスト膜上の不要な部分の結晶性半導体
薄膜をエッチングして除去し、次いでエッチングレジス
ト膜をエッチングして除去しているので、絶縁基板上の
所定領域に非晶質半導体薄膜をそれ以外の領域に結晶性
半導体薄膜をそれぞれ堆積することができ、したがって
均一な膜質の結晶性半導体薄膜を得ることができる。
【０００６】
【実施例】図１〜図８はそれぞれこの発明の一実施例に
おける薄膜トランジスタ回路の各製造工程を示したもの
である。そこで、これらの図を順に参照しながら、薄膜
トランジスタ回路の製造方法について説明する。
おける薄膜トランジスタ回路の各製造工程を示したもの
である。そこで、これらの図を順に参照しながら、薄膜
トランジスタ回路の製造方法について説明する。
【０００７】まず、図１に示すように、ガラス等の透明
基板からなる絶縁基板１の上面にスパッタリング装置を
用いて酸化シリコンや窒化シリコン等からなる下地層２
を形成する。次に、下地層２の上面にプラズマＣＶＤ法
によりアモルファスシリコン膜３を堆積する。次に、ア
モルファスシリコン膜３の上面にスパッタリング装置を
用いてクロム膜（エッチングレジスト膜）４を形成す
る。
基板からなる絶縁基板１の上面にスパッタリング装置を
用いて酸化シリコンや窒化シリコン等からなる下地層２
を形成する。次に、下地層２の上面にプラズマＣＶＤ法
によりアモルファスシリコン膜３を堆積する。次に、ア
モルファスシリコン膜３の上面にスパッタリング装置を
用いてクロム膜（エッチングレジスト膜）４を形成す
る。
【０００８】次に、図２に示すように、アクティブマト
リクス部形成領域５に対応する部分のクロム膜４の上面
にフォトレジスト膜６をパターン形成する。次に、フォ
トリソグラフィ技術によりフォトレジスト膜６をマスク
として、硝酸セリウムおよびアンモニウムを主成分とす
るクロム用エッチング液でエッチングし、さらにＣＦ4
とＯ2との混合ガス雰囲気中でプラズマドライエッチン
グすると、図３に示すように、アクティブマトリクス部
形成領域５に対応する部分以外の不要な部分のクロム膜
４およびアモルファスシリコン膜３が除去される。この
後、フォトレジスト膜６をエッチングして除去する。
リクス部形成領域５に対応する部分のクロム膜４の上面
にフォトレジスト膜６をパターン形成する。次に、フォ
トリソグラフィ技術によりフォトレジスト膜６をマスク
として、硝酸セリウムおよびアンモニウムを主成分とす
るクロム用エッチング液でエッチングし、さらにＣＦ4
とＯ2との混合ガス雰囲気中でプラズマドライエッチン
グすると、図３に示すように、アクティブマトリクス部
形成領域５に対応する部分以外の不要な部分のクロム膜
４およびアモルファスシリコン膜３が除去される。この
後、フォトレジスト膜６をエッチングして除去する。
【０００９】次に、図４に示すように、全表面にポリシ
リコン膜７をその膜厚がアモルファスシリコン膜３の膜
厚と同じとなるように堆積する。この場合、０．１〜１
Ｔｏｒｒ程度のガス圧および基板温度３００〜４００℃
程度の低温度下でジシランＳｉ2Ｈ6と水素ガスＨ2とを
流量比１０％以下とした混合ガスを用いたプラズマＣＶ
Ｄ法によりポリシリコンを直接堆積するようにすると、
アモルファスシリコン膜３の堆積温度と同程度の温度も
しくはそれよりも低い温度でポリシリコンを直接堆積す
ることができる。したがって、全表面へのポリシリコン
膜７の形成を、アモルファスシリコン膜３を結晶化させ
ることなく行うことができる。
リコン膜７をその膜厚がアモルファスシリコン膜３の膜
厚と同じとなるように堆積する。この場合、０．１〜１
Ｔｏｒｒ程度のガス圧および基板温度３００〜４００℃
程度の低温度下でジシランＳｉ2Ｈ6と水素ガスＨ2とを
流量比１０％以下とした混合ガスを用いたプラズマＣＶ
Ｄ法によりポリシリコンを直接堆積するようにすると、
アモルファスシリコン膜３の堆積温度と同程度の温度も
しくはそれよりも低い温度でポリシリコンを直接堆積す
ることができる。したがって、全表面へのポリシリコン
膜７の形成を、アモルファスシリコン膜３を結晶化させ
ることなく行うことができる。
【００１０】次に、図５に示すように、駆動回路部形成
領域８に対応する部分のポリシリコン膜７の上面にフォ
トリソグラフィ技術によりフォトレジスト膜９をパター
ン形成する。次に、フォトレジスト膜９をマスクとし
て、ＣＦ4とＯ2との混合ガス雰囲気中でプラズマドライ
エッチングすると、図６に示すように、駆動回路部形成
領域８に対応する部分以外の不要な部分のポリシリコン
膜７が除去される。このとき、アモルファスシリコン膜
３は、その上面をクロム膜４によって被覆されているの
で、エッチングされて除去されることはない。この後、
フォトレジスト膜９をエッチングして除去する。次に、
クロム膜４を硝酸セリウムおよびアンモニウムを主成分
とするクロム用エッチング液でエッチングして除去す
る。
領域８に対応する部分のポリシリコン膜７の上面にフォ
トリソグラフィ技術によりフォトレジスト膜９をパター
ン形成する。次に、フォトレジスト膜９をマスクとし
て、ＣＦ4とＯ2との混合ガス雰囲気中でプラズマドライ
エッチングすると、図６に示すように、駆動回路部形成
領域８に対応する部分以外の不要な部分のポリシリコン
膜７が除去される。このとき、アモルファスシリコン膜
３は、その上面をクロム膜４によって被覆されているの
で、エッチングされて除去されることはない。この後、
フォトレジスト膜９をエッチングして除去する。次に、
クロム膜４を硝酸セリウムおよびアンモニウムを主成分
とするクロム用エッチング液でエッチングして除去す
る。
【００１１】次に、図７に示すように、全表面にスパッ
タリング装置を用いて酸化シリコンや窒化シリコン等か
らなるゲート絶縁膜１１を形成する。次に、アモルファ
スシリコン膜３の中央部に対応する部分のゲート絶縁膜
１１の上面およびポリシリコン膜７の中央部に対応する
部分のゲート絶縁膜１１の上面にスパッタリング装置を
用いてアルミニウムからなるゲート電極１２、１３をパ
ターン形成する。次に、全表面のうちポリシリコン膜７
に対応する部分以外の部分にフォトリソグラフィ技術に
よりフォトレジスト膜１４をパターン形成する。次に、
フォトレジスト膜１４および一方のゲート電極１３をマ
スクとしてイオン注入装置によりリンイオン等のイオン
を注入し、一方のゲート電極１３の両側におけるポリシ
リコン膜７を不純物領域化する。この後、フォトレジス
ト膜１４をエッチングして除去する。
タリング装置を用いて酸化シリコンや窒化シリコン等か
らなるゲート絶縁膜１１を形成する。次に、アモルファ
スシリコン膜３の中央部に対応する部分のゲート絶縁膜
１１の上面およびポリシリコン膜７の中央部に対応する
部分のゲート絶縁膜１１の上面にスパッタリング装置を
用いてアルミニウムからなるゲート電極１２、１３をパ
ターン形成する。次に、全表面のうちポリシリコン膜７
に対応する部分以外の部分にフォトリソグラフィ技術に
よりフォトレジスト膜１４をパターン形成する。次に、
フォトレジスト膜１４および一方のゲート電極１３をマ
スクとしてイオン注入装置によりリンイオン等のイオン
を注入し、一方のゲート電極１３の両側におけるポリシ
リコン膜７を不純物領域化する。この後、フォトレジス
ト膜１４をエッチングして除去する。
【００１２】次に、図８に示すように、ゲート絶縁膜１
１の上面にスパッタリング装置を用いてＩＴＯからなる
透明電極１５をパターン形成する。次に、ゲート電極１
２、１３の周囲にスパッタリング装置を用いて酸化シリ
コンや窒化シリコン等からなる絶縁膜１６、１７を形成
する。次に、アモルファスシリコン膜３のソース領域お
よびドレイン領域に対応する部分のゲート絶縁膜１１に
コンタクトホール１８、１９を形成すると共に、ポリシ
リコン膜７のソース領域およびドレイン領域に対応する
部分のゲート絶縁膜１１にコンタクトホール２０、２１
を形成する。次に、コンタクトホール１８、１９を介し
てアモルファスシリコン膜３のソース領域およびドレイ
ン領域と接続されるアルミニウムからなるソース電極２
２およびドレイン電極２３をゲート絶縁膜１１等の上面
にパターン形成すると共に、コンタクトホール２０、２
１を通してポリシリコン膜７のソース領域およびドレイ
ン領域と接続される同じくアルミニウムからなるソース
電極２４およびドレイン電極２５をゲート絶縁膜１１等
の上面にパターン形成する。かくして、薄膜トランジス
タ回路が製造される。
１の上面にスパッタリング装置を用いてＩＴＯからなる
透明電極１５をパターン形成する。次に、ゲート電極１
２、１３の周囲にスパッタリング装置を用いて酸化シリ
コンや窒化シリコン等からなる絶縁膜１６、１７を形成
する。次に、アモルファスシリコン膜３のソース領域お
よびドレイン領域に対応する部分のゲート絶縁膜１１に
コンタクトホール１８、１９を形成すると共に、ポリシ
リコン膜７のソース領域およびドレイン領域に対応する
部分のゲート絶縁膜１１にコンタクトホール２０、２１
を形成する。次に、コンタクトホール１８、１９を介し
てアモルファスシリコン膜３のソース領域およびドレイ
ン領域と接続されるアルミニウムからなるソース電極２
２およびドレイン電極２３をゲート絶縁膜１１等の上面
にパターン形成すると共に、コンタクトホール２０、２
１を通してポリシリコン膜７のソース領域およびドレイ
ン領域と接続される同じくアルミニウムからなるソース
電極２４およびドレイン電極２５をゲート絶縁膜１１等
の上面にパターン形成する。かくして、薄膜トランジス
タ回路が製造される。
【００１３】このようにして製造された薄膜トランジス
タ回路では、絶縁基板１上に形成された下地層２の上面
の所定領域にアモルファスシリコン膜３がそれ以外の領
域にポリシリコン膜７がそれぞれ形成され、しかもポリ
シリコン膜７を直接堆積することにより形成しているの
で、均一な膜質のポリシリコン膜７を得ることができ
る。
タ回路では、絶縁基板１上に形成された下地層２の上面
の所定領域にアモルファスシリコン膜３がそれ以外の領
域にポリシリコン膜７がそれぞれ形成され、しかもポリ
シリコン膜７を直接堆積することにより形成しているの
で、均一な膜質のポリシリコン膜７を得ることができ
る。
【００１４】なお、上記実施例では、アモルファスシリ
コン膜３を堆積した後にポリシリコン膜７を堆積してい
るが、これは逆であってもよい。すなわち、例えば図１
〜図６において、符号３をポリシリコン膜とし、符号７
をアモルファスシリコン膜とすると、ポリシリコン膜を
堆積した後にアモルファスシリコン膜を堆積することが
できる。また、上記実施例では、この発明を液晶ディス
プレイ装置に適用した場合について説明したが、これに
限らず、薄膜トランジスタメモリやイメージセンサ等に
も幅広く適用することができる。
コン膜３を堆積した後にポリシリコン膜７を堆積してい
るが、これは逆であってもよい。すなわち、例えば図１
〜図６において、符号３をポリシリコン膜とし、符号７
をアモルファスシリコン膜とすると、ポリシリコン膜を
堆積した後にアモルファスシリコン膜を堆積することが
できる。また、上記実施例では、この発明を液晶ディス
プレイ装置に適用した場合について説明したが、これに
限らず、薄膜トランジスタメモリやイメージセンサ等に
も幅広く適用することができる。
【００１５】
【発明の効果】以上説明したように、この発明によれ
ば、一例として、絶縁基板上の所定領域に非晶質半導体
薄膜をそれ以外の領域に結晶性半導体薄膜をそれぞれ形
成することができる上、結晶性半導体薄膜を始めから結
晶性半導体薄膜として形成しているので、均一な膜質の
結晶性半導体薄膜を得ることができる。
ば、一例として、絶縁基板上の所定領域に非晶質半導体
薄膜をそれ以外の領域に結晶性半導体薄膜をそれぞれ形
成することができる上、結晶性半導体薄膜を始めから結
晶性半導体薄膜として形成しているので、均一な膜質の
結晶性半導体薄膜を得ることができる。
【図１】この発明の一実施例における薄膜トランジスタ
回路の製造に際し、絶縁基板の上面に下地層、アモルフ
ァスシリコン膜およびクロム膜を形成した状態の断面
図。
回路の製造に際し、絶縁基板の上面に下地層、アモルフ
ァスシリコン膜およびクロム膜を形成した状態の断面
図。
【図２】同薄膜トランジスタ回路の製造に際し、アクテ
ィブマトリクス部形成領域に対応する部分のクロム膜の
上面にフォトレジスト膜を形成した状態の断面図。
ィブマトリクス部形成領域に対応する部分のクロム膜の
上面にフォトレジスト膜を形成した状態の断面図。
【図３】同薄膜トランジスタ回路の製造に際し、不要な
部分の下地層およびアモルファスシリコン膜を除去した
状態の断面図。
部分の下地層およびアモルファスシリコン膜を除去した
状態の断面図。
【図４】同薄膜トランジスタ回路の製造に際し、フォト
レジスト膜を除去した後全表面にポリシリコン膜を形成
した状態の断面図。
レジスト膜を除去した後全表面にポリシリコン膜を形成
した状態の断面図。
【図５】同薄膜トランジスタ回路の製造に際し、駆動回
路部形成領域に対応する部分のポリシリコン膜の上面に
フォトレジスト膜を形成した状態の断面図。
路部形成領域に対応する部分のポリシリコン膜の上面に
フォトレジスト膜を形成した状態の断面図。
【図６】同薄膜トランジスタ回路の製造に際し、不要な
部分のポリシリコン膜を除去した状態の断面図。
部分のポリシリコン膜を除去した状態の断面図。
【図７】同薄膜トランジスタ回路の製造に際し、ゲート
絶縁膜、ゲート電極およびフォトレジスト膜を形成した
後イオン注入によりポリシリコン膜に不純物領域を形成
した状態の断面図。
絶縁膜、ゲート電極およびフォトレジスト膜を形成した
後イオン注入によりポリシリコン膜に不純物領域を形成
した状態の断面図。
【図８】同薄膜トランジスタ回路の製造に際し、フォト
レジスト膜を除去した後透明電極、ソース電極およびド
レイン電極を形成した状態の断面図。
レジスト膜を除去した後透明電極、ソース電極およびド
レイン電極を形成した状態の断面図。
１ 絶縁基板 ２ 下地層 ３ アモルファスシリコン膜 ４ クロム膜（エッチングレジスト膜） ６ フォトレジスト膜 ７ ポリシリコン膜 ９ フォトレジスト膜
Claims (3)
- 【請求項１】 絶縁基板上の異なる平面領域に非晶質半
導体薄膜を活性層とする薄膜トランジスタと結晶性半導
体薄膜を活性層とする薄膜トランジスタとが形成された
薄膜トランジスタ回路の製造に際し、 前記絶縁基板上の所定領域にエッチングレジスト膜で被
覆された非晶質半導体薄膜または結晶性半導体薄膜のい
ずれか一方の半導体薄膜を堆積し、次いで前記エッチン
グレジスト膜を含む前記絶縁基板上の全領域に他方の半
導体薄膜を堆積し、次いで前記エッチングレジスト膜上
の不要な部分の前記他方の半導体薄膜をエッチングして
除去し、次いで前記エッチングレジスト膜をエッチング
して除去することを特徴とする薄膜トランジスタ回路の
製造方法。 - 【請求項２】 前記エッチングレジスト膜はクロム膜か
らなることを特徴とする請求項１記載の薄膜トランジス
タ回路の製造方法。 - 【請求項３】 前記絶縁基板は透明基板からなることを
特徴とする請求項１記載の薄膜トランジスタ回路の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29764991A JP3216173B2 (ja) | 1991-10-18 | 1991-10-18 | 薄膜トランジスタ回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29764991A JP3216173B2 (ja) | 1991-10-18 | 1991-10-18 | 薄膜トランジスタ回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05110088A true JPH05110088A (ja) | 1993-04-30 |
| JP3216173B2 JP3216173B2 (ja) | 2001-10-09 |
Family
ID=17849324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29764991A Expired - Fee Related JP3216173B2 (ja) | 1991-10-18 | 1991-10-18 | 薄膜トランジスタ回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3216173B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001526093A (ja) | 1997-12-23 | 2001-12-18 | カーマン，ゲーリー・ビー | 動的Ｏｘ生物学的負荷低減 |
| US6589480B1 (en) | 2000-04-27 | 2003-07-08 | L'air Liquide - Societe Anonyme A'directoire Et Conseil De Surveillance Pour L'etude Et L'exploitation Des Procedes Georges Claude | Method for sanitizing a food processing environment |
| CN117561528A (zh) | 2022-06-07 | 2024-02-13 | 株式会社Tbm | 利用食品废弃物的甲烷资源化匹配系统 |
-
1991
- 1991-10-18 JP JP29764991A patent/JP3216173B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3216173B2 (ja) | 2001-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4715930A (en) | Process for producing by sloping etching a thin film transistor with a self-aligned gate with respect to the drain and source thereof | |
| JPS59208783A (ja) | 薄膜トランジスタ | |
| US4684435A (en) | Method of manufacturing thin film transistor | |
| JPH1041521A (ja) | 薄膜トランジスタの製造方法及びその方法によって製造される薄膜トランジスタの構造 | |
| JP2002280391A (ja) | ＴＦＴのためのＳｉ層の金属誘起による自己整合結晶化を用いる半導体デバイス、トップ・ゲート形ＴＦＴおよび該トップ・ゲート形ＴＦＴの製造方法 | |
| JPH0282571A (ja) | アクティブマトリクス基板の製造方法 | |
| KR100459219B1 (ko) | 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법 | |
| JP2008042218A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP2000077665A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
| JPH05304171A (ja) | 薄膜トランジスタ | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPS6042868A (ja) | 非晶質シリコン薄膜電界効果トランジスタの製造方法 | |
| JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0562996A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6380570A (ja) | 薄膜トランジスタの製造方法 | |
| JP2503001B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3312541B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH06163587A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2000147535A (ja) | 透明導電膜 | |
| JPH0572749B2 (ja) | ||
| JPH0330296B2 (ja) | ||
| JPH09116162A (ja) | 薄膜トランジスタの製造方法 | |
| JP2513664B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |