KR100321000B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100321000B1
KR100321000B1 KR1020000067074A KR20000067074A KR100321000B1 KR 100321000 B1 KR100321000 B1 KR 100321000B1 KR 1020000067074 A KR1020000067074 A KR 1020000067074A KR 20000067074 A KR20000067074 A KR 20000067074A KR 100321000 B1 KR100321000 B1 KR 100321000B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
substrate
film
nickel
region
Prior art date
Application number
KR1020000067074A
Other languages
English (en)
Inventor
미야나가아키하루
오타니히사시
테라모토사토시
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Application granted granted Critical
Publication of KR100321000B1 publication Critical patent/KR100321000B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

비정질 규소막에 8족 원소를 중심으로 한 금속원소, 예를 들어, 니켈을 선택적으로 도입하고, 가열에 의해 그 규소막을 결정화시킨다. 이때, 결정성장이 기판을 따라 진행한다. 즉, 니켈이 선택적으로 도입된 영역으로부터 결정성장이 횡방향으로 진행한다. 그래서, 이 영역에서 결정성장 방향과 캐리어 이동방향이 일치함으로써, 캐리어가 고속으로 이동하는 장치를 얻을 수 있다.

Description

반도체장치{A semiconductor device}
본 발명은 유리와 같은 절연기판상에 제공된 TFT(박막트랜지스터)를 가지는 반도체장치에 관한 것이다.
유리 등으로 만들어진 절연기판상에 형성된 TFT를 가지는 반도체장치로서, 화소를 구동하기 위해 TFT를 사용하는 액티브형 액정표시장치, 이미지 센서 등이 알려져 있다.
이들 장치에 사용되는 TFT에는, 박막 형상의 규소 반도체를 사용하는 것이일반적이다. 박막 형상의 규소 반도체는 비정질 규소 반도체(a-Si)형과 결정성 규소 반도체형으로 대략 분류된다. 비정질 규소 반도체는 제작온도가 낮고 기상법(氣相法)으로 비교적 쉽게 제작될 수 있고 대량생산성이 충분하기 때문에 가장 일반적으로 사용되고 있다. 그러나, 비정질 규소 반도체의 도전율 등과 같은 물성이 결정성 규소 반도체보다 열등하기 때문에, 장래에 고속 특성을 얻기 위해 결정성 규소 반도체로 된 TFT의 제작방법의 확립이 강하게 요구되고 있다. 결정성 규소 반도체로서는, 다결정 규소, 미결정(微結晶) 규소, 결정 성분을 함유하는 비정질 규소, 결정성과 비정질성과의 중간 상태를 가지는 세미아모르퍼스 규소 등과 같은 비(非)단결정 규소 반도체가 알려져 있다. 이후, 이들 결정성을 가지는 비단결정 규소 반도체를 결정성 규소라 부른다.
이들 결정성을 갖는 박막 형상의 규소 반도체를 얻는 방법으로서는, 다음 방법들이 알려져 있다.
(1) 성막시에 결정성 막을 직접 성막하는 방법.
(2) 이미 형성된 비정질 반도체막에 레이저광 에너지를 가하여 결정성을 제공하는 방법.
(3) 이미 형성된 비정질 반도체막에 열 에너지를 가하여 결정성을 제공하는 방법.
그러나, (1)의 방법은, 뛰어난 반도체 물성을 가지는 막을 기판의 상면 전체에 걸쳐 균일하게 성막하는 것이 기술적으로 어렵다. 또한, 성막온도가 600℃ 이상으로 높기 때문에, 저렴한 유리기판이 사용될 수 없다는 비용상의 문제가 있다.
(2)의 방법은, 현재 가장 일반적으로 사용되는 엑시머 레이저를 예로 들면, 레이저광의 조사면적이 작기 때문에 처리량이 낮다는 문제가 있고, 또한, 대면적 기판의 전체 상면을 균일하게 처리하기에는 레이저광의 안정성이 충분치 않고, 차세대의 기술이라는 감이 강하다.
(3)의 방법은, (1) 및 (2)의 방법과 비교하면 대면적의 기판에 대처할 수 있다는 이점(利點)이 있다. 그러나, 가열온도로서 600℃ 이상의 고온이 요구되고, 저렴한 유리기판의 사용을 고려하면, 가열온도를 더욱 낮추는 것이 필요하다. 특히, 현재의 액정표시장치의 경우에는 대면적화가 진행되고 있고, 그 때문에, 유리기판도 마찬가지로 대형의 것을 사용하는 것이 필요하다. 그러한 대면적의 유리기판을 사용하는 경우에는, 반도체제작에 필수적인 가열공정에서 기판의 수축 또는변형이 마스크 맞춤 등의 정밀도를 떨어뜨린다는 심각한 문제가 발생한다. 특히, 현재 가장 일반적으로 사용되는 코닝 7059 유리의 경우에는, 변형점(strain point)이 593℃이어서, 종래의 가열 결정화방법에서는 큰 변형을 일으키게 된다. 더욱이, 온도 문제 이외에도, 현재의 공정에서는 결정화에 필요한 가열시간이 수 십 시간 이상에 달하기 때문에, 가열시간을 단축하는 것이 또한 필요하다.
본 발명은 상기 문제들을 해결하는 수단을 제공히는 것이고, 본 발명의 목적은, 비정질 규소로 된 박막을 가열에 의해 결정화하는 방법의 적용에 의해 결정성 규소 반도체로 된 박막을 제작하는 방법에서 결정화에 필요한 온도를 낮추고 시간을 단축하는 공정을 제공하는데 있다. 물론, 본 발명에 따른 공정을 사용하여 제작한 결정성 규소 반도체는 종래의 공정으로 제작한 것들에 필적하는 물성을 가지며, TFT의 활성층 영역에도 사용가능한 것이다.
도 1(A)∼(D)는 본 발명의 일 실시예에 따른 반도체장치의 제작공정을 나타내는 도면.
도 2는 본 발명에 따른 반도체장치의 개요를 나타내는 도면.
도 3(A)∼(D)는 본 발명의 다른 실시예에 따른 반도체장치의 제작공정을 나타내는 도면.
도 4는 결정성 규소막에서의 금속원소의 농도를 나타내는 그래프.
도 5(A)는 본 발명의 박막형 절연게이트 전계효과 트랜지스터의 개략 단면도.
도 5(B) 및 (C)는 본 발명의 실시예에 따른 결정성장 방향과 소스-드레인 방향 사이의 관계를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명 *
101: 유리기판 102: 하지막
103: 마스크 104: 규소막
105: 결정성장 방향 106: 게이트 절연막
107, 109: 게이트 전극 108, 110: 산화물층
111, 113: P형 불순물영역 112, 115: 채널형성영역
114, 116: N형 불순물영역 117, 119, 120: 전극/배선
118: 층간절연막
본 발명가들은, 비정질 규소 반도체막을 CVD법 또는 스퍼터링법으로 성막하고 그 막을 가열에 의해 결정화하는 상기 방법에서 다음 실험을 행하고, 그 실험 결과를 고려했다.
우선, 유리기판상에 비정질 규소막을 성막하고 이 막을 가열에 의해 결정화하는 메카니즘을 조사하였다. 그 결과, 결정성장이 유리기판과 비정질 규소 사이의 계면에서 출발하고, 어느 정도의 막두께 이상에서는 기판 표면에 수직인 주상(柱狀)으로 진행하는 것이 관찰되었다.
상기 현상은, 결정성장의 기초로 되는 결정핵(결정성장의 기초로 되는 종(種))이 유리기판과 비정질 규소막 사이의 계면에 존재하고 그 핵으로부터 결정이 성장한다는 것에 기인한다고 생각된다. 그러한 결정핵은 기판의 표면에 미량으로 존재하는 불순물 금속원소 또는 유리표면의 결정성분(결정화 유리라고 불리는 것과 같이 산화규소의 결정성분이 유리기판의 표면상에 존재하는 것으로 생각된다)이라고 생각된다.
따라서, 결정핵을 더욱 적극적으로 도입함으로써 결정화 온도의 저온화가 가능하다고 생각되었고, 이 효과를 확인할 목적으로, 다른 금속들을 미량으로 기판상에 성막하고 그 위에 비정질 규소의 박막을 성막하였다. 그후, 가열에 의한 결정화를 행하고 실험을 수행하였다. 그 결과, 기판상에 여러 금속을 성막한 경우에 있어서는, 결정화 온도의 저온화가 확인되었고, 이물(異物)을 결정핵으로 한 결정성장이 일어났음이 예상되었다. 따라서, 저온화가 가능하였던 다수의 불순물 금속에 관하여 그 메카니즘을 더욱 자세히 조사하였다.
결정화는 초기의 핵생성과 그 핵으로부터의 결정성장의 2 단계로 나눠질 수 있다. 초기 핵생성 속도는, 일정 온도에서 미세한 결정이 도트 패턴으로 발생할 때까지의 시간을 측정함으로써 관찰되었다. 그 시간은 상기 불순물 금속을 성막한 박막에서는 어느 경우도 단축되었고, 결정핵 도입시의 결정화 온도의 저하효과가 확인되었다. 또한, 핵 생성후의 결정립의 성장을 가열 시간을 변경하면서 검사한 결과, 어떤 종류의 금속을 성막한 후, 그 위에 성막한 비정질 규소박막의 결정화에 있어서는, 핵 생성후의 결정성장의 속도조차도 비약적으로 증대하는 것이 관찰되었다. 이것은 모든 예상을 뛰어 넘은 것이다. 이 메카니즘에 관해서는 나중에 더욱 자세히 설명될 것이다.
어떻든, 상기 두가지 효과에 의해, 어느 종류의 금속을 미량 사용하여 성막한 것 위에 비정질 규소로 된 박막을 성막하고, 그후 가열하여 결정화한 경우에는, 종래기술에서는 예측될 수 없었던 것과 같은 580℃ 이하의 온도에서 4시간 정도의 시간에 충분한 결정화가 달성되는 것이 판명되었다. 그러한 효과를 가지는 금속 불순물의 예로서는, 철, 코발트, 니켈, 구리, 팔라듐, 은, 백금을 들 수 있다. 이들 모든 금속은 종종 촉매재료로서 양호하게 사용되는 금속이므로, 아래의 명세서중에서는 이들을 '저온결정화용 금속촉매'라 칭한다. 이들 중에서, 가장 효과가 현저하고 취급하기가 가장 쉬운 금속은 니켈이며, 아래의 명세서중에서는 니켈을 중심으로 하여 논의할 것이다.
니켈이 어느 정도의 효과를 가지는가의 일 예를 들면, 처리되지 않은 기판(코닝 7059), 즉, 미량의 니켈박막을 성막하지 않은 기판상에 플라즈마 CVD법으로 형성된 비정질 규소로 된 박막을 질소분위기에서의 가열에 의해 결정화하는 경우, 그 가열온도를 600℃로 한 때 10시간 이상의 가열시간을 필요로 하였으나, 미량의 니켈박막을 성막한 기판상에 비정질 규소로 된 박막을 사용한 경우에는, 4시간 정도의 가열로 유사한 결정화 상태가 얻어질 수 있었다. 이때의 결정화의 판단은 라만(Raman) 분광 스펙트럼을 사용하였다. 이것만으로부터도, 니켈의 효과가 매우 크다는 것이 분명하다.
상기 설명으로부터 명백한 바와 같이, 미량의 저온결정화용 금속촉매를 사용하여 형성된 박막상에 비정질 규소박막을 성막한 경우, 결정화 온도의 저온화 및 결정화에 필요한 시간을 단축시키는 것이 가능하게 된다. 여기서, TFT의 제작에 그 공정을 사용하는 것을 전제로 더욱 상세히 설명한다. 나중에 더욱 상세히 설명할 것이지만, 저온결정화용 금속촉매의 박막을 기판상에 형성한 때 뿐만 아니라, 비정질 규소상에 그 박막을 형성한 때도 동일한 효과가 달성되고, 이온주입에서도 마찬가지이므로, 아래의 명세서중에서 이들 모든 일련의 처리를 '저온결정화용 금속촉매의 미량첨가'라고 부른다. 저온결정화용 금속촉매로서는, 철, 코발트, 니켈, 구리, 팔라듐, 은, 백금으로 이루어진 군으로부터 선택된 적어도 하나의 원소를 사용하는 것이 유용하지만, 본 발명자들의 식견에 의하면, 8족 원소인 Ru, Rh, Os 및 Ir도 상기한 재료로서 같은 효과를 가지는 원소로서 언급될 수 있다.
먼저, 저온결정화용 금속촉매의 첨가방법에 관하여 설명한다. 저온결정화용 금속촉매의 미량첨가는, 미량의 저온결정화용 금속촉매로 된 박막을 기판상에 성막하고, 그 위에 비정질 규소막을 성막하는 방법이나, 또는 먼저 비정질 규소막을 성막하고, 그 위에 미량의 저온결정화용 금속촉매로 된 박막을 성막하는 방법에서도 동일한 저온화 효과가 제공되고, 그 성막은 스퍼터링법이나 또는 증착법에 의해 행해질 수 있어, 성막법에 무관하게 그 효과가 달성된다.
그러나, 기판상에 미량의 저온결정화용 금속촉매로 된 박막을 성막하는 경우, 코닝 7059 유리기판상에 미량의 저온결정화용 금속촉매로 된 박막을 직접 성막하는 것보다는, 먼저 산화규소박막을 그 기판상에 형성하고 그 위에 미량의 저온결정화용 금속촉매로 된 박막을 형성하는 경우의 쪽이 효과가 더욱 현저하다. 그 이유로서 고려될 수 있는 것으로서는, 규소와 저온결정화용 금속촉매 사이의 직접 접촉이 현재의 저온결정화에 필수적이라는 것이고, 코닝 7059 유리의 경우에는 규소 이외의 성분이 규소와 금속 사이의 접촉 또는 반응을 방해할 수 있다고 생각된다.
또한, 미량 첨가의 방법으로서는, 비정질 규소의 위 또는 아래에 접하여 박막을 형성하는 이외에, 이온주입에 의해 저온결정화용 금속촉매를 첨가하여도 대략 같은 효과가 확인되었다. 또한, 결정화될 비정질 규소막 또는 비단결정 규소막의 형성시에 불순물로서 첨가하여도 좋다.
저온결정화용 금속촉매의 양에 관해서는, 예를 들어 니켈의 경우, 1×1015원자/cm3이상의 양의 첨가에 의해 저온화가 확인되지만, 1×1021원자/cm3이상의 첨가량에 있어서는, 라만 분광 스펙트럼의 피크의 형상이 규소단체의 것과는 명백히 다른 것이므로, 실제 사용범위는 1×1015원자/cm3∼5×1019원자/cm3이라고 생각된다. 또한, 반도체 물성으로서, TFT의 활성층에 사용하는 것을 고려하면, 이 양은 1×1015원자/cm3∼2×1019원자/cm3이내로 유지되어야 한다.
니켈이 저온결정화용 금속촉매로서 사용되는 경우에 추측되는 결정화 메카니즘에 관하여 추가로 설명한다.
상기한 바와 같이, 저온결정화용 금속촉매가 첨가되지 않은 경우에는, 기판 등과의 계면상의 결정핵으로부터 무작위로 핵이 생성되고, 이들 핵으로부터의 결정성장도 마찬가지로 무작위이고, 제작방법에 따라서는, [110] 및 [111]에 비교적 배향된 결정이 얻어지는 것이 보고되어 있고, 당연히 박막 전체에 걸쳐 대략 균일한 결정성장이 관찰된다.
먼저, 이 메카니즘을 확인하기 위해, DSC(미분주사열량계)로 분석하였다. 플라즈마 CVD법에 의해 기판상에 형성된 비정질 규소박막을 샘플 용기안에 기판과 함께 넣고, 온도를 일정한 속도로 상승시켰다. 약 700℃ 전후에서 명확한 발열 피크가 관찰되고 결정화가 관측되었다. 당연히, 승온속도를 바꾸면 이 온도가 이동(시프트)하지만, 승온속도가 예를 들어 10℃/min인 경우에는, 700.9℃에서 결정화가 개시되었다. 다음에, 승온속도를 3가지로 바꾸어 측정하고, 초기 핵 생성후의 결정성장의 활성화 에너지를 오자와(Ozawa)법으로 측정하였다. 그 결과, 약 3.04 eV의 값이 얻어졌다. 또한, 반응속도식을 이론 곡선과의 적합에 의해 구한 때, 무질서한 핵 생성 및 그로부터의 성장 모델에 의해 가장 쉽게 설명될 수 있음이 판명되어, 기판 등과의 계면의 결정핵으로부터 무작위로 핵이 발생하고 그 핵으로부터 결정성장이 일어나는 모델의 타당성이 확인되었다.
저온결정화용 금속촉매를 첨가하여, 즉, 일 예로서 니켈을 미량 첨가하여 상기한 것들과 동일한 측정을 행하였다. 그 결과, 승온속도를 10℃/min으로 한 경우에는, 619.9℃에서 결정화가 개시되었고, 일련의 이들 측정에 의해 구해진 결정성장의 활성화 에너지는 대략 1.87 eV이어서, 결정성장이 용이하게 된 것이 수치적으로도 명백하게 되었다. 또한, 이론 곡선과의 적합으로 구해진 반응속도식은 1차원적 계면 율속(律速) 모델의 것에 가깝고, 결정성장에 일정한 방향의 방향성을 가지는 것이 시사된다.
여기서, 결정화 개시를 위한 온도의 저하는 상기한 바와 같이 이물의 효과로서 비교적 쉽게 상상되지만, 결정성장의 활성화 에너지의 동시 감소의 원인에 대해서는 의문이 제기된다. 그 이유를 조사하기 위해서, 결정화 없이 비단결정 규소막에의 규소이온의 주입에 의해 비정질화하는 것으로 제작된 비정질 규소막의 재결정화의 활성화 에너지의 측정을 상기한 방법으로 행하였다. 그 결과, 결정화 개시온도가 역으로 고온측로 이동(시프트)하였을지라도, 결정성장의 활성화 에너지는 약 2.3 eV로 저하하였음이 판명되었다. 여기서, 이온주입에 의해 제작한 비정질 규소막에 있어서는, 막중에 수소가 거의 존재하지 않음을 고려하면, 결정성장의 용이함은 결정부분과 비정질부분 사이의 계면에서의 수소이탈의 용이함에 의해 율속되는 것으로 이해될 수 있다. 이 가설을 지지하는 실험 결과로서, 비정질 규소막의 TG-DTA(미분 열-열중량 동시분석)의 결과로부터, 결정화의 개시는 항상 수소이탈이 일단락된 직후에 일어나, 수소가 결정화를 방해할 가능성이 매우 높은 것이라고 예상된다.
여기서, 첨가한 저온결정화용 금속촉매와 수소의 반응에 관하여 조사하여 보면, 이들은 어느 것이나 수소와 반응하여 수소화물을 만들 때, 발열반응을 일으키는 물성이 있는(일부 문헌에 따르면 팔라듐만은 흡열반응을 나타낸다) 것이 판명되었다. 이것은, 저온결정화용 금속촉매가 수소와 결합하는 것에 의해 안정화되는 것을 나타내고 있고, 이들로부터 다음과 같은 메카니즘에 의해 저온화가 달성된다고 생각된다.
비정질 규소와 결합된 저온결정화용 금속촉매는 규소와 직접 결합을 만들고있다. 여기에 열을 가하면, 농도 구배를 균일화하기 위해 저온결정화용 금속촉매의 확산이 결정화에 앞서 진행하지만, 그때 수소와 결합하면서 확산하고, 그 결과로서 규소와의 결합이 약하게 되어 결합이 쉽게 깨질 수 있게 되어, 막중의 댕글링 결합(dangling bond)과 공간(vacancy)의 수가 증가한다. 결정화는 규소원자의 이동을 필요로 하는데, 댕글링 결합 및 공간의 증가는 이러한 이동을 용이하게 하는 것으로 예상되고, 이것은 결정화의 준비가 저온에서 형성되는 것을 의미한다. 그후, 핵발생이 일어나지만, 이때의 활성화 에너지가 저온결정화용 금속촉매의 미량첨가로 감소된다. 이것은 저온결정화용 금속촉매를 첨가하는 것에 의해 저온에서 결정화가 발생하는 것으로부터 자명하고, 그 이유로서는 저온결정화용 금속촉매의 이물로서의 효과 또는 저온결정화용 금속촉매와 규소로 된 금속간 화합물의 효과의 가능성도 있다고 믿어진다.
또한, 이 핵발생은 저온결정화용 금속촉매가 첨가된 영역의 전체 표면에 걸쳐 거의 동시에 발생하기 때문에, 결과로서, 결정성장은 하나의 면으로서 성장하는 것과 같은 메카니즘으로 되고, 그 경우에 반응속도식은 1차원적 계면율속 과정으로 되어 DSC의 결과와 일치한다. 그후는 결정핵으로부터의 결정성장이 진행하는데, 이때 수소가 결정부분과 비정질부분 사이의 계면에 존재하지 않기 때문에, 그 율속 과정이 변화하고, 그에 따라 결정성장에 필요한 활성화 에너지가 크게 낮아진다.
상기 메카니즘을 설명하기 위해서는, 결정화 전에 저온결정화용 금속촉매의 확산이 필요하지만, 이것에 관해서는, 결정화가 개시되기 전까지 어닐링을 행한 샘플에 대하여, 저온결정화용 금속촉매의 농도를 SIMS법(2차이온 질량분석법)에 의해측정한 결과, 저온결정화용 금속촉매가 직접 첨가된 영역에서 비교적 멀리 있는 첨가하고 있지 않은 영역에까지 측정한계치 이상의 저온결정화용 금속촉매의 존재가 확인되는 것으로부터 명백하다고 생각된다.
이어서, 상기한 저온결정화용 촉매의 미량첨가에 의해 얻어진 결정성 규소막의 결정 형태에 관하여 설명한다.
결정화 메카니즘의 설명에서 간단히 언급된 바와 같이, 첨가된 금속은 결정화 온도보다 낮은 온도에서 상당히 넓은 영역으로 확산한다. 따라서, 이러한 확산 영역에서도 결정화 온도의 저온화가 달성된다. 또한, 직접첨가영역과 확산영역 사이에서는 결정 형태가 다르다는 것이 명백하게 되었다. 즉, 직접첨가영역은 기판에 수직인 방향으로 결정성장하는데 대하여, 그 주변의 확산영역은 결정이 기판에 수평인 방향으로 성장하는 것이 확인되었다. 이것은 어느 경우도 결정의 초기 핵생성의 차이에 기인하는 것으로 추측된다. 즉, 직접첨가영역에서는 이물이 결정핵으로 되어 그곳으로부터 주상으로 결정성장이 일어나는데 대하여, 주변의 확산영역에서는 결정핵은 직접첨가영역에서 이미 개시된 수직성장 때문에 필수적으로 수평으로 성장하는 것으로 해석될 수 있다. 아래의 명세서중에서, 저온결정화용 금속촉매의 직접첨가영역에서 바깥쪽으로 연장하는, 기판에 평행한 횡방향으로의 그러한 결정성장영역을 '횡방향 성장' 영역이라 칭한다.
다음에, 상기한 저온결정화용 금속촉매로서 니켈이 사용된 경우, 니켈 미량첨가부분과 그 부근의 횡방향 성장부분의 전기적 특성에 관하여 설명한다. 니켈 미량첨가부분의 전기적 특성은, 도전율에 관해서는 니켈이 첨가되지 않은 막 또는약 600℃에서 수 십시간 가열된 막에 대한 것과 대략 같은 값이고, 또한, 도전율의 온도 의존성에 의거하여 활성화 에너지를 측정한 때, 상기한 바와 같이 니켈량이 약 1017원자/cm3∼1018원자/cm3인 경우, 니켈량의 정도에 기인한 것으로 보이는 어떤 거동은 관찰되지 않았다. 환언하면, 이 실험 사실로부터, 상기 농도 범위내에서는 그 막이 TFT의 활성층 등으로 사용될 수 있다는 것이 고찰된다.
대조적으로, 횡방향 성장부분은 도전율이 니켈미량첨가부분과 비교해서 1자리수 이상 높고, 결정성 규소 반도체로서는 상당히 높은 값을 가지고 있다. 이것은, 전류 통로 방향이 결정의 횡방향 성장방향과 일치하기 때문에, 전자가 통과하는 전극들 사이 부분에 존재하는 입계가 적거나 거의 존재하지 않는 것에 의한 것으로 생각되고, 그래서 투과전자선 현미경 사진의 결과와 어떤 모순도 없이 일치한다. 즉, 캐리어의 이동이 침상 또는 주상으로 성장한 결정의 입계를 따라 일어났기 때문에, 캐리어는 이동하기 쉬운 상태가 실현되어 있다고 생각될 수 있다.
또한, 도 1에 나타내어진 바와 같이, 니켈이 부호 100으로 나타낸 영역에서 규화니켈막으로 선택적으로 도입된 다음, 그 위에 비정질 규소막(104)이 공지의 플라즈마 CVD법에 의해 형성되고, 550℃, 4시간의 가열에 의해 결정화가 행해진 경우, 니켈이 도입된 영역(100)에서는 결정성장이 기판(101)에 수직인 방향으로 일어나는 한편, 그 영역(100) 이외의 다른 영역에서는 화살표 105로 나타낸 바와 같이 기판(101)에 평행한 방향으로 횡방향 성장이 일어난다. 그 결과, 결정성 규소막이 얻어진다. 그러한 결정성 규소막의 니켈 농도를 SIMS법으로 측정한 때, 다음 사항이 발견되었다.
1. 니켈의 농도분포는 막의 수직 두께방향에서는 그렇게 크지 않다.
2. 니켈이 직접 도입된 영역(예를 들면, 도 1에서 말하는 영역(100))에서의 니켈의 농도는 니켈막을 형성하는 조건에 크게 영향을 받는다. 환언하면, 그 영역에서의 니켈농도의 재현성은 그렇게 높지 않다.
3. 기판에 평행한 방향으로 결정성장한 영역(니켈이 직접 도입되지 않은 영역)에서는, 상기 2에서와 같이 니켈이 직접 도입된 영역보다 니켈농도가 대략 1자리수 이상 낮고, 그 농도의 재현성은 높게 얻어진다.
4. 배경의 니켈농도는 대략 1×1017cm-3이고, 이것은 SIMS법의 측정한계와 대략 일치한다. 즉, 배경의 니켈농도는 SIMS법의 측정한계인 대략 1×1019cm-3이거나 그 보다 낮다.
예를 들면, 니켈이 직접 도입되고 기판에 수직인 방향으로 결정성장한 영역에서는, 니켈이 약 2×1018cm-3의 농도로 존재하는 경우, 그 니켈이 도입된 영역에서 약 40 μm 떨어진 기판에 평행한 방향으로 결정성장한 영역, 즉, 횡방향 성장이 일어난 영역에서는, 측정된 니켈농도는 약 2×1017cm-3로 대략 1자리수 낮다. 상기 경우를 도 4를 참조하여 설명한다. 도 4는, 플라즈마 처리로 Ni이 첨가된 영역(플라즈마 처리된)의 Ni 농도와, 기판에 평행한 방향으로 결정성장한 영역(횡방향 성장)의 Ni 농도, 및 바닥 레벨인 a-Si의 Ni 농도를 보여준다. 도 4에서 명백한 바와 같이, 기판에 평행한 방향으로 결정성장한 영역(횡방향 성장)의 Ni 농도는 Ni이 직접 도입된 영역보다 낮다. 따라서, 장치로서 이용하는데에는, 기판에 평행한 방향으로 결정성장한 영역을 이용하는 것이 유용하다.
직접 니켈이 도입된 영역에서의 규소막중의 니켈농도를 제어하는 것은 매우 어렵기 때문에, 이 경우의 니켈농도는 니켈막(실제로는, 규화니켈막)의 성막조건에 따라 크게 변화한다. 이것은, 이 영역(예를 들어, 도 1에서 영역(100))에서의 니켈농도가 20 Å 정도의 상당히 얇은 막 두께(실제 측정은 어렵기 때문에, 이 값은 성막률로부터 추산된다)를 요하는 성막조건에 직접 의존한다는 사실에 기인한다고 생각된다. 잘 알려진 바와 같이, 스퍼터링법과 같은 성막법을 사용하여 대면적에 걸쳐 약 20 Å의 만족스럽게 균일한 막을 형성하는 것은 불가능하다. 따라서, 그 성막의 나쁜 재현성이 규소막중의 니켈농도의 변동을 직접 반영한다고 믿어진다. 또한, 니켈농도의 변동은 이 니켈이 직접 도입된 영역을 활성층으로서 형성한 TFT의 특성에도 직접 영향을 준다. 즉, 니켈이 직접 도입된 영역(예를 들어, 도 1에서 영역(100))을 사용하여 TFT를 제작하면, 그의 특성의 변동이 크게 나타난다. 이것도 지나치게 얇은 니켈막의 성막 재현성의 불량에 기인하는 것으로 생각된다.
한편, 니켈이 도입된 영역에서 떨어진 영역, 즉, 니켈이 직접 도입된 영역으로부터 결정이 기판에 평행한 방향으로 횡방향 성장한 영역에서의 니켈농도는 니켈이 직접 도입된 영역에서보다 대개 낮고(상기한 바와 같이, 40 μm 떨어진 장소에서 대략 1자리수 적다), 또한, 그 농도의 변동이 작게 되는 경향이 보였다. 또한, 실험에 의하면, TFT로서 만족스런 특성이 얻어진 활성층 중의 니켈농도는 SIMS법의측정한계 이하(1×1017cm-3이하)로부터 대략 2×1019cm-3까지인 것으로 알게 되었지만, 기판에 평행한 방향으로 결정성장한 영역에서는, 상기 소정의 니켈농도는 직접 도입된 니켈의 도입량(니켈이 도입된 영역, 예를 들면 영역(100)에서의 규소막(104)중의 니켈농도)에 무관하게 비교적 안정된 것으로 밝혀졌다. 환언하면, 니켈이 도입된 영역으로부터 기판에 평행한 방향으로 결정성장한 영역을 사용하여 TFT를 형성하면, 재현성이 매우 좋은 TFT를 얻을 수 있다.
또한, 상기 니켈농도 범위를 갖는 영역을 선택하는 것, 또는 소정의 영역(니켈이 직접 도입된 100으로 표시된 영역이 아닐지라도)의 니켈농도를 상기 범위내에서 조정하는 것이 매우 쉽다는 것이 밝혀졌다. 예를 들면, 소정의 니켈농도를 가지는 영역의 선택을 위해, 니켈이 도입된 영역으로부터의 거리를 설정함으로써 니켈을 소정의 농도로 할 수 있다. 그러나, 이 경우, 규소막의 요구되는 결정성이 얻어져야 한다.
또한, 기판에 평행한 방향으로 결정성장한 영역에서의 니켈농도는 결정화 조건(주로, 가열시간과 가열온도)을 제어함으로써 제어될 수 있고, 이 제어는 니켈이 직접 도입된 영역에서의 니켈농도의 제어보다는 휠씬 쉽다.
그리하여, 결정화를 위한 촉매원소가 첨가된 영역으로부터 기판에 평행한 방향으로 결정성장한 영역, 즉, 횡방향 성장영역을 반도체장치에 이용하는 것은 아래의 점에서 유용하다.
(1) 결정의 배향성을 적극적으로 이용할 수 있고, 높은 이동도를 갖는 캐리어를 이용할 수 있다.
(2) 결정화를 위한 촉매재료의 농도가 낮은 영역을 이용할 수 있다.
(3) 상기 (2)의 영역이 재현성 좋게 얻어진다.
(4) 결정화를 위한 촉매재료의 농도를 쉽게 제어할 수 있다.
마지막으로, 상기한 여러가지 특성을 TFT에 응용하는 방법에 관하여 설명한다. 여기서, TFT의 응용분야로서는, 화소의 구동에 TFT를 이용하는 액티브 매트릭스형 액정표시장치를 상정한다.
상기한 바와 같이, 최근의 대면적의 액티브 매트릭스형 액정표시장치에 있어서는, 유리기판의 수축을 최소화하는 것이 중요한데, 본 발명에 따라 저온결정화용 금속촉매를 미량 첨가하는 공정을 이용함으로써, 유리의 왜곡점에 비해서 충분히 낮은 온도에서 결정화가 가능하여 특히 바람직하다. 본 발명을 이용하면, 종래의 비정질 규소를 사용하는 부분을, 저온결정화용 금속촉매를 미량 첨가하고 약 500∼550℃에서 4시간 결정화시킴으로써 결정성 규소로 쉽게 대체할 수 있다. 명백히, 특정한 디자인 규칙에 적응하기 위해 약간의 변경이 요구되지만, 본 발명은 종래 기술의 장치 및 공정으로 만족스럽게 수행될 수 있어, 그의 이점은 상당한 것으로 생각된다.
또한, 본 발명을 이용하면, 화소에 사용되는 TFT와 주변회로의 드라이버를 구성하는 TFT는 그들 개개의 소망의 특성에 적합한 결정 형태를 이용함으로써 여러 형태로 제작될 수 있고, 액티브형 액정표시장치에 적용했을 때 특별한 이점을 제공한다. 화소에 사용되는 TFT는 그렇게 높은 이동도를 필요로 하지 않고, 대신에 그들의 주요한 이점은 낮은 오프(OFF) 전류이다. 여기서, 본 발명을 이용하는 경우에는, 화소용 TFT가 될 영역에 직접 저온결정화용 금속촉매를 미량 첨가하여, 결정을 수직방향으로 성장시키고, 그 결과, 채널방향으로 많은 입계를 형성하여 오프 전류를 저하시키는 것이 가능하다. 대조적으로, 주변회로의 드라이버를 형성할 TFT는, 워크스테이션 등에의 TFT의 장래 응용을 고려한 경우에는 매우 높은 이동도를 요한다. 여기서, 본 발명을 응용하는 경우에는, 주변회로의 드라이버를 형성할 TFT 근처에 저온결정화용 금속촉매를 미량 첨가하고, 거기서부터 단일 방향(기판에 평행한 방향)으로 결정을 성장시키고, 그 결정성장 방향을 채널의 전류 통로방향과 정렬시킴으로써, 매우 높은 이동도를 갖는 TFT를 제작하는 것이 가능하다.
또한, 화상정보 또는 광신호를 취급하기 위한 센서를 유리기판상에 집적화한 장치들이 알려져 있다. 예를 들면, 집적화된 이미지 센서 등이 알려져 있다. 그러한 장치들이 가시광의 감지에 사용되는 것인 경우, 분광 감도의 관점에서 비정질 규소(a-Si)를 사용하는 것이 바람직하다. 그러나, 구동회로부분에 고속동작이 요구되는 스위칭 소자가 필요하므로, 구동회로부분의 소자, 예를 들면 TFT를 비정질 규소막으로 구성하는 것은 그의 불충분한 이동도 때문에 바람직하지 않다. 그러한 경우, 상기한 고이동도의 TFT를 이용하는 것이 유용하다. 예를 들면, 비정질 규소막을 이용하는 광다이오드 또는 광트랜지스터를 센서 부분에 형성하고, 주변회로부분은 본 발명에 따른 결정성 규소막을 이용하여 트랜지스터를 형성한다. 이들 회로를 동일 기판(예를 들면, 유리기판)상에 집적화시켜 만드는 구성으로 할 수 있다.
환언하면, 본 발명을 이용함으로써, 소정의 영역에 결정성 규소막의 영역과 비정질 규소막의 영역을 만드는 것이 가능하고, 횡방향으로 결정성장한 결정성 규소막의 영역을 이용함으로써, 캐리어가 고속으로 이동할 수 있는 장치를 형성하는 것이 가능하다. 이 유용성은 액정표시장치 및 센서에 한정되는 것이 아니고, 기판상에 집적화된 다양한 반도체장치에 적용될 수 있다. 즉, 기판상에 박막반도체를 이용하는 트랜지스터 및 다이오드 뿐만 아니라, 저항 및 커패시터를 집적화한 장치에도 이용될 수 있다.
규소를 결정화시키기 위해 도입되는 촉매작용을 갖는 8족 원소들로부터 주로 선택된 미량원소를 도입한 영역으로부터 기판에 대하여 평행한 방향으로 침상 또는 주상으로 결정을 성장시켜 TFT 등의 활성층을 구성함으로써, 미량원소가 도입된 영역보다도 농도가 낮은 영역을 활성층으로서 이용하는 것이 가능하여, 상기한 미량원소의 영향을 받지 않는 장치를 얻는 것이 가능하다.
또한, 장치의 형성중에, 침상 또는 주상으로 결정성장한 결정성 규소막의 결정성장방향에 맞추어 캐리어가 흐르도록 설정하는 것으로 장치의 특성을 향상시킬 수 있다. 또한, 이들 영역은, 상기한 미량원소의 농도가 낮거나 쉽게 제어될 수 있기 때문에, 필요한 특성을 가진 장치를 재현성 좋게 얻는 것이 가능하다.
첨부 도면을 참조하여 본 발명의 실시예를 기술한다.
이하의 실시예들에서는, 니켈이 결정화를 위한 촉매로서 사용되는 경우를 나타내지만, 니켈과 같은 효과를 기대할 수 있는 Cu 및 Ag 뿐만 아니라, 다른 8족 원소도 기본적으로 이하의 실시예들에서 니켈을 대신하여 사용될 수 있다. 또한, 그도입방법도, 이들 원소 또는 그 원소를 함유하는 박막을 비(非)단결정 규소막의 상부 표면에 성막하는 방법, 8족 원소를 이온 도핑 또는 이온 주입에 의해 비단결정 규소막에 첨가하는 방법, 또는 비정질 규소막의 성막시에 혼입시키는 방법일 수 있다. 여기서, 규소막에 있어서의 그의 농도는 2×1019cm-3이하가 되도록 하면 좋다.
실시예 1
이 실시예는, 결정성 규소막을 이용하여 유리기판상에 각각 제작된 P채널형 TFT(PTFT로 불림)와 N채널형 TFT(NTFT로 불림)를 포함하는 상보형 집적회로를 형성하는 경우이다. 이 실시예의 구성은 액티브형 액정표시장치의 화소 전극을 위한 스위칭 소자, 주변구동회로, 또는 이미지 센서 또는 다른 집적회로에 사용될 수 있다.
이 실시예의 제작단계를 보여주는 단면도가 도 1(A)∼(D)에 나타내어져 있다. 먼저, 유리기판(코닝 7059)(101)상에 스퍼터링법에 의해 이산화규소의 하지막(下地膜)(102)을 2000 Å의 두께로 형성한다. 다음, 금속 마스크 또는 이산화규소막 등으로 형성된 마스크(103)를 설치한다. 이 마스크(103)는 부호 100으로 나타낸 영역에서 하지막(102)을 슬릿형태로 노출시킨다. 즉, 도 1(A)를 위에서 보았을 때, 하지막(102)은 슬릿 형태로 노출되며, 그의 다른 부분은 마스크된 상태로 되어 있다.
상기 마스크(103)를 설치한 후, 스퍼터링법에 의해 5∼200 Å, 예를 들어 20Å의 두께로 규화니켈막(화학식: NiSix, 0.4≤x≤2.5, 예를 들어, x = 2.0)을 영역(100)상에 선택적으로 성막한다. 이 규화니켈막은 니켈 또는 다른 8족 원소를 결정화를 위한 촉매원소로서 이용하기 위해 형성된다.
다음에, 플라즈마 CVD법에 의해 500∼1500 Å, 예를 들어, 1000 Å의 두께의 진성(I형)의 비정질 규소막(104)을 성막한 다음, 그 규소막을 550℃의 수소환원분위기(바람직하게는, 0.1∼1 기압의 수소 분압에서), 또는 550℃의 불활성 분위기(대기압에서)에서 4시간 어닐링함으로써 결정화시킨다. 이때, 규화니켈막이 선택적으로 형성된 영역(100)에서는, 규소막(104)의 결정화가 기판(101)에 대하여 수직방향으로 일어난다. 또한, 영역(100) 이외의 영역에서는, 화살표 105로 나타낸 바와 같이, 영역(100)으로부터 수평방향(기판에 평행한 방향)으로 결정성장이 일어난다.
또한, 결정성장을 촉진하고 더욱 치밀한 결정성 규소막을 얻기 위해, 상기한 가열 어닐링 후에 램프가열에 의한 어닐링을 행한다. 이 어닐링은 1.2 μm의 적외광을 사용하여 행하고, 어닐링 시간은 5분 이내로 한다. 적외광은 규소에 효과적으로 흡수되고, 그래서 규소막의 질을 개선하는 상당한 효과가 달성될 수 있다. 한편, 유리기판에는 적외광이 쉽게 흡수되지 않기 때문에, 규소에 대하여 선택적으로 에너지를 제공하는 동시에 유리기판은 거의 가열되지 않는 중대한 효과가 얻어진다. 램프가열에 의한 어닐링에 사용되는 광으로서는, 텅스텐 할로겐광(파장: 0.5 μm∼3.5 μm) 등이 사용될 수 있다. 이 램프가열에 의한 어닐링에 의해, 치밀한 결정성 규소막을 얻을 수 있다. 또한, 상기 램프가열 대신에 레이저광을 이용한 어닐링을 행하는 것도 가능하다.
더욱이, N채널형 TFT를 상기 램프가열에 의한 어닐링을 행한 결정성 규소막과 상기 램프가열 없이 형성된 결정성 규소막으로 각각 만들고, 각각의 이동도를 측정하였을 때, 평균으로 약 20%의 개선이 관찰되었다. 이것은 램프가열에 의한 결정성의 개선, 및 막중의 결함을 크게 감소시킬 수 있었던 것에 의한 것으로 생각된다.
상기한 단계들의 결과로, 비정질 규소막의 결정화에 의해 결정성 규소막(104)을 얻을 수 있다. 그후, 소자간 분리를 행하여, TFT의 소스/드레인영역 및 채널형성영역이 형성되는 활성층 영역을 획정(劃定)한다. 이 실시예에서는, 약 40 μm 이상에 걸쳐 기판에 평행한 방향으로의 결정성장(횡방향 성장)이 관찰되었고, 따라서 각 활성층의 길이(소스/드레인 방향의 길이)는 40 μm이었다. 이 경우, 채널의 중심과 니켈이 도입된 위치와의 사이의 거리는 약 20 μm이지만, 이 거리를 조절함으로써, 활성층(특히, 채널형성영역)에서의 소망의 니켈 농도를 선택하는 것이 가능하다.
다음에, 스퍼터링법에 의해 게이트 절연막(106)으로서 산화규소막을 1000 Å의 두께로 형성한다. 스퍼터링법에서, 산화규소가 타깃으로 사용되고, 스퍼터링시의 기판 온도는 200∼400℃, 예를 들어, 350℃이고, 스퍼터링 분위기는 산소와 아르곤을 함유하고, 아르곤/산소의 비는 0∼0.5, 예를 들어, 0.1 이하로 한다.
이 단계후에, 이전 단계에서와 같이 램프가열에 의해 어닐링을 반복한다. 이것은, 이산화규소로 이루어진 게이트 절연막(106)과 결정성 규소막(104) 사이의계면 특성을 향상시키기 위해 행해진다. 물론, 이 램프가열 어닐링에 의해 결정성 규소막(104)의 결정성은 더욱 개선될 수 있다. 잘 알려진 바와 같이, 절연게이트형 전계효과 트랜지스터의 게이트 절연막과 채널형성영역(도 1에서, 112 및 115는 채널형성영역이 되는 결정성 규소막부분이다)과의 사이의 계면특성을 향상시키는 것이 중요하고, 더욱 구체적으로는, 이들 영역에서의 결함 및 준위의 극소화를 이루는 것이 중요하다. 따라서, 게이트 절연막(106)의 형성후에 행해지는 램프가열에 의한 어닐링은 상당한 효과를 제공한다. 또한, 그 어닐링은 램프가열 대신에 레이저광 조사에 의해 행해질 수도 있다.
다음에, 스퍼터링법에 의해 알루미늄막(0.1∼2%의 규소를 함유)을 6000∼8000 Å, 예를 들어, 6000 Å의 두께로 형성한다. 또한, 패터닝을 행하여, 그 표면에 게이트 전극(107, 109)을 형성한다. 그 다음, 이들 알루미늄 전극의 표면을 양극산화하여 산화물층(108, 110)을 형성한다. 이 양극산화는 1∼5%의 주석산을 함유하는 에틸렌 글리콜 용액에서 수행되었다. 얻어진 각 산화물층(108, 110)의 두께는 2000 Å이었다. 다음의 이온 도핑 단계에서, 이 산화물층(108, 110)은 오프셋 게이트영역을 형성하기에 충분한 두께로 되고, 그래서 오프셋 게이트영역의 길이는 상기 양극산화 단계에서 결정될 수 있다. 물론, 이들 게이트 전극은 규소를 포함하거나, 금속 규화물을 함유할 수 있으며, 주로 금속으로 이루어지거나, 규소와 금속의 적층구조를 가질 수 있다.
다음에, 이온 도핑법(이온 주입법)에 의해, 활성층 영역(소스/드레인 및 채널을 구성하는)에 한가지 도전형을 부여하는 불순물을 첨가한다. 이 도핑단계에서, 게이트 전극(107)과 그 주변의 산화물층(108), 및 게이트 전극(109)과 그 주변의 산화물층(110)을 마스크로 하여 불순물(인 및 붕소)을 주입한다. 사용된 도핑 가스는 포스핀(PH3) 또는 디보란(B2H6)이고, 전자의 경우, 가속전압은 60∼90 kV, 예를 들어, 80 kV이고, 후자의 경우는, 40∼80 kV, 예를 들어, 65 kV이다. 도즈량은 1×1015∼8×1015cm-2, 예를 들어, 인의 경우는 2×1015cm-2이고 붕소의 경우는 5×1015cm-2이다. 도핑중에, 한쪽 영역을 포토레지스트로 덮음으로써 각각의 원소가 선택적으로 도핑된다. 그 결과, N형 불순물영역(114, 116)이 형성되고, P형 불순물영역(111, 113)이 형성되어, P채널형 TFT(PTFT)영역과 N채널형 TFT(NTFT)영역을 형성하는 것이 가능하다.
그후, 레이저광 조사에 의한 어닐링을 행한다. 레이저광으로서는, KrF 엑시머 레이저(파장: 248 nm, 펄스폭: 20 nsec)를 사용하지만, 다른 레이저도 사용될 수 있다. 레이저광 조사조건은, 에너지 밀도를 200∼400 mJ/cm2, 예를 들어, 250 mJ/cm2으로 하고, 1개소당 2∼10 쇼트, 예를 들어, 2 쇼트로 조사한다. 레이저광 조사시에 기판을 약 200∼450℃로 가열하는 것이 유용하다. 이 레이저 어닐링 공정에서, 앞서 결정화된 영역에는 니켈이 확산되어 있기 때문에, 이 레이저광 조사에 의해 재결정화가 쉽게 진행하고, P형을 부여하는 불순물이 도핑된 불순물영역(111, 113)과 N형을 부여하는 불순물이 도핑된 불순물영역(114, 116)이 쉽게 활성화될 수 있다.
소스/드레인영역을 어닐링하는 방법으로서, 상기한 램프가열에 의한 어닐링방법이 유효하다. 전술한 바와 같이, 이 램프가열(예를 들면, 1.2 μm의 적외광이 사용된다)은 규소를 선택적으로 가열하므로, 유리기판의 가열을 필히 피해야 하는 본 실시예에서와 같은 공정에 유용하다.
다음에, 층간절연막(118)으로서 두께 6000 Å의 산화규소막을 플라즈마 CVD법에 의해 형성하고, 그 막에 콘택트 홀을 형성하고, 금속재료, 예를 들면, 질화티탄 및 알루미늄의 다층막으로 TFT의 전극/배선(117, 120, 119)을 형성한다. 마지막으로, 1기압의 수소 분위기에서 350℃로 30분간 어닐링을 행하여, TFT를 상보형으로 구성한 반도체회로를 완성한다(도 1(D)).
상기한 회로는, PTFT와 NTFT가 상보형으로 설치된 CMOS 구조를 가지지만, 상기 공정에서, 2개의 TFT를 동시에 만들고 중앙에서 절단하는 것에 의해 독립한 2개의 TFT를 동시에 제작할 수도 있다.
도 2는 도 1(D)의 위에서 본 때의 개요를 나타낸다. 도 2에서의 부호는 도 1(A)∼(D)에서의 것과 상응한다. 도 2에 나타내어진 바와 같이, 결정화 방향은 화살표 105로 나타낸 방향이고, 소스/드레인영역의 방향(소스영역과 드레인영역을 연결한 선방향)으로 결정성장이 일어난다. 이 구성을 갖는 TFT의 동작시에, 캐리어는 소스와 드레인 사이에서 침상(針狀) 또는 주상(柱狀)으로 성장한 결정을 따라 이동한다. 즉, 캐리어는 침상 또는 주상 결정의 결정입계를 따라 이동한다. 따라서, 캐리어가 이동할 때 받는 저항을 낮출 수 있고, 높은 이동도를 갖는 TFT를 얻을 수 있다.
이 실시예에서는, 니켈을 도입하는 방법으로서, 비정질 규소막(104) 아래의 하지막(102)상에 니켈을 사용하여 규화니켈막(그 막은 매우 얇기 때문에, 막으로서 쉽게 식별될 수 없다)을 선택적으로 형성하고, 그 부분으로부터 결정성장이 시작하게 하는 방법을 채용하였지만, 비정질 규소막(104)의 형성 후에 규화니켈막을 선택적으로 형성하는 방법일 수도 있다. 즉, 결정성장은 비정질 규소막의 상면으로부터 시작해도 좋고, 저면으로부터 시작해도 좋다. 또한, 니켈 도입방법으로서는, 니켈을 함유하는 전극을 사용하여 플라즈마 처리를 행하여 미량의 니켈을 부착시키는 방법을 이용하여도 좋다. 또한, 미리 비정질 규소막을 형성하고, 이온 도핑법이나 이온 주입법을 사용하여 비정질 규소막(104)에 니켈 이온을 선택적으로 주입하는 방법을 채용할 수도 있다. 이 방법은 니켈 원소의 농도를 제어할 수 있다는 점에 특징이 있다.
실시예 2
이 실시예는, 액티브형 액정표시장치에서 N채널형 TFT를 스위칭 소자로서 각 화소에 설치한 예이다. 이하에서는, 하나의 화소에 관하여 설명하지만, 다수의(일반적으로 수 십만개의) 다른 화소들이 같은 구조로 형성된다. 또한, N채널형이 아닌 P채널형도 사용할 수 있음은 밀힐 필요도 없다. 또한, 액정표시장치의 화소부분 대신에 주변회로부분에도 사용될 수 있다. 또한, 이미지 센서 또는 다른 형태의 집적회로에 이용될 수도 있다. 환언하면, 박막트랜지스터로서 사용되는 한, 그의 용도가 특별히 한정되는 것은 아니다.
본 실시예의 제작단계의 개요를 도 3(A)∼(D)에 나타낸다. 본 실시예에서는, 유리기판(201)으로서 코닝 7059 유리기판(두께 1.1 mm, 300×400 mm)이 사용되었다. 먼저, 스퍼터링법에 의해 하지막(202)(산화규소막)을 2000 Å의 두께로 형성한다. 다음에, 니켈의 선택적인 도입을 위해, 금속 마스크, 산화규소막, 포토레지스트 등으로 마스크(203)를 형성한다. 다음, 스퍼터링법에 의해 규화니켈막을 형성한다. 이 규화니켈막은 5∼200 Å, 예를 들어, 20 Å의 두께로 형성된다. 그 규화니켈막은 NiSix(여기서, 0.4≤x≤2.5, 예를 들어 x = 2.0)의 화학식을 갖는다. 그리하여, 영역(204)에 규화니켈막이 선택적으로 형성된다.
그후, LPCVD법 또는 플라즈마 CVD법에 의해 비정질 규소막(205)을 1000 Å의 두께로 형성하고, 400℃에서 1시간 탈수소화를 행한 후, 가열 어닐링에 의해 결정화를 행한다. 그 어닐링 공정은 수소환원분위기(바람직하게는 0.1∼1 기압의 수소분압을 가짐)에서 550℃로 4시간 행해진다. 그 가열 어닐링 공정은 질소 등의 불활성 분위기에서 행해질 수도 있다.
이 어닐링 공정에서, 비정질 규소막(205) 아래의 일부 영역(영역(204))에는 규화니켈막이 형성되어 있기 때문에, 이 부분으로부터 결정화가 시작된다. 결정화중에, 도 3(B)에서 화살표로 나타낸 바와 같이, 규화니켈막이 형성되어 있는 영역(204)에서는 규소의 결정성장이 기판(201)에 수직방향으로 진행하고, 또한, 다른 화살표로 나타낸 바와 같이, 규화니켈막이 형성되지 않은 영역(영역(204) 외의 다른 영역)에서는, 기판에 대하여 평행한 방향으로 결정성장이 일어난다. 그후, 실시예 1과 같은 방식으로 램프가열에 의해 어닐링을 행하여, 규소막의 결정성을향상(치밀화)시킨다.
이렇게 하여, 결정성 규소를 함유하는 반도체막(205)을 얻을 수 있다. 다음에, 상기 반도체막(205)을 패터닝하여, 소스, 드레인 및 채널영역을 포함하는 TFT 형성영역으로서 섬모양의 반도체영역을 형성한다. 여기서, 채널형성영역(209)을 형성하는 부분과 니켈이 도입된 영역(204)과의 사이의 거리는 채널형성영역(209)에서의 니켈 농도를 결정하도록 선택될 수 있다. 즉, 이 거리를 길게 하면 채널형성영역(209)에서의 니켈 농도가 낮게 되고, 그 거리를 짧게 하면 그 니켈 농도가 높게 될 수 있다. 이런 경우에서, 당연히, 규소막(205)은 결정화된 영역이어야 한다.
또한, 출발재료로서 테트라에톡시실란(TEOS)을 사용하여 산소 분위기에서의 플라즈마 CVD법에 의해, 산화규소의 게이트 절연막(두께: 700∼1200 Å, 전형적으로는, 1000 Å)(206)을 형성한다. 기판 온도는 유리의 수축 및 뒤틀림을 방지하기 위해 400℃ 이하, 바람직하게는, 200∼340℃로 설정된다. 그후, 실시예 1에서와 같은 방식으로 적외광의 조사에 의한 램프가열을 1∼5분간 행하여, 반도체막(205)과 게이트 절연막(206) 사이의 계면 특성을 향상시킨다.
다음에, 규소를 주성분으로 하는 공지의 막을 CVD법에 의해 형성하고, 패터닝하여, 게이트 전극(207)을 형성한다. 그 다음, N형 불순물로서 인을 이온주입에 의해 도핑하고, 소스영역(208), 채널형성영역(209) 및 드레인영역(210)을 자기정합방식으로 형성한다. 그 다음에, KrF 엑시머 레이저를 조사하여, 이온주입에 의해 결정성이 손상된 규소막의 결정성을 개선시킨다. 여기서, 레이저광의 에너지 밀도는 250∼300 mJ/cm2이다. 이 레이저 조사에 의해, 이 TFT의 소스/드레인의 시트(sheet) 저항은 300∼800 Ω/cm2이 된다. 또한, 이 공정에서, 레이저광 대신에 적외광 램프가열이 이용될 수도 있다.
다음에, 이산화규소로 층간절연물(211)을 형성하고, 화소 전극(212)을 ITO로 형성한다. 또한, 콘택트 홀을 형성하고, 크롬/알루미늄 다층막을 이용하여 TFT의 소스/드레인영역에 전극(213, 214)을 형성하고, 그 전극들중 하나의 전극(214)을 ITO(212)에 접속한다. 마지막으로, 수소중에서 200∼300℃로 2시간 어닐링을 행하여 규소의 수소화를 완료한다. 그리하여, TFT가 완성된다. 이 공정은 다른 화소 영역에 대해서도 동시에 수행된다.
본 실시예에서 제작된 TFT는, 소스영역, 채널형성영역 및 드레인영역을 구성하는 활성층으로서, 캐리어의 흐름방향으로 결정성장이 일어난 결정성 규소막을 사용한다. 그리하여, 캐리어가 결정입계를 교차함이 없이, 침상 또는 주상 결정의 결정입계를 따라 캐리어가 이동하기 때문에, 캐리어 이동도가 높은 TFT를 얻을 수 있다. 본 실시예에서 제작된 TFT는 N채널형이었고, 그의 이동도는 90∼130 (cm2/Vs)이었다. 600℃, 48시간의 종래의 열 어닐링에 의한 결정화로 얻어진 결정성 규소를 사용하는 N채널형 TFT의 이동도가 80∼100 (cm2/Vs)이었던 것과 비교하면, 이것은 현저한 특성의 향상이다.
또한, 상기 공정과 유사한 방법에 의해 제작된 P채널형 TFT의 이동도를 측정한 때 80∼120 (cm2/Vs)인 것으로 나타났다. 이것도, 600℃, 48시간에서의 종래의 열 어닐링에 의한 결정화로 얻어진 결정성 규소를 이용하는 P채널형 TFT의 이동도가 30∼60 (cm2/Vs)이었던 것을 고려하면, 현저한 특성의 향상이다.
도 5(A) 및 (B)는 상기한 구성을 나타낸다. 즉, 도 5(A)는 TFT의 개략 단면도이고, 도 5(B)는 소스, 드레인 및 채널영역을 가지는 섬모양의 반도체영역(217)의 개략 평면도이다. 특히, 도 5(B)는 결정성장 방향과 채널전류가 흐르는 소스-드레인 방향과의 사이의 관계를 나타낸다. 부호 215는 한 방향으로 횡으로 연장하는 각각의 규소 결정을 나타내고, 부호 216은 결정들 사이의 입계를 나타낸다. 그들 도면에서 볼 수 있는 바와 같이, 소스, 드레인 및 채널영역은, 규소 결정이 균일하게 연장하는 방향과 소스-드레인 방향이 실질적으로 일치하도록 배열된다. 따라서, 입계(216)는 채널영역을 통과하는 전류에 역효과를 끼치지 않는다.
실시예 3
이 실시예는, 실시예 2의 TFT에 있어서 결정성장 방향에 대하여 수직인 방향으로 소스/드레인을 설치한 예이다. 즉, 캐리어의 이동방향이 결정성장의 방향에 수직이어서, 캐리어의 이동이 침상 또는 주상 결정의 결정입계를 교차하는 구성을 갖는 예이다. 이러한 구성으로 하면, 소스와 드레인 사이의 저항이 증가될 수 있다. 이것은, 침상 또는 주상으로 결정성장한 결정의 결정입계를 가로지르도록 캐리어가 이동해야 하기 때문이다.
도 5(C)는 이 상태를 나타내는 개략도를 보여준다. 즉, 도 5(C)는 소스, 드레인 및 채널영역을 가지는 섬모양의 반도체영역(217)의 평면도를 나타낸다. 소스영역과 드레인영역 사이의 방향은, 수 많은 규소 결정이 소스-드레인 방향에 수직인 방향으로 연장하도록 하는 방식으로 배열된다. 부호 216은 입계를 나타낸다. 도 5(B) 및 도 5(C)는 결정성장 방향과 소스-드레인 방향 사이의 관계만을 나타내는 것일 뿐, 결정의 실제 크기 또는 모양을 보이는 것이 아님을 알아야 한다.
본 실시예의 구성을 이루기 위해서는, 실시예 2의 구성에서 TFT의 배향을 결정하는 것만이 필요하다.
실시예 4
본 실시예는, 실시예 2에 나타내는 구성에서 TFT를 설치하는 방향(여기서는, 소스/드레인영역 사이의 연결선으로 정의된다. 즉, TFT의 방향은 캐리어 흐름방향에 의해 결정된다)을 기판 표면에 대한 결정성 규소막의 결정성장방향과 소망의 각도로 설정하는 것에 의해 TFT의 특성을 선택하는 것을 요지로 한다.
상기한 바와 같이, 캐리어를 결정성장방향으로 이동시키는 경우, 캐리어는 결정입계를 따라 이동하기 때문에 그의 이동도를 향상시킬 수 있다. 한편, 캐리어를 결정성장방향에 대하여 수직인 방향으로 이동시키는 경우에는, 캐리어가 다수의 입계를 교차하여야 하므로, 캐리어의 이동도가 저하한다.
여기서, 이 두가지 조건 사이의 적절한 선택을 통해, 즉, 캐리어의 이동방향과 결정성장방향 사이의 각도를 0∼90°의 범위내로 설정함으로써, 캐리어의 이동도를 제어하는 것이 가능하다. 즉, 캐리어의 이동방향과 결정성장방향 사이의 상기 각도를 설정함으로써, 소스영역과 드레인영역 사이의 저항을 제어하는 것이 가능하다. 당연히, 이 구성은 실시예 1에 나타내는 구성에도 이용될 수 있다. 그 경우, 도 2에 나타내어진, 니켈이 미량 첨가된 슬릿 형상의 영역(100)이 0∼90°의 범위내에서 회전되어, 화살표 105로 나타낸 결정성장방향과, 소스영역과 드레인영역을 연결하는 선과의 사이의 각도를 0∼90°범위내에서 선택하는 것으로 된다. 또한, 이 각도가 0°에 가까운 경우는 이동도가 크고, 소스영역과 드레인영역 사이의 전기저항이 낮은 구성으로 할 수 있다. 또한, 그 각도가 90°에 가까운 경우, 이동도가 작고, 소스영역과 드레인영역 사이의 저항, 즉, 채널형성영역의 저항이 큰 구성으로 할 수 있다.
실시예 5
본 실시예는, 실시예 1 또는 실시예 2의 비(非)단결정 규소 반도체막의 결정화 공정에서, 염소가 첨가된 이산화규소막을 형성한 후에 램프가열에 의해 결정화를 행하는 예이다. 실시예 1 및 실시예 2에서는, 비단결정 규소막의 형성후, 550℃, 4시간의 가열에 의해 그 규소막을 결정화시킨 다음, 램프가열에 의해 결정성의 조장과 개선을 행하는 것이었다. 본 실시예는 이 공정을 더 발전시킨 것으로, 램프가열 중에 결정화를 위한 촉매원소를 게터링(gettering)하는 것이다.
본 실시예에서는, 먼저 결정성 규소막이 실시예 1 및 실시예 2에서 설명된 방식으로 가열에 의해 형성된다. 이 단계는 촉매원소(예를 들어, 니켈)의 작용에 의해 550℃, 약 4시간의 가열 어닐링에 의해 행해진다. 이후, 염소가 첨가된 산화규소막을 1000 Å의 두께로 형성한다. 다음, 이산화규소막을 통하여 램프가열을 행한다. 램프가열의 조건은 실시예 1에서와 같다. 여기서, 앞서의 가열에 의해결정화된 결정성 규소막의 결정성이 개선되는(막의 치밀화가 진행한다) 한편, 이산화규소막중의 염소의 작용에 의해 그 결정화를 위한 촉매원소의 게터링이 행해진다. 그리하여, 촉매원소가 고정되고, 장치의 동작에 대한 그의 영향이 낮은 결정성 규소막이 얻어질 수 있다.
다음, 염소가 첨가된 이산화규소막을 제거하고, 게이트 절연막용의 이산화규소막을 형성한다. 나머지 후속 단계들은 실시예 1 및 실시예 2에서 설명된 것과 같다.
실시예 6
본 실시예는, 도 3에 나타내어진 실시예 2의 제작공정에서, 하지막(202)의 전체 상부표면상에 규화니켈막을 형성하는 것으로, 규소막의 전체 표면에 걸쳐 기판에 수직인 방향으로 결정성장을 일으키는 예이다. TFT의 제작은, 마스크(203) 없이 하지막(202)의 전체 상부표면에 규화니켈막을 형성한 후, 실시예 2에서 설명된 방식으로 비정질 규소막(205)을 형성하고, 또한 결정화공정을 거쳐 행해진다.
본 실시예에 따른 TFT의 대략적인 단면은 도 3(D)에 나타내어진 것과 다르지 않으나, 소스/드레인영역(208, 210)과 채널형성영역(209)이 형성되는 활성층에서의 침상 또는 주상 결정의 성장방향이 기판(201)에 대하여 수직으로 되어 있다. 그 결과, 소스영역(208 또는 210)과 드레인영역(210 또는 208) 사이에서 이동하는 캐리어는 침상 또는 주상 결정의 결정입계를 교차하는 방식으로 이동하는 것으로 된다. 따라서, 소스영역과 드레인영역 사이의 저항이 약간 높은 TFT로 된다. 그러한 TFT는 100 cm2/Vs 이하의 이동도를 가지지만, 그의 오프 전류가 작기 때문에, 전하보유를 행하는 것을 목적으로 하는 액정표시장치의 화소용 TFT에 최적인 형식으로 된다.
그럼에도 불구하고, 본 실시예에서의 것과 같은 TFT는 상기한 바와 같이 활성층에서의 니켈 농도를 제어하는 것이 어렵기 때문에 생산수율 및 신뢰성에 문제가 있다. 이 문제는 니켈의 도입량을 제어할 수 있게 하는 방법(이온주입법과 같은)을 이용하는 것으로 개선될 수 있다.
실시예 7
본 실시예는 가열에 의한 결정화를 위한 촉매원소인 8족 원소 외에 4족 원소의 이온주입에 의해 결정화를 더욱 촉진시키는 예이다. 본 실시예의 제작공정을 도 1을 참조하여 설명한다. 여기서, 달리 특정되지 않는 한, 각 제작단계에서의 제작조건 및 막 두께는 실시예 1에서 설명된 것과 같다.
먼저, 유리기판(101)상에 하지막(이산화규소막)을 형성하고, 그 위에 마스크(103)를 형성한 다음, 선택적인 결정화를 위한 촉매원소인 8족 원소(이 경우는, 니켈)를 노출영역인 영역(100)상에 박막으로 형성한다. 그 다음, 마스크(103)를 제거하고, 그 위에 비단결정 규소막, 여기서는 비정질 규소막(104)을 플라즈마 CVD법으로 형성한다. 다음, 4족 원소인 규소를 이온주입법에 의해 전체 표면에 주입한다. 여기서, 투사범위는 규소막(104)과 하지막(102) 사이의 계면 근처의 기판측부로 되도록 한다. 이온주입의 가속전압은 60 kV이고, 도즈량은 2×1015cm-2이다. 그 결과, 기판(하지막을 포함)과 비정질 규소막(104) 사이의 계면영역 및 그 계면 근처 영역을 완전히 비정질화하여, 결정화 핵의 존재를 최소화할 수 있다.
여기서 4족 원소가 사용되는 이유는, 그것이 규소에 대하여 전기적으로 중성인 불순물이기 때문이다. 사용되는 4족 원소는 C, Si, Ge, Sn 또는 Pb일 수 있으나, Si, Ge 및 Sn이 특히 바람직하다. 또한, 그의 도즈량은 5×1014∼5×1016cm-2일 수 있다.
이후에, 비정질 규소막(104)을 550℃, 4시간의 가열에 의해 결정화시킨다. 여기서, 영역(100)으로부터 화살표 105로 나타내진 바와 같이 기판에 평행한 방향으로 결정성장이 일어난다. 이 결정성장은 침상이거나 또는 주상이다. 이 결정성장중에, 기판과 비정질 규소막(비록 그것이 비정질 규소막이라 불릴지라도, 이것은 정도의 문제이고 결정성분은 여전히 존재한다) 사이의 계면에서 결정성장의 핵이 되는 결정성분이 앞서의 규소이온 주입에 의해 제거되므로, 영역(100)으로부터 기판에 평행하게 일어나는 결정성장이 규소막(104)과 하지막(102) 사이의 계면으로부터 발생하는 결성성장에 의해 방해되지 않아, 배향성이 양호한 결정성장, 즉, 균일한 방향으로의 결정성장을 행할 수 있다.
그 다음, 실시예 1에서 설명한 바와 같이, PTFT와 NTFT를 형성하여, 상보형 TFT회로를 완성한다. 본 실시예와 같이, 배향성이 양호한 결정성 규소막에 있어서, 그 결정성장방향과 캐리어 이동방향이 일치하도록 TFT를 형성한 경우, 캐리어가 결정입계를 따라 이동하기 때문에, 그 이동시에 결정입계의 영향을 거의 받지않는 구성으로 할 수 있다. 즉, 고속동작을 얻을 수 있다. 예를 들면, 실시예 1에 나타낸 공정으로 형성된 NTFT의 이동도는 평균 90∼130 cm2/Vs이었으나, 본 실시예와 같이 가열에 의한 결정화에 앞서 규소이온의 주입을 행하여 형성된 것은 150∼170 cm2/Vs의 이동도를 가졌다.
본 실시예에서 다시 결정성의 향상을 얻을 수 있고, 이동도가 높은 TFT를 얻을 수 있었던 것은, 8족 원소인 니켈의 도입영역으로부터 기판에 평행한 방향으로 진행하는 결정성장에 있어서, 기판에 수직인 방향으로의 결정성장을 조장하여 상기한 결정성장을 저해하는 결정성분이 미리 철저하게 제거되어 있으므로, 기판에 평행한 방향으로의 결정성장이 우선적으로 행해졌기 때문이라고 생각된다. 특히, 기판에 수직인 방향으로 주상으로 결정성장할 때의 결정핵이 존재하는 규소막과 기판 사이의 계면 근방을 완전히 비정질화하는 것이 유효하였다고 생각된다.
실시예 8
본 실시예는, 액티브형 액정표시장치에 있어서, 주변구동회로가, 니켈과 같은 8족 원소의 촉매작용에 의해 결정화되고 실시예 1 및 실시예 2에 그 제작공정을 나타낸 TFT로 구성되고, 화소부분에 제공되는 TFT가 공지의 비정질 규소를 이용한 TFT로 구성되는 예이다.
잘 알려진 바와 같이, 액티브형 액정표시장치에서, 주변구동회로부분의 TFT는 높은 이동도(100 cm2/Vs 이상)를 가지고, 많은 온(ON) 전류를 흐르게 하는 TFT가 요구되지만, 화소부분에 제공되는 TFT는 전하보유를 위해 작은 오프 전류를 가져야하고 광 조사에 의한 오동작을 피하기 위해 비교적 낮은 이동도(약 10 cm2/Vs)를 가져야 한다.
이들 요구사항은, 주변구동회로부분을 실시예 1 및 실시예 2에서 기술된 TFT로 구성하고, 화소부분을 비정질 규소를 이용한 공지의 TFT(a-SiTFT)로 형성함으로써 다소 만족된다. 그러나, 비정질 규소막을 이용한 TFT는 1 cm2/Vs 이하의 이동도를 가지므로, 이 점에서 문제가 남는다.
실시예 9
본 실시예는 실시예 8을 더욱 발전시킨 것이고, 여기서, 주변회로부분을 구성하는 TFT는 실시예 1 및 실시예 2에 기술된 바와 같이 100 cm2/Vs 이상의 높은 이동도를 가지는 TFT로 구성하고, 화소부분의 TFT는 실시예 3 및 6에 기술된 TFT로 구성하는 예이다.
실시예 6에서 설명된 TFT는, 캐리어의 흐름에 대해 결정입계를 수직으로 되도록 하기 위해 기판에 수직인 방향으로 결정성장이 일어나도록 하고, 또한 캐리어가 다수의 결정입계를 가로지르도록 구성한 것이다. 이런 형태의 TFT는, 캐리어의 이동이 결정입계에 의해 방해되기 때문에 낮은 이동도를 가진다. 그러나, 오프 전류가 낮기 때문에, 전하보유율이 증가될 수 있어, 화소용의 TFT로서는 적합하다. 그럼에도 불구하고, 실시예 1 및 2에서와 같이 니켈이 박막으로서 도입된 경우에는, 그의 재현성이 나쁘고, 또한 얻어지는 이동도는 거의 100 cm2/Vs 만큼 높아지므로, 화소용 TFT로서 적합하지 않다.
본 실시예에서는, 니켈의 농도를 제어하면서 니켈 도입이 이루어질 수 있는 이온주입법을 이용함으로써 상기 언급된 문제들이 해결된다. 먼저, 이온주입법을 이용함으로써, 막에서의 니켈 농도의 재현성의 문제가 해결된다. 또한, 막에서의 니켈 농도를 낮춤으로써, 이동도를 감소시키기 위해 결정성을 약간 손상시키는 것이 가능하다. 당연히, 이동도의 저하는, 소스와 드레인 사이의 저항을 증가시키는 수단, 예를 들면, 산소 또는 질소를 고의로 채널영역 및 소스/드레인영역에 도입하는 방법, 소스/드레인영역에 도핑되는 도전형 부여 불순물의 양을 감소시키거나, 활성화 공정을 단축시켜 소스/드레인영역의 저항을 증가시키는 방법, 채널을 소스/드레인영역에 비하여 약한 역도전형으로 만드는 방법, 및 소스 및 드레인의 콘택트 홀의 위치를 더욱 멀리 떨어지게 하는 방법(즉, 소스/드레인영역의 시트 저항을 이용한다) 등을 이용하여 행해질 수 있다.
그리하여, 본 실시예는, 규소막의 결정화를 위한 촉매원소인 니켈을 이온주입법에 의해 비정질 규소막에 주입하는 방법을 이용하고, 그때 화소부분에는 니켈이 전체 표면에 걸쳐 저농도로 주입되는 반면에, 주변회로부분에는 고농도로 주입되고, 또한 화소부분에서는 기판에 수직인 방향으로 결정성장이 일어난 결정성 규소막을 이용하여 TFT를 형성하고, 주변회로부분에서는 기판에 평행한 방향으로 결정성장이 일어난 결정성 규소막을 이용하여 TFT를 형성한 것이다. 또한, 그러한 구성으로 함으로써, 형성된 TFT는 화소부분에서는 약 10∼50 cm2/Vs의 이동도와 낮은 수준의 오프 전류를 가지며, 주변회로부분에서는 100 cm2/Vs 이상의 이동도와 높은 수준의 온 전류를 가진다.
또한, 주변회로부분만이 높은 이동도를 가지도록 만들어지는 경우에는, 그 영역에 실시예 7에서 설명된 바와 같은 중성원소의 이온주입을 병용하면 좋다.
상기 실시예들은, 당업자가 예상되는 특정 용도에 적합하게 여러 가지로 본 발명을 개조하여 이용할 수 있도록 본 발명의 원리 및 그의 실제응용을 설명하기 위해 선택되고 기술된 것이다. 예를 들면, 소스/드레인 방향(즉, 채널길이에 따른 방향)이 완전히 결정성장방향과 일치할 때 TFT의 캐리어 이동도가 최대로 될 수 있고, 이 방향들이 ±20°내의 각도로 서로 교차하는 경우, 만족스런 높은 이동도가 얻어질 수 있다. 따라서, 이들 방향이 서로 완전히 평행하지 않을지라도, 이들 방향이 상기 범위내의 각도로 교차하는 한, 실제로 서로 평행한 것으로 해석되는 것이 본 발명자들의 의도이다.
상기한 바와 같이, 기판의 표면에 평행하게 결정성장이 일어난 비단결정 규소 반도체막을 이용하는 TFT의 경우, 그 TFT내에서 이동하는 캐리어의 흐름방향을 결정성장이 일어난 방향과 일치시킴으로써, 캐리어 이동이 침상 또는 주상 결정의 결정입계를 따라(그 입계에 평행하게) 이동하는 구성으로 할 수 있어, 높은 이동도를 갖는 TFT를 얻을 수 있다. 또한, 그러한 TFT는 600℃ 이하만큼 낮은 온도에서 형성될 수 있기 때문에, 기판으로서 저렴한 유리기판을 사용하는 것이 가능하다.
또한, 필요로 하는 다른 이동도를 갖는 TFT를 선택적으로 제작할 수 있다. 구체적으로는,
1. 기판에 평행한 방향으로 결정성장한 결정성 규소막을 사용하여, 캐리어의 이동이 결정입계를 따르도록 TFT를 제작한다.
2. 기판에 평행한 방향으로 결정성장한 결정성 규소막을 사용하여, 캐리어의 이동이 결정입계를 가로지르도록 TFT를 제작한다.
3. 기판에 수직인 방향으로 결정성장이 일어난 영역에 TFT를 제작한다.
4. 결정화를 위한 촉매원소를 부분적으로 도입하는 것으로, 결정성 규소막을 선택적으로 형성하고, 그 결정성 규소막을 이용하는 것으로, TFT의 특정부분의 이동도를 증가시킨다.
특히, 결정화를 위한 촉매원소가 도입된 영역으로부터 떨어진 영역의 결정성 규소막이 1차원적인 배향성을 가지기 때문에, 그 1차원적인 방향과 캐리어의 이동방향을 대략 일치시키는 것에 의해, 이동도가 높은 캐리어를 가지는 반도체장치를 얻을 수 있다. 특히, 절연게이트형 전계효과 트랜지스터의 채널형성영역에 이 구성을 이용함으로써, 고속응답을 가지는 TFT를 얻을 수 있다.

Claims (35)

  1. 절연표면을 가진 기판과,
    상기 기판 위에 형성되고, 결정화 촉진재료에 추가하여, C, Ge, Sn, Pb으로 이루어진 군으로부터 선택되는 IV족 원소가 첨가된 규소를 포함하는 결정성 반도체막을 포함하는 적어도 하나의 박막트랜지스터를 포함하고,
    상기 결정성 반도체막의 결정성장 방향이 상기 절연표면에 대략 평행한 것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서, 상기 결정화 촉진재료가 니켈인 것을 특징으로 하는 반도체장치.
  3. 제 1 항에 있어서, 상기 반도체장치가 액티브 매트릭스형 액정표시장치인 것을 특징으로 하는 반도체장치.
  4. 제 1 항에 있어서, 상기 반도체장치가, 상기 기판 위에 집적화한 적어도 하나의 구동회로와 적어도 하나의 센서를 포함하는 집적화된 센서인 것을 특징으로 하는 반도체장치.
  5. 절연표면을 가진 기판과,
    상기 기판 위에 형성되고, 결정화 촉진재료에 추가하여, C, Ge, Sn, Pb으로 이루어진 군으로부터 선택되는 IV족 원소가 첨가된 규소를 포함하는 결정성 반도체막을 포함하는 적어도 하나의 박막트랜지스터를 포함하고,
    상기 결정성 반도체막의 결정성장 방향이 상기 절연표면에 대략 평행하고, 상기 IV족 원소의 도즈량이 5×1014∼5×1016cm-2인 것을 특징으로 하는 반도체장치.
  6. 제 6 항에 있어서, 상기 결정화 촉진재료가 니켈인 것을 특징으로 하는 반도체장치.
  7. 제 6 항에 있어서, 상기 반도체장치가 액티브 매트릭스형 액정표시장치인 것을 특징으로 하는 반도체장치.
  8. 제 6 항에 있어서, 상기 반도체장치가, 상기 기판 위에 집적화한 적어도 하나의 구동회로와 적어도 하나의 센서를 포함하는 집적화된 센서인 것을 특징으로 하는 반도체장치.
  9. 절연표면을 가진 기판과,
    상기 기판 위에 형성되고, 결정화 촉진재료에 추가하여 게르마늄이 첨가된 규소를 포함하는 결정성 반도체막을 포함하는 적어도 하나의 박막트랜지스터를 포함하고,
    상기 결정성 반도체막의 결정성장 방향이 상기 절연표면에 대략 평행한 것을 특징으로 하는 반도체장치.
  10. 제 11 항에 있어서, 상기 결정화 촉진재료가 니켈인 것을 특징으로 하는 반도체장치.
  11. 제 11 항에 있어서, 상기 반도체장치가 액티브 매트릭스형 액정표시장치인 것을 특징으로 하는 반도체장치.
  12. 제 11 항에 있어서, 상기 반도체장치가, 상기 기판 위에 집적화한 적어도 하나의 구동회로와 적어도 하나의 센서를 포함하는 집적화된 센서인 것을 특징으로 하는 반도체장치.
  13. 절연표면을 가진 기판과,
    상기 기판 위에 형성되고, 결정화 촉진재료에 추가하여, C, Ge, Sn, Pb으로 이루어진 군으로부터 선택되는 IV족 원소가 첨가된 규소를 포함하는 결정성 반도체막을 포함하는 적어도 하나의 박막트랜지스터를 포함하고,
    상기 결정화 촉진재료의 농도가 2×1019cm-3이하인 것을 특징으로 하는 반도체장치.
  14. 제 15 항에 있어서, 상기 결정화 촉진재료가 니켈인 것을 특징으로 하는 반도체장치.
  15. 제 15 항에 있어서, 상기 반도체장치가 액티브 매트릭스형 액정표시장치인 것을 특징으로 하는 반도체장치.
  16. 제 15 항에 있어서, 상기 반도체장치가, 상기 기판 위에 집적화한 적어도 하나의 구동회로와 적어도 하나의 센서를 포함하는 집적화된 센서인 것을 특징으로 하는 반도체장치.
  17. 제 15 항에 있어서, 상기 결정화 촉진재료의 상기 농도가 SIMS법에 의해 측정된 값인 것을 특징으로 하는 반도체장치.
  18. 절연표면을 가진 기판과,
    상기 기판 위에 형성되고, 결정화 촉진재료에 추가하여, C, Ge, Sn, Pb으로 이루어진 군으로부터 선택되는 IV족 원소가 첨가된 규소를 포함하는 결정성 반도체막을 포함하는 적어도 하나의 박막트랜지스터를 포함하고,
    상기 결정화 촉진재료의 농도가 2×1019cm-3이하이고, 상기 IV족 원소의 도즈량이 5×1014∼5×1016cm-2인 것을 특징으로 하는 반도체장치.
  19. 제 21 항에 있어서, 상기 결정화 촉진재료가 니켈인 것을 특징으로 하는 반도체장치.
  20. 제 21 항에 있어서, 상기 반도체장치가 액티브 매트릭스형 액정표시장치인 것을 특징으로 하는 반도체장치.
  21. 제 21 항에 있어서, 상기 반도체장치가, 상기 기판 위에 집적화한 적어도 하나의 구동회로와 적어도 하나의 센서를 포함하는 집적화된 센서인 것을 특징으로 하는 반도체장치.
  22. 제 21 항에 있어서, 상기 결정화 촉진재료의 상기 농도가 SIMS법에 의해 측정된 값인 것을 특징으로 하는 반도체장치.
  23. 절연표면을 가진 기판과,
    상기 기판 위에 형성되고, 결정화 촉진재료에 추가하여 게르마늄이 첨가된 규소를 포함하는 결정성 반도체막을 포함하는 적어도 하나의 박막트랜지스터를 포함하고,
    상기 결정화 촉진재료의 농도가 2×1019cm-3이하인 것을 특징으로 하는 반도체장치.
  24. 제 27 항에 있어서, 상기 결정화 촉진재료가 니켈인 것을 특징으로 하는 반도체장치.
  25. 제 27 항에 있어서, 상기 반도체장치가 액티브 매트릭스형 액정표시장치인것을 특징으로 하는 반도체장치.
  26. 제 27 항에 있어서, 상기 반도체장치가, 상기 기판 위에 집적화한 적어도 하나의 구동회로와 적어도 하나의 센서를 포함하는 집적화된 센서인 것을 특징으로 하는 반도체장치.
  27. 제 27 항에 있어서, 상기 결정화 촉진재료의 상기 농도가 SIMS법에 의해 측정된 값인 것을 특징으로 하는 반도체장치.
  28. 절연표면을 가진 기판과,
    상기 기판 위에 형성되고, 결정화 촉진재료에 추가하여, C, Ge, Sn, Pb으로 이루어진 군으로부터 선택되는 IV족 원소가 첨가된 규소를 포함하는 결정성 반도체막을 포함하는 적어도 하나의 박막트랜지스터를 포함하는 것을 특징으로 하는 반도체장치.
  29. 제 32 항에 있어서, 상기 결정화 촉진재료가 니켈인 것을 특징으로 하는 반도체장치.
  30. 제 32 항에 있어서, 상기 반도체장치가 액티브 매트릭스형 액정표시장치인 것을 특징으로 하는 반도체장치.
  31. 제 32 항에 있어서, 상기 반도체장치가, 상기 기판 위에 집적화한 적어도 하나의 구동회로와 적어도 하나의 센서를 포함하는 집적화된 센서인 것을 특징으로 하는 반도체장치.
  32. 절연표면을 가진 기판과,
    상기 기판 위에 형성되고, 결정화 촉진재료에 추가하여, C, Ge, Sn, Pb으로 이루어진 군으로부터 선택되는 IV족 원소가 첨가된 규소를 포함하는 결정성 반도체막을 포함하는 적어도 하나의 박막트랜지스터를 포함하고,
    상기 IV족 원소의 도즈량이 5×1014∼5×1016cm-2인 것을 특징으로 하는 반도체장치.
  33. 제 37 항에 있어서, 상기 결정화 촉진재료가 니켈인 것을 특징으로 하는 반도체장치.
  34. 제 37 항에 있어서, 상기 반도체장치가 액티브 매트릭스형 액정표시장치인 것을 특징으로 하는 반도체장치.
  35. 제 37 항에 있어서, 상기 반도체장치가, 상기 기판 위에 집적화한 적어도 하나의 구동회로와 적어도 하나의 센서를 포함하는 집적화된 센서인 것을 특징으로 하는 반도체장치.
KR1020000067074A 1993-06-12 2000-11-13 반도체장치 KR100321000B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-166117 1993-06-12
JP5166117A JPH06349735A (ja) 1993-06-12 1993-06-12 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019940013176A Division KR100297878B1 (ko) 1993-06-12 1994-06-11 반도체장치제작방법

Publications (1)

Publication Number Publication Date
KR100321000B1 true KR100321000B1 (ko) 2002-01-18

Family

ID=15825349

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1019940013176A KR100297878B1 (ko) 1993-06-12 1994-06-11 반도체장치제작방법
KR1020000067074A KR100321000B1 (ko) 1993-06-12 2000-11-13 반도체장치
KR1020020042848A KR100423632B1 (ko) 1993-06-12 2002-07-22 반도체장치 제작방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019940013176A KR100297878B1 (ko) 1993-06-12 1994-06-11 반도체장치제작방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020020042848A KR100423632B1 (ko) 1993-06-12 2002-07-22 반도체장치 제작방법

Country Status (4)

Country Link
US (2) US6475840B1 (ko)
JP (1) JPH06349735A (ko)
KR (3) KR100297878B1 (ko)
CN (1) CN1052115C (ko)

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
USRE43450E1 (en) 1994-09-29 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
JP3240258B2 (ja) * 1996-03-21 2001-12-17 シャープ株式会社 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
KR100500033B1 (ko) * 1996-10-15 2005-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6118148A (en) 1996-11-04 2000-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4086925B2 (ja) 1996-12-27 2008-05-14 株式会社半導体エネルギー研究所 アクティブマトリクスディスプレイ
JPH10200114A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 薄膜回路
US6830616B1 (en) * 1997-02-10 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor and manufacturing method of semiconductor device
JPH10223532A (ja) * 1997-02-10 1998-08-21 Semiconductor Energy Lab Co Ltd 半導体の作製方法及び半導体装置の作製方法
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6335445B1 (en) * 1997-03-24 2002-01-01 Societe De Conseils De Recherches Et D'applications Scientifiques (S.C.R.A.S.) Derivatives of 2-(iminomethyl)amino-phenyl, their preparation, their use as medicaments and the pharmaceutical compositions containing them
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO1998057372A1 (en) * 1997-06-10 1998-12-17 The Board Of Trustees Of The Leland Stanford Junior University LATERALLY CRYSTALLIZED TFTs AND METHODS FOR MAKING LATERALLY CRYSTALLIZED TFTs
US6501094B1 (en) 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11204434A (ja) * 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6821710B1 (en) 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6444390B1 (en) 1998-02-18 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film
JP3980159B2 (ja) 1998-03-05 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6482684B1 (en) * 1998-03-27 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a TFT with Ge seeded amorphous Si layer
KR20000055877A (ko) * 1999-02-10 2000-09-15 장진 니켈이 포함된 다결정 실리콘
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
TWI263336B (en) 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
JP2002083974A (ja) * 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6703265B2 (en) 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6624051B1 (en) 2000-08-25 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
TW461118B (en) * 2000-12-15 2001-10-21 Ind Tech Res Inst Thin film transistor with increased device reliability and production process thereof
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW586141B (en) 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6380057B1 (en) * 2001-02-13 2002-04-30 Advanced Micro Devices, Inc. Enhancement of nickel silicide formation by use of nickel pre-amorphizing implant
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US6855584B2 (en) 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100487426B1 (ko) * 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4209606B2 (ja) * 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW527732B (en) 2001-08-21 2003-04-11 Samsung Electronics Co Ltd Masks for forming polysilicon and methods for manufacturing thin film transistor using the masks
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
US7112517B2 (en) * 2001-09-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Laser treatment device, laser treatment method, and semiconductor device fabrication method
US6746933B1 (en) 2001-10-26 2004-06-08 International Business Machines Corporation Pitcher-shaped active area for field effect transistor and method of forming same
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4011344B2 (ja) 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2003204067A (ja) 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
KR100885013B1 (ko) 2002-01-03 2009-02-20 삼성전자주식회사 박막 트랜지스터 및 액정 표시 장치
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
TWI267131B (en) * 2002-03-05 2006-11-21 Semiconductor Energy Lab Semiconductor element and semiconductor device using the same
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6906343B2 (en) 2002-03-26 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US6841434B2 (en) 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US6864520B2 (en) * 2002-04-04 2005-03-08 International Business Machines Corporation Germanium field effect transistor and method of fabricating the same
JP4019261B2 (ja) 2002-09-10 2007-12-12 ソニー株式会社 コンテンツ提供システム、コンテンツ提供方法、情報処理装置、および情報処理方法
US7374976B2 (en) 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
KR100514181B1 (ko) * 2003-09-03 2005-09-13 삼성에스디아이 주식회사 시리즈 박막트랜지스터, 그를 이용한 능동 매트릭스유기전계발광소자 및 상기 능동 매트릭스유기전계발광소자의 제조방법
WO2005036626A1 (ja) * 2003-10-09 2005-04-21 Matsushita Electric Industrial Co., Ltd. 接合の形成方法およびこれを用いて形成された被処理物
KR100611764B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
US8880205B2 (en) * 2004-12-30 2014-11-04 Mondo Systems, Inc. Integrated multimedia signal processing system using centralized processing of signals
US8015590B2 (en) * 2004-12-30 2011-09-06 Mondo Systems, Inc. Integrated multimedia signal processing system using centralized processing of signals
US7653447B2 (en) 2004-12-30 2010-01-26 Mondo Systems, Inc. Integrated audio video signal processing system using centralized processing of signals
WO2006076606A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Optimized multi-layer printing of electronics and displays
JP2007073855A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法
US20080217563A1 (en) * 2007-03-07 2008-09-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and semiconductor manufacturing apparatus
US8145676B2 (en) * 2008-02-11 2012-03-27 International Business Machines Corporation Shared inventory item donation in a virtual universe
US8103559B2 (en) * 2008-02-15 2012-01-24 International Business Machines Corporation Maintenance of group shared inventories in a virtual universe
US20110157113A1 (en) * 2008-10-02 2011-06-30 Tadayoshi Miyamoto Display panel and display device using the same
KR102182058B1 (ko) * 2018-03-23 2020-11-23 홍잉 저온 다결정 반도체 소자 및 그 제조 방법
WO2019182263A1 (ko) * 2018-03-23 2019-09-26 홍잉 저온 다결정 반도체 소자 및 그 제조 방법
KR102188570B1 (ko) * 2018-03-23 2020-12-09 홍잉 수직 나노와이어 반도체 소자 및 그 제조 방법
WO2019182264A1 (ko) * 2018-03-23 2019-09-26 홍잉 수직 나노와이어 반도체 소자 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01276616A (ja) * 1988-04-27 1989-11-07 Seiko Epson Corp 半導体装置の製造方法
JPH02275641A (ja) * 1989-04-17 1990-11-09 Seiko Epson Corp 半導体装置の製造方法

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1149589A (en) 1966-11-15 1969-04-23 Matsushita Electric Ind Co Ltd Thin film active element
USRE28385E (en) 1968-03-20 1975-04-08 Method of treating semiconductor devices
US3556880A (en) 1968-04-11 1971-01-19 Rca Corp Method of treating semiconductor devices to improve lifetime
US4174217A (en) 1974-08-02 1979-11-13 Rca Corporation Method for making semiconductor structure
SE7800261L (sv) 1977-02-28 1978-08-29 Rca Corp Sett att tillverka en halvledaranordning
US4133698A (en) * 1977-12-27 1979-01-09 Texas Instruments Incorporated Tandem junction solar cell
US4226898A (en) 1978-03-16 1980-10-07 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process
US4239554A (en) 1978-07-17 1980-12-16 Shunpei Yamazaki Semiconductor photoelectric conversion device
US4525223A (en) 1978-09-19 1985-06-25 Noboru Tsuya Method of manufacturing a thin ribbon wafer of semiconductor material
US4231809A (en) * 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
DE2932569C2 (de) 1979-08-10 1983-04-07 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen
US4300989A (en) 1979-10-03 1981-11-17 Bell Telephone Laboratories, Incorporated Fluorine enhanced plasma growth of native layers on silicon
JPS5696877A (en) 1979-12-30 1981-08-05 Shunpei Yamazaki Photoelectric converter
JPS56108231A (en) 1980-02-01 1981-08-27 Ushio Inc Annealing method of semiconductor wafer
US4379020A (en) 1980-06-16 1983-04-05 Massachusetts Institute Of Technology Polycrystalline semiconductor processing
US5859443A (en) 1980-06-30 1999-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US5262350A (en) 1980-06-30 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Forming a non single crystal semiconductor layer by using an electric current
US4277884A (en) 1980-08-04 1981-07-14 Rca Corporation Method for forming an improved gate member utilizing special masking and oxidation to eliminate projecting points on silicon islands
US4406709A (en) * 1981-06-24 1983-09-27 Bell Telephone Laboratories, Incorporated Method of increasing the grain size of polycrystalline materials by directed energy-beams
US4466179A (en) * 1982-10-19 1984-08-21 Harris Corporation Method for providing polysilicon thin films of improved uniformity
JPH0693509B2 (ja) 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
US4544418A (en) 1984-04-16 1985-10-01 Gibbons James F Process for high temperature surface reactions in semiconductor material
JPS6184074A (ja) * 1984-10-01 1986-04-28 Semiconductor Energy Lab Co Ltd 半導体装置
US5296405A (en) 1985-08-02 1994-03-22 Semiconductor Energy Laboratory Co.., Ltd. Method for photo annealing non-single crystalline semiconductor films
US5170244A (en) * 1986-03-06 1992-12-08 Kabushiki Kaisha Toshiba Electrode interconnection material, semiconductor device using this material and driving circuit substrate for display device
US4755481A (en) 1986-05-15 1988-07-05 General Electric Company Method of making a silicon-on-insulator transistor
US5221423A (en) 1986-05-20 1993-06-22 Fujitsu Limited Process for cleaning surface of semiconductor substrate
JPS63170971A (ja) * 1987-01-09 1988-07-14 Nec Corp 半導体装置
JP2560716B2 (ja) * 1987-03-25 1996-12-04 株式会社日本自動車部品総合研究所 半導体素子及びその製造方法
US5225355A (en) 1988-02-26 1993-07-06 Fujitsu Limited Gettering treatment process
US5043224A (en) 1988-05-12 1991-08-27 Lehigh University Chemically enhanced thermal oxidation and nitridation of silicon and products thereof
US5173446A (en) 1988-06-28 1992-12-22 Ricoh Company, Ltd. Semiconductor substrate manufacturing by recrystallization using a cooling medium
JPH02140915A (ja) 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
JPH02208635A (ja) * 1989-02-08 1990-08-20 Seiko Epson Corp 半導体装置
EP0390608B1 (en) 1989-03-31 1999-06-09 Canon Kabushiki Kaisha Method for forming semiconductor thin-film and resulting semiconductor thin-film
US5200630A (en) 1989-04-13 1993-04-06 Sanyo Electric Co., Ltd. Semiconductor device
JPH0388321A (ja) 1989-08-31 1991-04-12 Tonen Corp 多結晶シリコン薄膜
JPH03104210A (ja) * 1989-09-19 1991-05-01 Fujitsu Ltd 半導体装置の製造方法
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
JP2662058B2 (ja) * 1989-11-14 1997-10-08 日本板硝子株式会社 半導体膜の製造方法
JPH03257818A (ja) * 1990-03-07 1991-11-18 Seiko Epson Corp 半導体装置の製造方法
DE69125886T2 (de) 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
US5318919A (en) 1990-07-31 1994-06-07 Sanyo Electric Co., Ltd. Manufacturing method of thin film transistor
JPH0491425A (ja) 1990-08-02 1992-03-24 Fujitsu Ltd 半導体装置の製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5210050A (en) 1990-10-15 1993-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a semiconductor film
JP2838318B2 (ja) 1990-11-30 1998-12-16 株式会社半導体エネルギー研究所 感光装置及びその作製方法
JP3103385B2 (ja) 1991-01-25 2000-10-30 株式会社東芝 ポリシリコン薄膜半導体装置
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JPH0824104B2 (ja) 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JPH05182923A (ja) * 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
JPH0567635A (ja) 1991-09-09 1993-03-19 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5254480A (en) 1992-02-20 1993-10-19 Minnesota Mining And Manufacturing Company Process for producing a large area solid state radiation detector
US5288662A (en) 1992-06-15 1994-02-22 Air Products And Chemicals, Inc. Low ozone depleting organic chlorides for use during silicon oxidation and furnace tube cleaning
US5300187A (en) 1992-09-03 1994-04-05 Motorola, Inc. Method of removing contaminants
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
TW241377B (ko) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
US5789284A (en) 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01276616A (ja) * 1988-04-27 1989-11-07 Seiko Epson Corp 半導体装置の製造方法
JPH02275641A (ja) * 1989-04-17 1990-11-09 Seiko Epson Corp 半導体装置の製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"J. Mater. Res., vol 5, pp. 2133-2138, 1990" *
"Solid State Communications vol 85 pp.921-924, 1993" *
J. Appl. Phys. vol 73 pp. 8279-8289, 1993" *

Also Published As

Publication number Publication date
KR100423632B1 (ko) 2004-03-22
US5932893A (en) 1999-08-03
US6475840B1 (en) 2002-11-05
CN1115499A (zh) 1996-01-24
CN1052115C (zh) 2000-05-03
JPH06349735A (ja) 1994-12-22
KR100297878B1 (ko) 2001-10-24

Similar Documents

Publication Publication Date Title
KR100321000B1 (ko) 반도체장치
JP3450376B2 (ja) 半導体装置の作製方法
KR100193144B1 (ko) 반도체 장치 및 그 제조 방법
KR0183063B1 (ko) 반도체장치 및 그 제조방법
US6013544A (en) Method for fabricating a semiconductor device
JP3072005B2 (ja) 半導体装置及びその製造方法
KR100310407B1 (ko) 반도체장치및그제조방법
US6319761B1 (en) Method of fabricating a thin film transistor
KR100186886B1 (ko) 반도체장치 제작방법
KR0180573B1 (ko) 반도체 장치 및 그 제작방법
JP3403811B2 (ja) 半導体装置およびその作製方法
JPH07297125A (ja) 半導体装置およびその製造方法
JP3886747B2 (ja) 半導体装置及びその作製方法
JP3616357B2 (ja) 半導体装置の作製方法
JP3672799B2 (ja) 半導体装置の作製方法
JP3918068B2 (ja) 半導体装置及びその作製方法
JP3207637B2 (ja) 半導体装置及びその作製方法
JP3621331B2 (ja) 半導体装置の作製方法
JP3626073B2 (ja) 半導体装置作製方法
JP3859516B2 (ja) 半導体装置の製造方法
JP3664742B2 (ja) 薄膜トランジスタの作製方法
JP3375693B2 (ja) 薄膜トランジスタを有する半導体装置の作製方法
JP3630917B2 (ja) 半導体装置の作製方法
JP3496763B2 (ja) 薄膜トランジスタおよびその製造方法並びに液晶表示装置
JP3999233B2 (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee