TW293949B - - Google Patents

Download PDF

Info

Publication number
TW293949B
TW293949B TW084106270A TW84106270A TW293949B TW 293949 B TW293949 B TW 293949B TW 084106270 A TW084106270 A TW 084106270A TW 84106270 A TW84106270 A TW 84106270A TW 293949 B TW293949 B TW 293949B
Authority
TW
Taiwan
Prior art keywords
silicon film
patent application
amorphous silicon
item
film
Prior art date
Application number
TW084106270A
Other languages
English (en)
Original Assignee
Handotai Energy Kenkyusho Kk
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Handotai Energy Kenkyusho Kk, Sharp Kk filed Critical Handotai Energy Kenkyusho Kk
Application granted granted Critical
Publication of TW293949B publication Critical patent/TW293949B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686Pulsed laser beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Description

經濟部中央橾準局貝工消費合作社印裝 2^3949 A7 ______B7 五、發明説明(1 ) 詳細說明: 發明背景: 本發明係關於一種半導體裝e,使用例如提供在玻璃 基體之絕緣基體上的TFT (薄膜電晶體),及其製造方 法。特別是,本發明係關於一種半導體裝置,可使用於主 動矩陣型式的液晶顯示裝置,及其製造方法。 包含絕緣基體(例如玻璃基體)上之TFT的半導體 裝ff,包括主動矩陣型式的液晶顯示裝置,及使用TFT 用於驅動像素之影像感測器。通常,薄膜矽半導體可以粗 分爲兩種型式:一種爲非晶矽半導體(a_S i ):另一 種爲結晶矽半導體。在低溫下以汽相處理及藉由大量製造 ,可以非常容易地製造非晶矽半導體。因此,通常在上述 的裝置之TFT中大部份是使用非晶矽半導體。然而,欲 得到高速操作,已强烈地需要建立一種方法,用於製造使 用結晶矽半導體之TFT,因爲關於物理特性例如導電率 ,非晶矽半導體仍然比結晶矽半導體差。習知的結晶半導 體包括:多晶矽、微晶矽、部份地包含結晶成份之非晶矽 、及半非晶矽。半非晶矽可表現出介於結晶矽與非晶矽間 的中間狀態。 上述所列舉的結晶矽半導體之薄膜,可以藉由以下之 習知方法加以製造: (1 ) 一方法,其包含在膜沈積之步驟中直接沈稹一 結晶膜: (2 ) —方法,其包含沈稹一非晶矽膜,然後照射雷 本乡氏張尺度適用中國國家揲準(CNS ) A4規格(210X297公釐) ] ' I.---------$------1T------i ** (請先閲讀背面之注意事項再填寫本頁) 203949 A7 B7__ 五、發明説明(2 ) 射光朿至此膜,以藉由雷射光束之能置而得到一結晶半導 體;及 (請先閲讀背面之注意事項再填寫本頁) (3 ) —方法,其包含沈積一非晶矽膜,然後施加熱 能以結晶此膜而得到一結晶半導體。 關於上述第一個方法,在技術上很難在基體之整個表 面上形成一均勻的膜,具有理想的半導體特性,因爲結晶 與膜沈稹同時進行。此外,在此情形中欲得到由大晶粒不 可避免地會需要厚膜方法。然而,此方法是不經濟的,因 爲由於膜沈積步驟的存在,其需要6 0 0 °C或甚至更高的 溫度,所以排除了使用低價的玻璃基體。 經濟部中央標準局員工消費合作社印裝 第二個方法利用熔化及固化處理中的結晶現象。於是 ,雖然所得到的膜之晶粒尺寸非常小,其晶粒界面最好加 以處理,以提供高品質的結晶矽膜。然而,關於使用目前 最常用的雷射(亦即激光雷射)之方法,會發現有許多問 題必須加以克服。首先,考慮雷射光束在一次只能照射很 小的區域,此方法仍然會有只能提供低產置之缺點。此外 ,欲覆蓋一均勻的膜於大面積的基體之整個表面,雷射並 不夠穩定。於是,只能說此方法期待著更進一步改良的技 術。 考慮應用於大面積薄膜之沈積而言,第三個方法係優 於上述第一及第二個方法。然而,其於結晶期間亦需要在 6 0 0 °C或更高溫度的熱處理。此方法亦排除了使用低廉 的玻璃基體,且另一方面會造成低產置。於是,需要克服 降低膜沈積溫度及於短的周期時間內結晶一膜之限制問題 本紙張尺度通用中國國家梯準(CNS ) A4規格(210X297公釐) 7~~一 A7 203349 _B7_ 五、發明説明(3 ) 。此外,此方法是根據固相結晶現象。因此,晶粒係平行 於基體成長,偶而會提供具有大到數微米之直徑的大晶粒 。然而,另一方面,晶粒成長並且彼此撞擊而形成邊界。 所形成的晶粒邊界爲降低TFT之移動率的主要原因,因 爲這些晶粒邊界會作用爲載子之陷阱能階(trap level) Ο 欲克服上述的許多問題,在日本專利申請案號碼5 一 218156 (其於1995年3月3曰以公告號7 — 5 8 3 3 8公開)中,提出一種製造薄膜的結晶矽之方法 。此方法能夠使用低的結晶溫度同時亦能短時間處理,且 可使晶粒邊界之影響降至最小。 在上述方法中,例如鎳(N i )之雜質金屬元素摻入 於非晶矽膜中,以提供結晶之晶核。藉由如此加入—雜質 金靥元素,在結晶之起始周期中的核晶作用之速率,及在 後級的結晶中之晶核成長的速率可以大幅地增加,以提供 一膜具有非常高的結晶度,藉著在5 8 0 °C或更低的溫度 ,持績約4個小時之熱處理。在此方法中之晶核成長及核 晶作用的機構並不是非常明瞭的,然而,假設雜質金靥元 素作用爲晶核,以在較早級中產生晶核,然後作爲—觸媒 以加速結晶成長。 藉由選擇性地提供雜質金屬元素於一部份的基體上, 可以在相同的基體上選擇性地形成結晶矽膜及非晶矽膜。 藉由進一步繼績熱處理,晶粒成長從結晶部份以側面方向 (亦即與基體之表面平行的方向)延伸,其中金屬雜質係 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 裝 訂 線 ·» (請先閱讀背面之注意事項再填寫本頁) . 經濟部中央橾隼局員工消費合作社印製 2Q3949 B7 經濟部中央標準局員工消費合作社印装 五、 發明説明 ( 4 ) 1 I 選 擇 性 地 併 入 於 沒 有 直 接 加 入 金 靥 之 相 鄰 區 域 中 〇 於 側 面 1 1 方 向 上 發 生 結 晶 長 之 此 部 份 在 下 文 中 簡 稱 爲 ” 側 向 成 1 長 部 份 0 在 側 向 成 長 部 份 中 9 發 現 針 狀 或柱 形 結 晶 係 平 1 1 在 結 上 請 I 行 於 基 體 而 以 結 晶 成 長 之 方 向 延 伸 0 晶 成 長 之 方 向 先 閱 1 I 並 沒 有 發 現 晶 粒 邊 界 0 於 是 9 藉 由 將 Τ F Τ 之 通 道 面 與 側 讀 背 1 | 向 成 長 部 份 單 獨 排 列 在 — 起 9 可 以 實 現 高 特 性 的 Τ F T 〇 之 注 意 1 I 例 如 能 以 圖 5 ( A ) 及 5 ( Β ) 所 示 的 方 式 來製 造 事 項 再 1 t I I T F T 之 通 道 部 份 0 圚 5 ( A ) 及 5 ( Β ) 各 爲 使 用 側 向 寫 本 .裝 I 成 長 部 份 之 T F T 的 平 面 圖 〇 製 造 方 法 包 含 沈 積 —* 罩 膜 > 頁 1 1 此 罩 膜 在 形 成 於 基 體 之 整 個 表 面 上 的 非 晶 矽 之 薄 膜 的 表 面 1 1 上 含 有 二 氧 化 矽 膜 或 類 似 物 > 且 在 罩 膜 中 打 開 一 窗 5 0 0 1 1 用 於 摻 入 雜 質 之 後 9 將 雜 質金 靥 元 素 摻 入 於 非 晶 矽 之 薄 膜 订 | 〇 藉 由 施 加 約 5 5 0 °c 之 熱 處 理 持 續 約 4 個 小 時 9 可 加 入 1 I 雜 質 之 域 5 0 0 會 歷 經 結 晶 9 而 餘 留 下 非 結 晶 狀 態 的 其 1 1 I 它 部 份 0 藉 由 進 — 步 繼 績 熱 處 理 約 8 個 小 時 9 可 加 入 雜 質 1 1 之 丨品 域 5 0 0 以 側 面 方 向 5 0 1 向 外 成 長 9 以 提 供 一 側 向 線 1 成 長 部 份 5 0 2 0 藉 由 使 用 側 向 成 長 部 份 5 0 2 可 以 製 造 « 1 1 一 T F T 〇 藉 由 在 側 向 成 長 部 份 5 0 2 中 提 供 一 源 liSi Ί 5 0 3 一 通 道 1ST 5 0 4 及 — 汲 5 0 5 排 列 成 如 圖 5 ( I A ) 所 示 9 載 子 之 移 動 方 向 能 與 結 晶 成 長 5 0 1 之 方 向 對 1 I 齊 0 因 此 9 可 以 實 現 一 高 移 動 率 的 Τ F Τ 在 載 子 之 移 動 1 1 的 方 向 上 沒 有 晶 粒 邊 界 0 1 1 此 外 * 關 於 圖 5 ( B ) 所 示 之 排 列 的 側 向 成 長 部 份 1 1 1 藉 由 提 供 — 源 面 5 0 3 、 — 通 道 區 5 0 4 及 一 汲 Τ3Ε* 5 0 5 1 1 本紙张尺度適用中國國家標準(CNS > A4規格(210 X 297公釐) 經濟部中央橾準局員工消費合作社印裝 A7 B7 五、發明説明(5 ) ,可以製造具有高ΟΝ/OFF比之TFT。亦即,可以 從提供至汲區之《端部份的《埸集中區域,消除晶粒邊界 部份,且在汲區之前端部份的晶粒邊界陷阱的密度亦可以 減小。當TFT爲關閉操作時,發現此晶粒邊界陷阱爲增 加漏電流的原因。 在日本專利申請案號碼5 — 2 1 8 1 5 6中所提出的 技術,不僅能夠形成一高性能TFT,亦可以在相同的基 體上製造不同型式的TFT。 雖然,揭示於上述日本專利申請案號碼5 -2 1 8 1 5 6的技術是非常有效的,但是其仍會發生許多 問題。 應用此一技術會需要一段夠長的距離以用於側向成長 ,例如需足以覆蓋至少TFT之通道區。因爲在側向成長 之後所餘留的區域作爲非晶矽膜,如果發生側向成長,只 有不充分且側向地成長之結晶矽膜及非晶矽膜仍然混合於 通道1S中,而會大幅地損害TF T之特性。此外,即使藉 由側向成長結晶矽而形成通道,如果對應源或汲區之所謂 的接觸區域會餘留而成爲非晶矽膜,在接觸區中之髦阻會 增加,使得無法實現非常高的TFT特性。 在日本專利申請案號碼5 — 2 1 8 1 5 6所掲示的方 法中,由電漿幫助的CVD (在下文稱爲”電漿CVD” )所沈稹的非晶矽(a -S i )膜係被使用作爲一開始膜 ,用於側向成長的結晶矽膜。電漿CVD方法最近應用於 a — S丨的TFT之方法,因爲其可適於在低溫下之a - 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) I--------^------,-ιτ------i (請先閲讀背面之注意事項再填寫本1) A7 B7 2GSS49 五、發明説明(6 ) S i膜的大纛製造。然而,有鑑於其可應用於結晶矽膜之 開始膜的製造,.a — S i膜以非常高的速率產生晶核。因 此,很難從a _S i膜藉由在原始固相成長方法中作用結 晶,不加入任何雜質金屬元素而得到高品質的結晶矽膜。 在加入雜質金屬元素的情形中,如揭示於曰本專利申 請案號碼5 — 2 1 8 1 5 6中的技術所述,直接加入雜質 金屬元素的面域之結晶,只依所加入的金屬元素之澳度而 定,與開始a _S i膜之型式無關。然而,在側向成長部 份中,發現在側向成長的方向中之a — S i膜的晶核形成 速率是一値得考慮的問題。亦即,當須使用以電漿CVD 方法所沈稹的a — S i膜作爲開始膜,以製造側向成長的 結晶矽膜,側向成長會受到一般結晶成長所阻礙,此一般 結晶成長係從a _S i區中的自然產生之晶核開始發生。 因此,側向成長不會發生超過一段夠長的距離,以側向成 長的結晶矽膜來覆蓋TFT之通道區。 此外,在藉由固相結晶之習知歩驟所得到的結晶矽 TFT中,在執行光石印術的步驟(矽膜上之裝置的隔離 )之前,於最高的溫度下來作用固相結晶之步驟。然而, 依據揭示於日本專利申請案號碼5-2 1 8 1 5 6的技術 ,在使用側向成長部份之T F T中,在結晶步驟之前,必 須先作用光石印術的步驟(罩膜之穿孔,以藉由穿孔而將 雜質金屬元素加入於非晶矽膜中)。 最常用的7 0 5 9玻璃(康寧公司之產品)在5 9 3 °C下會發生變形。因此,無法在沒有變形下,承受習知的 本紙張尺度遗用中國國家橾率(CNS ) A4規格(2丨0X297公釐)_ 〇 _ '^1 I H 裝 I I 訂 I I I I i 線 * - (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印裝 經濟部中央標準局員工消費合作杜印裝 A7 B7 五、發明説明(7 ) 固相結晶方法,因爲此方法使用6 0 0 °C或更高的溫度。 特別是,在今日的液晶顯示裝置中需要更大的顯示。這些 裝置會嚴重地損害實現使用更大的玻璃基體。如果光石印 術的步驟在施加熱結晶的步驟之前,必須作用在此大面稹 的玻璃基體上,於熱結晶的步驟期間所發生於玻璃基體中 的縮小及變形,會損害在後來的里對準步驟之精確度,偶 而會使製造難以實施。 亦即,依據掲示於上述日本專利申請案號碼5 — 2 1 8 1 5 6中的技術,參照圖6 ,雖然在某些裝置中可 以得到一段夠長的距離用於側向結晶成長,以覆蓋TFT 之通道區,但是發現在某些裝置中,由於在熱結晶的步驟 之後,會發生因基體之縮水而造成的不對準,所以在側向 成長部份5 0 2中無法形成一通道區5 0 4。此外,在藉 由使用側向成長部份5 0 2而提供通道區5 0 4’的情形中 ,源/汲區5 0 3 / 5 0 4保持在非晶矽膜的狀態,由於 側向成長發生不足的長度。 特別是,康寧7 0 5 9玻璃在受到5 8 0 °C之溫度的 熱處理持續1 6個小時,會以2 0 0 — 4 0 0 p p m縮小 。在1 0 OmmX 1 0 Omm的面稹之四方形基髋中,發 現絕對縮小是在2 0至4 〇ym的範圍內。於是,藉由延 伸側向成長的距離至4 0 // m或更長的長度,可以得到玻 璃基體之縮小的邊限。然後,在側向成長部份中,可以製 造TFT之通道區。然而,在面積爲5 0 0mmX5 0 0 mm的四方形基體中,絕對的縮小量會落在1 〇 〇至
本紙張尺度逋用中國國家橾隼(CNS)A4規格(210X297公釐)_ 1Q (請先閲讀背面之注意事項再填寫本頁) r 經濟部t央橾隼局貝工消費合作杜印«. A7 ___B7 五、發明説明(8 ) 2 〇 0 的範園內。可以瞭解由習知的電漿CVD方法 所得到的a — S丨,不再能應用作爲開始膜,如果對於側 向成長而言需要很長的縮小邊限。於是,可以瞭解即使藉 由揭示於日本專利申請案號碼5-2 1 8 1 5 6的技術能 部份地得到高性能的TFT,實際上很難均勻地形成高 性能的T F T在大面稹的基體上能表現相同的特性。 此外,從作用側向結晶成長之目的來看,使結晶於單 一的方向成長,發現當使用由電漿CVD方法所製造的a - S i膜作爲開始膜時,很難得到具有一維成長結晶之高 品質的結晶矽膜。這是歸因於結晶成長之方向的分支,其 由於晶核之影響而發生,此晶核在結晶成長的期間會固有 地產生。 當在約6 0 0 °C的溫度以持績數十個小時之時間來作 用一熱處理,以得到側向成長之較長的距離時,此現象是 特別不同的。亦即,藉著在由電漿CVD所得到的a — S i膜中,增加側向成長之長度,此電漿CVD具有高速 率的核晶作用,在結晶成長的方向之前面,發現會產生許 多分支。因此,在這些情形中並無法得到所要的高品質結 晶矽膜。 由於如上所述的a _S i區域中之晶核,及摻入於a 一 S i膜中的雜質例如氧、碳、氮及其它的金靥元素的出 現,在結晶成長之方向上於側向成長部份中會發生分支。 氧是特別有問題的,如果以高於某一固定含量之量摻入氧 ,由氧氣群(oxygen clusters)所產生的缺陷會阻礙結 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨()X 297公釐)_ 11 _ I ^ 裝 訂 線 * - {請先閱讀背面之注意事項再填寫本頁) 經濟部中央榡準局員工消费合作社印裝 A 7 B7 五、發明説明(9 ) 晶成長。亦即,在a _S i膜內之餘留的氧會阻礙側向成 長而感應分支。印 J· Appl. Phys.,6 8 ( 1 9 9 0 ) p . 1 0 2 9所述,由電漿CVD方法所沈積的膜,含 有氧的澳度約爲3 X 1 0 19cm· 3或更高,以及碳與氮其 董分別爲3 X 1 〇 18cm·3或更高及1 X 1 〇 i8cni-3或 更高。 此外,在使用電漿CVD方法的情形中,包含於電極 中之金屬元素,於其沈積期間被膜所取出。於是,與由其 它的熱CVD方法所沈積的膜比較,在此膜中的雜質金屬 元素的含纛變得非常髙。於是,可以瞭解如果使用由電漿 C V D方法所沈稹的膜,作爲側向成長的結晶矽膜之開始 膜,從其雜質含量的觀點來看,發生分支的可能性較高。 因此,可以瞭解由電漿CVD所沈積的膜,會導致低品質 的結晶矽膜,其含有高濃度的結晶缺陷。 發明節要: 有鑑於上述的情形,本發明之目的在於形成半導體裝 置以解決上述問題。依據本發明,用於沈積啓始材料亦即 非晶矽膜之條件及方法被最佳化,以大幅地增加側向成長 部份之距離。於是,可以藉由充分地增加側向成長的距離 而消除T F T中之不穩定性。藉由增加側向成長部份之罩 對準中的邊限,可以簡化TFT之製造方法,以消除玻璃 基體縮小之影響,且藉由減少分支及結晶成長的方向上之 結晶缺陷,可以大幅地改善側向成長部份之結晶度。 本紙張尺度適用中國國家標準(CNS>A4規格( 210X297公嫠)_ π (請先閱讀背面之注意事項再填寫本頁) -58 經濟部中央標準局貝工消费合作社印製 A7 B7 五、發明説明(10 ) 硏究在啓始非晶矽膜中的側向成長部份之距離的相依 性。使用兩種型式的非晶矽膜,亦即由電漿CVD所沈積 的一種型式,及藉由減壓CVD所沈稹的一種型式。此外 ,對於由減壓CVD所沈積的膜,藉由改變溫度及膜沈積 速率而執行實驗。其結果表示於圖7、8、9中。在圖7 所示的圖形中之曲線,表示使用由電漿CVD所沈稹的a _S i膜作爲啓始膜,在5 8 0 °C之溫度藉由側向成長結 晶而得到的資料。在圖7中,橫座標代表加熱之期間,而 縱座標則代表側向成長部份,從加入金屬元素之1S域的邊 限之距離。 由曲線之梯度所表示的側向成長部份中之成長速率是 視加熱溫度而定,若溫度越高則成長速率會越高。由圖7 可以瞭解,側向成長部份之距離以固定的速率隨著加熱時 間之消逝而線性地增加,直至得到距離之固定數値。須注 意側向成長部份之距離,並不會隨著加熱時間之增加而無 限地增加,側向成長的距離會飽和於某一極限。 圖8指出在5 8 0 °C之加熱溫度所成長的側向成長部 份之距離的極限,與藉由減壓CVD所沈積之啓始a — S i膜的溫度之間的關係。作爲參考,在相同的條件下, 對於由電漿 C V D所沈積的a — S i膜,所得到的側向 成長之最大距離表示於圖8中的縱座標(以虛線來表示) 。圖9指出側向成長的最大距離,與在4 8 0 °C作用減壓 CVD的情形之a — S i膜的膜沈積速率之間的關係。加 熱溫度設定在5 8 0 °C。從圚8及圖9 ,可以看出側向成 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X 297公釐).- II I I 裝 I I I訂 線 * * (請先閱讀背面之注意事項再填寫本頁) 2dZd4d A7 _B7 _ 五、發明説明(11) 長部份的距離之極限,視膜沈稹之條件及啓始非晶矽膜之 型式而定而有所不同,且側向成長之極限距離可以藉由使 啓始膜之型式及膜沈積條件的最佳化而增加。 由於根據自然核晶作用之固相結晶現象,側向成長之 距離會受到限制,此自然核晶作用係發生於非晶矽膜的區 域中,而非加入金屬元素雜質的區域中。亦即,從加入金 屬元素之低溫結晶的區域開始之側向成長的進行期間,在 其它的非晶矽膜中發生自然核晶作用,以引起側向成長結 晶區域與在自然核晶作用之後經歷結晶的區域之間的振盪 。因此,藉由撞擊而停止側向成長。於是,藉由降低在啓 始非晶矽膜之自然核晶作用的速率,並藉由抑制在加入金 屬元素雜質以外的面域之固相結晶的發生,可以增加側向 成長面域之距離的極限。 經濟部中央搮準局貝工消費合作社印聚 (請先閱讀背面之注意事項再填寫本頁) 自然核晶作用之速率爲非晶矽膜之內在値,視膜沈積 之條件及方法而定而大幅地改變。在由電漿C V D所得到 的膜中,發現雜質元素例如碳、氮、特別是氧,會以混合 的狀態及非常大的量出現。於是,這些雜質作用爲引起自 然核晶作用之外在因素。此外,由於在4 0 0 °C或更低的 溫度沈積這些膜4大量的氫被膜所取出。於是,在作用熱 結晶時,氫被驅動落下以產生懸掛鍵於其中,並在懸掛鍵 之周圍變形。結果產生自然晶核。考慮雜質,由減壓 CVD所沈稹的膜之品質,優於由電漿CVD所得到的膜 之品質,且因爲在減壓CVD的情形中是以4 0 〇°C或更 高的溫度沈積,氫澳度逮低於由電漿C V D所得到的膜之 本紙張尺度適用中國國家橾準(CNS)A4規格(2丨0乂 297公釐)_ . 經濟部中央操準局員工消費合作社印製 A7 B7 五、發明説明(12) 氫濃度。然而,在約5 0 0 °C或更高的溫度所沈積之非晶 矽膜,含有多晶成份以非常大的量混合於其中。然而,即 使是在5 0 0 °C或更低的溫度來沈稹膜的情形中,如果膜 是以低的沈稹速率形成,具有非常弱的鍵結强度之矽原子 被氫所還原,只留下具有非常高的鍵結强度之矽原子。然 後,導致所得到的膜含有高品質的微晶成份。 當使用側向成長結晶矽膜用於TFT之通道部份,例 如於約5 0 OmmX 5 0 Omm之大面積方形玻璃基體中 ,如前所述,需要2 0 0 a m之側向成長距離作爲縮小邊 限(shrinkage margin)。參照依據上述實驗所得到的圖 8至9 ,發現由減壓CVD所形成之a — Si膜,適於作 爲此一長距離的側向成長之啓始材料。此外,在4 8 0 °C 或更低的溫度及以1 0埃/每分鐘之膜沈積速率,可以得 到更好的膜。藉由使用在最佳條件下沈稹的a_S i膜, 成核速率可以被抑制至2 X 1 0 18cm_3s 〃或更低。最 好是藉著使用在4 6 0 °C或更低的溫度且以2 5埃/每分 鐘或更高之膜沈稹速率沈積的a_S i膜,可以進一步抑 制成核速率爲1 X 1 0 8c m-3s ―1或更低,且可以得到 2 5 〇Am或更長的側向成長距離。然而,使用由 S i nH2n-2(其中η爲2或更大)所表示的更高級數之 矽烷基的氣體,不可避免地會滿足上述條件。使用甲矽烷 (S i Η4 )無法滿足上述的膜沈積條件。於是,藉著使 用在上述的特定條件下以減壓CVD所沈稹的a - S ί膜 作爲啓始材料,可以達成側向成長超過2 0 0 # m之距離 1111111 I 1111 訂 I 線 • - (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 15 22S949 A7 B7 五、發明説明(13 ) 0 欲增加側向疼長部份之結晶度,不可避免地會減小慘 入於a — S i膜中的雜質特別是氧的濃度。一般已知如果 單獨地摻入,氧原子本身不會形成一缺點而且會消失,但 是由含有數個原子之氧氣團會產生微小缺點。在矽的多晶 膜中,發現氣原子會分離於晶粒邊界部份。而且在側向成 長部份中,發現氧原子會在對準於一方向之針狀結晶的晶 粒邊界中分離。在側向成長部份中,由單獨的氧氣團所形 成的缺點會產生分支之問題。於是,藉著在結晶之前控制 a — Si膜之氧澳度爲5X1 018cm—3或更低,可以 完全消除由於微小缺點所發生在結晶方向之分支,其在 2 0 0 um之側向成長的距離中產生氧氣團。 經濟部中央棣準局員工消費合作社印敦 (請先閲讀背面之注意事項再填寫本頁) 兩種方法可用於抑制由減壓CVD所製造的a — S i 膜中之氧澳度,亦即一種方法爲在沈積a -S i膜之前增 加眞空度,藉以減小裝B內之殘留的氧之濃度,及另一種 方法爲在導入先質氣腾(precursor gas)之前,先導入 氫或例如氦之惰性氣體。以前一種方法在a _S i膜中欲 達成5 X 1 0 18cm-3或更低的氧澳度,需要具有壓力爲 8X1 0'3Pa或更低的高眞空度。使用此兩種方法,可 以更有效地減小a — S i膜之氧濃度。 於是,依據本發明如上所述,藉著以使用側向成長部 份來製造TFT,不僅可以克服關於在基體中之縮小的問 題,亦可以得到一高品質的含有結晶之側向成長結晶矽膜 ,其結晶成長方向對準於單一方向上。此外,可以達到改 本紙浪尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -10 - A7 B7 經濟部中央標準局員工消費合作社印¾ 五、 發明説明 ( 14 ) 1 | 良 的 TFT特性及均勻度 ,因爲本發明允許許多的 1 1 T F T 可 製 造 於 單 一 的 側 向 成 長 部 份 中 0 1 在製 造 使 用 結 晶 矽 膜 成 長 於平 行 基 體 之 表 面 的 方 向 之 1 T F T 時 9 藉 著 使 用 由 減 壓 C V D 所 製 造 的 a — S i 膜 作 請 先 閱 1 I 爲 啓 始 材 料 > 可 以 增 加 成 長 之 距 離 0 結 果 9 可 以 得 到 具 有 讀 背 it 1 1 | 改 良 及 穩 定 的 特 性 之 T F T 9 以 便 利 Τ F T 之 製 造 的 處 理 之 注 1 1 步 驟 0 意 事 項 1 再 1 | 此 外 9 藉 著 在 4 8 0 °c 或 更 低 之 膜 沈 積 溫 度 及 以 1 0 填 % 本 1 -裝 I 埃 / 每 分 鐘 或 更 高 的 膜 沈 稹 速 率 以 減 壓 C V D 來 沈 稹 a 頁 1 1 — S i 膜 5 而 控 制 在 a — S i 膜 中 的 結 晶 成 核 作 用 之 速 率 1 I 至 2 X 1 0 8 c m " 3 s - 1或更低 ,可以延伸側向成長之距 1 | 離 至 2 0 0 U m 或 更 長 〇 如 此 使 得 可 以 在 單 一 的 側 向 成 長 1 訂 | 部 份 中 製 造 許 多 的 T F T 0 在 上 述 的 條 件 下 作 用 膜 沈 稹 時 1 1 9 不 可 避 免 地 需 使 用 由 S i η Η 2 η 2 (其中η爲2或更大 1 1 ) 表 示 之 更 高 級 數 的 矽 烷 基 之 氣 體 〇 1 1 此 外 y 藉 著 在 沈 稹 a 一 S i 膜 之 前 9 達 到 8 X 1 0 -3 線 I P a 或 更 的 眞 空 度 > 及 藉 著 在 膜 沈 稹 之 前 導 入 — 惰 性 氣 體 I > 隨 後 導 入 用 於 膜 沈 稹 之 氣 體 > 可 以 將 a — S i 膜 內 之 氧 1 | 濃 度 降 低 至 5 X 1 0 1 8 C m -3 或 更 低 9 且 可 以 抑 制 在 結 晶 1 成 長 之 方 向 上 的 分 支 9 其 由 於 氧 氣 團 而 發 生 於 側 向 結 晶 成 1 長 的 域 中 Ο 於 是 9 藉 著 減 小 在 啓 始 a — S 1 膜 中 的 氧 澳 1 1 度 , 及 藉 著 降 低 白 然 成 核 作 用 之 速 率 y 可 以 得 到 — 側 向 成 1 | 長 部 份 矽 膜 在 品 質 上 有 所 改 進 〇 然 後 藉 著 使 用 側 向 成 長 之 1 I 矽 膜 來 製 造 一 T F T 9 可 以 實 現 — 種 半 導 體 裝 置 * 包 含 具 1 1 1 本紙張尺度適用中國國家標隼(〇^)八4規格(2丨0/ 297公釐)_17 A7 B7 經濟部中央標準局員工消费合作社印裝 五、 發明説明 ( 15 1 I 有 高 性 能 T F T 之 基 髏 9 此 T F T 在 其 整 個 表 面 上 提 供 有 1 1 穩 定 的 特 性 0 1 此 外 藉 著 排 列 源 與 汲 區 於 沿 著 結 晶 成 長 方 向 之 方 向 1 > 可 以 得 到 一 種 T F T 9 此 T F T 具 有 載 子 而 載 子 之 移 動 請 先 閱 1 I 較 不 受 晶 粒 邊 界 所 影 響 9 亦即 此 T F T 具 有高 的 移 動 率 0 讀 背 面 1 1 I 而 且 藉 著 排 列 源 與 汲 面 於 垂 直 於 結 晶 成 長 方 向 的 方 向 > 可 之 注 意 1 1 以 從 發 生 電 場 集 中 之 汲 極 邊 緣 的 域 消 除 在 載 子 移 動 方 項 1 再 1 I 向 上 的 連 續 晶 粒 邊 界 部 份 0 填 窝 本 1 -裝 頁 1 I 圖 形 之簡 要 敘述 • 1 1 I 圖 1 爲 依 據 本 發 明 之 第 — 個 實 施 例 的 半 導 體 裝 置 之 平 1 I 面 圖 1 訂 1 圖 2 ( A ) 至 2 ( D ) 爲 剖 面 圖 9 指 出 依 據 本 發 明 之 1 1 第 — 個 實 施 例 的 製 造 方 法 1 1 圖 3 爲 依 據 本 發 明 之 第 二 個 實 施 例 的 半 導 體 裝 置 之 平 1 | 面 圖 線 I 圖 4 ( A ) 至 4 ( D ) 爲 剖 面 圖 9 指 出 依 據 本 發 明 之 I 第 二 個 實 施 例 的 製 造 方 法 1 圖 5 ( A ) 至 5 ( B ) 各 爲 平 面 圖 指 出 結 晶 成 長 方 1 1 向 與 T F T 之 間 的 關 係 : 1 1 圖 6 爲 平 面 ΓΒΙ 圆 9 指 出 側 向 成 長 面 域 與 半 導 髖 膜 中 的 裝 1 1 置 形 成 區 域 之 間 的 關 係 * 1 | 圖 7 爲 — 圖 形 9 指 出 成 長 距 離 與 加 熱 期 間 的 相 依 性 » 1 I 圖 8 爲 — 圖 形 > 指 出 最 大 側 向 成 長 距 離 與 沈 稹 溫 度 之 1 1 1 本紙張尺度適用中國國家標準(CNS)A4規格(2!0X297公釐)_ 18 經濟部中夹標準局—工消費合作社印製 293949 A7 . _B7 五、發明説明(16) 間的關係:及 圖9爲一圊形,指出最大側向成長距離與沈稹速率之 間的關係。 較佳實施例之詳細敘述: 參照以下之非限定的較佳實施例,將進一步詳細地敘 述本發明。 例子1 依據本發明之一個實施例,本例子提供一種方法用於 製造一電路,適合使用於液晶顯示裝置之驅動器電路等等 ,具有一CMOS造形包含NTFT及PTFT排列成互 補的構造。本例子包含在一絕緣基體(例如玻璃基體)上 形成CMOS構造之TFT。使用平行於基體之方向成長 的結晶矽膜,作爲構成TFT之半導體膜,使得於TFT 之操作期間,載子移動之方向可平行於結晶成長之方向。
圖1指出應用本發明之電路的平面圇,其包含 NTFT及 PTFT互補地排列。圖2 (A)至2 (D )指出半導體裝置之製造步驟。藉由濺射在一玻璃基體 1 0 1上形成由矽的氧化物製成的2 0 0 0埃厚之底膜 1 〇 2。然後,以减MCVD,使用由S inH2n-2(其 中η爲2或更大)表示的更高級數之矽烷基的氣體,在其 上沈稹5 0 0至1 5 0 0埃厚之非晶矽膜,例如_1 0 0 0 埃厚之本質(I型式)的非晶矽(a — S i )膜。氣體之 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ~ -------^--^------1T------.^ (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消f合作社印敦 五、 發明説明 ( 17) 1 低 溫 反 應 度 隨 著 η 增 加 而 增 加 ♦ 因 此 膜 沈 稹 速 率 亦 增 加 0 1 I 妖 而 9 具 有 高 η 之 玻 璃 是 非 常 昂 贵 的 而 且 並 不 實 用 〇 在 本 1 1 I 例 子 中 9 係 使 用 最 常 用 的 較 高 級 數 之 矽 焼 基 的 氣 體 9 例 如 1 | 乙 矽 焼 ( S * 1 2 Η 6 ) > 用 於 膜 沈 積 〇 此 外 ♦ 雖 然 藉 著 在 請 先 閱 讀 背 1 4 8 0 °c 或 更 低 的 膜 沈 稹 溫度 贅 且 以 1 0 埃 / 每 分 鐘 或 更 1 1 高 的 膜 沈 稹 速 率 來 沈 積 膜 可 得 到 本 發 明 所 要 之 效 果 ♦ 藉 面 之 注 1 1 著 在 4 6 0 °c 或 更 低 的 膜 沈 積 溫 度 , 且 以 2 5 埃 / 毎 分 鐘 意 事 項 1 或 更 高 的 膜 沈 積 速 率 > 可 以 得 到 更 良 好 的 效 果 0 考 慮 使 用 填 1 在 本 例 中 寫 本 裝 S 1 2H 6 > 子 特 定 地 使 用 4 5 0 °C 之 膜 沈 積 溫 度 頁 1 1 及 3 5 埃 / 每 分 鐘 之 速率作 爲 最 佳條件 0 1 1 然 後 藉 著 使 用 例 如 矽 氧 化 物 膜 或 矽 氮 化 物 膜 9 而 形 成 1 1 一 罩 1 0 4 0 藉 著 使 用 罩 1 0 4 , 以 縫 隙 的 形 式 來 暴 露 a 1 訂 — S i 膜 0 亦 即 ί 從 上 側 來 觀 察 圖 2 ( A ) 所 示 的 狀 態 時 1 | , 發 現 a — S 膜 1 0 3 以 縫 隙 1 0 0 之 形 式 暴 露 9 而 其 1 | 餘 的 部 份 則 保 持 被 罩 住 0 1 1 I 在 提 供 上 述 的 覃 1 0 4 之 後 , 藉 由 濺 射 而 沈 稹 厚 度 爲 1 線 5 至 2 0 0 埃 之 鎳 矽 化 物 ( 以 化 學 式 N i S 1 X 來 表 示 9 1 其 中 X 爲 大 於 0 • 4 而 小 於 2 1 5 ) , 例 如 厚 度 爲 2 0 埃 1 1 之 鎳 矽 化 物 膜 0 然 後 著 由 移 離 里 1 0 4 9 在 部 份 的 iiS~ 域 I 1 0 0 上 選 擇 性 地 形 成 厚 膜 的 鎳 矽 化 物 0 亦 即 , 以 — 微 量 1 I ( t r a c e a m 〇 u η t ) 選擇性地將鎳加入至部份的區域 1 1 I 1 0 0 0 在 減 壓 的 氫 氣 下 或 者 在 惰 性 氣 體 1 大 氣 壓 下 9 於 I 1 1 5 5 0 °c 持 續 1 6 個 小 時 來 退 火 厚 膜 的 鎳 矽 化 物 0 1 1 參 照 圖 1 與 2 ( B ) 9 矽 膜 1 0 3 在 區 域 1 0 0 中 在 1 1 1 本紙張尺度通用中國國家標準(CNS)A4現格(210:<297公飨)-20 - 經濟部中央標準局負工消费合作社印製 A7 B7 五、發明説明(18 ) 垂直於基體1 〇 1之方向進行結晶,在面域1 〇 〇上選擇 性沈積一鎳矽化物膜。在面域1 0 0的周園,以箭頭 1 0 5來表示,結晶從面域1 0 0於側面方向成長(亦即 與基體平行的方向)°然後,如在後來的步探所明顯指出 ,在結晶成長之方向上形成源與汲區。發生在與基髏平行 的結晶成長之距離約爲1 〇 0 #m。 上述步驟的結果,藉由結晶非晶矽膜,可以得到一結 晶矽膜1 0 3。隨後藉著作用隔離及從不需要的部份移離 結晶矽膜1 0 3,可以形成裝置區域。藉著設定TFT之 活性層(亦即源與汲區,一部份形成有通道形成區)的長 度於3 Ο μ m內,藉由以結晶矽膜來形成活性層,可以得 到7 0 的邊限。考慮在熱處理之後的玻璃基髏之縮小 ,此邊限具有很大的差異。如果使用3 0 cm之方形玻璃 基體或更大的基體,在整個基體上於側向成長部份中,可 形成TFT之通道區。此外,因爲藉著延伸退火之期間而 使側向成長部份之距離增加,如果使用面稹較大的玻璃基 體,可以消除基體縮小之影響。 隨後,藉由濺射而沈積1 0 0 0埃厚之矽氧化物膜 1 0 6作爲閘絕緣膜。在氬對氧之混合比的範圍爲0至 0 . 5,例如0 . 1或更低,於氧與氬與混合氣氛中,作 用此濺方法,而保持基體之溫度在2 00至4 0 〇°C的範 圍內例如3 5 0 °C,並使用矽氧化物作爲靶。然後,藉由 濺射而沈稹包含0 . 1至2 %的矽之鋁膜,至厚度爲 4 0 0 0至8 0 0 0埃的範園,例如6 0 0 0埃之厚度。 本紙張尺度適用中國國家標準(CNS ) Λ4規格(;:丨0〆297公釐)-2 1 - I--------^.------1T------0 (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局男工消費合作社印t 五 、發明説明( 19 ) 1 I 隨後成型 所得到 的鋁 膜 以 形 成 閘 極 1 0 7 與 1 0 9 1 1 〇 然後,藉著 陽極氧 化所 得 到 的 鋁 電 極 之 表 面 t 在 電 極 之 1 表 面上形成氧 化物厝 1 0 8 與 1 1 0 〇 在 含 有 1 至 5 % 的 1 1 酒 石酸之乙二 醇溶液 中進 行 陽 極 氧 化 0 所 得 到 的 氧 化 物 層 請 先 Μ 1 I 1 0 8 與 1 1 0之厚 度爲 2 0 0 埃 0 因 爲 視 氧 化 物 層 ii 背 1 1 1 0 8 與 1 1 0而定 ,在 後 來 的 離 子 摻 雜 步 驟 中 9 形 成 偏 之 注 1 I 意 I 移 閘®,所以 藉由上 述的 陽 極 氧 化 步 驟 可 以 決 定 偏 移 閘 區 事 項 1 | 再 1 I 之 長度。 填 寫 本 I .裝 I 然後,藉 由離子 摻雜 使 用 閘 極 1 0 7 與 周 園 氧 化 物 頁 1 I 層 1 0 8,以 及閘極 10 9 與 周 圜 氧 化 物 層 1 1 0 作 爲 簞 1 I > 可將雜質摻 入於活 性區 域 中 〇 使 用 磷 化 氳 ( P Η 3 ) 及 1 1 I 乙 硼烷(B 2 Η 6 ) 作爲 摻 雜 氣 體 〇 雜 質 之 劑 量 是 在 1 X 1 訂 1 0 15至 8 X 1 0 15 5 c m -2 的 範 園 內 〇 特 別 是 使 用 磷 化 1 1 氫 作爲接雜氣 髗,以 6 0 至 9 0 k V 的 加 速 電 壓 9 例 如 1 1 8 0 k V之電 壓,用 2 X 1 0 1 5 C m -2 之 劑 量 來摻 入 磷 化 1 | 氣 。當使用乙 硼烷時 ,藉 由 施 加 4 0 至 8 0 k V 之 加 速 亀 線 | 壓 ,例如6 5 k V之 電壓 9 以 例 如 5 X 1 0 1 5 C m -2 之 劑 1 1 量 來摻入硼。 閘極1 0 7 與 1 0 9 及 周 圍 氧 化 物 層 1 0 8 1 I 與 1 1 0作用 爲罩, 以提 供 雜 質 非 摻 雜 區 1 1 2 與 1 1 5 1 , 其後來作用 爲通道 區。 藉 著 以 — 光 阻 來 覆 蓋 其 它 的 TS 域 1 1 9 能以元素來 選擇性 地摻 雜 這 些 TSF 域 0 於 是 得 到 N 型 雜 質 1 | 面 域1 1 4與 1 1 6 用於 N — T F T 9 以 及 P 型 雜 質 域 1 I 1 1 1 與 1 1 3用於 P - T F T 0 1 1 1 然後藉著 照射一 雷射 光 束 如 圖 2 ( C ) 所 示 y 來 退 火 1 1 1 本紙张尺度丨t用中國國家標準(CNS) A4規格(210X 297公釐)_ 22 - 293949 A7 B7 經濟部中央橾準局員工消費合作、社印S. 五 發明説明 ( 20 ) 之 長 及 1 | 半 導 體 層 0 在 本 發 明 中 使 用 於 2 4 8 η m 波 2 0 ! | η S e C 之 脈 衝 宽 度 操 作 之 K r F 激 光 雷 射 〇 然 而 t 在 此 1 方 法 中 所使 用 的 雷 射 之 型 式 並 不 限 於 此 > 亦 可 以 使 用 任 何 1 1 1 其 它 型 式 的 雷 射 0 以 每 處 2 至 1 0 射 束 9 例 如 每 處 2 射 束 請 先 Μ 1 I 9 以 2 0 0 至 4 0 0 m J / C m 2 9 例 如 2 5 0 m J / 讀 背 1 1 C m 2 的 能 置 密 度 > 來 照 射 雷 射 光 束 0 藉 著 以 約 2 0 0 至 之 注 在 1 1 4 5 0 °c 之 範 圍 的 溫 度 來 加 熱 基 體 9 可 以 進 — 步 提 昇 雷 射 % 事 項 1 再 1 I 退 火 之 效 果 0 因 爲 被 退 火 的 區 域 預 先 含 有 鎳 原 子 擴 散 於 其 填 寫 本 1 .裝 中 > 藉 著 照 射 — 雷 射 光 束 可 在 其 中 簡 單 地 進 行 再 結 晶 〇 藉 頁 '—^ 1 I 著 照 射 雷 射光 東 可 以 使 雜 質 TSF 1 1 1 奥 1 1 3 以 及 雜 質 1 1 I 區 1 1 4 與 1 1 6 活 性 化 此 雜 質 區 1 1 1 與 1 1 3 係 摻 1 1 I 雜 以 施 加 P 型 導 電 率 之 雜 質 9 而 此 雜 質 區 1 1 4 與 1 1 6 1 訂 係 摻 雜 以 施 加 N 型 導 電 率 之 雜 質 0 1 1 然 後 9 如 圖 2 ( D ) 所 示 以 電 漿 幫 助 的 C V D 來 形 1 1 成 一 6 0 0 0 埃 厚 的 矽 氧 化 物 膜 1 1 8 作 爲 內 層 介 質 0 藉 1 I 著 形 成 接 觸 孔 於 其 中 可 使 用 金 屬 材料 例 如 多 層 膜 的 鈦 氮 線 I 化 物 鋁 , 而 提 供 具 有 用 於 T F T 之 相 互 連 接 1 1 7 1 1 1 2 0 、 1 1 9 的 電 極 0 B- 敢 後 » 藉 著 在 3 5 0 °c 之 溫 度 於 1 1 a t m 的 氫 氣 壓 力 下 持 績 3 0 分 鐘 而 退 火 基 體 9 可 得 到 1 包 含 互 補 地 排 列 的 Τ F T 之 半 導 體 電 路 0 1 在 圖 2 ( A ) 至 2 ( D ) 所 示 的 構 成 中 T F T 與 選 1 1 擇 性 地 摻 入 鎳 的 區 域 之 間 的 位 置 關 係 是 參 照 圖 1 而 加 以 敘 1 I 述 0 參 照 圖 1 1 — 微 董 的 鎳 係 選 擇 性 地 加 入 於 面 域 1 0 0 1 1 I 中 f 藉 著 熱 退 火 ί 結 晶 成 長 發 生 於 側 面 方 向 ( 相 對 於 紙 之 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4現格(2 10X297公釐)-23 - 經濟部中央標隼局負工消費合作社印製 A7 ____B7_ 五、發明説明(2l ) 右側與左側的方向),在圖形中以箭頭105來表示。在 本發明中,使用一特定的a - S i膜其自然成核作用的速 率被抑制,以不僅大幅地增加側向成長之方向,而且亦改 良側向成長部份之結晶度。於是,藉由使用簡單的方法, 可以在大面積的基體之整個表面上,形成由矽製成的高品 質側向成長結晶膜。然後,在作用側向結晶成長的區域中 ,形成源與汲區111與113以及通道形成區112作 爲P—TFT,而形成源/汲面114與116以及通道 形成區1 1 5作爲N — TFT。可以得到一特別高的移動 率,因爲由於載子在源與汲區之間的移動之方向,對應結 晶成長的方向1 0 5,所以載子可以移動而不會橫越晶粒 邊界。 所得到的甯路包含PTFT與NTFT互補地排列, 然而,亦可以依據上述之方法步驟,藉著同時形成兩個 TFT而製造兩個獨立的TFT,並在中央將它們分開。 例子2 本例子是關於製造TFT之方法,其可提供液晶顯示 裝置之像素開關元件。在液晶顯示裝置之像素電極元件中 ,從保持寫入信號(充電)的觏點來看,於TFT之 Ο F F狀態期間,需要減小漏電流。本例子特別是關於在 一絕緣基體(例如玻璃基體)上形成NTFT之情形’及 使用包含結晶平行於基體成長之結晶矽膜,作爲構成 TF T之半導體膜。考慮此種構成,可以設定載子移動的 本紙悵尺度適用中國國家標準(〔奶)/\4規格(21〇>< 297公釐)-24- I I I— I I裝 —訂— I 線 f請先閲讀背面之注意事項再填寫本頁} 經濟部中央標準局貞工消費合作社印裝 A7 B7 五、發明説明(22 ) 方向,垂直於在結晶膜中之結晶成長的方向。 圖3圖形地指出構成一像素開關元件之NTFT的平 面圓,其中應用了本發明。與上述情形類似,製造之步驟 是依序如圖4 (A)至4 (D)之剖面圖所示而進行。 藉由濺射在一玻璃基體3 0 1上,形成由矽氧化物所 製成的2 0 0 0埃厚之底膜3 0 2。然後,以減壓CVD ,於其上沈稹5 0 0至1 5 0 0埃厚的非晶矽膜,例如 8 〇 〇埃厚的本質(I型式)非晶矽(a_S i )膜 3 0 3。在本例子中,使用乙矽烷(S i2H6)在4 6 0 °C之膜沈積溫度,及以2 5埃/每分鐘之膜沈稹速率來作 用沈積。 然後藉著使用例如矽氧化物膜或矽氮化物膜而形成罩 3 0 4。藉由使用罩3 0 4 ,使a — S i膜泰露成縫隙的 形式。亦即,從上側來觀察圖4 ( A )所示的狀態時,發 現a _S i膜在圖片之背側或表面側上是以縫隙的形式被 暴露,而其它的部份則仍然被罩住。以線A — A ’來切割 圖3之構造所得到的剖面係對應圖4 ( C )或4 ( D )所 示的構造。在圖4 (C)與4 (D)中,源與汲區標示爲 數字3 0 8與3 1 0,而通道區則以數字3 0 9來表示。 在提供上述軍3 0 4之後,鎳鹽例如醋酸鎳或二氮化 三鎳之水溶液施加於基體之整個表面上,並藉由旋轉器而 均勻地乾燥。在這裡所使用的水溶液最好是包含鎳的濃度 爲5 0至2 0 0 ppm,特別最好是包含鎳的濃度爲 1 0 Oppm。在區域3 0 0中,從溶液中析出之N i離 本紙張尺度適用中國國家標準((:!^)六4規格(;110'乂 297公釐)-25- 裝 訂 線 ♦ (請先閱讀背面之注意事項再填寫本頁) 2Q3849 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明(23 ) 子被带入與a — S i膜接觸,而以一微量來選擇性地加入 鎳。藉著在減壓的氫氣中(特別是氫氣的分壓在0 · 1至 1 a tm的範圍)或在1 a tm的惰性氣體的氣氛下,於 5 5 0 °C的溫度持績1 6個小時來使此構造退火。 參照圖3,以一微量來加入鎳之區域3 0 〇 ,在垂直 於基體3 0 1的方向進行結晶。在區域3 0 〇的周圍,如 箭頭3 0 5所示,結晶從Μ域3 0 0而以側面方向(亦即 與基體平行的方向)成長。然後,如圖3所明顯指出,連 接源與汲區之線横越結晶成長之方向3 0 5。考慮所成長 的結晶,平行於基體而發生的結晶成長之距離約爲1 〇 0 μ τη ° 上述步驟的結果,藉由使非晶矽膜結晶,可以得到一 結晶矽膜3 0 3。然後,在移離軍3 0 4之後,藉著作用 隔離並從不需要的部份來移離結晶矽膜3 0 3,隨後可形 成元件區域。藉著設定TFT之活性層(亦即源與汲區、 及通道區)的寬度於3 0 "m內,可以得到7 〇 "m之邊 限用於罩對準。考慮在熱處理之後的玻璃基體之縮小’此 邊限有很大的差異。在使用3 0 cm的方形玻璃基體或更 大的基體之情形,TFT之通道區可以形成於整個基體上 的側向成長部份中。此外,因爲藉著延伸退火之期間而增 加側向成長部份之距離,在使用面稹較大的玻璃基體之情 形中,可以消除基體縮小的影響。 隨後,以大氣壓CVD來沈稹1 0 0 0埃厚的矽氧化 物膜3 0 6作爲閘絕綠膜。最好藉著將基體之溫度保持在 本纸張尺度適用中國國家標準(匚~$)八4规格(210/297公釐)_26- ; 束 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消资合作社印製 Λ7 ______B7 五、發明説明(24 ) 約4 0 〇°C而作用濺射方法。然而,欲改良閘絕緣膜本身 的容稹特性,及結晶矽膜與閘絕緣膜中的晶粒邊界特性, 最好在情性氣體的氣氛下以約5 5 0 °C之溫度來作用退火 。然後,藉著濺射而沈積含有0 .1至2%的矽之鋁膜, 其厚度在4 0 0 0至8 0 0 0埃的範圍,例如6 0 0 0埃 之厚度。 隨後成型所得到鋁膜,以形成一閘絕緣膜3 0 7。然 後,在使用閘極3 0 7作爲一罩而藉由離子摻雜將雜質植 入於活性區域中之後,可以得到由閘極3 0 7所軍住的區 域3 0 9,不含有雜質植入於其中,作爲在後來的TFT 中之通道區。植入以雜質的區域,在後來的步驟中可作用 爲TFT的源區3 0 8與汲區3 1 0。 如圓4 ( C )所示,藉著退火特別是藉著照射一雷射 光束,使離子植入的雜質被活性化。因爲預先退火的區域 ,含有鎳原子擴散於其中,所以藉著照射一雷射光速可在 其中簡單地進行再結晶。藉著照射一雷射光束,可以使慘 雜以雜質的雜質區3 0 8與3 1 0活性化。 然後,如圇4 (D)所示,以電漿幫助的CVD來形 成6 0 0 0埃厚的砂氧化物膜3 1 1作爲內曆介質,且隨 後形成一I TO電極3 1 2以提供一像素電極。藉著形成 接觸孔於內層介質膜3 1 1中,藉由使用金屬材料例如多 層膜的鈦氮化物及鋁,可以提供具有用於TFT之相互連 接3 1 3與3 1 4的電極。最後在1 a tm的JE力之氫氣 氛下,於3 5 0 °C的溫度持績3 0分鏟的退火,而得到— 本紙伕尺度適用中國國家標準(CNS ) Λ4说格(2丨()人297公釐)_ 27 _ ' ---------批衣------ΐτ------^ (諳先聞讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消#合作社印製
五 、發明説明 ( 25 ) I ! 完 整 的 Τ F Τ 〇 參 照 圖 3 9 依 據 圖 4 ( A ) 至 4 ( D ) 所 I I 形 成 的 Ν Τ F Τ 9 包 含 載 子 以 垂 直 於 結 晶 之 方 向 3 0 5 的 I 方 向 9 而 移 動 於 源 與 汲 3 0 8 與 3 1 0 之 間 0 於 是 I I 必 須 藉 著 横越 許 多 晶 粒 邊 界 而 使載 子 移 動 0 此 外 在 此 請 先 閲 I I 一 情 形 中 > 發 現 在 載 子 栘 動 的 方 向 上 9 晶 粒 邊 界 是 不 連 嫌 讀 背 I I 的 0 因 爲 相 信 〇 F F 電 流 是 歸 因 於 載 子 之 出 現 這 些 載 子 I | 意 I 沿 著 晶 粒 邊 界 而 移 動 9 可 以 減 小 沿 著 晶 粒 邊 界 移 動 的 載 子 事 項 I 再 I I 之 數 巨 0 於 是 可 以 達 成 低 的 〇 F F 電 流 〇 填 寫 本 I ‘裝 此 外 在 上 述 的 她 稱 成 中 9 載 子 必 須 移 動 橫 越 晶 粒 邊 界 頁 I I 0 因 此 9 源 與 汲 面 之 間 的 電 阻 會 增 加 以 降 低 〇 N 電 流 及 I I 0 F F 電 流 0 然 而 因 爲 可 以 使 〇 F F 電 流 之 絕 對 値 變 成 I I I 最 小 , 所 以 可 以 改 良 用 於 保 持 電 荷 之 像 素 電 極 ( 對 應 圇 4 I 訂 ( D ) 中 所 示 的 I Τ 0 霉 極 ) 的 功 能 0 於 是 9 如 果 達 成 所 I I 需 的 〇 Ν / 〇 F F 比 9 可 以 實 現 具 有 低 的 〇 F F 電 流 之 薄 I I 膜 電 晶 體 0 於 是 J 因 爲 能 以 兩 個 原 因 而 使 上 述 的 T F Τ 中 I | 之 〇 F F 電 流 減 至 最 小 9 參 照 圖 3 以 及 圖 4 ( A ) 至 4 ( 線 I D ) 之 構 成 , 其 包 含 具 有 低 的 〇 F F 電 流 之 T F T 對 於 I I 改 善 像 素 中 之 保 持 電 荷 的 功 能 而 言 特 別 有 效 〇 I Ί 例 子 3 I 本 例 子 是 關 於 一 種 製 造 Τ F Τ 之 方 法 藉 著 使 用 減 小 I I 氧 漢 度 之 方 式 連 同 例 子 2 所 述 的 方 法 〇 首 先 參 照 圚 4 ( A I I ) 9 在 玻 璃 基 體 3 0 1 上 形 成 由 氧 化 物 所 製 成 的 底 膜 I I 3 0 2 之 後 9 藉 由 減 壓 C V D 而 於 其 上 沈 稹 5 0 0 至 I I I 本紙悵尺度適用中國國家標準(CNS)A4ML格(210X2W公釐28 - A7 B7 經濟部中央標準扃員工消費合作.杜印製 五 、發明説明 ( 26 ) 1 I 1 5 0 0 埃 厚 的 非 晶 矽 膜 > 例 如 8 0 0 埃 厚 的 本 質 ( I 型 ! 1 式 ) 非 晶 矽 ( a 一 S 1 ) 膜 3 0 3 0 在 沈 稹 之 前 9 首 先 將 1 膜 沈 積 室 抽 成 眞 空 » 直 到 達 到 眞 空 度 爲 8 X 1 0 -3 P a 或 1 I 請 1 更 小 9 最 好 是 2 X 1 0 -3 P a 或 更 小 9 然 後 惰 性 氣 體 例 如 先 閱 1 I 氦 氣 被 導 入 於 此 室 中 0 在 此 情 形 中 $ 以 約 1 0 P a 的 壓 力 讀 背 1 | 來 導 入 氦氣 5 持 績 直 到 足 以 用 氦 氣 來取 代 室 中 之 殘 留 的 氣 之 注 意 1 1 1 氣 > 特 別 是 持 續 約 1 0 分 鐘 0 然 後 逐 漸 降 低 氦 氣 之 流 率 事 項 1 再 1 I > 以 將 氣 氛 轉 移 成 氣 體 的 S i 2 Η 6 〇 於 是 9 在 4 6 0 °c 之 填 窝 本 1 •裝 | 溫 度 以 2 5 埃 / 每 分 鐘 之 膜 沈 積 速 率 來 沈 積 此 膜 0 發 現 所 頁 •w» 1 1 沈 稹 之 a — S i 膜 含 有 濃 度 爲 5 X 1 0 1 8 C m -3 或 更 小 的 1 1 氧 9 且 藉 著 進 一 步 減 小 L P C V D 裝 置 之 漏 出 可 以 達 成 1 I 1 X 1 0 1 8 C m -3 或 更 小 的 低 氧 濃 度 0 1 訂 I 然 後 藉 著 使 用 例 如 矽 氧 化 物 膜 或 矽 氮 化 物 膜 9 而 形 成 1 1 1 — 罩 3 0 4 0 藉 由 使 用 罩 3 0 4 9 以 縫 隙 的 形 式 暴 露 a — 1 1 S 1 膜 3 0 3 9 以 選 擇 性 地 用 一 微 置 將 鎳 加 入 至 部 份 1 I 3 0 0 0 線 I 然 後 在 惰 性 氣 體 之 氣 氛 下 5 於 約 5 5 0 °c 的 溫 度 持 續 I 1 6 個 小 時 來使 所 得 到 的 構 造 退 火 ♦ 以 結 晶 非 晶 矽 膜 0 藉 1 1 •1 由 與 例 子 2 相 同 的 方 法 步 驟 9 可 以 得 到 —► 完 整 的 T F T 〇 1 1 在 上 述 的 個 例 子 中 > 在 非 晶 矽 膜 1 0 3 與 3 0 3 之 1 1 表 面 上 1 藉 著 選 擇 性 地 形 成 — 薄 膜 的 鎳 ( 然 而 , 因 爲 其 是 1 1 非 常 地 薄 f 所 以 很 難 觀 察 到 ) 而 導 入 鎳 y 允 許 可 白 其 上 成 1 1 長 結 晶 0 另 — 方 面 於 沈 積 非 晶 矽 膜 1 0 3 與 3 0 3 之 前 1 | y 以 — 微 量 來 將 鎳 加 入 至 底 膜 1 0 2 與 3 0 2 的 表 面 0 亦 1 1 木紙張又度適用中國國家標準< CNS ) A4規格(210X 297公釐) 經濟部中央標準局負工消费合作社印敦 2咖49 A7 _ B7 五、發明説明(27 ) 即,允許結晶從非晶矽膜之上側或下側而成長。此外,亦 可以藉由離子摻雜而加入鎳,使得鎳離子可以被選擇性地 植入於非晶矽膜中。此一情形的優點在於鎳元素之濃度可 以精確地控制。除了沈積一薄膜的鎳之外,亦可以使用一 鎳電極,藉由電漿處理而加入一微量的鎳。此外,不只是 鎳,鈷、鈀、鉑亦可以提供類似的效果。 參照上述的三個例子,已詳細地敘述本發明。然而, 本發明並不限於此,可以根據本發明之技術理念而做成許 多不同的修改。本發明可應用於例如一接觸影像感測器、 具有嵌入驅動器之熱頭、光學寫入裝置及具有嵌入驅動器 與有機E L (電發光)元件的顯示裝置作爲發光元件、三 維I C等等。藉由利用本發明之構成,可以實現高性能的 元件,在速度、解析功能等等有所改善。本發明並不限於 前面所述的MO S電晶體,而是亦可以廣泛地應用於使用 結晶半導體之半導體方法,包括雙極電晶體及穩定感應電 晶體。在利用結晶成長於與基體平行的方向,使用結晶半 導體膜而製造半導體裝置的方法中,本發明之方法可以使 側向成長部份之距離變得更長,藉著依據減壓CVD而製 造啓始非晶矽膜,且藉著經由使膜沈積條件最佳化而進一 步減小膜之氧濃度。因此,使用側向成長的矽膜,可允許 半導體裝置之更簡單的製造,而且亦可以允許使用具有較 大面稹的玻璃基體。可由本發明所得到的側向成長矽膜, 能夠從進一步減小自然成核速率及雜質氧所造成的缺點澳 度而得到。於是,因爲幾乎是以一維而完全地排列結晶成 本紙張尺度適中國國家標隼(CNS ) Λ4規格(2丨Ο X 297公釐) 裝 I I訂__ I I線 - « (請先閱讀背面之注意事項再填寫本頁) B7 五、發明説明(28 ) 長之方向,可以得到髙品質的側向成長結晶矽。藉著使用 側向成長的結晶矽膜,而進一步製造—薄膜電晶體,可以 實現半導體裝置,包含能夠I»定操作之高性能的薄膜電晶 體。 本發明亦能形成一種構造’適於高速操作之裝置’藉 著以—方式來製造薄膜電晶雅,使得結晶成長之方向與載 子之移動的方向平行。在需要低0F F電流的裝置中’以 一種構成來製造薄膜電晶體’使得結晶成長之方向是與載 子之移動的方向垂直。因此,亦可以製造許多的薄膜,各 視其使用的用途而有不同的特性。 雖然參照特定的實施例’已詳細地敍述本發明’對熟 於此技藝的人仕而言,可在不偏離本發明之範園與精神下 ,做成許多不同的改變及修改。 —l·--------社衣丨| * (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部中央標準局貝工消費合作社印製 本紙張尺度通用中國囤家標準(CNS ) A4規格(210X297公釐)· 31

Claims (1)

  1. 經濟部中夫梯举局貝工消費合作社印装 Α8 Β8 C8 D8 __ 六、申請專利範圍 1 . 一種薄膜電晶體,具有由一種方法而形成的結晶 矽膜,此方法包'含以下步驟:藉由L P CVD而在一基體 上形成非晶矽膜;選擇性地將一金屬元素導入於一部份的 該矽膜中:加熱該矽膜,使得結晶從該部份的矽膜成長至 周圍區域,其方向平行於該基體之表面,該結晶矽膜是利 用該周圍區域· 2.如申請專利範圍第1項之薄膜電晶體,其中電晶 體的載子流動之方向,大致與該結晶之結晶成長的方向平 行。 3 .如申請專利範圍第1項之薄膜電晶體,其中電晶 體的載子流動之方向,大致與該結晶之結晶成長的方向垂 直。 4 .如申請專利範圍第1項之薄膜電晶體,其中該非 晶矽膜的結晶成核作用之速率爲2 X 1 或 更小。 5 ·如申請專利範園第2項之薄膜電晶體,其中該非 晶矽膜的結晶成核作用之速率爲2 X 1 (Mcm-as-1或 更小。 6 .如申請專利範園第3項之薄膜電晶體,其中該非 晶矽膜的結晶成核作用之速率爲2 X 1 08cm -3 s-1或 更小。 7如申請專利範圍第1項之薄膜電晶體,其中該非 晶矽膜中所含的氧之澳度爲5 X 1 018cm _3。 8 .如申請專利範圈第2項之薄膜電晶體,其中該非 本紙張尺度適用中國國家梯準(CNS ) A4规格(210X297公釐)_ „ _~" ---------^------tr------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央#準局員工消费合作社印裝 A8 B8 C8 D8 ~、申請專利範園 晶矽膜中所含的氧之澳度爲5 x 1 018cm_3。 9 .如申請·專利範圍第3項之薄膜零晶體,其中該非 晶矽膜中所含的氧之濃度爲5 X 1 018cm_3。 1 0 .如申請專利範圍第1項之薄膜電晶體,其中該 金屬元素至少爲一選自含有Ni ' Co、Pd、Pt之族 群。 1 1 .如申請專利範圍第2項之薄膜電晶體,其中該 金靥元素至少爲一選自含有Ni 、Co、Pd、P t之族 群。 1 2 .如申請專利範圍第3項之薄膜電晶體,其中該 金屬元素至少爲一選自含有Ni 、Co、Pd、Pt之族 群。 1 3 .—種製造薄膜電晶體的方法,包含以下步驟: 以L P C VD在基體上形成一非晶矽膜: 以一金屬元素來提供一選定部份的該非晶矽膜; 加熱提供有該金靥元素之該非晶矽膜以結晶該膜,其 中在與該選定的部份相鄰之該矽膜的一區域中,結晶成長 於與該基體的表面平行之方向: 藉由利用結晶平行於基體的表面而成長之矽膜的該區 域,而形成薄膜電晶體。 1 4 .如申請專利範圍第1 3項之方法,其中排列該 薄膜電晶體,使得該電晶體之載子的流動方向,大致平行 於該結晶之結晶成長方向。 1 5 .如申請專利範圍第1 3項之方法,其中排列該 ---------^------,ΤΓ------.^- *· (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4规格( 210X297公釐} _ 經濟部中央揉準局貝工消费合作社印策 A8 B8 C8 D8 六、申請專利範圍 薄膜電晶體,使得該電晶體之載子的流動方向,大致垂直 於該結晶之結晶戒長方向》 1 6 ·如申請專利範圍第1 3項之方法,其中以 L P CVD在4 8 0°C或更低的溫度,來形成該非晶矽膜 1 7 .如申請專利範圍第1 4項之方法,其中以 L P CVD在4 8 0 °C或更低的溫度,來形成該非晶矽膜 〇 1 8 .如申請專利範園第1 5項之方法,其中以 L P C VD在4 8 0°C或更低的溫度,來形成該非晶矽膜 〇 1 9 .如申請專利範圍第1 3項之方法,其中以1 0 埃/每分鐘或更高的沈積速率來形成該非晶矽膜。 2 0 .如申請專利範圔第1 4項之方法,其中以1 0 埃/每分鐘或更高的沈稹速率來形成該非晶矽膜。 2 1 .如申請專利範圍第1 5項之方法,其中以1 0 埃/每分鐘或更髙的沈積速率來形成該非晶矽膜· 2 2 .如申請專利範圍第1 3項之方法,其中用於形 成該非晶矽膜之先質氣體,包含由公式S i nH2n + 2( n 22)所表示的矽烷。 2 3 .如申請專利範圍第1 4項之方法,其中用於形 成該非晶矽膜之先質氣體,包含由公式S i „Η2η + 2( η 22)所表示的矽烷》 2 4 .如申請專利範圍第1 5項之方法,其中用於形 本紙浪尺度遑用中國國家橾準(CNS> Α4現格(210Χ297公釐> _ 34 _ --------^_丨^------tr------A (請先閲讀背面之注^^項再填寫本頁) 經濟部中央標準局負工消费合作社印裝 A8 B8 C8 _______ D8 _____ 六、申請專利範圍 成該非晶矽膜之先質氣體,包含由公式S i ηΗ2η + 2( η 2 2 )所表示的.砂烷β 2 5 .如申請專利範圔第1 3項之方法,進一步包含 一步驟:在形成該非晶矽於其中之前,將反應室抽成真空 ’直到壓力爲8 X l〇-3P a或更低。 2 6 .如申請專利範圍第1 4項之方法,進一步包含 一步驟:在形成該非晶矽於其中之前,將反應室抽成真空 ’直到壓力爲8xl 0~3Pa或更低。 2 7 ·如申請專利範圍第1 5項之方法,進一步包含 —步驟:在形成該非晶矽於其中之前,將反應室抽成真空 ’直到壓力爲8 X 1 0_3P a或更低。 2 8 ·如申請專利範圔第1 3項之方法,進一步包含 一步驟:將惰性氣體導入一室中,然後導入矽烷氣體,接 著在該室中形成該非晶矽膜。 2 9 .如申請專利範圍第1 4項之方法,進一步包含 一步驟:將惰性氣體導入一室中,然後導入矽烷氣體,接 著在該室中形成該非晶矽膜。 3 0 .如申請專利範圍第1 5項之方法,進一步包含 一步驟:將惰性氣體導入一室中,然後導入矽烷氣體,接 著在該室中形成該非晶矽膜。 3 1 如申請專利範圍第1 3項之方法,其中該金n 元素是選自含有N i 、Co、Pd、P t之族群。 3 2 .如申請專利範圍第1 4項之方法,其中該金屬 元素是選自含有Ni 、<:〇、?(1、?1之族群· 本紙張尺度逍用中國國家標準(cns)a4規格(2丨〇><297公釐> _ 35 _" ' 裝— 訂 I 線 (請先聞讀背面之注$項再填寫本頁) 經濟部中央橾準局®c工消费合作社印袈 A8 B8 C8 D8 六、申請專利範圍 3 3 .如申請專利範圍第1 5項之方法,其中該金饜 元素是選自含有N i、Co、Pd、Pt之族群。 I-------7—^------、1Τ------.^ (請先閱讀背面之注意事項再填寫本頁) -36 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐〉
TW084106270A 1994-06-15 1995-06-19 TW293949B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15659494A JP3504336B2 (ja) 1994-06-15 1994-06-15 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
TW293949B true TW293949B (zh) 1996-12-21

Family

ID=15631175

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084106270A TW293949B (zh) 1994-06-15 1995-06-19

Country Status (5)

Country Link
US (1) US5970327A (zh)
JP (1) JP3504336B2 (zh)
KR (1) KR100437296B1 (zh)
CN (1) CN1078014C (zh)
TW (1) TW293949B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6331457B1 (en) 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
JPH10200114A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 薄膜回路
KR100560047B1 (ko) * 1997-02-24 2006-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막및반도체장치
JP3432187B2 (ja) 1999-09-22 2003-08-04 シャープ株式会社 半導体装置の製造方法
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
KR100408320B1 (ko) * 2001-02-09 2003-12-01 (주)케이비피 고농도 당성분을 포함하는 식품가공 부산물을 이용한다당류 고분자 중합체 피에스-7의 제조방법
US7141822B2 (en) 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3908475B2 (ja) * 2001-03-26 2007-04-25 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法
US6812081B2 (en) 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
KR20030008752A (ko) * 2001-07-20 2003-01-29 학교법인 경희대학교 액정디스플레이용 다결정 실리콘 형성 방법
US6902966B2 (en) * 2001-10-25 2005-06-07 Advanced Micro Devices, Inc. Low-temperature post-dopant activation process
DE10159161A1 (de) * 2001-12-01 2003-06-18 Solvay Pharm Gmbh Verfahren zur Gewinnung von Oestrogenen aus Stutenharn
JP3937892B2 (ja) * 2002-04-01 2007-06-27 日本電気株式会社 薄膜形成方法および半導体装置の製造方法
US7374976B2 (en) 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
KR100721956B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR100721957B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR100749478B1 (ko) * 2006-11-21 2007-08-14 삼성에스디아이 주식회사 고상 결정화 장치 및 이를 이용한 박막 트랜지스터의 제조방법
JP4176798B2 (ja) * 2006-12-04 2008-11-05 株式会社半導体エネルギー研究所 半導体素子の作製方法
JP6348707B2 (ja) * 2013-12-11 2018-06-27 東京エレクトロン株式会社 アモルファスシリコンの結晶化方法、結晶化シリコン膜の成膜方法、半導体装置の製造方法および成膜装置
KR102446828B1 (ko) * 2017-06-16 2022-09-26 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3065112A (en) * 1958-06-24 1962-11-20 Union Carbide Corp Process for the production of large semiconductor crystals
US4357179A (en) * 1980-12-23 1982-11-02 Bell Telephone Laboratories, Incorporated Method for producing devices comprising high density amorphous silicon or germanium layers by low pressure CVD technique
JPH0252419A (ja) * 1988-08-16 1990-02-22 Sony Corp 半導体基板の製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH04139728A (ja) * 1990-10-01 1992-05-13 Canon Inc 多結晶電界効果トランジスタの製造方法
DE69233359T2 (de) * 1991-07-16 2005-06-02 Seiko Epson Corp. Verfahren zur herstellung einer halbleiter-dünnschicht mit einer chemischen gasphasen-beschichtungsanlage
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Mos型トランジスタの作製方法
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5508532A (en) * 1994-06-16 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with braded silicon nitride

Also Published As

Publication number Publication date
KR960002873A (ko) 1996-01-26
US5970327A (en) 1999-10-19
KR100437296B1 (ko) 2004-11-06
CN1078014C (zh) 2002-01-16
CN1126374A (zh) 1996-07-10
JP3504336B2 (ja) 2004-03-08
JPH07335905A (ja) 1995-12-22

Similar Documents

Publication Publication Date Title
TW293949B (zh)
TW267257B (en) Semiconductor device and method thereof
EP0383230B1 (en) Manufacturing Method of a Semiconductor Device
TW404045B (en) The manufacture method of semiconductor device
KR100327086B1 (ko) 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기
TW452892B (en) Re-crystallization method of polysilicon thin film of thin film transistor
CN102709160B (zh) 一种低温多晶硅薄膜的制作方法和低温多晶硅薄膜
JPH0758338A (ja) 半導体装置およびその作製方法
JPH02140915A (ja) 半導体装置の製造方法
US20100227443A1 (en) Method of forming polycrystalline silicon layer
JP2917392B2 (ja) 半導体装置の製造方法
US8357940B2 (en) Thin film transistor and manufacturing method thereof
US20070077735A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
CN105355593B (zh) Tft基板的制作方法及tft基板
JP2917388B2 (ja) 半導体装置の製造方法
KR100678739B1 (ko) 탑 게이트 구조의 나노결정-실리콘 박막트랜지스터형성방법
JP3269730B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
JPH0774366A (ja) 半導体装置およびその作製方法
KR100366960B1 (ko) 실리콘 결정화 방법
TWI291718B (en) Active matrix display devices and the manufacture thereof
US20110223748A1 (en) Method for phase transition of amorphous material
JP3141909B2 (ja) 半導体装置作製方法
JP3266185B2 (ja) 多結晶半導体薄膜の製造方法
JPH0272669A (ja) 薄膜半導体装置及びその製造方法
JP3338756B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees