CN1554122A - 薄膜半导体器件及其制造方法 - Google Patents

薄膜半导体器件及其制造方法 Download PDF

Info

Publication number
CN1554122A
CN1554122A CNA028176650A CN02817665A CN1554122A CN 1554122 A CN1554122 A CN 1554122A CN A028176650 A CNA028176650 A CN A028176650A CN 02817665 A CN02817665 A CN 02817665A CN 1554122 A CN1554122 A CN 1554122A
Authority
CN
China
Prior art keywords
film
layer
thin
semiconductor device
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028176650A
Other languages
English (en)
Inventor
Сѩ����
小穴保久
松村正清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1554122A publication Critical patent/CN1554122A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的薄膜半导体器件包含栅极绝缘层，该绝缘层是通过对半导体膜高热氧化制成的。半导体膜的高热氧化是这样进行的，在使基层上的非单晶半导体薄膜晶化或再结晶过程中，对薄膜中在照射前注入氧离子的预定区域进行照射而使这样的区域转变为氧化区，这些区域被处理为薄膜半导体器件中电路单元的栅极绝缘层。此器件的优点是大大减小了工作阈值的起伏并提高了器件的稳定性。当能量束以指定的模式进行照射时，可得到高迁移率的薄膜半导体器件，其中电路单元是按照半导体晶粒的排列而规则地排列的。

Description

薄膜半导体器件及其制造方法
技术领域
本发明涉及到薄膜半导体器件及在半导体器件中所用的半导体衬底片，及其制造方法。
背景技术
众所周知，薄膜半导体器件或薄膜晶体管(TFT)都包含衬底，其中的半导体材料薄膜层如硅制作在绝缘材料基层如无碱玻璃或石英玻璃上。在此半导体薄膜层中，制作多个含源区和漏区的沟道，每个沟道都配有由绝缘膜与上述区域隔开的栅极。
在上述薄膜半导体器件中，在栅极与沟道区之间夹有栅极绝缘体。此绝缘体通常是由氧化硅膜制成的，且此膜通常要求在低温下形成。因此，在制作上述氧化硅膜时，不能使用如LSI生产工艺过程所用的那种氧化硅膜制作技术，因为这种技术需要900℃以上的高温。而在温度低于600℃下进行的等离子体CVD法的低温淀积工艺则可以使用。
然而，用等离子体CVD法淀积的氧化膜与高温氧化的膜相比在绝缘性质和稳定性方面均有不足。即，当使用等离子体CVD法时，某些杂质存留在沟道区与栅绝缘膜之间，而且，这样制作的氧化硅膜所生成的化合物不是正常的化学比组分“SiO2”，而是不正常的组分如“SiO1.9”。当有上述缺点的氧化膜用作TFT的栅极绝缘层时，不仅TFT电路的阈电压值有较大变化，且也难于保持TFT性质的长期稳定性。例如，在常规产品中，TFT阈值的变化通常为±0.4V，而在长期使用中这种变化变大。
而且，在用多晶硅的常规薄膜半导体器件中，由小的晶粒尺寸和晶粒排列的不规则性所造成的缺点是不可避免的。即，由于多晶硅是由许多尺寸极小的晶粒构成的，在器件工作时因电子或空穴在晶粒间界处散射的现象而限制了迁移率的改善。
因此，已试图获得一种衬底，使其薄膜层的多晶硅晶粒尺寸增大来避免例如电子散射的缺点从而使之提高迁移率。例如，已试图获得一种薄膜层，在高温炉中对多晶硅层进行退火而使其半导体晶粒尺寸为1μm，迁移率为100cm2/Vsec。然而，上述工艺有个缺点，不能使用便宜的玻璃片如钠玻璃片，而应使用能够耐高温的昂贵的石英玻璃片，因为工艺要求极高温度如超过1000℃的退火。用这样贵的材料作衬底，从成本看，不适合生产大屏幕的器件。
已提出某些其他工艺来获得大晶粒的多晶硅薄层，使用能量束如受激准分子激光器来照射无定形或多晶半导体而非使用高温退火。用这种照射法，可在使用便宜的玻璃片作基层的情形下增大晶粒尺寸。
然而，即使用受激准分子激光器照射的方法，所得晶粒尺寸一般也不超过1μm，且晶粒尺寸变得不均匀也是不可避免的。顺便提及，晶粒尺寸可由“(晶粒最大直径+晶粒最小直径)÷2”来确定，这样的直径可由SEM观察用Secco腐蚀工艺腐蚀薄膜后留下的晶粒来测量。
而且，还有一个薄膜中晶粒排列的问题。即，在常规的多晶半导体薄膜中，在二维方向上晶粒的排列是极其任意的，还未试图调节这种不规则的排列。这种晶粒的任意排列和晶粒尺寸的不均匀性对使用薄膜晶体管的器件会引起严重的困难。即，迁移率可依穿越晶粒间界的频率而波动，且难于将具有不同沟道长度的多个TFT电路集成在一起。
因此，在市场上许多使用多晶半导体膜的TFT都被设计成使一个电路包含图7中所示的至少几个晶粒间界，以减小迁移率的变化。在这样的器件中，平均迁移率不会超过150cm2/Vsec。
发明内容
本发明的一个目的是提供一种薄膜半导体器件和制作TFT器件所用的衬底片，其中半导体膜和栅极绝缘膜间的化学连接是连续通过边界面的，且栅极绝缘膜中的化合物具有SiO2的化学比组分。此器件可避免用CVD法生产的常规TFT的缺点以及氧化膜特性引起的缺点。而且，此器件可大大减小阈值的变化，并可保持长期稳定的工作。
本发明的另一个目的是提供一种薄膜半导体器件及其衬底片，其中除了上述的特性外，电路元不是安排在不同尺寸和无序构成的许多晶粒上，而是安排成相应于晶粒排列的结构。
本发明还有一个目的是提供一种适于制作薄膜半导体器件及其衬底片的方法，其衬底片具有上述性质和特性。
本发明的发明者发现，当薄膜半导体器件在其半导体薄膜厚度方向的部分区域经能量束照射转变成氧化膜而用作器件的栅极绝缘体时，薄膜半导体器件可具有上述的优良性能以及降低的工作阈值起伏而长期稳定地工作。再者，发明者还发现，当上述的衬底片被制作得使其单晶半导体晶粒以某种方式如基本几何排列而规则地排列时，薄膜半导体器件可有一种结构，其中各个单元电路的排列与晶粒的排列相对应。
本发明薄膜半导体器件衬底片的特点是，该衬底片包含薄膜半导体层，是由非单晶半导体层晶化或再结晶而成的半导体晶粒层，以及氧化非单晶半导体层而成的氧化膜层。此半导体晶粒层可具有这样的结构，其单晶半导体晶粒是规则排列的。
本发明薄膜半导体器件的特点是，该器件包含的半导体薄膜中有两种层，即，半导体晶粒层和氧化非单晶半导体层而成的氧化膜层，且上述氧化膜层被用作栅极绝缘体。上述的半导体晶粒层优选地有这样的结构，其单晶半导体晶粒是规则排列的。
薄膜半导体器件衬底片制作方法的特点是包括以下步骤：(a)在绝缘材料基层上淀积非单晶半导体层；(b)向此层注入氧离子而在非单晶半导体层中形成氧注入区；以及(c)用能量束照射该层从而改变此非单晶半导体层，使氧注入区转变为绝缘氧化膜，而其他区域转变为半导体晶粒膜。优选的是能量束照射使一些区域中照射强度最大，而另一些区域中照射强度最小，这些区域规则地排列，且照射强度不断地在上述两种区域间变化。
薄膜半导体器件制作方法的特点是包括以下步骤：(a)在绝缘材料基层上淀积非单晶半导体层；(b)向此非单晶半导体层中注入氧离子而形成氧注入区；(c)用能量束照射该层从而改变此非单晶半导体层，使氧注入区转变为绝缘氧化膜，而其他区域转变为半导体晶粒膜；(d)用绝缘氧化膜作为栅极绝缘体来制作栅极；以及(e)在半导体晶粒层中制作源极和漏极来完成一个电路单元。优选的是能量束照射使一些区域中照射强度最大，而另一些区域中照射强度最小，这些区域规则地排列，且照射强度不断地在上述两种区域间变化。
附图说明
图1为表示本发明一种实施方式制作薄膜半导体器件的工艺步骤图。
图2为表示本发明另一种实施方式制作薄膜半导体器件的工艺步骤图。
图3为说明在本发明工艺的照射步骤中，二维方向上能量束强度分布的一种实施方式图。
图4为沿图3中箭头符号方向作为截面图示出的，在本发明的工艺中，能量束强度在最大值与最小值间的变化剖面图。
图5为说明在本发明的工艺中，在能量束照射期间和照射之后单晶粒的排列状态和生长方向图。
图6为说明在本发明的薄膜半导体器件中电极与晶粒位置关系的一种实施方式图。
图7为说明如图3和图4所述最高强度照射点和最低强度照射点结构的三维模型图。
具体实施方式
为制作本发明的薄膜半导体器件，优选地使用应变点不超过700℃的玻璃片作为衬底片的基层材料。但是，使用各种非玻璃绝缘材料，例如，陶瓷或具有适当抗热能力的塑料膜也是可能的。
在上述的基层上，制作单晶半导体膜，其中在单晶膜上部或在单晶膜厚度方向的中间部分制作有氧化绝缘膜。这种半导体薄膜可这样来制作，向淀积在基层上的非单晶半导体膜中注入氧离子，然后用能量束如受激准分子激光器照射它，从而使上述的非单晶半导体膜转变为含有氧化膜和大尺寸单晶晶粒层的半导体膜。已形成小尺寸晶粒的无定形半导体和多晶半导体都可用作非单晶半导体。在使用后者时，由注入氧离子和再结晶使多晶半导体变为本发明的半导体膜。无定形半导体膜的厚度优选地为30-300nm，特别是30-200nm。
通常，在基层上制作上述非单晶特性的半导体层时，在基层与半导体层间制作如氧化硅或氮化硅(SiNx)这样的材料的薄控制层来调节导热和晶化。这一层具有这样的功能，阻止杂质如玻璃成分从基层扩散至半导体层，并通过控制晶化方向使半导体层中的热分布均匀。其厚度希望为20-1000nm，特别是200-300nm。
通常还在上述非单晶半导体层(第一控制层)上制作第二控制层来调节导热和晶化。此第二控制层的功能与第一控制层相同，即，在照射晶化工艺过程中使半导体层中热分布均匀和控制其晶体取向。为此可使用例如氧化硅、氮化硅、氮氧化硅或碳化硅(SiC)等材料。此层的厚度希望为50-500nm，特别是100-300nm。
薄膜半导体层可制作在两个控制层之间。对于这种情形，首先，在绝缘材料的基层上淀积第一控制层材料膜，然后，在第一控制层上淀积非单晶半导体薄膜材料，再在上述半导体层上淀积第二控制层材料。然后用能量束从上方进行照射使非单晶半导体材料晶化或再结晶。
图1(a)-图1(e)表示从基层上淀积开始至完成本发明薄膜半导体器件的每个阶段的一种实施方式。在此实施方式中，向非单晶半导体层的上表面注入氧离子。
参见图1(a)，在玻璃基层10上淀积导热和晶化用的第一控制层20，再在其上淀积非单晶半导体材料层。下一步，如图1(b)所示，向预定区域注入氧离子来形成氧注入区33。如图1(c)所示，用能量束照射上述的预定区域来形成氧化层40和单晶半导体晶粒层50，前者是由能量束使氧注入区高热氧化而成，后者则是使非单晶层30单晶化而成的。未被能量束照射的区域还保留为非单晶区40。顺便提及，图1(c)和图1(d)表示单晶晶粒层单个区域的剖面图。当然，实际的衬底片有多个这样的氧化区和单晶晶粒区。
接下来，如图1(d)所示，在用能量束照射而成的氧化层40上，以层30作为栅极绝缘体来制作栅极60。然后，用栅极60作掩模向单晶半导体层50注入材料如磷来形成源区70和漏区71。接着，如图1(e)所示，淀积绝缘材料膜80如氧化硅膜，使之包围着栅极60的上面和侧面。然后，在相应于源区70和漏区71位置的绝缘膜80中开接触孔后，淀积材料例如铝来制作电极而形成源极81和漏极82。这样就完成了薄膜半导体器件。
图2(a)-图2(e)为表示本发明的实施方式图，其中氧离子被注入非单晶半导体层的中间层部分。
在此实施方式中，步骤(a)中淀积导热的第一控制层和非单晶半导体层是用基本上与图1实施方式相同的方法来完成的。然而，氧离子被注入至非单晶半导体层30的中间层部分，因而在非单晶半导体层厚度方向的中间区形成氧注入区33。在形成氧注入层33后，在步骤(c)中，层33被转变为氧化层，在氧注入区上部和下部的非单晶半导体区被转变为单晶半导体层。接着，如图2(d)所示，用刻图形工艺在单晶层上部形成预定区域作为栅极。步骤(e)中的工艺操作与图1的实施方式相同。
氧离子的容量(剂量)及其注入深度(Rap)可根据氧化物绝缘层的厚度或位置来确定。能量束照射手段不限于使用受激准分子激光器。例如，可使用连续辐射的氩激光器来脉冲照射或扫描照射。
为了用能量束照射而得到单晶半导体晶粒规则排列的薄膜半导体层，应在这样的能量强度分布模式下进行照射，辐射能强度在二维方向上以预定的间隔在最大值与最小值间连续改变，且最高点与最低点按照规则的顺序相继出现。换言之，照射应这样进行，即给定的最大照射强度的照射点和给定的最小照射强度的照射点按照规则的结构排列，如矩阵式结构。
例如，如图3和4所示，照射是在这样的强度分布模式下进行的，即照射能量按照“最大值(Emax)→最小值(Emin)→最大值(Emax)”的方式反复变化。这种改变方式以每隔10μm的间隔二维地(在x、y两个方向)发生在5×5mm的矩形区中。为了对衬底的全部必要表面进行照射，照射区(例如，上述的5×5mm方形区)以预定的间距沿x方向和y方向周期地移动。
上述的照射能量强度变化可用相移掩模改变照射能量强度分布来实现。并且，希望最大值与最小值间的变化基本上是连续的，如图4所示。
最大值和最小值的强度可根据非单晶半导体层的膜厚及第一和第二控制层的热导率来确定。例如，最小能量强度可被定为在照射期间薄膜半导体未被熔化的强度，而最大值可为在照射期间足以使薄膜半导体熔化的强度。熔化阈值(Emth)应定在最大值(Emax)与最小值(Emin)之间，如图4所示。
照射束的外形不限于上述的5×5mm方形，也可为各种多边形。而且，最大值点和最小值点的排列模式不限于矩形点阵。也可使用其他形状如Δ形的点阵。
按照上述方式用能量束照射半导体膜，在最小照射能量区(即，照射能量小于给定阈值的区域)中半导体层没有完全熔化，半导体细晶粒先在接近阈值的区域生成。这些细晶粒起着晶核的作用，且晶化过程从这些晶核点向给定的最大照射能量区立体地(沿图5的箭头方向)进行。在靠近给定的阈值能量的区域，在形成细晶粒的同时，两个氧原子与一个硅原子化合而开始形成SiO2层。随着熔融硅晶化的进行这一层也横向地进行生长。
在给予最高照射能量而使半导体膜温度最高的区域中，或是进行晶化的横向生长区域中，多个具有不同的或交叉的结晶生长方向的晶体彼此相遇，其接触区形成细晶粒区或晶粒边界。这样，当用具有图3和4所示能量强度分布的能量束照射时，就可得到薄膜半导体器件的衬底，其中的单晶晶粒规则地排列，晶粒的尺寸超过4μm且表面覆盖以绝缘膜。调节最大照射能量点的间隔就可调节最大晶粒尺寸。而且，改变注入的氧离子量或注入位置，还可改变氧化层的厚度和位置(例如，在表面区或内部区)。
接着，在用上述工艺得到的薄膜半导体衬底片的每个单晶晶粒上，淀积适当厚度(例如，300nm)的电极材料如钼-钨合金(MoW)而制作栅极。然后，用栅极作注入掩模分别制作源区和漏区之后，制作覆盖栅极的绝缘中间层，其绝缘材料例如为氧化硅。再在源区和漏区上的位置处经第二控制层开孔制作接触孔，然后淀积电极材料如铝/钼并在接触孔处刻图形。
这样，如图6(a)和(b)所示，就可得到薄膜半导体器件，其每个单元电路安排在一个单晶晶粒上。这种类型的薄膜半导体器件具有高迁移率(例如，300cm2/Vsec以上)，超过用多晶半导体膜衬底片的常规器件的迁移率。
当用氧离子注入非单晶半导体层，并用能量束照射而一起高热氧化制成氧化膜作为栅极绝缘层时，薄膜半导体器件的阈电压值(Vth)变化可比常规器件大为减小(减至小于0.1V的程度)。与栅极绝缘层的污染或沟道边界有关的阈值稳定性也大为改善，在工作10,000小时后Vth的漂移量减至小于0.05V。
这些改善的主要原因是绝缘氧化膜由于其高热形成过程包括熔化步骤而在致密性上与热氧化硅膜相同。例如，这种氧化膜的性质，在用漏电流测量或C-V测量得到的平带电压值，或在偏压温度应力估计(BTS)中测得的阈值漂移量方面都与热氧化硅膜相同。而且，这种氧化膜层，尽管很薄，也完全能保护单晶硅层而不会引起击穿。
如果需要，在某些预定的单晶晶粒上可省去设置电极，或在一个单晶晶粒上设置多个电路。虽然前面所述的设置电路的工艺过程相当于制作N沟道薄膜晶体管的工艺过程，也可将此工艺用于CMOS晶体管，只要进行部分掩蔽而相继注入杂质即可。而且，也可直接使用第二控制层作为堆积的栅极绝缘体，或在腐蚀处理后仅使用绝缘氧化膜作为栅极绝缘层。如果考虑到在相邻晶体管间会发生漏电，在晶化之后或之前可用腐蚀制作隔离岛。
[实例]
在无碱玻璃片表面上，用等离子体CVD法淀积200nm厚的氧化硅(SiO2)层作为导热和晶化用的第一控制层，玻璃片是CorningGlass Work生产的，外形尺寸为400×500mm，厚0.7mm，应变点650℃。然后，在没有曝露大气的条件下淀积一层厚60nm的无定形硅(a-Si:H)。接着，对这层无定形半导体进行退火，并在对之脱氢后在此层的表面区注入氧离子来形成氧注入区。氧离子的注入是用3kev的加速电压和1.5E17/cm2的剂量来进行的。在这些条件下，最大氧密度的位置在10nm深处，相当于离子的投影射程(Rp)，氧的最大密度为1E23/cm3。
如上所述，氧的注入量(剂量)或氧的注入深度(Rp)由绝缘氧化层的厚度及其形成的位置来确定。在此实例中，上述的注入条件是着眼于在单晶半导体层表面上制作约30nm厚的绝缘氧化层而确定的。
接下来，脉冲激光束从衬底片上方对之照射，而使无定形硅层晶化和氧注入层转变为氧化层。进行照射的模式是，通过用相移掩模来分布照射强度，激光器的一个单元具有5×5mm方形照射面，其中有250,000个最大强度点和最小强度点以10μm的间隔排成方阵形式。在此实施方式中，熔化阈值(Emth)约为0.6J/cm2，激光束的最大能量强度(Emax)为1.9J/cm2，最小能量强度(Emin)为0.1J/cm2。
通过该照射工艺，60nm厚的无定形硅层转变为由约50nm厚的结晶硅层和约30nm厚的氧化层组成的一层。注入1.5E17/cm2剂量的氧离子与相当于20nm厚硅层的硅原子起反应，而生成30nm厚的氧化硅层。
在此工艺过程中受激准分子激光器的照射是在衬底片的整个表面上以5mm的间隔步进移动照射面来进行的。照射完毕后，进行seeco腐蚀处理。扫描电镜观察发现，在薄膜半导体器件的衬底中，平均尺寸为4.5μm的一百万个单晶晶粒，在每个5×5mm的方形区域中规则地排成方阵形式。
下面，用溅射工艺淀积钼/钨合金层，再对此层刻制预定的图形，并调节其位置使之相应于各个单晶晶粒的位置而制成栅极。然后，用栅极作掩模注入磷离子而成源区和漏区。再用等离子体CVD工艺淀积氧化硅层来形成绝缘层。在相应于源区和漏区位置的绝缘体中开接触孔，淀积铝层并刻图形，从而完成薄膜晶体管(TFT)。此器件为N沟道器件，阈值电压(Vth)为1.2V，迁移率为496cm2/Vsec。当薄膜晶体管制作在400mm×500mm尺寸的薄膜半导体衬底片上时，其阈值为1.2V±0.08V，迁移率为496±56cm2/Vsec。在10,000秒的BTS估计中，漂移值仅为0.05V。
下面是另一个实例，其中绝缘氧化膜层嵌在单晶硅晶粒膜中。
在无碱玻璃的基层表面上，用等离子体CVD法制作200nm厚的氧化硅(SiO2)膜作为导热和晶化的第一控制层，所用玻璃片是Corning Glass Work生产的，外形尺寸为400×500mm，厚0.7mm，应变点650℃。然后，在没有曝露大气条件下制作110nm厚的无定形硅(a-Si:H)层。
此无定形硅层被退火和脱氢。然后在厚度方向的中间区域注入氧离子以形成氧注入区。氧离子的注入是在20KeV的加速电压和1.5E17/cm2的剂量下进行的。在这些条件下，氧浓度最大点3E22/cm2位于约50nm深处，相当于氧离子的投影射程。上述注入区的条件是由这样的目的确定的，即在距单晶晶粒层表面约60nm深处(中间深度)制作30nm厚的绝缘氧化层。
然后，用脉冲受激准分子激光束从上方照射此层，使无定形硅层晶化及氧注入区转变为氧化区。激光器的照射是用相移掩模来分布照射强度，使总共250,000个最大强度点和最小强度点以10μm的间隔在5×5mm的一个照射单元中排成方阵形。在此实例中，熔化阈值(Eth)约为0.8J/cm2，能量强度的最大值(Emax)为2.3J/cm2，最小强度值为0.1J/cm2。用上述的照射，110nm厚的无定形硅层变为三层，即，在上部区的45nm厚的第二单晶硅晶粒层，在中间区的约30nm厚的氧化硅层以及在下部区的约50nm厚的第一单晶硅晶粒层。
接着，对第二单晶硅层55刻图形制作栅极，再用栅极作掩模注入磷离子来制作源区和漏区。接下来，用等离子体CVD淀积法来淀积氧化硅层作为绝缘体，再在绝缘体中的源区和漏区上的位置处开接触孔，淀积铝和刻图形就完成了薄膜晶体管(TFT)。此工艺得到了N沟道器件，其阈电压值(Vth)为1.0V，电子迁移率为475cm2/Vsec。
每个都制作在400nm×500nm薄膜半导体基层上的20个薄膜晶体管的阈值为1.0±0.08V，其迁移率为475±50cm2/Vsec。而且，由10,000秒的BTS估计得到漂移量仅为0.05V。
在上述实例中，氧化层由注入氧离子而成。然而，此层还可用引入其他离子如氮离子来制作。

Claims (19)

1.一种包含绝缘材料基层和制作在基层上的半导体薄膜层的薄膜半导体器件的衬底片，该衬底的特点在于，所述半导体薄膜层包含使非单晶半导体层晶化或再结晶而形成的半导体晶粒层和使该非单晶层氧化而形成的氧化层。
2.权利要求1所述的薄膜半导体器件衬底片，其中多个单晶晶粒规则地排列在半导体晶体层中。
3.权利要求1或2所述的薄膜半导体器件衬底片，其中使非单晶半导体层氧化而形成的薄氧化层制作成薄膜半导体层的上层。
4.权利要求1或2所述的薄膜半导体器件衬底片，其中使非单晶半导体层氧化而形成的薄氧化层制作成薄膜半导体层中的中间层。
5.权利要求1或2所述的薄膜半导体器件衬底片，其中单晶半导体的晶粒尺寸至少为2μm。
6.权利要求1或2所述的薄膜半导体器件衬底片，其中用于导热和晶化的控制层制作在绝缘材料基层与薄膜半导体层之间。
7.一种包含绝缘材料基层和制作在基层上的半导体薄膜层的薄膜半导体器件，该器件的特点在于，所述薄膜半导体层包含使非单晶半导体层晶化或再结晶而形成的半导体晶粒层和使所述非单晶半导体层氧化而成的氧化层，而所述薄氧化层的区域构成栅极绝缘体。
8.权利要求7所述的薄膜半导体器件，其中半导体晶粒规则地排列在单晶半导体层中。
9.权利要求7所述的薄膜半导体器件，其中在单晶半导体晶粒层中形成的单晶半导体晶粒的晶粒尺寸至少为2μm。
10.权利要求7所述的薄膜半导体器件，其中用于导热和再结晶的控制层制作在绝缘材料基层与薄膜半导体层之间。
11.一种制作薄膜半导体器件衬底片的方法，包括以下步骤：在基层上制作非单晶半导体薄膜半导体层，以及用能量束照射此薄膜半导体层而使非单晶半导体晶化；该方法的特点在于包括以下步骤：
(a)在绝缘材料基层上淀积非单晶半导体层，
(b)在该非单晶层中注入氧离子而形成氧注入区，以及
(c)用能量束照射该非单晶半导体层，从而改变非单晶半导体层，使其氧注入区转变为绝缘氧化膜，而其他区域转变为半导体晶粒膜。
12.权利要求11所述的制作薄膜半导体器件衬底的方法，其中能量束照射是这样进行的，使被供给照射强度最大值的区域和被供给照射强度最小值的区域规则地排列，且照射强度在上述两种区域间连续变化。
13.权利要求11所述的制作薄膜半导体器件衬底片的方法，其中照射强度的最小值为不引起非单晶半导体熔化的强度。
14.权利要求11所述的制作薄膜半导体器件衬底片的方法，其中氧注入区制作在非单晶半导体层的上层部分中。
15.权利要求11所述的制作薄膜半导体器件衬底片的方法，其中氧注入区制作在非单晶半导体层的中间层部分中。
16.一种制作薄膜半导体器件的方法，包括以下步骤：通过在绝缘材料基层上制作非单晶半导体薄膜半导体层、并用能量束照射薄膜半导体层使非单晶半导体晶化来制造衬底片；通过在衬底片上制作具有栅极、源极和漏极的电路单元来制造薄膜半导体器件；该方法的特点在于包括以下步骤：
(a)在绝缘材料基层上淀积非单晶半导体层，
(b)在该非单晶半导体层中注入氧离子而形成氧注入区，
(c)用能量束照射该非单晶层，从而改变该非单晶半导体层，使氧注入区转变为绝缘氧化膜，而其他区域转变为半导体晶粒膜，
(d)对半导体晶粒层刻图形，并用绝缘氧化膜作栅极绝缘体来制作栅极，以及
(e)通过在半导体晶粒层中制作源极和漏极来完成电路单元。
17.权利要求16所述的制作薄膜半导体器件的方法，其中能量束照射是这样进行的，使被供给照射强度最大值的区域和被供给照射强度最小值的区域规则地排列，且照射强度在上述两种区域间连续变化。
18.权利要求16所述的制作薄膜半导体器件的方法，其中绝缘氧化层制作在薄膜半导体层的上层部分，并且，所得的绝缘氧化层用作栅极绝缘体，而源极和漏极则制作在晶粒的下层中。
19.权利要求16所述的制作薄膜半导体器件的方法，其中绝缘氧化层制作在薄膜半导体层的中间层部分中，所得的绝缘氧化层用作栅极绝缘层，而源极和漏极则制作在晶粒的最下层中。
CNA028176650A 2001-09-10 2002-09-06 薄膜半导体器件及其制造方法 Pending CN1554122A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP317414/2001 2001-09-10
JP2001317414A JP2003086604A (ja) 2001-09-10 2001-09-10 薄膜半導体装置及びその基板ならびにその製造方法

Publications (1)

Publication Number Publication Date
CN1554122A true CN1554122A (zh) 2004-12-08

Family

ID=19135290

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028176650A Pending CN1554122A (zh) 2001-09-10 2002-09-06 薄膜半导体器件及其制造方法

Country Status (7)

Country Link
US (2) US20030071312A1 (zh)
EP (1) EP1434275A4 (zh)
JP (1) JP2003086604A (zh)
KR (1) KR100737662B1 (zh)
CN (1) CN1554122A (zh)
TW (1) TW565942B (zh)
WO (1) WO2003023866A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6987240B2 (en) * 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
US8288239B2 (en) * 2002-09-30 2012-10-16 Applied Materials, Inc. Thermal flux annealing influence of buried species
KR100534579B1 (ko) * 2003-03-05 2005-12-07 삼성에스디아이 주식회사 다결정 실리콘 박막, 이의 제조 방법 및 이를 이용하여제조된 액티브 채널 방향 의존성이 없는 박막 트랜지스터
JP2004363241A (ja) * 2003-06-03 2004-12-24 Advanced Lcd Technologies Development Center Co Ltd 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法
TW200507279A (en) * 2003-07-16 2005-02-16 Adv Lcd Tech Dev Ct Co Ltd Thin-film semiconductor substrate, method of manufacturing the same; apparatus for and method of crystallization;Thin-film semiconductor apparatus, method of manufacturing the same;
TW200541079A (en) 2004-06-04 2005-12-16 Adv Lcd Tech Dev Ct Co Ltd Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
JP4834853B2 (ja) 2004-06-10 2011-12-14 シャープ株式会社 薄膜トランジスタ回路、薄膜トランジスタ回路の設計方法、薄膜トランジスタ回路の設計プログラム、設計プログラム記録媒体、及び表示装置
FR2873491B1 (fr) * 2004-07-20 2006-09-22 Commissariat Energie Atomique Procede de realisation d'une structure dotee d'au moins une zone d'un ou plusieurs nanocristaux semi-conducteurs localisee avec precision
KR100724560B1 (ko) * 2005-11-18 2007-06-04 삼성전자주식회사 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법
JP5591695B2 (ja) * 2007-06-26 2014-09-17 マサチューセッツ インスティテュート オブ テクノロジー 薄膜カプセル内の半導体ウェハの再結晶化およびその関連工程
KR101969291B1 (ko) 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2010263240A (ja) * 2010-07-27 2010-11-18 Sharp Corp 結晶化方法、結晶化装置、薄膜トランジスタ及び表示装置
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9379175B2 (en) * 2013-12-26 2016-06-28 Mediatek Inc. Integrated circuits and fabrication methods thereof
RU2626292C1 (ru) * 2016-03-22 2017-07-25 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" (ФГБОУ ВО "Чеченский государственный университет") Способ изготовления полупроводникового прибора

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173114B2 (ja) * 1992-03-19 2001-06-04 カシオ計算機株式会社 薄膜トランジスタ
JPH06338614A (ja) * 1993-05-28 1994-12-06 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2646977B2 (ja) * 1993-11-29 1997-08-27 日本電気株式会社 順スタガ型薄膜トランジスタの製造方法
US6090689A (en) * 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
JPH10340855A (ja) * 1997-06-09 1998-12-22 Fujitsu Ltd 半導体薄膜の結晶化方法およびそれを用いた薄膜トランジスタの製造方法
US6338987B1 (en) * 1998-08-27 2002-01-15 Lg.Philips Lcd Co., Ltd. Method for forming polycrystalline silicon layer and method for fabricating thin film transistor
JP2001237430A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 酸窒化膜の形成方法および薄膜トランジスタの製造方法
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device

Also Published As

Publication number Publication date
KR20040029464A (ko) 2004-04-06
EP1434275A1 (en) 2004-06-30
US20050121111A1 (en) 2005-06-09
US7067404B2 (en) 2006-06-27
US20030071312A1 (en) 2003-04-17
TW565942B (en) 2003-12-11
KR100737662B1 (ko) 2007-07-09
WO2003023866A1 (fr) 2003-03-20
JP2003086604A (ja) 2003-03-20
EP1434275A4 (en) 2005-12-21

Similar Documents

Publication Publication Date Title
US7067404B2 (en) Thin film semiconductor device having a gate electrode insulator formed through high-heat oxidization
CN1078014C (zh) 半导体器件及其制造方法
KR20100022979A (ko) 브리징된 그레인 구조들을 갖는 다결정 실리콘 박막 트래지스터들
CN1127754C (zh) 半导体材料
CN1108804A (zh) 半导体器件及其制造方法
CN1353448A (zh) 一种用于结晶硅层的方法
CN1719615A (zh) 薄膜晶体管及其制造方法
CN102187463A (zh) 半导体装置及其制造方法
US8124530B2 (en) Method of preventing generation of arc during rapid annealing by joule heating
CN1276471C (zh) 薄膜半导体器件及其制造方法
CN100356583C (zh) 用于制造薄膜半导体器件的方法
CN1738011A (zh) 薄膜晶体管的制造方法
KR20070029729A (ko) 전계 효과 트랜지스터 및 그의 제조 방법
CN1157765C (zh) 晶体半导体材料的制造方法以及制造半导体器件的方法
KR100783224B1 (ko) 박막 반도체 집적회로장치, 그것을 이용한 화상 표시장치및 그 제조방법
CN1758447A (zh) 薄膜晶体管及其制造方法
KR101186294B1 (ko) 측면 결정화된 반도체층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법
CN1713397A (zh) 薄膜晶体管及其制造方法
CN100585838C (zh) 多晶硅层、制造其的方法和平板显示器
CN1855369A (zh) 制造半导体器件的方法
CN1779929A (zh) 薄膜晶体管的制作方法
KR20080085503A (ko) 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법
Han et al. A New Poly-Si TFT Employing XeCl Excimer Laser Annealing with Pre-patterned Al Laser Beam Mask
Jung et al. Short Channel Poly-Si TFT with Single Grain Boundary by Excimer Laser Annealing on Al-masked a-Si Layer
CN1841685A (zh) 半导体装置的制造方法及半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20041208