CN1758447A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN1758447A
CN1758447A CN200410095452.9A CN200410095452A CN1758447A CN 1758447 A CN1758447 A CN 1758447A CN 200410095452 A CN200410095452 A CN 200410095452A CN 1758447 A CN1758447 A CN 1758447A
Authority
CN
China
Prior art keywords
layer
cover layer
metallic catalyst
amorphous silicon
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200410095452.9A
Other languages
English (en)
Other versions
CN100483742C (zh
Inventor
朴炳建
徐晋旭
梁泰勋
李基龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040079277A external-priority patent/KR100579179B1/ko
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1758447A publication Critical patent/CN1758447A/zh
Application granted granted Critical
Publication of CN100483742C publication Critical patent/CN100483742C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

本发明提供一种薄膜晶体管及其生产方法，其中在衬底上形成非晶硅，在非晶硅层上形成包含有根据其厚度而具有不同浓度的金属催化剂的覆盖层，构图该覆盖层以形成覆盖层图形，并且结晶该非晶硅层，以控制在非晶硅层和覆盖层图形之间的界面形成的籽晶的密度和位置，从而提高颗粒的尺寸和均匀性，并且在其中通过一个结晶工艺，在要求的位置选择性地形成要求的尺寸和均匀性的多晶硅，形成具有卓越的和所要求的特性的薄膜晶体管。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及一种薄膜晶体管及其制造方法，尤其涉及一种薄膜晶体管及其制造方法，其中在衬底上形成非晶硅层，在非晶硅层上形成包含根据其厚度而具有不同浓度的金属催化剂的覆盖层，构图该覆盖层以形成覆盖层图形，并使非晶硅层结晶，以控制在非晶硅层和覆盖层图形之间的界面形成的籽晶的密度和位置，从而提高晶粒的尺寸和均匀性，并且其中通过一个结晶工艺，在要求的位置选择性地形成要求的尺寸和均匀性的多晶硅，获得具有卓越的和要求的特性的薄膜晶体管。
本申请要求于2004年10月5日申请的韩国专利申请No.2004-79277的优先权及其权利，在此，该申请的全部内容将以引用的方式并入本文。
背景技术
一般地，由于多晶硅层具有高的场效应迁移率，适于高速运转电路并且可以实现CMOS电路结构，所以多晶硅层被广泛地用作薄膜晶体管的半导体层。具有多晶硅层的薄膜晶体管首先用作有源矩阵液晶显示器(AMLCD)的有源器件、开关器件和平板显示器件例如有机发光显示器(OLED)的驱动器件。
典型地，在淀积非晶硅之后，通过使用高温退火，激光退火或类似的技术制造用于薄膜晶体管的多晶硅层。在激光退火方法中，低温工艺是可能的，并且可以达到高的场效应迁移率，但是需要昂贵的激光装置。因此，已广泛地研究有关的替代技术。
目前，由于使用金属催化剂结晶非晶硅的方法与在高温下长时间退火来结晶的固相结晶方法相比的低温下快速结晶的优点，使用金属催化剂结晶非晶硅的方法被广泛地研究。使用金属催化剂的结晶方法可以分成金属诱发结晶方法和金属诱发横向结晶方法。然而，使用金属催化剂的方法存在由于金属的污染导致漏电流增加的问题，因此恶化了薄膜晶体管的特性。
同时，具有一种为形成具有降低了金属催化剂数量的优质多晶硅层，通过使用离子注入器及应用高温处理、快速退火或激光照射以调整金属离子的浓度来形成优质的多晶硅层的技术，还有混合具有粘性的有机层和液态的金属催化剂以平坦化多晶硅表面，并使用旋涂法淀积薄膜，然后使用退火工艺结晶薄膜的金属诱发结晶方法。然而，即使是这样的结晶方法在获得在多晶硅层中是最重要特征的大的尺寸和规则颗粒上也存在问题。
开发一种如在韩国公开专利No.2003-0060403中描述的通过使用覆盖层的结晶方法制造多晶硅层的方法以解决上述问题。在该方法中，在衬底上形成金属催化剂层，在金属催化剂层上形成覆盖层，然后在覆盖层上形成非晶硅层。通过退火或激光将该金属催化剂穿过覆盖层传播到非晶硅层中以形成籽晶，并且使用籽晶获得多晶硅层。由于金属催化剂穿过覆盖层进行传播，因此该方法具有可以防止金属污染的优点。
但是，使用该结晶方法均匀地控制金属催化剂的浓度和控制结晶的位置和晶粒的尺寸有困难。尤其是，因为当对金属催化剂层制图时金属催化剂不被保护，所以均匀地对金属催化剂层制图是困难的。
发明内容
因此本发明通过提供薄膜晶体管及其制造方法解决与传统器件相关的上述问题，其中在衬底上形成非晶硅层，在非晶硅层上形成含有根据其厚度而具有不同浓度的金属催化剂的覆盖层，构图覆盖层以形成覆盖层图形，并且结晶非晶硅层，以控制在非晶硅层和覆盖层图形之间的界面形成的籽晶的密度和位置，从而提高了晶粒的尺寸和均匀性，并且在其中通过一个结晶工艺在要求的位置选择性地形成要求的尺寸和均匀性的多晶硅，结果形成具有卓越的和所要求的特性的薄膜晶体管。
在本发明的一个示范性实施例中，薄膜晶体管包括：衬底；形成在衬底上的多个半导体层，该半导体层包括不同尺寸的晶粒，所述颗粒通过使用包含具有预定分布的金属催化剂并具有预定高度和宽度的覆盖层图形，将覆盖层下的非晶硅层结晶成多晶硅层而获得；和形成在半导体层上的栅极绝缘层，栅电极，层间绝缘层，和源极与漏极。
在本发明的另一示范性实施例中，制造薄膜晶体管的方法包括：准备衬底；在衬底上形成非晶硅层；在非晶硅层上形成含有金属催化剂的覆盖层；构图覆盖层；并且对衬底退火以将非晶硅层结晶成多晶硅层。
该方法进一步包括：在结晶之后，移除覆盖层；构图多晶硅层以形成半导体层；并且在衬底上形成栅极绝缘层，栅电极，层间绝缘层，和源极与漏极。
在非晶硅层上形成含有金属催化剂的覆盖层包括：在非晶硅层上形成第一覆盖层；在第一覆盖层上形成金属催化剂层；以及在金属催化剂层上形成第二覆盖层。
在非晶硅层上形成含有金属催化剂的覆盖层包括：同时在非晶硅层上淀积形成覆盖层的材料和金属催化剂以形成含有金属催化剂的覆盖层。
在非晶硅层上形成含有金属催化剂的覆盖层包括：在形成预定厚度的过程中只在非晶硅上淀积覆盖层形成材料以形成不含有金属催化剂的覆盖层，并且然后同时淀积覆盖层形成材料和金属催化剂以在预定厚度之上形成含有金属催化剂的覆盖层。
在非晶硅层上形成含有金属催化剂的覆盖层包括：在非晶硅层上形成覆盖层；并使用离子注入工艺将金属催化剂注入到覆盖层中。
附图说明
将参考具体示例性实施例，并结合附图来描述本发明上述的和其它的特点，其中：
图1是在衬底上形成缓冲层和非晶硅层的工艺的截面图；
图2a-2d是在非晶硅层上形成含有金属催化剂的覆盖层的工艺的截面图；
图3a-3c是构图含有金属催化剂的覆盖层以形成各种覆盖层图形的工艺的截面图；
图4是退火和结晶具有非晶硅层和含有金属催化剂的覆盖层的衬底的工艺的截面图；
图5是说明在退火工艺中非晶硅层的结晶的截面和平面图；
图6是使用根据本发明形成的多晶硅层制造的薄膜晶体管的截面图。
具体实施方式
现在，以下将参考附图更完全地描述本发明，其中将示出本发明的示范性实施例。在图中，为了清楚起见，放大了层的厚度和区域。
图1是在衬底上形成缓冲层和非晶硅层的工艺的截面图。如图1中所示，在如玻璃或塑料的绝缘衬底101上，形成单层或多层的缓冲层102，该缓冲层由例如是氧化硅层或氮化硅层的绝缘层形成。所述缓冲层102用于防止下面的衬底中产生的水分或杂质的传播或以调整结晶时的热传输速度从而使非晶硅层良好地结晶。
然后在缓冲层102上形成非晶硅层103a。此时，可以使用化学气相淀积或物理气相淀积方法形成非晶硅层103a。进而，在非晶硅层103a形成时及之后，以去氢的方式执行降低氢浓度的工艺。
图2a-2d是在非晶硅层上形成含有金属催化剂的覆盖层的工艺的截面图。
图2a是根据本发明的一个示范性实施例，在非晶硅层上形成含有金属催化剂的覆盖层的工艺的截面图。如图2a中所示，在具有用化学气相淀积或物理气相淀积方法形成的非晶硅层的衬底上，形成由氧化硅层或氮化硅层形成的第一覆盖层104a。
然后使用化学气相淀积或物理气相淀积方法以1011至1015原子/cm2的表面浓度在第一覆盖层104a上淀积金属催化剂，形成金属催化剂层106a，此时，至少Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd和Pt，并且优选地是镍(Ni)的其中之一可被用作形成金属催化剂层106a的金属催化剂。由于镍促进非晶硅层向多晶硅层的结晶，希望用镍形成金属催化剂层。
然后使用化学气相淀积或物理气相淀积方法在金属催化剂层106a上形成由氧化硅层或氮化硅层形成的覆盖层104b，获得含有金属催化剂的覆盖层105a。
从图2a的曲线图107中示出覆盖层中的金属催化剂的浓度，可以看出在第一覆盖层和第二覆盖层之间的金属催化剂层中的浓度是100％。因此，可以随后通过调整金属催化剂层的表面密度或淀积的量来调整诱发非晶硅层结晶的籽晶的数量、位置或密度。此时，在金属催化剂的浓度图表中，X-轴表示覆盖层中的金属催化剂的浓度，和Y-轴表示从非晶硅层和覆盖层之间的界面的距离，即覆盖层的厚度。
图2b是根据本发明的另一具体实施例在非晶硅层上形成含有金属催化剂的覆盖层的工艺的截面图。如在图2b中所示，在使用化学气相淀积装置或物理气相淀积装置形成覆盖层时，以将金属催化剂均匀注入到覆盖层中的方式同时注入金属催化剂，从而形成含有均匀分布的金属催化剂106b的覆盖层105b。
表示覆盖层中的金属催化剂的浓度的图2b中的曲线图108a示出了由于金属催化剂在覆盖层中的均匀分布，其在覆盖层的厚度上为恒定密度。为了获得上述的均匀分布，在注入金属催化剂时的覆盖层的形成中，可以通过维持覆盖层的形成速度为恒定而调整金属催化剂的注入数量和速度来调整金属催化剂的密度，或者通过维持金属催化剂的注入数量或速度为恒定而调整覆盖层的形成速度来调整覆盖层中的金属催化剂的密度。
进一步地，如在其它的金属催化剂浓度的图表108b和108c所示，示出了覆盖层中的金属催化剂的密度或数量，覆盖层的密度或数量可以根据覆盖层的厚度呈逐步增加或指数增加。
如上所述，能够通过调整覆盖层中的金属催化剂的密度或数量来调整作为晶核的籽晶的位置、数量、或密度。
图2c是根据本发明的另一具体实施例，在非晶硅层上形成含有金属催化剂的覆盖层的工艺的截面图。如图2c中所示，在非晶硅层上形成了预定的厚度之前，不注入金属催化剂，并且使用化学气相淀积装置或物理气相淀积装置形成一定或更大厚度之后才注入金属催化剂，从而形成只在预定或更大厚度之内含有金属催化剂106c的覆盖层105c。
此时，如图表109a、109b、109c、109d和109e中示出覆盖层中的金属催化剂的浓度，在形成覆盖层的预定厚度之后，形成具有恒定的，逐步增加的，逐步降低的，指数增加的，或指数降低的金属催化剂的浓度的覆盖层。
图2d是根据本发明的另一具体实施例，在非晶硅层上形成含有金属催化剂的覆盖层的工艺的截面图。如图2d中所示，使用化学气相淀积装置或物理气相淀积装置在非晶硅层上形成覆盖层105d。
然后通过离子注入工艺在覆盖层中的预定位置上注入金属催化剂106d，以致金属催化剂在覆盖层的预定的厚度范围内存在。
此时，如在图2d中的图表110a和110b中所示，示出了覆盖层中的金属催化剂的浓度，能够通过一个离子注入工艺只形成一个含有金属催化剂的区域，或通过两个或更多离子注入工艺形成两个或更多含有金属催化剂的区域。
因此，可以通过如图2a至2d中描述的几种方法来形成含有金属催化剂的覆盖层，其中示出了，通过适当地控制金属催化剂的数量、密度或分布来控制结晶需要的籽晶的产生位置、密度或分布以及覆盖层的构图工艺。
优选形成厚度为5-2000的含有金属催化剂的覆盖层。
图3a至3c是构图含有金属催化剂的覆盖层以形成多种覆盖层图形的工艺的截面图。
图3a是通过控制图形掩膜的图形间的间距以形成具有不同间距的覆盖层图形的截面图。如在图3a中所示，使用图形掩膜或光刻胶图形对覆盖层105a，105b，105c或105d构图以形成覆盖层图形120a。此时，当形成覆盖层图形时调整覆盖层图形之间的间距121。
在调整其间间距形成覆盖层图形的情况下，当在没有覆盖层图形(以下作为“无图形区域”被提及)的区域下的非晶硅层中的颗粒的尺寸和均匀性受到相邻的覆盖层图形中的颗粒的尺寸和均匀性以及相邻的覆盖层图形之间的距离的严重影响时，由覆盖层图形形成的籽晶决定了在具有覆盖层图形的区域下的非晶硅层中的颗粒的尺寸和均匀性。换句话说，当无图形区域下面的非晶硅层具有的结晶性由最接近的覆盖层图形形成的多晶硅层的结晶度的侧面传播决定时，覆盖层图形下的非晶硅层导致多晶硅层具有的尺寸和均匀性由籽晶决定，所述籽晶根据存在于覆盖层图形中的金属催化剂的密度或分布来形成，其中覆盖层图形中的籽晶和所述覆盖层图形间的间距，即、结晶度的传播距离影响颗粒的尺寸和均匀性。因此，通过控制图形间的距离控制非晶硅层的结晶是可能的。
覆盖层图形间的间距优选为3-400μm。这是由于在覆盖层图形和相邻覆盖层图形之间形成的多晶硅层被用以形成半导体层或被用作电容器的电极。即，覆盖层图形间的狭窄间距(即，3μm或更小)使得形成例如半导体层和电容器电极的元件困难，然而其间过宽的间距(400μm或更多)使得非晶硅层结晶很困难，或是需要过长的处理时间。
图3b是使用几种构图方法形成不同厚度的覆盖层图形的截面图。如图3b中所示，使用图形掩膜或光刻胶图形将覆盖层105a，105b，105c或105d构图在覆盖层图形120b上。此时，将覆盖层图形120b形成为厚度被调整的覆盖层122。
此时，覆盖层图形的厚度极大地影响金属催化剂的数量，密度和分布。即，金属催化剂的数量和密度由覆盖层的厚度而改变，如在图2a至2d中描述的一样。因此，如果覆盖层图形的厚度改变(即，经构图且被减少)，金属催化剂的数量变化很大。结果，覆盖层中的金属催化剂的密度和覆盖层图形的厚度影响诱发结晶的籽晶，使得能够更精确地控制结晶。
此时，形成不同厚度的覆盖层图形的方法可以包括，例如，使用网目掩膜(halftone)或形成一部分的掩膜并且进行毯覆蚀刻(blanket etch)以调整覆盖层的图形的厚度的方法。
此时，通过蚀刻由图2a至2d中所描述的方法形成的覆盖层，能够完全除去覆盖层图形的厚度，或者可以不蚀刻覆盖层，照原样使用已形成的覆盖层。即，由于所述厚度与覆盖层图形形成后的覆盖层图形中存在的金属催化剂的数量或密度紧密相连，所以能够根据需要不同地调整覆盖层图形的厚度。
图3c是形成具有不同宽度的覆盖层图形的截面图。如在图3c中所示，使用掩膜或光刻胶图形形成具有不同宽度123的覆盖层图形120c。
如果形成具有如上所述的不同宽度的覆盖层图形，各自的覆盖层图形中含有的金属催化剂的密度相互间是相同的，而金属催化剂(当各自覆盖层图形具有同一密度时，其与覆盖层图形的量成比例)的数量彼此不同。因此，覆盖层图形下面的区域中产生的籽晶的数量是随着覆盖层图形的宽度增加的。
进一步地，当覆盖层图形具有少于预定尺寸的宽度时，覆盖层图形的下面只产生一个籽晶，并且因此覆盖层图形下的非晶硅层变成只具有一个颗粒的单晶区域。与单晶硅区域相邻的非晶硅层(即，在无图形区域下面的非晶硅层)也通过单晶硅区域的结晶体的传播被结晶，从而在整个衬底上方获得具有卓越结晶性的多晶硅层。
形成的覆盖层图形的宽度优选为1至20μm。这是由于覆盖层图形的宽度直接影响金属催化剂的数量，其反过来影响结晶。进一步地，过大的覆盖层图形的宽度极大地增加了在结晶工艺之后存留在多晶硅层上的金属催化剂的数量，以致多晶硅层特性的降低。因此，形成覆盖层图形的宽度优选20μm或更少。
因此，通过对形成含有根据覆盖层厚度而改变金属催化剂的密度分布的覆盖层的方法，及以如在图2a至2d和3a至3c中分别描述的在非晶硅层上形成覆盖层图形的几种形式的覆盖层的构图方法的不同组合，能够在要求的区域形成具有要求的颗粒尺寸和要求的颗粒尺寸均匀度。
图4是对具有非晶硅层和含有金属催化剂的覆盖层的衬底进行退火和结晶工艺的截面图。如图4中所示，执行一个工艺，其中对衬底进行退火(124)以将非晶硅层103a进行结晶而成为多晶硅层103b，其中所述衬底具有覆盖层，所述覆盖层含有几种密度和分布的金属催化剂，使用如图2a至2d中所描述的方法以及使用如图3a至3c中所描述的通过对覆盖层进行构图而形成几种形式的覆盖层图形120的方法形成所述覆盖层。
所述退火工艺可以通过第一退火工艺和第二退火工艺的两个工艺而进行。第一退火工艺是在200至800℃的温度范围下执行以扩散或渗透所述覆盖层图形中所含有的金属催化剂，从而形成诱发在非晶硅层的界面的结晶的金属硅化物的籽晶。
然后在400至1300℃的温度范围下执行第二退火工艺，以通过籽晶结晶非晶硅层形成多晶硅层。此时，多晶硅层将具有尺寸为5至400μm的颗粒。
多晶硅层颗粒的尺寸和均匀性是由籽晶的数量或密度决定的，并且反过来，籽晶的数量或密度由覆盖层图形的尺寸(即宽度和间隔)和覆盖层图形中的金属催化剂的分布、密度和数量决定。因此，通过控制使用如图2a至2d和3a至3c中描述的方法的覆盖层图形中的金属催化剂的分布、密度和数量来实现对多晶硅层的颗粒尺寸和均匀性的控制。
此时，存留在多晶硅层上的金属催化剂的数量是109至1013原子/cm2。该数量是，在通过退火工艺将覆盖层图形中含有的金属催化剂扩散或渗透到非晶硅层中以形成籽晶，非晶硅层被籽晶结晶，且然后去除所述覆盖层之后的存留数量。该数量直接涉及到覆盖层图形中含有的金属催化剂的数量。
图5是表示在退火工艺中非晶硅层的结晶的截面和平面图。如在图5中所示，通过图4中的第一退火工艺包含在图3a至3c中描述的覆盖层图形中的金属催化剂，以扩散或渗透的方式形成籽晶125a、125b、125c、125d和125e。即，通过包含在覆盖层图形126a、126b、126c、126d和126e中的金属催化剂所形成的籽晶。
在第二退火工艺中，接着籽晶诱发非晶硅层结晶而成为多晶硅层。如在图5中所示，籽晶的结晶性传播到非晶硅层(127a、127b、127c、127d和127e)中以形成多晶硅层。尽管图5中描述了仅在平面(例如，在平面中的各个方向)中由籽晶生长的晶体，确切地说，所述晶体也垂直地(在深度方向上)生长。
位于图5中左端部的第一位置的第一覆盖层图形126a成为其它覆盖层图形的参考图形。第一覆盖层图形126a是具有图2a至2d中示出的金属催化剂的至少一个浓度分布的覆盖层图形。在第一覆盖层图形下面通过含在第一覆盖层图形126a中的金属催化剂形成籽晶125a，并且在第二退火工艺期间传播(127a)籽晶的结晶性以形成颗粒128a。颗粒128a的尺寸是由在第一覆盖层图形(图5中示有4个籽晶)的下面区域的范围产生的籽晶的数量决定的，并且因此可以通过调整第一覆盖层图形下面区域的范围和籽晶的数量来控制颗粒的尺寸。换句话说，宽的区域和形成的籽晶的固定的数量增加了颗粒的尺寸，并且固定的区域和籽晶数量的降低也增加了颗粒的尺寸。进一步地，由第一覆盖层图形形成的结晶体传播到邻接于第一覆盖层图形的无图形区域，即，覆盖层图形之间的区域。通过自4个颗粒传播(即，第一覆盖层图形两侧的颗粒的总数)的结晶性使第一无图形区域129a结晶以形成两个颗粒。
位于图5中的自左端部的第二位置的第二覆盖层图形126b，是通过控制如图3c中描述的覆盖层图形的宽度而形成的图形。第二覆盖层图形126b是以在下面的区域中的非晶硅层上只形成有一个籽晶125b的宽度而形成的覆盖层图形。结晶性通过籽晶传播(127b)，以致在第二覆盖层图形126b下面的区域的非晶硅层生长成一个颗粒128b。因此，甚至在第二无图形区域，传播颗粒的结晶性，使得只形成两个颗粒，以在硅层中获得例如单晶，其在第二无图形区域中具有无颗粒边界。
第一无图形区域和第二无图形区域存在于第一覆盖层图形126a和第二覆盖层图形126b之间的区域。因此，形成至少一个颗粒边界，该颗粒边界含有相邻于第一覆盖层图形126a和第二覆盖层图形126b(举例来说，这是由于至少一个颗粒边界形成在一个与从每个颗粒的结晶性的传播相邻的区域内，尽管在第一覆盖层图形126a和第二覆盖层图形126b下面的每一个区域只存在一个颗粒)之间区域的两个结晶性的颗粒130a。甚至在每一个与其它无图形区域互相邻接的区域内，形成至少颗粒边界130b，130c和130d的其中之一。
位于图5中自左端部的第三位置的第三覆盖层图形126c，是通过控制覆盖层图形的厚度形成的图形，如在图3b中所描述的一样。在非晶硅层上的籽晶125c的数量可以通过控制其厚度来控制。此时，如果第一覆盖层图形126a和金属催化剂具有相同的分布和密度，其厚度越厚，颗粒128c的尺寸就越大。
位于自图5中的自左端部的第四位置的第四覆盖层图形126d，是通过控制如图3a中所描述的覆盖层图形间的间距形成的图形。第四覆盖层图形其本身可以形成为与其它覆盖层图形相同，只是其间间距相互不同。此时，当通过第四覆盖层图形形成的多晶硅层的结晶性需要变宽时，只需形成更宽的图形就可以容易地形成宽的多晶硅层，这是由于通过形成在第三覆盖层图形下面的多晶硅层的结晶性的传播而在第三无图形区域形成的邻接于第四覆盖层的部分，和通过第四覆盖层图形下面形成的多晶硅层的结晶性的传播而在第四无图形区域中形成邻接于的第三覆盖层图形的部分都被形成为宽于其它无图形区域。
位于图5中的自左端部的第五位置的第五覆盖层图形126e，是通过控制覆盖层图形的宽度形成的图形，如图3c中描述的一样。通过均匀分布的籽晶125e均匀形成的颗粒128e，可以被形成为具有更大的宽度。即，通过对覆盖层图形中的金属催化剂的调整并生长晶体来调整产生的籽晶的密度和数量，可以获得具有确定尺寸和均匀性的多晶硅层。
图6是使用根据本发明形成的多晶硅层制造薄膜晶体管的截面图。如图6中所示，在覆盖层图形移除之后，构图预定区域(覆盖层下面的区域或覆盖层图形之间的区域)并由多晶硅层形成半导体层201。半导体层201由多晶硅层形成，在多晶硅层中含有具有如图2a至2d和3a至3c中描述的具有不同分布和密度的金属催化剂，并且，多晶硅层具有颗粒，通过形成具有不同尺寸、宽度和位置的覆盖层图形和进行结晶，所述颗粒尺寸和均匀性受到控制。
然后在衬底上形成栅极绝缘层202，其中栅极绝缘层202是由使用化学气相淀积方法或物理气相淀积方法的单层或多层的氧化硅层或氮化硅层形成的。
然后，在衬底上淀积栅电极的形成材料并构图以形成栅电极203。在衬底上由氧化硅层或氮化硅层形成具有单层或多层结构的层间绝缘层204。
然后蚀刻层间绝缘层204和栅极绝缘层202的预定区域，以形成暴露出半导体层的预定区域的接触孔。然后在衬底的整个表面上形成用于构成源极和漏极的材料并构图以形成源极和漏极205，形成薄膜晶体管。
在根据本发明的制造薄膜晶体管的方法中，结晶工艺是使用含有金属催化剂的覆盖层图形完成的，所述金属催化剂具有取决于覆盖层图形的厚度而变化的浓度和分布，从而提高颗粒的尺寸和均匀性。另外，通过一个结晶过程，在要求的位置上选择性地形成具有要求的尺寸和均匀性的多晶硅，从而薄膜晶体管具有卓越的和所要求的特性。
尽管其中已经参考确定的示例性实施例描述了本发明，本领域技术人员将可以理解，不脱离所附的权利要求中限定的本发明的精神和范围及其等同物，本发明可以做出各种改动和变形。

Claims (22)

1.一种薄膜晶体管，包括：
衬底；
在衬底上形成的多个半导体层，所述半导体层包括不同尺寸的颗粒，所述颗粒通过使用包含具有预定分布的金属催化剂并具有预定高度和宽度的覆盖层图形，将所述覆盖层下面的非晶硅层结晶成多晶硅层而获得；和
在半导体层上形成的栅极绝缘层，栅电极，层间绝缘层，和源极与漏极。
2.根据权利要求1中的晶体管，其中在多个半导体层包含由在非晶硅层和覆盖层之间的界面形成的籽晶的不同密度所致的不同尺寸的颗粒。
3.根据权利要求2中的晶体管，其中通过在覆盖层图形中金属催化剂的数量间的差异形成籽晶密度。
4.根据权利要求3中的晶体管，其中金属催化剂的数量的差异取决于在覆盖层图形中金属催化剂的密度和覆盖层图形的形状和位置。
5.根据权利要求1中的晶体管，其中结晶通过对衬底进行退火和使非晶硅层结晶形成多晶硅层来完成，衬底具有非晶硅层和包括金属催化剂的覆盖层图形，所述金属催化剂具有取决于自非晶硅层表面的距离而变化的浓度。
6.根据权利要求1中的晶体管，其中存留在半导体层上的金属催化剂的数量是109至1013原子/cm2。
7.一种制造薄膜晶体管的方法，包括：
准备一个衬底；
在衬底上形成非晶硅层；
在非晶硅层上形成含有金属催化剂的覆盖层；
构图所述覆盖层；以及
对衬底进行退火以将非晶硅层结晶成多晶硅层。
8.根据权利要求7中所述的方法，进一步包括：在结晶之后，
移除覆盖层；
构图所述多晶硅层以形成半导体层；和
在衬底上形成栅极绝缘膜，栅电极，层间绝缘膜，和源极与漏极。
9.根据权利要求7中的方法，其中在非晶硅层上形成含有金属催化剂的覆盖层包括：
在非晶硅层上形成第一覆盖层；
在第一覆盖层上形成金属催化剂层；
在金属催化剂层上形成第二覆盖层。
10.根据权利要求7中的方法，其中在非晶硅层上形成含有金属催化剂的覆盖层包括同时在非晶硅层上淀积形成覆盖层的材料和金属催化剂以形成含有金属催化剂的覆盖层。
11.根据权利要求10中的方法，其中包含在覆盖层中的金属催化剂具有浓度梯度，其中的金属催化剂的密度取决于自非晶硅层和覆盖层间的界面的距离而变化。
12.根据权利要求7中的方法，其中在非晶硅层上形成含有金属催化剂的覆盖层包括：
在形成预定厚度期间，只在非晶硅层上淀积形成覆盖层的材料，以形成不含有金属催化剂的覆盖层，且然后同时淀积覆盖层的形成材料和金属催化剂，以在一个预定厚度之上形成含有金属催化剂的覆盖层。
13.根据权利要求12中的方法，其中包含在覆盖层中的金属催化剂具有浓度梯度，其中金属催化剂的密度取决于自非晶硅层和覆盖层之间的界面的距离而变化。
14.根据权利要求7中的方法，其中在非晶硅层上形成含有金属催化剂的覆盖层包括：
在非晶硅层上形成覆盖层；和
使用离子注入工艺向覆盖层中注入金属催化剂。
15.根据权利要求7中的方法，其中对衬底进行退火以将非晶硅层结晶成多晶硅层包括：
首次退火衬底并扩散或渗透覆盖层图形中的金属催化剂以在多晶硅层和覆盖层图形之间的界面形成籽晶；和
二次退火衬底以使籽晶将非晶硅层结晶成多晶硅层。
16.根据权利要求15中的方法，其中首次退火是在200至800℃的温度范围下执行的。
17.根据权利要求15中的方法，其中二次退火是在400至1300℃的温度范围下执行的。
18.根据权利要求7中的方法，其中覆盖层具有5至2000的厚度。
19.根据权利要求7中的方法，其中金属催化剂包括从由Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd和Pt构成的组中选出的至少一个。
20.根据权利要求7中的方法，其中覆盖层图形具有其间的3-400μm的间距。
21.根据权利要求7中的方法，其中覆盖层图形具有1至20μm的宽度。
22.根据权利要求7中的方法，其中多晶硅层上存留的金属催化剂的数量是109至1013原子/cm2。
CN200410095452.9A 2004-10-05 2004-12-31 薄膜晶体管的制造方法 Active CN100483742C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR79277/04 2004-10-05
KR1020040079277A KR100579179B1 (ko) 2004-06-09 2004-10-05 박막트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1758447A true CN1758447A (zh) 2006-04-12
CN100483742C CN100483742C (zh) 2009-04-29

Family

ID=36126087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410095452.9A Active CN100483742C (zh) 2004-10-05 2004-12-31 薄膜晶体管的制造方法

Country Status (3)

Country Link
US (2) US7683373B2 (zh)
JP (1) JP4313299B2 (zh)
CN (1) CN100483742C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016106786A1 (zh) * 2014-12-30 2016-07-07 深圳市华星光电技术有限公司 多晶硅基板及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127533B1 (ko) * 2005-04-11 2012-03-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR20080015666A (ko) * 2006-08-16 2008-02-20 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
CN101513138B (zh) * 2006-09-22 2011-02-09 松下电器产业株式会社 电路装置和连接元件
KR100818285B1 (ko) 2006-11-17 2008-04-01 삼성전자주식회사 단결정 실리콘 로드 제조방법
KR100839735B1 (ko) * 2006-12-29 2008-06-19 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
KR100882909B1 (ko) * 2007-06-27 2009-02-10 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
KR101117643B1 (ko) * 2010-04-08 2012-03-05 삼성모바일디스플레이주식회사 비정질 실리콘막의 결정화 방법, 그리고 박막 트랜지스터 및 이의 제조 방법
KR101050467B1 (ko) 2010-04-14 2011-07-20 삼성모바일디스플레이주식회사 다결정 실리콘층, 그 제조방법, 상기 다결정 실리층을 이용한 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 유기발광표시장치
KR101146995B1 (ko) * 2010-06-16 2012-05-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 형성 방법 및 이를 이용한 박막 트랜지스터의 형성방법
KR20120131753A (ko) * 2011-05-26 2012-12-05 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 유기 발광 표시 장치
US9087694B2 (en) 2012-06-03 2015-07-21 Silicon Solar Solutions, Llc Ultra-large grain polycrystalline semiconductors through top-down aluminum induced crystallization (TAIC)
CN104658891B (zh) * 2015-03-03 2019-03-15 京东方科技集团股份有限公司 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置
US11189490B2 (en) 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH05347262A (ja) 1992-06-12 1993-12-27 Sanyo Electric Co Ltd 多結晶シリコンの製造方法
EP0612102B1 (en) * 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
JP3269730B2 (ja) 1994-03-28 2002-04-02 シャープ株式会社 半導体基板の製造方法及び半導体装置の製造方法
JP3269738B2 (ja) 1994-09-21 2002-04-02 シャープ株式会社 半導体装置およびその製造方法
US5940693A (en) * 1997-07-15 1999-08-17 Sharp Laboratories Of America, Inc. Selective silicide thin-film transistor and method for same
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
JP3331999B2 (ja) 1999-02-09 2002-10-07 日本電気株式会社 半導体薄膜の製造方法
JP2000299284A (ja) 1999-04-16 2000-10-24 Sharp Corp 半導体膜の製造方法
JP2002299632A (ja) 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
KR100761345B1 (ko) 2001-08-17 2007-09-27 엘지.필립스 엘시디 주식회사 결정질 실리콘의 제조방법
KR100473996B1 (ko) 2002-01-09 2005-03-08 장 진 비정질 실리콘의 결정화 방법
KR100524815B1 (ko) 2002-11-23 2005-10-31 학교법인 한양학원 전계 효과 하에서 급속 열처리를 통한 다결정 실리콘박막의 제조방법
KR100534579B1 (ko) 2003-03-05 2005-12-07 삼성에스디아이 주식회사 다결정 실리콘 박막, 이의 제조 방법 및 이를 이용하여제조된 액티브 채널 방향 의존성이 없는 박막 트랜지스터
JP2004319538A (ja) * 2003-04-10 2004-11-11 Seiko Epson Corp 半導体装置の製造方法、集積回路、電子光学装置及び電子機器
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100611764B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016106786A1 (zh) * 2014-12-30 2016-07-07 深圳市华星光电技术有限公司 多晶硅基板及其制造方法

Also Published As

Publication number Publication date
US20060243193A1 (en) 2006-11-02
US7683373B2 (en) 2010-03-23
US20060073648A1 (en) 2006-04-06
JP4313299B2 (ja) 2009-08-12
JP2006108608A (ja) 2006-04-20
US7815734B2 (en) 2010-10-19
CN100483742C (zh) 2009-04-29

Similar Documents

Publication Publication Date Title
US7815734B2 (en) Thin film transistor and method of fabricating the same
KR0171235B1 (ko) 반도체장치와 그의 제조방법
JP4095064B2 (ja) 薄膜トランジスター及びその製造方法
US7838352B2 (en) Thin film transistor and method for fabricating the same
KR101084233B1 (ko) 박막트랜지스터 및 그 제조 방법
GB2338598A (en) Method of crystallising an amorphous silicon layer for a thin film transistor by a laser scanning technique
US8384087B2 (en) Thin film transistor, organic light emitting diode display device having the same, and method of fabricating the same
CN1353448A (zh) 一种用于结晶硅层的方法
JP4850411B2 (ja) 薄膜トランジスタの製造方法
JP2009295996A (ja) 薄膜トランジスタ
US8841206B2 (en) Method of forming polycrystalline silicon layer, and thin film transistor and organic light emitting device including the polycrystalline silicon layer
JP3432187B2 (ja) 半導体装置の製造方法
KR101117643B1 (ko) 비정질 실리콘막의 결정화 방법, 그리고 박막 트랜지스터 및 이의 제조 방법
KR100783224B1 (ko) 박막 반도체 집적회로장치, 그것을 이용한 화상 표시장치및 그 제조방법
KR100579179B1 (ko) 박막트랜지스터 및 그 제조 방법
JP2004039765A (ja) 薄膜半導体装置、その製造方法及び画像表示装置
KR100859761B1 (ko) 다결정 실리콘 박막 및 그 제조방법
KR20070024018A (ko) 박막트랜지스터 및 그 제조 방법
CN1713397A (zh) 薄膜晶体管及其制造方法
KR100721957B1 (ko) 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR100721956B1 (ko) 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
JP3269730B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
KR100611658B1 (ko) 박막트랜지스터의 제조 방법
JP3859516B2 (ja) 半導体装置の製造方法
JPH08111378A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121017

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121017

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.