KR100737662B1 - 박막반도체장치 및 그 제조방법 - Google Patents

박막반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100737662B1
KR100737662B1 KR1020047003241A KR20047003241A KR100737662B1 KR 100737662 B1 KR100737662 B1 KR 100737662B1 KR 1020047003241 A KR1020047003241 A KR 1020047003241A KR 20047003241 A KR20047003241 A KR 20047003241A KR 100737662 B1 KR100737662 B1 KR 100737662B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
semiconductor
single crystal
semiconductor device
Prior art date
Application number
KR1020047003241A
Other languages
English (en)
Other versions
KR20040029464A (ko
Inventor
오아나야스히사
마쓰무라마사키요
Original Assignee
가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 filed Critical 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타
Publication of KR20040029464A publication Critical patent/KR20040029464A/ko
Application granted granted Critical
Publication of KR100737662B1 publication Critical patent/KR100737662B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명에 있어서는, 박막반도체 장치기판은 절연재기층 상에 형성된 비(非)단결정 반도체 박막층 내의 소정영역에 산소이온이 주입된 층이 형성되고, 해당 층이 상기 비단결정 반도체박막층을 결정화 또는 재결정화하기 위한 에너지선조사에 의해서 산화막층으로 변환되는 과정을 거쳐 제조되고, 상기 산화막층이 본 발명의 박막반도체장치에 있어서의 게이트전극의 절연막으로서 사용된다. 이렇게 하여 제조된 본 발명의 박막반도체장치는 종래의, 플라즈마 CVD법에 의해서 저온퇴적된 산화막을 게이트 절연막으로서 사용한 박막반도체장치에 비교하여, 작동역치의 편차가 현저히 저감되고, 작동의 안정성도 현저히 향상한다. 또한, 상기 에너지의 조사를 특정한 형태로 하는 것에 의해, 단위전기회로가 반도체 결정입자의 배열형태에 정연히 대응하여 배치된 이동도가 높은 박막반도체장치를 얻을 수 있다.

Description

박막반도체장치 및 그 제조방법{THIN FILM SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 박막반도체층을 갖는 반도체장치 및 그 기판 및 그것들의 제조방법에 관한 것이다.
박막반도체장치 내지는 박막트랜지스터(TFT)는 비알칼리유리나 석영유리 등의 절연체로 이루어지는 기층상에 실리콘에 대표되는 반도체물질의 박막층이 형성되어 있는 기판을 사용하여, 상기 기판의 반도체박막 내에 소스영역 및 드레인영역의 사이에 채널영역이 형성되어, 1단위의 채널영역마다 절연막을 통해 게이트전극이 설치되는 기본구성으로 이루어지고 있다.
유리기판 상의 TFT회로를 구성하는 게이트전극과 채널영역의 사이의 게이트절연막은 통상, 산화실리콘막에 의해서 형성되지만, 이 산화실리콘막은 저온에서 형성되는 것이 요구된다. 이 때문에, 실리콘웨이퍼를 사용하는 LSI프로세스로 사용되고 있는 열산화막형성기술(산화온도는 900℃ 이상)을 사용할 수 없어, 플라즈마 CVD법을 사용한 저온퇴적(600℃ 이하)에 의해서 산화막을 형성하지 않을 수 없다.
그러나, 플라즈마 CVD법에 의한 퇴적형 산화막은 고온열산화막에 비해서, 절연성이나, 신뢰성에 난점이 있다. 즉, 플라즈마 CVD법에 의한 게이트절연막 형성기술에 있어서는, TFT회로를 구성하는 채널영역과 게이트절연막의 사이에 불순물이 남고, 또한, 형성된 산화실리콘막이 화학량론적인 형태에서의 SiO2의 결합물에 의해서는 형성되지 않고, 예를 들면, SiO1.9와 같은 부정합인 형태가 되기 쉽다. 이러한 불량은 그 산화막을 게이트절연막으로서 TFT회로를 형성한 경우, TFT의 작동역치의 편차를 초래하고, 또한 TFT특성이 장기적인 안정화를 어렵게 한다. 예를 들면, 그와 같은 종래 제품에 있어서의 TFT의 작동역치의 편차는 ±0.4V 정도로도 되고, 역치의 시간경과에 따른 변화도 컸다.
또한, 종래의 다결정실리콘으로 이루어지는 반도체박막장치에 있어서는 결정입자의 입자지름이 작은 것, 및 결정입자의 배열형태가 가지런하지 않은 것에 의한 불량을 피할 수 없었다. 즉, 다결정실리콘막은 입자지름이 극히 작은 다수의 결정입자로 이루어지는 것이기 때문에, TFT작동시에 결정입자계에 의한 전자나 정공의 산란이 생기는 등의 이유에 의해, 이동도의 향상에도 한계가 있다.
이 때문에, 다결정 실리콘의 결정입자지름을 크게 하는 것에 의해, 이동도가 큰 반도체박막층을 갖는 반도체기판을 얻는 것이 검토되고 있다. 예를 들면, 다결정 실리콘막을 고온화로에서 가열하여 입자지름을 크게 함으로써, 평균결정입자지름 1㎛ 정도를 갖고, 100㎠/V·sec 정도의 이동도를 나타낼 수 있는 박막층으로 하는 것이 시도되고 있다. 그러나, 이 입자지름을 크게 하기 위해서는, 1000℃ 이상의 고온처리가 필요하게 되기 때문에, 절연기층재로서 고온에는 견디지만 고가인 석영유리를 사용하지 않으면 안되고, 또한 큰 면적장치에는 사용하기 어렵다고 하 는 난점이 있다.
그래서, 고온의 가열처리를 사용하지 않고, 비(非)정질 실리콘막 혹은 다결정 실리콘막에 엑시머·레이저광 등을 조사하여, 실리콘을 용융·재결정화시키는 것에 따라 결정입자지름의 증대화가 시도되고, 실용화되고 있다. 이 방법에 의하면, 반도체막을 국소적으로 단시간에서 용융하여, 재결정화시키기 때문에, 염가인 유리기판을 기층으로서 사용하면서, 단결정 입자지름을 크게 하는 것이 가능하다.
그러나, 엑시머·레이저광 등의 에너지선을 사용하는 재결정화방식이라도, 얻어지는 결정입자지름은 겨우 1㎛ 정도이고, 입자지름도 일정하지 않다. 또, 여기서의 입자지름은 단결정입자의(긴 지름 + 짧은 지름) ÷2로 하고, 또한 측정은 Secco 에칭에 의해서 단결정 실리콘영역 이외를 에칭제거한 후에, 남은 단결정입자를 SEM 관찰함으로써 구할 수 있다.
또한, 박막 내에서의 단결정입자의 배치형태에 문제가 있다. 즉, 종래의 다결정 실리콘 반도체박막에 있어서는, 도 7에 나타내는 바와 같이 이차원방향에서의 단결정입자의 배치형태는 완전히 랜덤이고, 그것을 정렬화시키는 것은 시도되고 있지 않았다. 이와 같이, 단결정입자의 배치가 랜덤인 것은 결정입자지름이 일정하지 않은 것과 더불어, 박막트랜지스터 사용장치에 큰 난점을 초래한다. 즉 결정입자계를 가로지르는 빈도에 의해서 이동도가 변화할 우려가 있고, 또한, 다른 채널길이를 가진 TFT회로를 집적하는 것에는 난점이 있었다.
따라서, 시판되어 있는 다결정 실리콘 반도체회로에 사용되는 TFT는 이동도의 편차를 줄이기 위해 도 7에 나타내는 바와 같이, 결정입자계가 적더라도 몇 개 이상 포함되도록 제작되어 있다. 이 경우의 평균적인 이동도는 겨우 150㎠/V·sec에 밖에 되지 않았다.
[발명의 개시]
본 발명의 과제는 단위전기회로를 구성하는 반도체박막과 게이트절연막이 계면을 통해 화학결합이 연속하고, 또한 화학량론적으로 SiO2화된 게이트절연막을 갖고, 그에 따라, 종래의 플라즈마 CVD법에 의해서 형성된 산화막의 불량에 기인하는 TFT의 결점을 회피하여, 작동역치의 편차가 극도로 저감되어, 장기간에 걸쳐 안정한 작동을 할 수 있는 박막반도체장치 및 그 기판 및 그것들의 제조방법을 제공하는 것이다.
또한, 상기의 특성을 갖는 동시에, 단위전기회로가 결정입자지름이나 배열이 가지런하지 않은 다수의 결정입자에 걸쳐 배치되는 일없이, 결정입자의 배열형태에 대응한 배치가 되는 것과 같은 박막반도체장치 및 그것을 가능하게 할 수 있는 기판 및 그와 같은 장치나 기판의 제조방법을 제공하는 것이다.
본 발명의 발명자들은 비알칼리유리 등의 기층 상에 반도체박막층을 형성한 반도체박막장치기판으로서, 그 반도체박막의 막두께방향의 일부영역이 산화박막층으로서 변환형성되어 있는 기판을 사용하여, 그와 같은 산화박막층을 게이트절연막으로서 사용하는 것에 의해, 상기와 같은 특성을 구비하여, 작동역치의 편차가 극도로 저감되어 장기간에 걸쳐 안정한 동작을 할 수 있는 박막반도체장치를 얻을 수 있는 것을 알게 되었고, 또한, 상기의 기판을, 본 출원인이 일본 특허출원 2001-218370호의 명세서에 기재한 바와 같이, 반도체 단결정입자가 규칙적인 정렬상태, 예를 들면 실질적인 기하학적 정렬상태로 배치되어 있는 박막반도체기판으로 하는 것에 의해, 더욱 단위회로가 결정입자의 배열형태에 대응한 배치가 되는 것과 같은 박막반도체장치를 얻을 수 있는 것을 알게 되었다.
본 발명의 박막반도체 장치기판은 절연재료로 이루어지는 기층과, 상기 기층 상에 형성된 박막반도체층을 갖고, 상기 박막반도체층은 비정질반도체층 또는 다결정 반도체층의 결정화 또는 재결정화에 의해서 형성된 반도체결정 입자층과, 비정질 반도체층 또는 다결정 반도체층의 산화에 의해서 형성된 산화막층을 포함하고 있는 것, 또한, 상기 반도체 결정입자층 내에는, 반도체 단결정입자가 규칙적 정렬형태로 형성배치되어 있는 것을 특징으로 하는 것이다.
본 발명에 이러한 박막반도체장치는 절연재료로 이루어지는 기층과 기층 상에 형성되어 있는 박막반도체층을 갖고, 상기 박막반도체층은 반도체 결정입자층과, 비(非)단결정 반도체층의 산화에 의해서 형성된 산화막층을 포함하고 있고, 상기 산화막층이 게이트전극의 절연막으로서 구성되어 있는 것, 또한, 상기 반도체 결정입자층에는 반도체 단결정입자가 규칙적 정렬형태로 배치되어 있는 것을 특징으로 하는 것이다.
본 발명에 이러한 박막반도체장치 기판의 제조방법은 절연재료로 이루어지는 기층 상에 비단결정 반도체층을 형성하고, 상기 비단결정 반도체층에 에너지선을 조사하여 비단결정 반도체를 결정화 또는 재결정화시키는 방법에 있어서, 절연재료로 이루어지는 기층상에 비단결정 반도체박막을 퇴적하는 공정과, 상기 비단결정 반도체박막 중에 산소이온을 주입함에 의해 상기 비단결정 반도체박막 내에 산소주입영역을 형성하는 공정과, 산소이온이 주입된 상기 비단결정 반도체박막에 에너지선을 조사함에 의해, 상기 비단결정 반도체박막 내에, 반도체 결정입자영역을 형성하는 동시에, 상기 산소주입영역을 절연성 산화막에 형성하는 공정을 구비하고, 또한 상기 에너지선의 조사는 소정의 조사면적 내에서, 조사에너지선 강도가 최대치가 되는 영역과 최대치로부터 연속적으로 저감하여 최소치가 되는 영역이 규칙적으로 배치되는 분포형태로 하는 것을 특징으로 하는 것이다.
본 발명에 이러한 박막반도체장치 제조방법은 절연기층 상에 비단결정 반도체박막을 퇴적하는 공정과, 상기 비단결정 반도체박막 중에 산소이온을 주입하는 것에 의해, 비단결정 반도체박막에 산소주입영역을 형성하는 공정과, 상기 비단결정 반도체박막에, 소정의 에너지강도를 가진 에너지선을 조사하는 것에 의해, 상기 비단결정 반도체박막의 산소주입영역을 절연성 산화막, 상기 비단결정 반도체박막의 다른 영역을 반도체 결정입자층으로 하는 공정과, 상기 절연성 산화막을 게이트절연막으로서 사용하여 게이트전극을 형성하는 공정과, 상기 반도체 결정입자층에 소스전극 및 드레인전극을 형성함으로써, 단위전기회로를 형성하는 공정을 갖는 것, 또는, 상기 에너지선의 조사는 소정의 조사면적 내에서, 조사에너지선 강도가 최대치가 되는 영역과 최대치로부터 연속적으로 저감하여 최소치가 되는 영역이 규칙적으로 배치되는 분포형태로 하는 것을 특징으로 하는 것이다.
본 발명의 박막반도체장치기판은 비정질반도체층 또는 다결정 반도체층의 산화에 의해서 형성된 산화막층을 갖고 있기 때문에, 이 기판을 사용하여 박막반도체 장치를 제조하는 것에 있어서, 상기 산화막층을 박막반도체장치의 게이트전극 절연막으로서 사용하는 것에 의해, 작동역치의 편차가 적고, 또한 장기간 안정한 작동을 나타낼 수 있는, 본 발명의 박막반도체장치의 제조를 가능하게 한다.
본 발명의 박막반도체장치 기판에 있어서, 상기 산화막을 갖는 동시에, 반도체 단결정입자가 규칙적 정렬형태로 형성배치되어 있는 반도체 결정입자층을 갖는 것으로 한 경우에는, 각 단결정입자마다 게이트전극, 소스영역 및 드레인영역을 형성배치할 수가 있기 때문에, 상기의 특성, 즉, 작동역치의 편차가 적고 또 장기간 안정한 작동을 나타낼 수 있는 특성을 갖는 동시에, 또한, 이동도가 크고, 또한 전자산란 등에 의한 불량이 적은 본 발명의 박막반도체장치의 제조를 가능하게 한다.
본 발명의 박막반도체장치기판의 제조방법은 절연체재료로 이루어지는 기판상에 퇴적된 박막반도체층에 산소이온을 주입하고, 또한 상기 주입영역에 에너지선을 조사함으로써, 상기 박막반도체층 내에, 산화막층이 형성된 반도체박막장치기판으로 할 수 있고, 또한, 해당 기판을 사용하는 본 발명의 박막반도체장치의 제조방법에 있어서는, 상기 기판 중의 상기 산화막층을 박막반도체장치의 게이트전극 절연막으로서 형성하는 공정을 갖는 것에 의해, 상기와 같이, 작동역치의 편차가 적고 또한, 장기간에 걸쳐 안정한 작동을 나타낼 수 있는 박막반도체장치를 제조할 수가 있다.
본 발명의 박막반도체장치기판 제조방법에 있어서, 상기 에너지선조사공정에 있어서, 조사에너지선 강도가 최대치가 되는 영역과 최소치가 되는 영역이 이차원적으로 배열되는 분포형태로 조사를 하는 것에 의해, 상기의 산화막을 갖는 동시 에, 큰 입자지름의 반도체 단결정입자가 규칙적 정렬형태로 형성배치된 반도체 결정입자층을 갖는 기판으로 할 수 있고, 또한, 해당 기판을 사용하는 본 발명의 박막반도체장치의 제조방법에 있어서는, 상기한 바와 같이 규칙적 정렬형태로 배치된 단결정입자마다 게이트전극, 소스영역 및 드레인영역을 형성함에 의해, 이동도가 높고, 또한, 전자산란 등에 의한 불량이 적은 박막반도체장치를 제조할 수가 있다.
도 1은 본 발명의 박막반도체장치의 제조과정의 일례를 나타내는 모식도이다.
도 2는 본 발명의 박막반도체장치의 제조과정의 다른 일례를 나타내는 모식도이다.
도 3은 본 발명에 있어서의 에너지선조사시의 에너지선강도의 이차원적 분포상태의 일례를 나타내는 모식도이다.
도 4는 본 발명에 있어서의 에너지선조사시의, 조사에너지선 강도의 최대치∼최소치 사이의 강도변화상태의 프로화일의 일례를 나타내는 모식도이다.
도 5는 본 발명방법에 의한 에너지선조사 후에서의, 박막반도체층 내의 단결정 입자성장과정과 정렬상태의 일례를 나타내는 모식도이다.
도 6은 본 발명의 박막반도체장치에 있어서의, 결정입자와 전극배치상태의 대응관계의 일례를 나타내는 모식도이다.
도 7은 종래의 다결정박막반도체를 사용한 박막반도체장치에 있어서의, 단결정입자와 전극배치상태의 대응관계의 일례를 나타내는 모식도이다.
[발명을 실시하기 위한 최선의 형태]
본 발명의 박막반도체장치에 있어서, 박막반도체기판의 절연물질기층으로서는, 변형점이 700℃ 이하의 유리기판을 사용하는 것이 바람직하지만, 유리에 한정되지 않고 각종의 투명 또는, 불투명한 절연물질성의 판, 예를 들면 세라믹 혹은 적절한 내열성을 갖는 플라스틱필름 등을 사용할 수도 있다.
상기의 기층 상에, 절연성 산화막이 단결정막의 표면을 덮고, 혹은 단결정막 중간영역에 매립된, 반도체 단결정박막이 형성되는 것이지만, 이러한 박막층은 기층 상에 비단결정성 반도체의 박막층을 퇴적하여, 거기에, 절연성 산화막층을 형성하는데 충분한 산소를 이온주입하고, 나중에 서술하는 엑시머·레이저 그 외의 에너지선조사법에 의해서 양질인 산화막과 입자지름이 큰 단결정입자로 이루어지는 반도체박막으로 하는 것에 의해 실현된다. 비단결정 반도체로서는 비정질반도체를 사용하더라도 좋고, 혹은, 이미 미소입자지름의 단결정이 형성되어 있는 다결정반도체를 사용하고, 그것에 산소이온주입을 하여, 재결정화시켜 본 발명의 반도체박막층을 형성하더라도 좋다. 비단결정 반도체박막의 두께는 30∼300nm, 특히 30∼200nm로 하는 것이 바람직하다.
기층 상에 비단결정 반도체층을 형성할 때, 통상은 기층과 반도체층의 사이에, 제 1 열전도·결정제어층, 예를 들면 산화실리콘, 질화실리콘 등의 물질로 이루어지는 얇은 층이 설치된다. 이 층은 기층물질(예를 들면 유리)로부터의 불순물의 확산을 방지하는 기능과, 조사결정화공정에서 반도체층의 열분포의 제어를 하여 결정화하는 결정의 배향성이나 결정화 개시위치를 제어하는 기능을 갖는 것으로, 그 막두께는 20∼1000nm 특히 200∼300nm로 하는 것이 바람직하다.
또한, 비정질 반도체층의 위에, 또한 제 2 열제어·결정제어층을 설치하는 것도, 통상 행하여진다. 이 층도 제 1 열전도·결정제어층과 같이, 조사결정화공정에서 반도체층의 열분포의 제어를 하여 결정화하는 결정의 배향성이나 결정화개시위치를 제어하는 기능을 갖는 것으로, 그 막두께는 50∼5000nm, 특히 100∼300nm로 하는 것이 바람직하다.
상기 제 1 및, 제 2 열전도·결정제어층이 형성되는 경우에는, 박막 단결정 반도체층은 상기 2개의 제어층의 사이에 개재하여 형성되는 것으로 되고, 이 경우는 절연물질기층 상에 제어층물질을 박막형상으로 퇴적하고, 그 위에 박막비단결정 반도체물질을 퇴적하여, 계속해서 산소이온주입을 하여, 또한 그 위에 제 2 제어층물질을 퇴적하고, 그 후에 위쪽으로부터 에너지선을 조사함으로써, 비단결정 반도체층을 단결정 입자층화시키는 것으로 된다.
도 1의 (a)∼(e)는 상기와 같이 기층에 각종 박막이 퇴적된 상태로부터 박막반도체장치가 형성되기에 이르기까지의 각 단계의 일형태를 나타내는 모식도이고, 이 실시형태에 있어서는, 산소이온의 주입이 비단결정 반도체층의 표층영역에 대하여 행하여진다.
우선, 도 1의 (a)에 나타내는 바와 같이, 유리기판(10)의 위에 제 1열전도·결정제어층(20)이 퇴적되어, 그 위에 비단결정 반도체층(30)이 퇴적된다. 다음에, (b)에 나타내는 바와 같이, 특정영역에 산소이온이 주입되어, 표면부근에 산소주입영역(33)이 형성된다. 계속해서 (c)에 나타내는 바와 같이, 특정영역에 대한 에너 지선(51)의 조사에 의해서, (b)에 있어서의 산소주입영역이 에너지선에 의한 고열산화를 받은 산화막층(40)과 에너지선에 의한 단결정화를 받은 단결정반도체층(50)과 고열산화나 단결정화를 받지 않은 비단결정 반도체층(30)으로 변성된다. (c)에 나타나 있는 것은, 1개의 산화막층 단결정영역의 단면모식도로서, 이러한 단결정이 다수 형성되는 것에 의해, 본 발명의 박막반도체기판이 된다.
다음에, 상기와 같이 형성된 박막반도체기판상에, (d)에 나타내는 바와 같이, 상기 에너지선(51)의 조사에 의해서 형성된 산화막층(40)을 게이트절연막으로 하여, 그 위에 게이트전극(60)을 형성하고, 또한, 이 게이트전극(60)을 마스크로 하여, 단결정 반도체층(50)에 인이온 등의 전극형성물질을 주입하여, 소스영역(70) 및 드레인영역(71)을 형성한다. 계속해서, (e)에 나타내는 바와 같이, 게이트전극 (60)의 위쪽 및 옆쪽을 둘러싸도록, 산화실리콘 등의 절연물질에 의한 층간절연막 (80)을 퇴적하고, 또한, 소스영역(70) 및 드레인영역(71)상에 위치하는 개소의 층간절연층(80)(고열산화막)에 콘택트·홀을 형성한 후, 알루미늄(Al)을 모체로 하는 전극배선막을 퇴적하여 소스전극(81) 및 드레인전극(82)을 형성하여, 그에 따라, 본 발명의 박막반도체장치가 완성하는 것이 된다.
도 2의 (a)∼(e)는 (b)의 공정에서의 산소이온의 주입이 비단결정 반도체층의 중간층영역에 행하여지는 일실시형태를 나타내는 모식도이다.
이 실시형태에 있어서, (a)의 공정의 제 1 열전도·결정층(20)과 비단결정 반도체층의 퇴적은 도 1의 실시형태와 같이 행하여지지만, (b)의 공정에서의 산소이온의 주입은 상기 비단결정 반도체층의 중간층에 대하여 행하여지고, 따라서, 산 소주입영역(33)은 비단결정 반도체층의 두께의 중간영역에 형성된다. 그러한 후에, (c)의 공정의 에너지선의 조사에 의해서 산소주입영역(33)이 산화막층에 변성됨과 동시에, 그 위 아래의 영역의 비단결정 반도체층은 어느 것이나 단결정반도체층으로 변성된다. 이어서, (d)에 나타내는 바와 같이, 위쪽의 단결정반도체층은 패터닝을 받아, 그 일부가 게이트전극에 형성된다. (e)의 공정의 조작은 도 1의 실시형태의 경우와 동일하다.
또, 상기(b)의 공정에서의 산소이온의 주입량(도우즈량)이나 주입깊이(Rp)는 형성하는 절연성 산화막의 두께나 형성위치에 따라서 정해진다. 또한, 상기 (c)의 공정에서, 박막반도체기판에 에너지선 조사를 하기 위한 수단으로서는, 예를 들면 엑시머·레이저광선에 한정된 것이 아니라, 예를 들면 연속발진하는 엑시머·레이저광을 펄스화하더라도 좋고, 혹은 고속 스캔하더라도 좋다.
에너지선의 조사에 의해서 규칙적인 정렬형태로 단결정 반도체입자가 배치된 박막반도체층을 얻기 위해서는, 소정의 간격마다 조사에너지강도가 최대치와 최소치와의 사이에서 이차원적으로 변화하여, 에너지강도 최대점과 에너지강도 최소점이 규칙적으로 정렬된 에너지강도분포형태로 조사가 행하여지도록 한다. 예를 들면, 도 3 및 도 4에 나타내는 바와 같이, 5mm×5mm의 직사각형영역 내에, 10㎛의 간격마다 조사에너지가 최대치(Emax)
Figure 112005026834855-pct00001
최소치(Emin)
Figure 112005026834855-pct00002
최대치(Emax)의 변화를 이차원적으로(x, y 양방향에) 되풀이하는 것 같은 강도분포형태로 조사를 하여, 이어서 조사위치를 5mm마다 이동시켜 조사를 하면 좋다. 혹은, 상기 직사각형영역을 x, y 방향에 임의의 피치로 규칙적으로 이동시켜 조사를 하더라도 좋다.
상기와 같은 조사에너지강도의 변화는 예를 들면 위상시프트마스크를 사용하여 조사에너지강도분포의 변화를 가져오는 것에 따라 가능하고, 또한, 도 4에 나타내는 바와 같이, 최대치와 최소치와의 변화가 실질적으로 연속적 변화인 것이 바람직하다. 최대치와 최소치를 각각 어느 정도의 값으로 설정할 것인지는, 비단결정 반도체층의 막두께, 상기 제 1, 제 2 제어층의 막두께나 열전도율, 그리고, 이온주입된 산소의 양과 그 깊이에 따라서 조정하면 좋다. 예를 들면, 최소에너지강도는 조사시간 내에서는 박막반도체를 용융시키지 않는 박막온도를 초래하는 강도로 하고, 최대에너지강도는 조사시간 내에서 박막반도체를 용융시키는 데 충분한 박막온도를 가져오는 강도인 동시에, 절연성 산화막층을 형성하는 것에 충분한 박막온도를 가져오는 강도로 하여, 도 4에 나타내는 바와 같이, 최대치(Enmx)와 최소치 (Emin)의 사이에 용융역치(Emth)가 존재한다.
또, 조사유니트의 형상은 상기와 같이 5mm ×5mm의 정사각형에 한정되지 않고, 각종 다각형이라도 되는 것은 물론이고, 또한, 조사에너지의 최대치와 최소치, 및 용융역치의 배치형상은 사각형 격자형상에 한정되지 않고, 예를 들면 델타형 격자라도 좋다.
상기의 형태에서, 박막반도체에 대하여 에너지선조사를 하면, 조사영역 중 조사에너지의 최소치영역{용융역치(Emth) 이하의 영역}의 부분은 반도체는 완전하게는 용융되지 않고, 우선, 용융역치 부근에 반도체의 미소결정이 생긴다. 이들의 미소결정의 하나를 결정핵으로 하여, 이 결정핵으로부터 에너지강도의 최대치를 향해서 수평방향으로 반도체박막의 단결정화와 절연성 산화막의 성장이 진행한다(도 5의 화살표 방향). 또, 상기 용융역치부근의 영역에는, 반도체의 미소결정이 생기는 동시에, 이온주입된 산소원자 2개와 실리콘원자 1개가 화학결합하여, SiO2층의 형성이 시작된다. 이 층도 용융실리콘의 결정화의 진행에 맞춰서 수평방향으로 성장이 진행된다.
한편, 반도체막의 온도가 가장 높은 조사에너지 최대치영역이나 수평방향성장이 진행하는 결정성장단영역은 엇갈리는 결정성장방향을 가진 결정이 서로 부딪히고, 이들의 접점영역은 미결정영역이나 결정입자계가 된다. 이렇게 하여, 도 3, 도 4에 나타내는 것과 같은 이차원적 에너지강도를 가진 에너지선을 조사한 경우는 도 5에 나타내는 바와 같이 용융역치 부근을 결정핵으로 하는 입자지름 4㎛를 넘는, 표면을 절연성 산화막으로 덮힌 단결정입자가 규칙적으로 정렬배치된 박막반도체기판을 얻을 수 있게 된다. 조사에너지의 최대치간격을 조정함으로써, 단결정의 최대입자지름을 조정할 수 있는 것은 물론, 이온주입산소량을 바꾸거나, 주입위치를 바꾸는 것에 따라 임의의 두께의 반도체산화층을 표면에 형성하거나, 혹은 반도체막의 내부에 형성할 수 있다.
이와 같이 하여 얻어진 박막반도체장치기판에 대하여, 예를 들면 각 단결정입자마다 위치맞춤을 하여, 절연성 산화막을 게이트산화막으로서 사용하여, 전극형성물질, 예를 들면 몰리브덴·텅스텐합금(MoW)을 적당한 두께(예를 들면 300nm)로 퇴적하여, 소정형상으로 패터닝하여 게이트전극을 형성한다. 이 게이트전극을 마스크로 하여 소스영역 및 드레인영역을 각각 형성한 후, 절연물질(예를 들면 산화실리콘)에 의해 게이트전극을 둘러싸 피복한 층간 절연막을 형성한다. 계속해서, 상기 소스영역 및 드레인영역 상의 절연막에 콘택트·홀을 형성한 후, 이 홀 내에 전극물질(예를 들면 알루미늄)을 퇴적, 패터닝하여, 소스전극 및 드레인전극을 형성하여, 이것에 의해, 예를 들면 도 6에 나타내는 바와 같이, 규칙적으로 정렬배치된 각 단결정입자마다 1단위의 전기회로가 정연하게 배치되어, 그것에 의하여, 종래의 다결정 반도체박막기판을 사용한 반도체장치의 이동도를 넘는, 예를 들면 300㎠/V·sec 이상의 이동도를 갖는 박막반도체장치를 얻을 수 있게 된다.
또한, 비단결정 반도체층을 산소주입하여, 에너지선조사의 고열에 의해서 산화형성한 산화막을 게이트절연막으로서 사용하는 것에 의해, 종래의 불연속적인 게이트절연막의 성막공정을 거친 반도체장치의 역치전압(Vth)에 비교해서, 역치전압의 편차를 0.1V 이하로 개선할 수 있다. 또한, 게이트절연막-채널계면의 오염 등에 기인하는 역치의 장기안정성이 각별히 개선되어, 1만 시간 상당의 실시간 동작후의 Vth시프트량을 0.05V 이하로 할 수 있다.
그 중요한 요인은 이 절연성 산화막층이 한번 용융공정이라는 고온산화막형성과정을 거치고 있기 때문에, 실리콘열산화막과 같이 지극히 치밀한 막으로 되어 있는 것이다. 예를 들면, 리크전류나 C·V 측정으로부터 요구되는 플랫밴드볼티지 (Vfb)치 및 바이어스온도 스트레스평가(BTS)에 있어서의 역치 시프트량도, 실리콘열산화막과 동등한 특성이 확보되어 있다. 더욱, 상기한 바와 같이 하여 형성되는 산화막층은 박막에도 불구하고 단결정실리콘층을 충분히 피복하여, 절연파괴를 일으키는 일은 없다.
또한 필요에 따라서, 특정한 단결정입자에는 전극배치를 생략하거나, 1개의 단결정입자마다 복수의 전기회로를 설치하도록 할 수도 있다. 또한, 상기 전기회로의 공정순서는 N채널형 박막트랜지스터제조의 경우이지만, 부분적으로 마스크를 하여 불순물을 순차 주입함으로써, CM0S의 트랜지스터구성으로 할 수 있는 것은 물론이다. 또한, 제 2 제어층을 직접 적층게이트절연막으로서 사용하더라도 좋고, 혹은 에칭제거하여 상기 절연성 산화막만을 게이트절연층으로서 사용하더라도 좋다. 또한, 인접트랜지스터 사이에 리크전류가 생길 우려가 있는 경우에는, 결정화전 또는 결정화 후에, 에칭 등에 의해 섬분리를 실시하더라도 좋다.
외형치수 400mm ×500mm, 두께 0.7mm, 변형점 650℃의 코닝사제의 비알칼리 유리기판의 표면상에, 제 1 열전도·결정제어층으로서 200nm 두께의 산화실리콘 (SiO2)막을 플라즈마 CVD법에 의해 성막하여, 잇따라 비단결정 반도체층으로서 60nm 두께의 비정질실리콘(a·Si: H)을 대기에 쪼이는 일없이 연속하여 성막하였다. 다음에, 이 비단결정 반도체층을 어닐링하여, 탈수소화처리한 후, 산소이온주입을 하여, 비단결정 반도체층의 표층을 산소주입영역으로 하였다. 산소이온주입은 가속전압 3keV, 도우즈량 1.5E17/㎠로 행하였다. 이 조건에서는, 최대산소농도위치는 산소이온의 프로젝션·랜지(Rp)에 해당하고, 약 10nm의 깊이이다. 또한, 최대산소농도는 약 1E23/㎤이었다.
상기한 바와 같이, 산소이온의 주입량(도우즈량)이나 깊이(Rp)는, 형성하는 절연성 산화막의 두께와 형성위치에 따라서 결정할 수 있고, 본 실시예에서는, 반도체 단결정막의 표면에 약 30nm의 절연성 산화막층을 형성하는 목적으로부터, 상기 주입조건이 결정되었다.
그러한 후에, 기판 위쪽으로부터, 파장 308nm의 펄스형상의 엑시머·레이저광을 조사하여, 비단결정 실리콘층을 결정화시킴과 동시에, 산소주입영역을 산화막층으로 변환하였다. 레이저조사는 5mm ×5mm의 직사각형영역 내에, 10㎛ 간격으로 위상시프트 마스크에 의해 면 내에 강도분포를 갖게 한 레이저광을 1조사유니트로 하여, 합계 25만개의 최대치와 최소치가 정사각형 격자형상으로 배열하는 형태의 것으로 하였다. 이 실시예에서는 용융역치(Emth)가 약 0.6J/㎠, 레이저광의 에너지강도의 최대치(Emax)는 1.9J/㎠, 최소치(Emin)는 0.1J/㎠이었다.
이에 따라 60nm 두께의 비단결정실리콘층은 약 50nm 두께의 단결정실리콘층 및 약 30nm 두께의 산화막층으로 변환되었다. 여기서, 도우즈량 1.5E17/㎠의 산소원자는 약 20nm의 실리콘 두께에 상당하는 실리콘원자와 화학반응하여, 약 30nm의 산화실리콘(SiO2)층을 형성한다.
상기의 형태의 엑시머·레이저광조사를, 조사마다 5nm 간격으로 스텝이동시켜서 유리기판 전면의 조사를 하였다. 조사완료 후에 Secco·Etch 처리를 실시하여, 주사형 전자현미경에 의한 관찰을 한 바, 5mm ×5mm마다 평균결정입자지름 4.5㎛의 단결정입자가 합계 100만개, 격자형상으로 규칙적으로 배열하고 있는 박막반도체기판을 얻을 수 있는 것을 알 수 있었다.
다음에, 스패터법에 의해 몰리브덴·텅스텐합금막을 300nm의 두께로 퇴적하고, 각 단결정입자마다 위치맞춤을 하여, 소정형상에 패터닝하여 게이트전극을 형성하였다. 이 게이트전극을 마스크로서 인을 이온주입하여, 소스 및 드레인영역을 형성하였다. 다음에, 층간절연막으로서 플라즈마 CVD법에 의해 산화실리콘막을 퇴적하여, 소스 및 드레인영역 상의 절연막에 콘택트·홀을 형성한 후, 알루미늄막을 퇴적, 패터닝하여 박막트랜지스터 (TFT)를 완성시켰다. 이 장치는 N채널동작을 하고, 역치전압(Vth) 1.2V, 이동도 496㎠/V·sec를 나타내었다. 또한, 20장의 400mm ×500mm의 박막반도체기판 상에 만들어진 박막트랜지스터의 역치는 1.2V ±0.08V, 이동도는 496 ±56㎠/V·sec를 나타내었다. 또한 10,000초의 BTS평가에서도 Vth의 시프트량은 약간 0.05V 이었다.
다음에, 절연성 산화막층을 단결정실리콘막 중에 매설한 다른 실시예를 나타낸다.
외형치수 400mm ×500mm, 두께 0.7mm, 변형점 650℃의 코닝사제의 비알칼리 유리기판의 표면 상에, 제 1 열전도·결정제어층으로서 200nm 두께의 산화실리콘 (SiO2)막을 플라즈마 CVD법에 의해 성막하여, 잇따라 비단결정반도체층으로서 110nm 두께의 비정질 실리콘(a·Si:H)막을 대기에 쐬지 않고 연속하여 성막하였다.
다음에, 이 비단결정 반도체층을 어닐링하여, 탈수소화처리한 후, 산소이온주입을 하여, 비단결정 반도체층의 중간층을 산소주입영역으로 하였다.
산소이온주입은 가속전압 20keV, 도우즈량 1.5E17/㎠으로 행하였다. 이 조건에서는 최대산소농도위치는 산소이온의 프로젝션·레인지(Rp)에 해당하고, 약 50nm의 깊이였다. 또한, 최대산소농도는 약 3E22/㎤이었다. 본 실시예에서는, 반도체단결정막의 표면으로부터 약 60nm의 위치를 중심으로, 약 30nm의 두께의 절연성 산화막층을 형성할 목적으로부터 상기 주입조건이 결정되었다.
그러한 후에, 기판 위쪽으로부터, 파장 308nm의 펄스형상의 엑시머·레이저광을 조사하여, 비단결정 실리콘층을 결정화시킴과 동시에, 산소주입영역을 산화막층으로 변환하였다. 레이저조사는 5mm ×5mm의 직사각형영역 내에 10㎛간격으로 위상시프트 마스크에 의해 면 내에 강도분포를 갖게 한 레이저광을 1조사유니트로 하여, 합계 25만개의 최대치와 최소치가 정사각형 격자형상으로 배열하는 형태의 것으로 하였다. 이 실시예에서는 용융역치(Emth)가 약 0.8J/㎠, 레이저광의 에너지강도의 최대치(Emax)는 2.3J/㎠, 최소치(Emin)는 0.1J/㎠이었다. 이에 따라 110nm 두께의 비단결정 실리콘층은 표면에서 약 45nm 두께의 제 2 단결정 실리콘층(55), 그 아래에 약 30nm 두께의 실리콘산화막(40), 그리고 최하층에 약 55nm의 제 1 단결정 실리콘층(50)으로 변환되었다.
다음에, 표면의 제 2 단결정실리콘층(55)을 소정형상으로 패터닝하여 게이트전극으로 하여, 이 게이트전극을 마스크로 하여 인을 이온주입함으로써, 게이트전극, 소스 및 드레인영역을 형성하였다. 다음에, 층간절연막으로서 플라즈마 CVD법에 의해 산화실리콘막을 퇴적하여, 소스 및 드레인영역 상의 절연막에 콘택트·홀을 형성한 후, 알루미늄막을 퇴적, 패터닝하여 박막트랜지스터(TFT)를 완성시켰다. 이 장치는 N채널동작을 하여, 역치전압(Vth) 1.0V, 이동도 475㎠/V·sec를 하였다. 또한, 20장의 400mm ×500mm의 박막반도체기판 상에 만들어진 박막트랜지스터의 역치는 1.0V ±0.08V, 이동도는 475 ±50㎠/V·sec를 나타내었다. 또한 10,000초의 BTS 평가에서도 Vth의 시프트량은 불과 0.05V 이었다.
또, 실시예에서는, 산소이온주입에 의해 산화막층을 형성하였지만, 질소이온 등을 도입하여 산질화막층을 형성할 수도 있다.

Claims (19)

  1. 절연재료로 이루어지는 기층과, 상기 기층 상에 형성된 박막반도체층을 갖는 박막반도체 장치기판에 있어서, 상기 박막반도체층은 비단결정 반도체층의 결정화 또는 재결정화에 의해서 형성된 반도체 결정입자층과, 상기 비단결정 반도체층의 산화에 의해서 형성된 산화막층을 포함하고 있고, 상기 반도체 결정입자층 내에는, 반도체 단결정입자가 이차원방향으로의 규칙적 정렬형태로 형성배치되어 있는 것을 특징으로 하는 박막반도체장치기판.
  2. 제 1 항에 있어서, 상기 비단결정 반도체층의 산화에 의해서 형성된 산화막층이, 상기 박막반도체층의 최상층에 형성되어 있는 것을 특징으로 하는 박막반도체장치기판.
  3. 제 1 항에 있어서, 상기 비단결정 반도체층의 산화에 의해서 형성된 산화막층이, 상기 박막반도체층의 두께방향의 중간위치에 형성되어 있는 것을 특징으로 하는 박막반도체장치기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 절연재료로 이루어지는 기층과 박막반도체층과의 사이에, 열전도·결정제어층이 설치되어 있는 것을 특징으로 하는 박막반도체장치기판.
  5. 절연재료로 이루어지는 기층과, 기층 상에 형성되어 있는 박막반도체층을 갖는 박막반도체장치에 있어서, 상기 박막반도체층은, 비단결정 반도체층의 결정화 또는 재결정화에 의해서 형성된 반도체 결정입자층 부분과, 상기 비단결정 반도체층의 산화에 의해서 형성된 산화막층부분을 포함하고 있고,
    상기 반도체 단결정입자층 부분에는, 반도체 단결정입자가 이차원방향으로의 규칙적 정렬형태로 배치되어 있고,
    상기 산화막층부분이 게이트전극의 절연막으로서 구성되어 있는 것을 특징으로 하는 박막반도체장치.
  6. 제 5 항에 있어서, 절연재료로 이루어지는 기층과 박막반도체층과의 사이에, 열전도·결정제어층이 설치되어 있는 것을 특징으로 하는 박막반도체장치.
  7. 절연재료로 이루어지는 기층 상에 비단결정 반도체층을 형성하여, 상기 비단결정 반도체층에 에너지선을 조사하고 비단결정 반도체를 결정화 또는 재결정화시키는 박막반도체장치기판 제조방법에 있어서,
    상기 기층 상에 비단결정 반도체박막층을 퇴적하는 공정과,
    상기 비단결정 반도체박막층 중에 산소이온을 주입함에 의해, 상기 비단결정 반도체박막층 내에 산소주입영역을 형성하는 공정과,
    산소이온이 주입된 상기 비단결정 반도체박막층에 에너지선을 조사함에 의해, 상기 비단결정 반도체박막층 중, 상기 산소주입영역을 절연성 산화막으로 하고, 다른 영역을 단결정 반도체입자층으로 하는 공정을 구비하고,
    상기 에너지선의 조사는, 소정의 조사면적 내에 있어서, 조사에너지선 강도가 최대치가 되는 영역과 최대치로부터 연속적으로 저감하여 최소치가 되는 영역이 규칙적으로 배열되고, 또한 조사에너지선 강도의 최소치가 상기 비단결정 반도체를 융해시키지 않는 강도인 강도분포형태로 하는 것을 특징으로 하는 박막반도체장치기판의 제조방법.
  8. 제 7 항에 있어서, 상기 비단결정 반도체박막층으로의 산소이온의 주입에 의해, 비단결정 반도체박막층의 표면층 부분에 산소주입영역을 형성하는 것을 특징으로 하는 박막반도체장치기판의 제조방법.
  9. 제 7 항에 있어서, 상기 비단결정 반도체박막으로의 산소이온의 주입에 의해, 비단결정 반도체박막의 중간층 부분에 산소주입영역을 형성하는 것을 특징으로 하는 박막반도체장치기판의 제조방법.
  10. 절연재로 이루어지는 기층 상에 비단결정 반도체층을 형성하고, 상기 비단결정 반도체층에 에너지선을 조사하고 비단결정 반도체를 결정화 또는 재결정화시켜 박막반도체장치기판을 형성하여, 상기 박막반도체장치기판에 게이트전극, 소스전극 및 드레인전극을 갖는 전기회로를 형성배치하여 박막반도체장치로 하는 박막반도체장치의 제조방법에 있어서,
    상기 기층 상에 비단결정 반도체박막층을 퇴적하는 공정과,
    상기 비단결정 반도체박막층 중에 산소이온을 주입함에 의해, 상기 비단결정 반도체박막층 내에 산소주입영역을 형성하는 공정과,
    상기 비단결정 반도체박막층에 소정에너지강도의 에너지선을 조사함에 의해, 상기 비단결정 반도체박막층 중, 산소주입영역을 절연성 산화막으로 하고, 다른 영역을 단결정 반도체입자층으로 하는 공정과,
    상기 결정입자층을 패터닝하고, 또한 상기 절연성 산화막을 게이트절연막으로서 사용하여 게이트전극을 형성하는 공정과,
    상기 반도체 결정입자층에 소스전극 및 드레인전극을 형성함으로써, 단위전기회로를 형성하는 공정을 구비하며,
    상기 에너지선의 조사는, 소정의 조사면적 내에 있어서, 조사에너지선 강도가 최대치가 되는 영역과 최대치로부터 연속적으로 저감하여 최소치가 되는 영역이 규칙적으로 배열되고, 또한 조사에너지선 강도의 최소치가 상기 비단결정 반도체를 융해시키지 않는 강도인 강도분포형태로 하는 것을 특징으로 하는 박막반도체장치의 제조방법.
  11. 제 10 항에 있어서, 상기 절연성 산화막을 박막반도체층의 최상층에 형성하고, 상기 최상층의 절연성 산화막을 게이트절연층으로서 사용하고, 하층의 결정입자층에 소스전극 및 드레인전극을 형성하는 것을 특징으로 하는 박막반도체장치의 제조방법.
  12. 제 10 항에 있어서, 상기 절연성 산화막을 박막반도체층의 두께방향의 중간층에 형성하고, 상기 중간층영역에 형성된 절연성 산화막을 게이트절연층으로서 사용하여, 최하층의 반도체 결정입자층에 소스전극 및 드레인전극을 형성하는 것을 특징으로 하는 박막반도체층장치의 제조방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020047003241A 2001-09-10 2002-09-06 박막반도체장치 및 그 제조방법 KR100737662B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00317414 2001-09-10
JP2001317414A JP2003086604A (ja) 2001-09-10 2001-09-10 薄膜半導体装置及びその基板ならびにその製造方法
PCT/JP2002/009090 WO2003023866A1 (fr) 2001-09-10 2002-09-06 Dispositif a semi-conducteur a film mince et son procede de fabrication

Publications (2)

Publication Number Publication Date
KR20040029464A KR20040029464A (ko) 2004-04-06
KR100737662B1 true KR100737662B1 (ko) 2007-07-09

Family

ID=19135290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047003241A KR100737662B1 (ko) 2001-09-10 2002-09-06 박막반도체장치 및 그 제조방법

Country Status (7)

Country Link
US (2) US20030071312A1 (ko)
EP (1) EP1434275A4 (ko)
JP (1) JP2003086604A (ko)
KR (1) KR100737662B1 (ko)
CN (1) CN1554122A (ko)
TW (1) TW565942B (ko)
WO (1) WO2003023866A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6987240B2 (en) * 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
US8288239B2 (en) * 2002-09-30 2012-10-16 Applied Materials, Inc. Thermal flux annealing influence of buried species
KR100534579B1 (ko) * 2003-03-05 2005-12-07 삼성에스디아이 주식회사 다결정 실리콘 박막, 이의 제조 방법 및 이를 이용하여제조된 액티브 채널 방향 의존성이 없는 박막 트랜지스터
JP2004363241A (ja) * 2003-06-03 2004-12-24 Advanced Lcd Technologies Development Center Co Ltd 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法
TW200507279A (en) * 2003-07-16 2005-02-16 Adv Lcd Tech Dev Ct Co Ltd Thin-film semiconductor substrate, method of manufacturing the same; apparatus for and method of crystallization;Thin-film semiconductor apparatus, method of manufacturing the same;
TW200541079A (en) 2004-06-04 2005-12-16 Adv Lcd Tech Dev Ct Co Ltd Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
JP4834853B2 (ja) 2004-06-10 2011-12-14 シャープ株式会社 薄膜トランジスタ回路、薄膜トランジスタ回路の設計方法、薄膜トランジスタ回路の設計プログラム、設計プログラム記録媒体、及び表示装置
FR2873491B1 (fr) * 2004-07-20 2006-09-22 Commissariat Energie Atomique Procede de realisation d'une structure dotee d'au moins une zone d'un ou plusieurs nanocristaux semi-conducteurs localisee avec precision
KR100724560B1 (ko) * 2005-11-18 2007-06-04 삼성전자주식회사 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법
JP5591695B2 (ja) * 2007-06-26 2014-09-17 マサチューセッツ インスティテュート オブ テクノロジー 薄膜カプセル内の半導体ウェハの再結晶化およびその関連工程
KR101969291B1 (ko) 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2010263240A (ja) * 2010-07-27 2010-11-18 Sharp Corp 結晶化方法、結晶化装置、薄膜トランジスタ及び表示装置
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9379175B2 (en) * 2013-12-26 2016-06-28 Mediatek Inc. Integrated circuits and fabrication methods thereof
RU2626292C1 (ru) * 2016-03-22 2017-07-25 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" (ФГБОУ ВО "Чеченский государственный университет") Способ изготовления полупроводникового прибора

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267665A (ja) * 1992-03-19 1993-10-15 Casio Comput Co Ltd 薄膜トランジスタ
JP2001237430A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 酸窒化膜の形成方法および薄膜トランジスタの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338614A (ja) * 1993-05-28 1994-12-06 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2646977B2 (ja) * 1993-11-29 1997-08-27 日本電気株式会社 順スタガ型薄膜トランジスタの製造方法
US6090689A (en) * 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
JPH10340855A (ja) * 1997-06-09 1998-12-22 Fujitsu Ltd 半導体薄膜の結晶化方法およびそれを用いた薄膜トランジスタの製造方法
US6338987B1 (en) * 1998-08-27 2002-01-15 Lg.Philips Lcd Co., Ltd. Method for forming polycrystalline silicon layer and method for fabricating thin film transistor
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267665A (ja) * 1992-03-19 1993-10-15 Casio Comput Co Ltd 薄膜トランジスタ
JP2001237430A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 酸窒化膜の形成方法および薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
KR20040029464A (ko) 2004-04-06
CN1554122A (zh) 2004-12-08
EP1434275A1 (en) 2004-06-30
US20050121111A1 (en) 2005-06-09
US7067404B2 (en) 2006-06-27
US20030071312A1 (en) 2003-04-17
TW565942B (en) 2003-12-11
WO2003023866A1 (fr) 2003-03-20
JP2003086604A (ja) 2003-03-20
EP1434275A4 (en) 2005-12-21

Similar Documents

Publication Publication Date Title
US7067404B2 (en) Thin film semiconductor device having a gate electrode insulator formed through high-heat oxidization
US5894151A (en) Semiconductor device having reduced leakage current
US7649227B2 (en) Semiconductor device and method of forming the same
CN100356583C (zh) 用于制造薄膜半导体器件的方法
TW558838B (en) A thin film semiconductor device having arrayed configuration of semiconductor crystals and a method for producing it
JPH0580159B2 (ko)
KR100317638B1 (ko) 폴리실리콘 박막트랜지스터 소자 및 그 제조방법
JPS643046B2 (ko)
JP3994299B2 (ja) 半導体装置の製造方法
KR100271493B1 (ko) 박막트랜지스터의 제조방법
JP2004119636A (ja) 半導体装置およびその製造方法
JPH04340724A (ja) 薄膜トランジスタの製造方法
KR0170467B1 (ko) 비단결정 반도체 장치 및 그 제조 방법
JP2876598B2 (ja) 半導体装置の製造方法
JP3981782B2 (ja) 半導体装置の製造方法
KR100271492B1 (ko) 박막트랜지스터의 제조방법
JP3978873B2 (ja) 半導体装置の製造方法
JPS643047B2 (ko)
JPH04107916A (ja) 半導体装置の製造方法
JPH0845837A (ja) 多結晶半導体膜の製造方法
JPH02137373A (ja) 半導体装置の製造方法
JPH0393236A (ja) 半導体装置の製造方法
JPH04278546A (ja) 薄膜トランジスタの製造方法
JPH04119670A (ja) 薄膜トランジスタの製造方法
JPH06326021A (ja) 薄膜半導体材料、薄膜半導体装置及びその製法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee