JPH04278546A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリック
ス方式の液晶ディスプレイや、イメージセンサや、液晶
シャッターアレイや、３次元集積素子などに応用される
薄膜トランジスタの製造方法に関する。

【０００２】

【従来の技術】従来、単結晶絶縁基板上の半導体薄膜は
、ＳＯＳ（サファイア上のシリコン）にみられるように
バルク半導体に比べ、次のような利点を有することが知
られている。

【０００３】■島上に切断あるいは誘電体分離をすると
き、素子間の分離を容易かつ確実にできる。■Ｐ−Ｎ接
合面積を小さくすることにより、浮遊容量を小さくでき
る。

【０００４】また、サファイア等の単結晶絶縁基板が高
価であることから、これに代わるものとして、溶融水晶
板や、Ｓｉ基板を１０００℃以上温度で酸化して形成し
た非晶質ＳｉＯ２膜やＳｉ基板上に堆積した非晶質Ｓｉ
Ｏ２膜あるいは非晶質ＳｉＮ膜を用い、これらの上に半
導体薄体を形成する方法が提案されている。ところが、
これらＳｉＯ２　膜やＳｉＮ膜は単結晶でないため、そ
の上シリコン層を被着形成し１０００℃以上の温度のプ
ロセスで結晶化すると基板上には多結晶が成長する。こ
の多結晶の粒径は数１０ｎｍであり、このうえにＭＯＳ
トランジスタを形成しても、そのキャリア移動度はバル
クシリコン上のＭＯＳトランジスタの数分の１程度であ
る。

【０００５】また、液晶表示体のアクティブマトリック
ス基板用に、歪点が８５０℃以下の安価なガラス基板上
のＭＯＳトランジスタでは、１０００℃以上のプロセス
を利用することが出来ないので、減圧化学気相成長法で
シリコン層を堆積しても、多結晶の粒径は高々数ｎｍで
あるため、この上にＭＯＳトランジスタを形成しても、
そのキャリア移動度は、バルクシリコン上のＭＯＳトラ
ンジスタの数十分の１程度である。

【０００６】そこで最近、レーザービームや電子ビーム
等をシリコン薄膜上に走査させ、該薄膜の溶融再固化を
行うことにより、結晶粒径を増大させ単結晶化する方法
が検討されている。この方法によれば、絶縁基板上に高
品質シリコン単結晶相を、または高品質多結晶を形成で
き、それを用いて作成した素子の特性も向上し、バルク
シリコンに作成した素子の特性と同程度まで改善される
。さらにこの方法では、素子を積層化することが可能と
なりいわゆる３次元ＩＣの実現が可能となる。そして高
密度、高速、多機能などの特徴を持つ回路が得られるよ
うになる。

【０００７】レーザービームをＭＯＳトランジスタの能
動領域のシリコン層の結晶化に応用し、ＭＯＳトランジ
スタの高性能化を試みた従来例の第１の例としてＩＥＥ
Ｅ　ＴＲＡＮＳ−ＳＡＣＴＩＯＮＳ　ＯＮ　　ＥＬＥＣ
ＴＲＯＮ　　ＤＥＶＩＣＥＳ．　　ＶＯＬ．３６．　Ｎ
Ｏ．１２　　Ｐ．２８６８　　「Ｈｉｇｈ−Ｐｅｒｆｏ
ｒｍ−ａｎｃｅ　ＴＦＴ’ｓ　Ｆａｂｒｉｃａｔｅｄ　
ｂｙ　　ＸｅＣｌ　Ｅｘｃｉｍｅｒ　Ｌａｓｅｒ　Ａｎ
ｎｅａｌｉｎｇ　ｏｆ　ＨｙｄｒｏｇｅｎａｔｅｄＡｍ
ｏｒｐｈｏｕｓ−Ｓｉｌｉｃｏｎ　Ｆｉｌｍ」と、第２
の例としてＥｘｔｅｎｄｅｄ　Ａｂｓｔｒａｃｔｓ　ｏ
ｆ　ｔｈｅ　２２ｎｄ（１９９０　Ｉｎｔｅｒｎａｔｉ
ｏｎａｌ）Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　Ｓｏｌｉｄ　
Ｓｔａｔｅ　Ｄｅｖｉｃｅｓ　ａｎｄ　Ｍａｔｅｒｉａ
ｌｓ，Ｓｅｎｄａｉ，１９９０，ｐｐ．９６７−９７０
「ＸｅＣｌ　Ｅｘｃｉｍｅｒ　Ｌａｓｅｒ−Ｉｎｄｕｃ
ｅｄ　Ａｍｏｒｐｈｉｚａｔｉｏｎ　ａｎｄＣｒｙｓｔ
ｌｌｉｚａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ　Ｆｉｌｍ
ｓ」が挙げられる。

【０００８】

【発明が解決しようとする課題】上記に挙げた第１の論
文の方法にあっては次のような問題点があった。すなわ
ち、ソース電極に接続するソース領域と、ドレイン電極
に接続するドレイン領域を、不純物がドープされた非晶
質のシリコン層で形成し、薄膜トランジスタの能動領域
を水素を含む非晶質のシリコン層で構成している。この
能動領域のシリコン層の結晶化を、３０８ｎｍのエキシ
マパルスレーザービームを照射して結晶化しているが、
該能動領域のシリコン層の膜厚が１５０ｎｍもあるため
、レーザービームが前記非晶質のシリコン層の全体に渡
って到達しないので、前記非晶質シリコン層を均一に溶
融再固化することが出来ない。このため、ドレイン領域
と能動領域の境界付近のシリコン中のトラップ準位が非
常に大きくなるため、オフ電流が著しく大きくなる欠点
があった。

【０００９】また、能動領域のシリコン層を水素を含ん
だ非晶質なシリコン層で構成しているため、１８０ｍＪ
ｃｍ−２以上の強度のパルスレーザービームによるアニ
ールでは水素を含む非晶質のシリコン層中の水素の爆発
的な気化を引き起こし、能動領域のシリコン層の表面が
荒れてしまい、その結果欠陥の少ない良質なシリコン層
を得ることができず移動度の大きな薄膜トランジスタが
得られない欠点があった。　　本発明は、上記の点に鑑
み、オフ電流を低減し、結晶欠陥の発生がすくないビー
ムアニールの方法を利用した薄膜トランジスタの製造方
法を提供するものである。

【００１０】また、第２の論文の方法にあっては次のよ
うな問題点があった。水素含有量１０ａｔｍ．％のアモ
ルファスシリコンを、ＸｅＣｌエキシマレーザーを用い
てシリコン層中の水素の爆発的な気化を防ぐため多段階
照射法により結晶化しているものの、この方法では結晶
粒界に多数の欠陥が発生するため、トランジスタ特性を
向上させるため、ソース電極およびドレイン電極および
ゲート電極形成後に、高周波出力５Ｗ温度１５０℃時間
１０分水素プラズマ処理をしている。ところが、水素プ
ラズマ処理方法には、処理基板に電荷が蓄積するので、
ゲート電極、ソース電極、およびドレイン電極を短絡さ
せない限りゲート絶縁膜が破壊するなどの欠点があった
。本発明は、上記の点を鑑み、水素プラズマ処理を必要
としない良質の結晶化シリコン層を製造できるビームア
ニールの方法を利用した薄膜トランジスタの製造方法を
提供するものである。

【００１１】

【課題を解決するための手段】本発明は、基板上に減圧
化学気層成長法によって不純物を含む多結晶シリコン層
を被着形成する工程と、該不純物を含む多結晶シリコン
層をパターニングする工程と、該不純物を含む多結晶シ
リコン層がパターニングされた基板上に、不純物を含ま
ない膜厚が７０ｎｍ以下の膜厚である多結晶シリコン層
を減圧化学気層成長法によって被着形成する工程と、該
不純物を含まない多結晶シリコン層のパターニング工程
の後に、該不純物を含まない多結晶シリコン層に、該不
純物を含まない多結晶シリコン層の表面直前におけるエ
ネルギー密度が２００ｍＪｃｍ−２以上６００ｍＪｃｍ
−２以下のパルスレーザービームを照射して、該不純物
を含まない多結晶シリコン層を結晶化する工程とを含む
ことを特徴とする薄膜トランジスタの製造方法である。

【００１２】

【実施例】以下、本発明の詳細を図示の実施例によって
説明する。

【００１３】図１ａ〜ｈは本発明に関わる薄膜トランジ
スタの製造工程を示す断面図である。図１ａに示すが如
くあらかじめ洗浄した絶縁性基板上１０１に例えば透明
なガラス基板上に例えば常圧化学気層成長法によって二
酸化珪素膜１０２を例えば基板温度２００〜３５０℃の
温度で例えば２００ｎｍの厚さで被着形成する。

【００１４】次に、例えば減圧化学気層成長法によって
例えば基板温度６００℃で例えば膜厚１５０ｎｍのｎ型
の多結晶シリコン層を被着形成する。該ｎ型の多結晶シ
リコン層に含まれる不純物としては、リン、ヒ素、アン
チモンが挙げられる。ついで該ｎ型の多結晶シリコン層
をパターニングして、薄膜トランジスタのソース領域及
びドレイン領域となる島状の領域１０３及び１０４を形
成する。

【００１５】上記ソース領域１０３及びドレイン領域１
０４の形成法は上記に限られるものでなく、例えば、該
二酸化珪素膜１０２上に、ｉ型の多結晶シリコン層を例
えば減圧化学気層成長法で例えば基板温度５７０〜６５
０℃で、例えば膜厚１５０ｎｍの厚さで被着形成する。 上記ｉ−型の多結晶シリコン層を形成する原料ガスとし
て、ＳｉＨ４もしくはＳｉ２Ｈ４もしくは、ＳｉＨ４と
Ｓｉ２Ｈ４の混合ガスが使用できる。ついで該ｉ型の多
結晶シリコン層中に、イオン注入法によって例えば、加
速電圧１２０ｋｅＶで、１０１５〜１０１６ｃｍ−２の
濃度で不純物を導入する。ついで、上記多結晶シリコン
中にイオン注入された不純物を活性化するために、例え
ば基板温度６００℃で窒素雰囲気中で２時間の熱アニー
ルをする。ついで、該多結晶シリコン層をパターニング
してソース領域１０３及びドレイン領域を形成する。ｐ
型の薄膜トランジスタを形成する場合には、前記のイオ
ン注入の工程に於いて、ｎ型の不純物の代わりにｐ型の
不純物例えばホウ素をイオン注入してソース領域１０３
及びドレイン領域１０４を形成すればよい。

【００１６】次に、純水で希釈された例えば重量濃度３
％のＨＦ溶液で該ソース領域及びドレイン領域の表面に
形成された自然酸化膜を除去する。

【００１７】つぎに、図１ｂのように薄膜トランジスタ
の能動領域となるｉ型多結晶シリコン層を例えば減圧化
学気層成長法で例えば基板温度６００℃で例えば膜厚１
５ｎｍ〜７０ｎｍで前記ソース領域１０３及びドレイン
領域１０４が形成された基板を覆うように被着形成する
。該ｉ型多結晶シリコン層を形成するための原料ガスと
して、ＳｉＨ４、もしくはＳｉ２Ｈ４、もしくはＳｉＨ
４とＳｉ２Ｈ４の混合ガスが使用できる。

【００１８】該ｉ型多結晶シリコン層を減圧化学気層成
長法で形成するときの基板温度は５７０℃以上であるた
め、形成された該ｉ型多結晶シリコン層に含まれる水素
は１％以下であり、グロー放電によりＳｉＨ４を分解し
て堆積して形成されたシリコン層よりも遥かに水素原子
の含有量が少ない。本実施例で製作する薄膜トランジス
タの閾値を制御するために、該ｉ型多結晶シリコン層を
形成後、例えばイオン打ち込み法により必要量の不純物
を注入する。

【００１９】次に、図１ｃに示すように、該ｉ型多結晶
シリコン層１０５にレーザービーム１０６を照射して結
晶化する。該レーザービーム１０６には、波長３０８ｎ
ｍのＸｅＣｌエキシマパルスレーザーを用いる。この時
のアニール条件は、パルスレーザーのパルス幅は５０ｎ
ｓｅｃであり、該ｉ型多結晶シリコン層１０５の直前の
パルスレーザーの個々のパルスのエネルギー強度は２０
０〜６００ｍＪｃｍ−２であり、より適当な強度として
は３００〜４５０ｍＪｃｍ−２である。該ｉ型多結晶シ
リコン層１０５の同一箇所に照射されるパルスの回数は
複数回であっても構わない。ビームアニールしていると
き、該ｉ型多結晶シリコン層１０５の周辺の酸素の分圧
は１０ー５ｍｍＨｇ以下である。あるいは、ビームアニ
ールしているとき、該ｉ型多結晶シリコン層１０５の周
辺は不活性ガス雰囲気である。

【００２０】なぜなら、該ｉ型多結晶シリコン層１０５
の表面あるいはその近傍に酸素や窒素が存在すると、ビ
ームアニールによって該ｉ型多結晶シリコン層１０５の
温度が上昇したとき、シリコンと酸素あるいは窒素が反
応し、該酸素あるいは窒素が不純物として、該シリコン
層中に取り込まれ、良好なシリコン層が得られない。よ
って、シリコン層をアニールするときには、できる限り
真空中あるいは不活性ガス雰囲気でアニールするとよい
。該ビームアニールにより、該ｉ型多結晶シリコン層１
０５は大粒径化した多結晶シリコン層になる。

【００２１】該レーザービーム１０６の該ｉ型多結晶シ
リコン層１０５直前のエネルギー強度が、２００ｍＪｃ
ｍ−２未満であると、ビームアニールの前後で透過電子
顕微鏡の２００ＫｅＶの電子の加速電圧で認識できるよ
うな変化が認められない。すなわち該ｉ型多結晶シリコ
ン層１０５直前の該レーザービーム１０６のエネルギー
強度が２００ｍＪｃｍ−２未満であると該ｉ型多結晶シ
リコン層１０５は結晶化しない。また、該レーザービー
ム１０６の強度が６００ｍＪｃｍ−２を超えると、該レ
ーザービーム１０６が照射された部分の該ｉ型多結晶シ
リコン層１０５の温度が著しく上昇し、シリコンが蒸発
する現象が現れ、良質なシリコン層が得られなくなる。 よって、上記減圧化学気層成長法で形成した膜厚が７０
ｎｍ以下の該ｉ型多結晶シリコン層１０５の、エキシマ
レーザーのビームアニールによる結晶化では、該エキシ
マレーザーのエネルギー強度の範囲は２００〜６００ｍ
Ｊｃｍ−２が適当である。

【００２２】さらに、該ｉ型多結晶シリコン層１０５の
膜厚が７０ｎｍ以下である場合、ドレイン領域１０４と
該ｉ型シリコン層１０５の境界領域の部分も、該ビーム
アニールによって短い時間例えば２００ｎｓｅｃの間、
液体の状態になり、再び冷却したときに該ドレイン領域
１０４と該ｉ型多結晶シリコン層１０５の境界領域で結
晶欠陥のきわめて少ない接合が形成される。同様に、該
ビームアニールによってソース領域１０３と該ｉ型シリ
コン層１０５の境界領域で結晶欠陥の極めて少ない接合
が形成され、トランジスタ特性のゲート電圧　　ｖｓ．
ドレイン電流特性のゲート電圧のオフ領域に於いてリー
ク電流が極めて少なくなる。該ｉ型多結晶シリコン層１
０５の膜厚が７０ｎｍを超えると、該エキシマレーザー
を照射したとき、該ｉ型多結晶シリコン層に該レーザー
ビーム１０６の光エネルギーが到達しない。さらに、該
ビームアニールしたときの該ｉ型多結晶シリコン層１０
５の表面付近で発生した熱エネルギーが、該ドレイン領
域１０４と該ｉ型多結晶シリコン層１０５の境界付近に
到達しない。従って、該ｉ型多結晶シリコン層１０５の
膜厚が７０ｎｍ超えると、２００〜６００ｍＪｃｍ−２
のビームエネルギーでは、該ドレイン領域１０４と該ｉ
型多結晶シリコン層１０５の境界付近では、結晶欠陥の
多い接合となり、ゲート電圧のオフ領域に於いてリーク
電流が多くなってしまう。

【００２３】また、該ｉ型多結晶シリコン層１０５より
も厚く形成されている該ソース領域１０３と該ドレイン
領域１０４は、該ｉ型多結晶シリコン層より、より多く
のレーザービームエネルギーを吸収し該ｉ型多結晶シリ
コン層より温度が上昇する。該ｉ型多結晶シリコン層１
０５よりその周囲の温度が高いと、該ｉ型多結晶シリコ
ン層は結晶粒径が大きく結晶粒界の欠陥密度が小さい良
好なシリコン層が得られる。よって、本発明の構造にビ
ームアニール工程を行う方法では、移動度が大きく、リ
ーク電流が小さい薄膜トランジスタを製作することがで
きる。

【００２４】つぎに、該ｉ型多結晶シリコン層を、該ソ
ース領域１０３と該ドレイン領域１０４の架け橋となる
ように図１ｄの如く島上にパターニングし、ｉ型多結晶
シリコン層１０５を形成する。該ビームアニールにより
、図１ｄに示す様にｉ型多結晶シリコン層は大粒径化し
た多結晶シリコン層１０７層になる。

【００２５】つぎに、図１ｅに示すように、該ソース領
域１０３および該ドレイン領域１０４および該多結晶シ
リコン層１０７を覆うようにゲート絶縁膜１０８を、例
えば常圧化学気相成長法によって、例えば基板温度３０
０℃で例えば膜厚１５００Åの二酸化珪素膜を被着形成
する。該ゲート絶縁膜１０８の形成方法および形成材料
は上記に限られるものではない。例えば、電子サイクロ
トロン共鳴ＣＶＤ法によってＳｉＯ２を被着形成しても
ゲート絶縁膜１０８として使用可能である。さらに、ま
ず電子サイクロトロン共鳴ＣＶＤ法によるＳｉＯ２を該
ソース領域１０３および該ドレイン領域１０４および該
多結晶シリコン膜１０７を覆うように被着形成し、さら
に常圧化学気相成長法によってＳｉＯ２を被着形成した
、２層構造のゲート絶縁膜でも良い。次に、図１ｆに示
すようにゲート電極１０９を形成する。例えばクロム薄
膜をスパッタ法で例えば１５０ｎｍの膜厚で、該ゲート
絶縁膜１０８を覆うように被着形成し、ついでパターニ
ングする。図１ｆではソース領域１０３とゲート電極１
０９の一部が重なり、ドレイン領域１０４の一部とゲー
ト電極１０９の一部が重なる非自己整合型の例を示して
ある。

【００２６】次に、層間絶縁膜１１０をゲート電極１０
９が形成された基板上に被着形成する。層間絶縁膜の材
料として、例えば、常圧化学気相成長法で形成された例
えば膜厚５００ｎｍのＳｉＯ２がある。さらに、電子サ
イクロトロン共鳴法、スパッタ法、減圧化学気相成長法
などにより形成されたＳｉＯ２や、ＰＳＧ、ＳｉＮｘを
層間絶縁膜１１０としても良い。

【００２７】次に、図１ｆに示すように該ソース領域１
０３および該ドレイン領域１０４に該層間絶縁膜１１０
と該ゲート絶縁膜１０８を貫くようにコンタクト用の窓
部を設けた後、電極となる金属薄膜例えばアルミニウム
薄膜を被着形成し、パターニングしてソース電極１１１
およびドレイン電極１１２をそれぞれ形成する。薄膜ト
ランジスタを、アクティブマトリックス方式の液晶表示
体の絵素に用いる場合には、該ドレイン電極１１２の構
成材料として例えば、インジウム−スズの酸化物（ＩＴ
Ｏ）を材料にした透明電極を用いることができる。該Ｉ
ＴＯ薄膜をスパッタ法により被着形成し、パターンエッ
チングし、ついでソース電極材料であるアルミニウム薄
膜をスパッタ法により被着形成しパターンエチングによ
りソース電極を形成する。

【００２８】次に、図１ｈに示すように、該ソース電極
１１１および該ドレイン電極１１２が形成された基板を
覆うように、パッシベーション膜１１３を例えば窒化膜
を５０ｎｍを被着形成する。ここで、該パッシベーショ
ン膜は一層に限ることはなく材料が異なった薄膜を重ね
た複数の層が積み重なったものでも良い。例えば、まず
スパッタ法によって厚さ２００ｎｍのＳｉＯ２を該ソー
ス電極１１１及びドレイン電極１１２を覆うように被着
形成し、続いて有機高分子膜を被着形成してパッシベー
ション膜として用いることもできる。該パッシベーショ
ン膜１１３は薄膜トランジスタの外界からの汚染を防止
するために、さらにこの薄膜トランジスタがアクティブ
マトリックス方式の液晶表示体の絵素に用いられる場合
には、液晶分子に薄膜トランジスタが発生する直流電圧
の印加を低減する目的がある。

【００２９】さらにこの次に、水素を含んだ気体中で例
えば３００℃で１時間の熱処理を施して図１ｇの様に目
的とする薄膜トランジスタを得る。ただし、パッシベー
ション膜に３００℃で分解する有機高分子膜を使用する
場合には、該有機高分子膜を形成する前に上記の水素処
理をすることが必要である。

【００３０】上記の実施例によって製作された薄膜トラ
ンジスタの特性を図３、図４および図５に示す。

【００３１】図３は、図１ｃのビームアニール工程のビ
ームエネルギー密度に対する、製作されたｎ型の薄膜ト
ランジスタの移動度の特性図である。ビームエネルギー
密度が２００〜６００ｍＪｃｍ−２でビームアニール工
程を行わないで製作したトランジスタよりも移動度が大
きく、特に３００〜４５０ｍＪｃｍ−２のエネルギー密
度で移動度が約１００ｃｍ２／Ｖ・ｓの特性を得ている
。よって、ビームアニールに適当な該レーザービームの
エネルギー密度は、２００〜６００ｍＪｃｍ−２である
図４は、図１ｂの工程で形成された該ｉ型多結晶シリコ
ン層１０５の膜厚に対する、ｎ型の薄膜トランジスタの
リーク電流の特性図である。この特性を測定した薄膜ト
ランジスタのチャンネル長は１０μｍであり、チャンネ
ル幅は１０μｍである。 該ｉ型多結晶シリコン層１０５の膜厚が７０ｎｍを超え
ると急激にリーク電流が増加する。よって、本発明にお
ける適当な該ｉ型多結晶シリコン層の膜厚は７０ｎｍ以
下である。

【００３２】図５は、本発明によって製作されたｎ型の
薄膜トランジスタのゲート電圧に対するドレイン電流の
特性図である。この特性を測定した薄膜トランジスタの
チャンネル長は１０μｍであり、チャンネル幅は１０μ
ｍである。さらに、該ｉ型多結晶シリコン層の膜厚は４
００ｎｍであり、該レーザーアニールのビームエネルギ
ー密度は３５０ｍＪｃｍ−２である。図５の実線の特性
５０１は、本発明に従って、該ｉ型多結晶シリコン層１
０５のパターニング工程の後に、ビームアニール工程を
行って製作した薄膜トランジスタの特性である。点線の
特性５０２は、該ｉ型多結晶シリコン層のパターニング
工程の前にビームアニール工程を行って製作した薄膜ト
ランジスタの特性である。該ｉ型多結晶シリコン層のパ
ターニング工程の後にビームアニールをした方が、移動
度が大きくリーク電流の小さい良好なトランジスタ特性
を示している。そこで本発明では、ビームアニールを該
ｉ型多結晶シリコン層のパターニング工程の後にビーム
アニールを行っている。

【００３３】なお上例では非自己整合型の実施例を示し
たが、次のようにソース領域とドレイン領域がゲート電
極に対して自己整合的に構成される場合でも本発明は適
用できる。

【００３４】上記の自己整合型の薄膜トランジスタの製
作の方法の実施例を図２に示す。図２に示す実施例に於
いても、図１に示す実施例で製作された薄膜トランジス
タと同様な特性が得られている。

【００３５】図２ａ〜ｉは本発明に関わる薄膜トランジ
スタの製造工程を示す断面図である。図２ａに示すが如
くあらかじめ洗浄した絶縁性基板上２０１に例えば透明
なガラス基板上に例えば常圧化学気層成長法によって二
酸化珪素膜２０２を例えば基板温度２００〜３５０℃の
温度で例えば２００ｎｍの厚さで被着形成する。

【００３６】次に、例えば減圧化学気層成長法によって
例えば基板温度６００℃で例えば膜厚１５０ｎｍのｎ型
の多結晶シリコン層を被着形成する。該ｎ型の多結晶シ
リコン層に含まれる不純物としては、リン、ヒ素、アン
チモンが挙げられる。ついで該ｎ型のシリコン層をパタ
ーニングして、図２ａに示すように薄膜トランジスタの
ソース領域２０３及びドレイン領域２０４を形成する。 上記ソース領域２０３及びドレイン領域２０４の形成法
は上記に限られるものでなく、例えば、該二酸化珪素膜
２０２上に、ｉ型の多結晶シリコン層を例えば減圧化学
気層成長法で例えば基板温度５７０〜６５０℃で、例え
ば膜厚１５０ｎｍの厚さで被着形成する。上記ｉ型多結
晶シリコン層を形成する原料ガスとして、ＳｉＨ４もし
くはＳｉ２Ｈ４もしくは、ＳｉＨ４とＳｉ２Ｈ４の混合
ガスが使用できる。ついで該ｉ型のシリコン層中に、イ
オン注入法によって例えば、加速電圧１２０ｋｅＶで、
１０１５〜１０１６ｃｍ−２の濃度で不純物を導入する
。ついで、上記シリコン中にイオン注入された不純物を
活性化するために、例えば基板温度６００℃で２時間の
熱アニールをする。ついで、該シリコン層をパターニン
グしてソース領域２０３及びドレイン領域２０４を形成
する。ｐ型の薄膜トランジスタを形成する場合には、前
記のイオン注入の工程に於いて、ｎ型の不純物の代わり
にｐ型の不純物を、例えばホウ素をイオン注入してソー
ス領域２０３及びドレイン領域２０４を形成すればよい
。

【００３７】次に、純水で希釈された例えば重量濃度３
％のＨＦ溶液で該ソース領域２０３及びドレイン領域２
０４の表面に形成された自然酸化膜を除去する。

【００３８】つぎに、図２ｂに示すように、薄膜トラン
ジスタの能動領域となるｉ型多結晶シリコン層を例えば
減圧化学気層成長法で例えば基板温度６００℃で例えば
膜厚１５ｎｍ〜７０ｎｍで前記ソース領域２０３及びド
レイン領域２０４が形成された基板を覆うように被着形
成する。該ｉ型多結晶シリコン層を形成するための原料
ガスとして、ＳｉＨ４、もしくはＳｉ２Ｈ４、もしくは
ＳｉＨ４とＳｉ２Ｈ４の混合ガスが使用できる。

【００３９】該ｉ型多結晶シリコン層を減圧化学気層成
長法で形成するときの基板温度は５７０℃以上であるた
め、形成された該ｉ型多結晶シリコン層に含まれる水素
は１％以下であり、グロー放電によりＳｉＨ４を分解し
て堆積して形成されたシリコン層よりも遥かに水素原子
の含有量が少ない。次に該ｉ型多結晶シリコン層を、該
ソース領域２０３と該ドレイン領域２０４の架け橋とな
るように図２ｄの如く島上にパターニングし、能動領域
のためのｉ型多結晶シリコン層２０５を形成する。

【００４０】次に、該ｉ型多結晶シリコン層２０５に、
図２ｃに示すようにレーザービーム２０６を照射して結
晶化する。該レーザービーム２０６には、波長３０８ｎ
ｍのＸｅ−Ｃｌエキシマパルスレーザーを用いる。この
時のアニール条件は、パルスレーザーのパルス幅は５０
ｎｓｅｃであり、該ｉ型多結晶シリコン層２０５の直前
のパルスレーザーの個々のパルスのエネルギー強度は２
００〜６００ｍＪｃｍ−２であり、より適当な強度とし
ては３００〜４５０ｍＪｃｍ−２である。該ｉ型多結晶
シリコン層２０５の同一箇所に照射されるパルスの回数
は複数回であっても構わない。ビームアニールしている
とき、該ｉ型多結晶シリコン層２０５の周辺の酸素の分
圧は１０ー５ｍｍＨｇ以下である。ビームアニールして
いるとき該ｉ型多結晶シリコン層２０５の表面及びその
近傍における窒素の分圧は１０ー５ｍｍＨｇ以下である
。該レーザービーム２０６により、該ｉ型多結晶シリコ
ン層２０５は大粒径化した多結晶シリコン膜２０７にな
る。

【００４１】上記実施例１と同様な理由で該ｉ型多結晶
シリコン層２０５の膜厚は２０〜７０ｎｍであるとよい
。

【００４２】該レーザービーム２０６の該ｉ型多結晶シ
リコン層２０５直前のエネルギー強度が、２００ｎｍ以
下であると、ビームアニールの前後で透過電子顕微鏡の
２００ｋｅＶの電子の加速電圧では認識できるような変
化が認められない。すなわち該ｉ型多結晶シリコン層２
０５直前のレーザービーム２０６のエネルギー強度が２
００ｍＪｃｍ−２以下であると該ｉ型多結晶シリコン層
２０５は結晶化しない。また、該レーザービーム２０６
の強度が６００ｍＪｃｍ−２以上であると、該レーザー
ビーム２０６を照射した部分の該ｉ型多結晶シリコン層
２０５の温度が著しく上昇し、シリコンが蒸発する現象
が現れ、結晶化したシリコン層が得られなくなる。よっ
て、上記減圧化学気層成長法で形成した膜厚が７０ｎｍ
以下の該ｉ型シリコン層２０５の、エキシマレーザーの
ビームアニールによる結晶化では、該エキシマレーザー
のエネルギー強度の範囲は２００〜６００ｍＪｃｍ−２
が適当である。

【００４３】図１に示す実施例１と同じ理由で、本発明
の図２の実施例に於いても、ビームアニール工程をｉ型
シリコン層のパターニング工程の後に行っている。

【００４４】上記のビームアニールにより該ｉ型多結晶
シリコン層は大粒径化した多結晶シリコン層２０７にな
る。

【００４５】つぎに、図２ｅに示すように、該ソース領
域２０３および該ドレイン領域２０４および該多結晶シ
リコン層２０７を覆うようにゲート絶縁膜２０８を、例
えば常圧化学気相成長法によって、例えば基板温度３０
０℃で例えば膜厚１５００Åの二酸化珪素膜を被着形成
する。該ゲート絶縁膜２０８の形成方法および形成材料
は上記に限られるものではない。例えば、電子サイクロ
トロン共鳴ＣＶＤ法によってＳｉＯ２を被着形成しても
ゲート絶縁膜として使用可能である。さらに、まず電子
サイクロトロン共鳴ＣＶＤ法によるＳｉＯ２を該ソース
領域２０３および該ドレイン領域２０４および該多結晶
シリコン膜２０７を覆うように被着形成し、さらに常圧
化学気相成長法によってＳｉＯ２を被着形成した、２層
構造のゲート絶縁膜でも良い。次に、図２ｆの様に、金
属薄膜または半導体でゲート電極２０９を形成する。該
ゲート電極２０９と該ソース領域２０３は薄膜の積み重
ね方向について重なる領域を形成しない、いわゆるオフ
セット構造とする。該ゲート電極２０９とドレイン領域
２０４は薄膜の積み重ね方向について重なる領域を形成
しない、いわゆるオフセット構造とする。ゲート電極の
材料には、例えばリンを含むシリコン層を使用すること
ができ、膜厚は３５０ｎｍである。

【００４６】次に、図２ｇの様に、該ゲート絶縁膜２０
８を貫いて、該多結晶シリコン層のオフセット構造部分
に、該ゲート電極２０９に対して自己整合的にイオン注
入２１０する。製作する薄膜トランジスタがｎ型の場合
には、イオン注入するイオン種として、リン、ヒ素、ア
ンチモンある。例えばリンの場合、イオン注入する条件
は加速電圧１２０ｋｅＶでイオン注入量が１×１０１５
〜１×１０１６ｃｍ−３である。　また、製作する薄膜
トランジスタがｐ型の場合には、イオン注入するイオン
種として、ホウ素などがある。例えばホウ素の場合には
、イオン注入する条件は加速電圧４０ｋｅＶで、イオン
注入量が１×１０１５〜１×１０１６ｃｍ−３である。 図２（ｇ）に示すように、ゲート電極２０９に対して自
己整合的に不純物が注入された領域２１１及び２１２が
形成される。

【００４７】次に、該領域２１１及び２１２に含まれて
いる不純物を活性化する。イオン注入した不純物がリン
の場合、該領域２１１及び２１２の膜厚が２５ｎｍの場
合では、窒素雰囲気中で６００℃で６５時間の熱アニー
ルを行う。もしくは７００℃で２時間のアニールを行う
。リンを注入したシリコン層の膜厚が２５ｎｍよりも厚
い場合には、リンの活性化に必要とする時間は短くなる
。イオン注入した不純物がホウ素の場合、ホウ素を注入
したシリコン層の膜厚が２５ｎｍの場合では、窒素雰囲
気中で６００℃で３０分の熱アニールで十分活性化する
。上記の条件で、ｎ型の薄膜トランジスタとｐ型の薄膜
トランジスタを同一基板上に製作する場合には、６００
℃で６５時間の熱アニールによって活性化すれば良い。

【００４８】次に、層間絶縁膜２１３を例えば常圧化学
気相成長法によって例えばＳｉＯ２膜を例えば５００ｎ
ｍの厚さで、該ゲート電極２０９を覆うように被着形成
する。　　次に、該層間絶縁膜２１３と該ゲート絶縁膜
２０８を貫いて、該ソース領域２０３に達するように、
および、該ドレイン領域２０４に達するようにソース電
極及びドレイン電極の配線のための窓部を、パターンエ
ッチングによって開ける。　　次に、例えばスパッタ法
によって例えば銅及びシリコンを含むアルミニウム薄膜
を８００ｎｍの厚さで上記配線のための窓部を埋めるよ
うに被着形成し、パターンエッチングしてドレイン電極
２１５およびソース電極２１４を形成し、図２ｈに示す
ように、目的とする自己整合型の薄膜トランジスタを得
る。

【００４９】薄膜トランジスタを、アクティブマトリッ
クス方式の液晶表示体の絵素の駆動素子として用いる場
合には、該ドレイン電極２１５を例えばＩＴＯの様な透
明電極で構成することができる。

【００５０】次に、図２ｉに示すように、該ドレイン電
極２１４および該ドレイン電極２１５が形成された基板
を覆うように、パッシベーション膜２１６として例えば
窒化膜を５０ｎｍを被着形成する。該パッシベーション
膜２１６は一層に限ることはなく材料が異なった薄膜を
重ねた複数の層が積み重なったものでも良い。例えば、
まずスパッタ法によって厚さ２００ｎｍのＳｉＯ２を該
ソース電極２１４及びドレイン電極２１５を覆うように
被着形成し、続いて有機高分子膜を被着形成してパッシ
ベーション膜として用いることもできる。該パッシベー
ション膜２１６は薄膜トランジスタの外界からの汚染を
防止するために、さらにこの薄膜トランジスタがアクテ
ィブマトリックス方式の液晶表示体の絵素に用いられる
場合には、液晶分子に薄膜トランジスタが発生する直流
電圧の印加を低減する目的がある。　　さらにこの次に
、水素を含んだ気体中で例えば３００℃で１時間の熱処
理を施して図２ｉの様に目的とする薄膜トランジスタを
得る。ただし、パッシベーション膜に有機高分子膜を使
用する場合には、該有機高分子膜を形成する前に上記の
水素処理をすることが必要である。

【００５１】上記第２の実施例では自己整合型の薄膜ト
ランジスタの製造例であるが、該ドレイン電極２１５を
該ソース電極と同じ配線材料にして、ｎ型の薄膜トラン
ジスタとｐ型の薄膜トランジスタを同一基板上に形成し
、適当に各々の薄膜トランジスタのゲート電極とソース
電極あるいはドレイン電極を接続することによって、Ｃ
−ＭＯＳ回路を構成することができる。

【００５２】

【発明の効果】以上説明したように、本発明薄膜トラン
ジスタの製造方法は、チャンネル部のシリコン層に水素
含有量の少ない多結晶シリコン層を使用しているため、
また、ソース領域とドレイン領域を、不純物を含有した
多結晶シリコン層で形成しているため該ビームアニール
によって結晶欠陥の少ない良質な多結晶シリコンを形成
することができる。このため、水素プラズマ処理をする
ことなく移動度が大きくリーク電流の極めて少ない優れ
た薄膜トランジスタを製造することができる。

【００５３】さらに、移動度の大きな自己整合型の薄膜
トランジスタによってＣ−ＭＯＳ回路をガラス基板上に
形成できる。よって、本発明によりアクティブマトリク
ス法の液晶表示体の駆動回路を、絵素トランジスタが形
成されている同一基板上に被着形成できるので、アクテ
ィブマトリクス方式の安価な液晶表示体を製造すること
ができる。

【００５４】さらに、本発明は高性能の三次元素子の製
造にも適用可能である。

【図面の簡単な説明】

【図１】本発明の薄膜トランジスタの製造方法を実現す
る第１の実施例の工程図である。

【図２】本発明の薄膜トランジスタの製造方法を実現す
る第２の実施例の工程図である。

【図３】本発明により製造した薄膜トランジスタの、レ
ーザーアニールエネルギー密度に対する移動度の特性図
である。

【図４】本発明により製造した薄膜トランジスタの、能
動層シリコン層の膜厚に対する、オフ電流の特性図であ
る。

【図５】本発明によるｎ型の薄膜トランジスタのゲート
電圧に対するドレイン電流の特性図である。

【符号の説明】

１０１、２０１　　絶縁基板 １０２、２０２　　二酸化珪素膜 １０３、２０３　　ソース領域 １０４、２０４　　ドレイン領域 １０５、２０５　　ｉ型多結晶シリコン層１０６、２０
６　　レーザービーム １０７、２０７　　大粒径化した多結晶シリコン層１０
８、２０８　　ゲート絶縁膜 １０９、２０９　　ゲート電極 １１０、２１３　　層間絶縁膜 １１１、２１４　　ソース電極 １１２、２１５　　ドレイン電極 １１３、２１６　　パッシベーション膜２１０　　イオ
ン注入

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　絶縁基板上に減圧化学気層成長法によ
   って不純物を含む多結晶シリコン層を被着形成する工程
   と、該不純物を含む多結晶シリコン層をパターニングす
   る工程と、該不純物を含む多結晶シリコン層がパターニ
   ングされた基板上に、不純物を含まない多結晶シリコン
   層を減圧化学気層成長法によって被着形成する工程と、
   該不純物を含まない多結晶シリコン層のパターニング工
   程の後に、該不純物を含まない多結晶シリコン層にパル
   スレーザービームを照射して、該不純物を含まない多結
   晶シリコン層を結晶化する工程とを含むことを特徴とす
   る薄膜トランジスタの製造方法。
2. 【請求項２】　　前記エネルギービームの、該不純物を
   含まない多結晶シリコン層の表面直前におけるエネルギ
   ー密度が２００ｍＪｃｍ−２以上６００ｍＪｃｍ−２以
   下であることを特徴とする請求項１記載の薄膜トランジ
   スタの製造方法。
3. 【請求項３】　　前記不純物を含まない多結晶シリコン
   層の膜厚が７０ｎｍ以下であることを特徴とする請求項
   １記載の薄膜トランジスタの製造方法。