JPH04107916A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04107916A JPH04107916A JP22690090A JP22690090A JPH04107916A JP H04107916 A JPH04107916 A JP H04107916A JP 22690090 A JP22690090 A JP 22690090A JP 22690090 A JP22690090 A JP 22690090A JP H04107916 A JPH04107916 A JP H04107916A
- Authority
- JP
- Japan
- Prior art keywords
- seed
- silicon
- silicon layer
- sapphire substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 58
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 58
- 239000010703 silicon Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 24
- 239000010980 sapphire Substances 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 239000013078 crystal Substances 0.000 claims abstract description 15
- 230000001678 irradiating effect Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 24
- 239000010408 film Substances 0.000 claims description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 150000002500 ions Chemical class 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 239000000370 acceptor Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ＳＯＳ基板の製造方法に関し。
サファイア基板からのＡＩイオンの混入を防止し、欠陥
の無い高品質のＳＯ８基板を得ることを目的とし。
の無い高品質のＳＯ８基板を得ることを目的とし。
サファイア基板上に単結晶シリコン層を形成するＳＯＳ
基板の製造方法において、サファイア基板上にシリコン
薄膜を形成する工程と、前記シリコン薄膜のうち１種シ
リコン領域を残し、他の部分を除去する工程と、全面に
絶縁膜を堆積する工程と、該絶縁膜を２種シリコン領域
の表面が露出するように選択的に除去する工程と、全面
に多結晶ないし非晶質シリコン層を堆積する工程と、該
多結晶ないし非晶質シリコン層にレーザビームを照射し
て再結晶化し、前記種シリコン領域を種結晶としてラテ
ラルエピタキシャル成長させる工程とを含むように構成
する。
基板の製造方法において、サファイア基板上にシリコン
薄膜を形成する工程と、前記シリコン薄膜のうち１種シ
リコン領域を残し、他の部分を除去する工程と、全面に
絶縁膜を堆積する工程と、該絶縁膜を２種シリコン領域
の表面が露出するように選択的に除去する工程と、全面
に多結晶ないし非晶質シリコン層を堆積する工程と、該
多結晶ないし非晶質シリコン層にレーザビームを照射し
て再結晶化し、前記種シリコン領域を種結晶としてラテ
ラルエピタキシャル成長させる工程とを含むように構成
する。
〔産業上の利用分野］
本発明は、半導体装置の製造方法、特に５Ｏ３（Ｓｉｌ
ｉｃｏｎＯｎ ５ａｐｐｈｉｒｅ）基板の製造方法に関
する。
ｉｃｏｎＯｎ ５ａｐｐｈｉｒｅ）基板の製造方法に関
する。
次世代の半導体デバイスに要求される仕様として、超高
密度化、超微細化、多機能化などが挙げられる。これら
の要求を実現するための母材として、近年、 Ｓ ０
１ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）基
板が注目されている。
密度化、超微細化、多機能化などが挙げられる。これら
の要求を実現するための母材として、近年、 Ｓ ０
１ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）基
板が注目されている。
ＳＯＩ構造は、バルク構造に比して、寄生容量の低減２
ラッチアップフリー、素子分離の容易性など多くの利
点を有するため１次世代の半導体デバイスを実現するた
めのキーテクノロジーとなりうる可能性が高い。
ラッチアップフリー、素子分離の容易性など多くの利
点を有するため１次世代の半導体デバイスを実現するた
めのキーテクノロジーとなりうる可能性が高い。
また、ｓｏｒ基板は、その完全な誘電体分離構造からみ
て、高耐圧素子に最適な素材である。Ｓｏｒ基板の中で
も、下地絶縁体が厚いＳＯＳ基板は、２００Ｖ以上の耐
圧を必要とする高耐圧素子に使用される可能性が高い。
て、高耐圧素子に最適な素材である。Ｓｏｒ基板の中で
も、下地絶縁体が厚いＳＯＳ基板は、２００Ｖ以上の耐
圧を必要とする高耐圧素子に使用される可能性が高い。
本発明は、上述したＳＯ８基板を対象とする。
〔従来の技術〕
サファイア基板上にシリコン層をエビタキンヤル成長さ
せたＳＯ８基板には、結晶欠陥が多く存在する。という
欠点があった。
せたＳＯ８基板には、結晶欠陥が多く存在する。という
欠点があった。
この欠点を解決するために、従来、サファイア基板上の
シリコン層にレーザビームを照射し、溶融再結晶化させ
て、結晶欠陥を低減させる方法が採られていた。
シリコン層にレーザビームを照射し、溶融再結晶化させ
て、結晶欠陥を低減させる方法が採られていた。
［発明が解決しようとする課題］
従来の方法では、レーザビームを照射する際。
シリコン層中に下地サファイア基板からＡＩイオンが混
入する。という問題があった。
入する。という問題があった。
シリコン層中に混入したＡＩイオンはアクセプタとして
作用し、ＭＯＳトランジスタのしきい値を変動させるな
ど、シリコン層に形成した素子に悪影響を与える。とい
う問題があった。
作用し、ＭＯＳトランジスタのしきい値を変動させるな
ど、シリコン層に形成した素子に悪影響を与える。とい
う問題があった。
本発明は、これらの問題点を解決して、サファイア基板
からのＡＩイオンの混入を防止し、欠陥の無い高品質の
ＳＯ８基板を得ることのできる半導体装置の製造方法、
特にＳＯ５基板の製造方法を提供することを目的とする
。
からのＡＩイオンの混入を防止し、欠陥の無い高品質の
ＳＯ８基板を得ることのできる半導体装置の製造方法、
特にＳＯ５基板の製造方法を提供することを目的とする
。
上記の目的を達成するために１本発明に係る半導体装置
の製造方法は、サファイア基板上に単結晶シリコン層を
形成するＳＯＳ基板の製造方法において、サファイア基
板上にシリコン薄膜を形成する工程と、前記シリコン薄
膜のうち１種シリコン領域を残し、他の部分を除去する
工程と、全面に絶縁膜を堆積する工程と、該絶縁膜を２
種シリコン領域の表面が露出するように選択的に除去す
る工程と、全面に多結晶ないし非晶質シリコン層を堆積
する工程と、該多結晶ないし非晶質シリコン層にレーザ
ビームを照射して再結晶化し、前記種シリコン領域を種
結晶としてラテラルエピタキシャル成長させる工程とを
含むように構成する。
の製造方法は、サファイア基板上に単結晶シリコン層を
形成するＳＯＳ基板の製造方法において、サファイア基
板上にシリコン薄膜を形成する工程と、前記シリコン薄
膜のうち１種シリコン領域を残し、他の部分を除去する
工程と、全面に絶縁膜を堆積する工程と、該絶縁膜を２
種シリコン領域の表面が露出するように選択的に除去す
る工程と、全面に多結晶ないし非晶質シリコン層を堆積
する工程と、該多結晶ないし非晶質シリコン層にレーザ
ビームを照射して再結晶化し、前記種シリコン領域を種
結晶としてラテラルエピタキシャル成長させる工程とを
含むように構成する。
本発明では、サファイア基板上に種（シード）となる部
分の種シリコン領域を形成した後、この種シリコン領域
間の素子領域となる部分に絶縁膜を設け、全面に多結晶
ないし非晶質シリコン層を堆積する。この多結晶ないし
非晶質シリコン層にレーザビームを照射して再結晶化し
５種シリコン領域を種結晶としてラテラルエピタキシャ
ル成長を行って、ＳＯＳ基板を形成している。
分の種シリコン領域を形成した後、この種シリコン領域
間の素子領域となる部分に絶縁膜を設け、全面に多結晶
ないし非晶質シリコン層を堆積する。この多結晶ないし
非晶質シリコン層にレーザビームを照射して再結晶化し
５種シリコン領域を種結晶としてラテラルエピタキシャ
ル成長を行って、ＳＯＳ基板を形成している。
したがって、シード部以外、すなわち素子形成領域の多
結晶ないし非晶質シリコン層はサファイア基板と直接接
していないので、レーザビームを照射して再結晶化する
際に、サファイア基板から再結晶化シリコン層中にＡ１
イオンが混入することがない。
結晶ないし非晶質シリコン層はサファイア基板と直接接
していないので、レーザビームを照射して再結晶化する
際に、サファイア基板から再結晶化シリコン層中にＡ１
イオンが混入することがない。
また９種シリコン頭域を種結晶とするラテラルエピタキ
シャル成長を行っているので、欠陥の無い高品質のＳＯ
Ｓ基板が得られる。
シャル成長を行っているので、欠陥の無い高品質のＳＯ
Ｓ基板が得られる。
（第１実施例）
第１回〜第４図は１第１実施例の各工程を示す図である
。
。
以下、工程順に説明する。
１）工程１．第１ノ参照
サファイア基板１１上に厚さ６００ｎｍ程度のシリコン
薄膜を形成・した後１種（シード）となる種シリコン領
域１２ａ、１２ｂ、１２ｃを数μｍ程度の幅で残し、他
の部分を完全に除去する。
薄膜を形成・した後１種（シード）となる種シリコン領
域１２ａ、１２ｂ、１２ｃを数μｍ程度の幅で残し、他
の部分を完全に除去する。
２）工程２．第２図参照
全面に、ＣＶＤ法によって、ＳｉＯ□膜１３を１００〜
２００ｎｍの厚さに堆積する。
２００ｎｍの厚さに堆積する。
３）工程３．第３図参照
全面にレジスト１４を塗布した後、パターニングして２
種シリコン領域間１２ａ−１２ｂ、１２ｂ−１２ｃの素
子領域上にのみ残しく１４ａ、１４ｂ）、他の部分を除
去する。
種シリコン領域間１２ａ−１２ｂ、１２ｂ−１２ｃの素
子領域上にのみ残しく１４ａ、１４ｂ）、他の部分を除
去する。
４）工程４．第３．第４図参照
レジスト１４ａ、１４ｂをマスクとし、Ｓｌ○２膜１３
膜種３リコン領域１２ａ、１２ｂ、１２Ｃの上面および
側面の上部が露出するように選択的に、エツチングによ
って除去する。
膜種３リコン領域１２ａ、１２ｂ、１２Ｃの上面および
側面の上部が露出するように選択的に、エツチングによ
って除去する。
レジスト１４ａ、１４ｂを剥離する。
全面に、ＣＶＤ法によって、多結晶シリコン層１５を５
００ｎｍ程度の厚さに堆積する。
００ｎｍ程度の厚さに堆積する。
ＣＷ−Ａｒレーザを用い、レーザビーム１６を多結晶シ
リコン層１５に走査しながら照射して溶融再結晶化させ
る。
リコン層１５に走査しながら照射して溶融再結晶化させ
る。
このとき２種シリコン領域１２ａ、１２ｂ、１２ｃを種
結晶としたラテラルエピタキシャル成長が起こり、結晶
欠陥の無い良好な結晶性を持った再結晶化シリコン層１
７が形成される。
結晶としたラテラルエピタキシャル成長が起こり、結晶
欠陥の無い良好な結晶性を持った再結晶化シリコン層１
７が形成される。
（第２実施例）
第５図〜第８図は、第２実施例の各工程を示す図である
。
。
以下、工程順に説明する。
１）工程１．第５図参照
サファイア基板２１上に厚さ６００ｎｍ程度のシリコン
ｙｉ膜を形成・した後１種（シード）となる種シリコン
領域２２ａ、２２ｂ、２２ｃを数μｍ程度の幅で残し、
他の部分を完全に除去する。
ｙｉ膜を形成・した後１種（シード）となる種シリコン
領域２２ａ、２２ｂ、２２ｃを数μｍ程度の幅で残し、
他の部分を完全に除去する。
２）工程２．第６図参照
全面４：、ＣＶＤ法によっ７．ＳｉＯ，膜２３を１００
〜２００ｎｍの厚さに堆積する。
〜２００ｎｍの厚さに堆積する。
表面に５ＯＧ２４を塗布して平坦化する。
３）工程３．第７図参照
エッチハック法によって、５ＯＧ２４を全部除去し、Ｓ
ｉＯ，膜２３を種シリコン領域１２ａ。
ｉＯ，膜２３を種シリコン領域１２ａ。
１２ｂ、１２ｃの上面および側面の上部が露出するよう
に選択的に除去する。
に選択的に除去する。
４）工程４．第８図参照
全面に、ＣＶＤ法によって、多結晶シリコン層２５を５
００ｎｍ程度の厚さに堆積する。
００ｎｍ程度の厚さに堆積する。
ＣＷ−Ａｒレーザを用い、レーザビーム２６を多結晶シ
リコン層２５に走査しながら照射して溶融再結晶化させ
る。
リコン層２５に走査しながら照射して溶融再結晶化させ
る。
このとき３種シリコン領域２２ａ、２２ｂ、２２ｃを種
結晶としたラテラルエピタキシャル成長が起こり、結晶
欠陥の無い良好な結晶性を持った再結晶化シリコン層２
７が形成される。
結晶としたラテラルエピタキシャル成長が起こり、結晶
欠陥の無い良好な結晶性を持った再結晶化シリコン層２
７が形成される。
（素子形成例）
第９図は２本発明に係る方法によって形成したＳＯ５基
板にｎチャネル型ＭＯ５ＦＥＴを作製した例を示す図で
ある。
板にｎチャネル型ＭＯ５ＦＥＴを作製した例を示す図で
ある。
同図において、３１はサファイア基板、３２は種ソリコ
ン領域、３３はＳｉｎ、膜、３４は再結晶化シリコン層
、３５はソース領域、３６はドレイン領域、３７はゲー
ト酸化膜、３８はゲート電極、３９はフィールド酸化膜
である。
ン領域、３３はＳｉｎ、膜、３４は再結晶化シリコン層
、３５はソース領域、３６はドレイン領域、３７はゲー
ト酸化膜、３８はゲート電極、３９はフィールド酸化膜
である。
以下、第９図に示すｎチャネル型ＭＯＳ Ｆ ＥＴの作
製方法を説明する。
製方法を説明する。
１）サファイア基板３１１種シリコン頭載３２ａ。
３２ｂ、ＳｉＯ□膜３３．および再結晶化シリコン層３
４から成るＳＯ８基板を、第１実施例または第２実施例
の方法を用いて形成する。
４から成るＳＯ８基板を、第１実施例または第２実施例
の方法を用いて形成する。
２）再結晶化シリコン層３４中にｐ型不純物イオンを少
量イオン注入する。
量イオン注入する。
３）ＬＯＣＯ３法によって、フィールド酸化膜３９ａ、
３９ｂを形成じ、素子分離を行う。
３９ｂを形成じ、素子分離を行う。
４）再結晶化シリコン層３４上にゲート酸化膜３７を形
成する。
成する。
５）ポリシリコンから成るデート電極３８を形成する。
６）全面にｎ型不純物イオンを高濃度にイオン旺入し、
ｎ゛型ソース領域３５およびドレイン領域３６を形成す
る。
ｎ゛型ソース領域３５およびドレイン領域３６を形成す
る。
以上の各工程を経て１第９図に示すｎチャネル型ＭＯ３
ＦＥＴが完成する。
ＦＥＴが完成する。
このＭＯＳＦＥＴは、下地絶縁体としての厚いサファイ
ア基板３１上に形成されているので、高耐圧素子として
優れた特性を発揮する。また１種シリコン領域３２ａ、
３２ｂを種結晶とするラテラルエピタキシャル成長によ
って形成された。結晶欠陥の無い結晶性の良好な再結晶
化シリコン層３４を動作領域としているので、極めて良
好な電気特性を示す。
ア基板３１上に形成されているので、高耐圧素子として
優れた特性を発揮する。また１種シリコン領域３２ａ、
３２ｂを種結晶とするラテラルエピタキシャル成長によ
って形成された。結晶欠陥の無い結晶性の良好な再結晶
化シリコン層３４を動作領域としているので、極めて良
好な電気特性を示す。
（発明の効果］
本発明によれば、サファ・イア基板からのＡＩイオンの
混入を防止すると共ニこ欠陥の無い高品質のＳＯＳ基板
を得ることができる。
混入を防止すると共ニこ欠陥の無い高品質のＳＯＳ基板
を得ることができる。
したがって、特に高耐圧素子の理想的な素材を提供する
ことが可能となる。
ことが可能となる。
【図面の簡単な説明】
第１図〜第４図は第１実施例の各工程を示す図。
第５図〜第８図は第２実施例の各工程を示す図。
第９図は本発明に係る方法によって形成したＳＯＳ基板
を用いて作製したＭＯＳＦＥＴを示す図である。 第１図〜第４図において １１：サファイア基板 １２：種シリコン領域 １３：ｓｉｏ□膜 １４ニレジスト １５：多結晶シリコン層 １６：レーザビーム １７：再結晶化シリコン層 第５図〜第８図において ２１：サファイア基板 ２２：種シリコン頭域 ２３：５ｉＯｚ膜 ２４：５ＯＧ ２５：多結晶シリコン層 ２６：レーザビーム ２７：再結晶化シリコン層
を用いて作製したＭＯＳＦＥＴを示す図である。 第１図〜第４図において １１：サファイア基板 １２：種シリコン領域 １３：ｓｉｏ□膜 １４ニレジスト １５：多結晶シリコン層 １６：レーザビーム １７：再結晶化シリコン層 第５図〜第８図において ２１：サファイア基板 ２２：種シリコン頭域 ２３：５ｉＯｚ膜 ２４：５ＯＧ ２５：多結晶シリコン層 ２６：レーザビーム ２７：再結晶化シリコン層
Claims (1)
- 【特許請求の範囲】 サファイア基板上に単結晶シリコン層を形成するＳＯＳ
基板の製造方法において、 サファイア基板上にシリコン薄膜を形成する工程と、 前記シリコン薄膜のうち、種シリコン領域を残し、他の
部分を除去する工程と、 全面に絶縁膜を堆積する工程と、 該絶縁膜を、種シリコン領域の表面が露出するように選
択的に除去する工程と、 全面に多結晶ないし非晶質シリコン層を堆積する工程と
、 該多結晶ないし非晶質シリコン層にレーザビームを照射
して再結晶化し、前記種シリコン領域を種結晶としてラ
テラルエピタキシャル成長させる工程 とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22690090A JPH04107916A (ja) | 1990-08-29 | 1990-08-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22690090A JPH04107916A (ja) | 1990-08-29 | 1990-08-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04107916A true JPH04107916A (ja) | 1992-04-09 |
Family
ID=16852355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22690090A Pending JPH04107916A (ja) | 1990-08-29 | 1990-08-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04107916A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006114523A (ja) * | 2004-10-12 | 2006-04-27 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2006294675A (ja) * | 2005-04-06 | 2006-10-26 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
1990
- 1990-08-29 JP JP22690090A patent/JPH04107916A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006114523A (ja) * | 2004-10-12 | 2006-04-27 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4603845B2 (ja) * | 2004-10-12 | 2010-12-22 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP2006294675A (ja) * | 2005-04-06 | 2006-10-26 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI262589B (en) | Silicon-on-insulator chip with multiple crystal orientations and method of fabricating the same | |
| TW519764B (en) | Method of fabricating thin film transistor | |
| TW595003B (en) | Thin-film transistor and method for manufacturing same | |
| US20020168802A1 (en) | SiGe/SOI CMOS and method of making the same | |
| JPH06177154A (ja) | Ｍｏｓ ｆｅｔの製造方法と構造 | |
| TWI298911B (en) | Sige/soi cmos and method of making the same | |
| JP2501118B2 (ja) | 半導体装置の製造方法 | |
| KR100737662B1 (ko) | 박막반도체장치 및 그 제조방법 | |
| EP0421605B1 (en) | Process for forming semiconductor thin film | |
| JP2001102587A (ja) | 薄膜トランジスタおよびその製造方法ならびに半導体薄膜の製造方法 | |
| JP2006203250A (ja) | ３次元半導体デバイスの製造方法 | |
| JPH08102543A (ja) | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 | |
| JPS58178565A (ja) | 半導体装置およびその製造方法 | |
| JPH04107916A (ja) | 半導体装置の製造方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS643046B2 (ja) | ||
| JPS62202559A (ja) | 半導体装置及びその製造方法 | |
| JPH04373171A (ja) | 半導体素子の作製方法 | |
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JPH06151789A (ja) | 半導体基体の形成方法 | |
| JPH07193245A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02194561A (ja) | 薄膜半導体装置とその製造方法 | |
| JPH01135014A (ja) | 半導体装置の製造方法 | |
| JPS62145719A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS63281418A (ja) | 半導体装置の製造方法 |