JPH06151789A

JPH06151789A - 半導体基体の形成方法

Info

Publication number: JPH06151789A
Application number: JP32229492A
Authority: JP
Inventors: Tetsuro Asaba; 哲朗浅羽
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-11-09
Filing date: 1992-11-09
Publication date: 1994-05-31

Abstract

(57)【要約】【目的】絶縁物基板上に、結晶性が単結晶ウエハ並に
優れたＳｉ結晶層を得るうえで生産性、均一性、制御
性、経済性の面において優れた方法を提供する。【構成】半導体単結晶基体２０５に対し、該基体の反
対導電型の拡散層２０１を形成した後、材質を特定しな
い別基体２０４に該半導体基体２０５を貼り合わせ、有
機アルカリ溶液中の電界エッチングによって、前記半導
体基体２０５の前記拡散層２０１以外の単結晶部分を除
去することを特徴とする半導体基体の形成方法。また、
前記拡散層２０１上にシリコン熱酸化膜２０２、及びリ
フラクトリ・メタル２０６を形成し、シリコンとのシリ
サイド反応によって、前記貼り合わせの接着を行ったこ
とを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体基板の形成方法
に関し、更に詳しくは、誘電体分離あるいは、絶縁物上
の単結晶半導体層に作成される電子デバイス、集積回路
に適する半導体基板の形成方法に関するものである。

【０００２】

【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、シリコンオンインシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基板では到達しえない数々の優位点をＳＯＩ技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、ＳＯＩ技術を利用することで、１．誘電体分離が容易で高集積化が可能、２．対放射線耐性に優れている、３．浮遊容量が低減され高速化が可能、４．ウエル工程が省略できる、５．ラッチアップを防止できる、６．薄膜化による完全空乏型電界効果トランジスタが可
能、等の優位点が得られる。

【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。

【０００４】ＳｐｅｃｉａｌＩｓｓｕｅ：“Ｓｉｎｇ
ｌｅ−ｃｒｙｓｔａｌｓｉｌｉｃｏｎｏｎｎｏｎ
−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｉｎｓｕｌａｔｏｒ
ｓ”；ｅｄｉｔｅｄｂｙＧ．Ｗ．Ｃｕｌｌｅｎ，Ｊ
ｏｕｒｎａｌｏｆＣｒｙｓｔａｌＧｒｏｗｔｈ，
ｖｏｌｕｍｅ６３，ｎｏ３，ｐｐ４２９〜５９０
（１９８３）．また、古くは、単結晶サファイア基板上に、ＳｉをＣＶ
Ｄ（化学気相法）で、ヘテロエピタキシさせて形成する
ＳＯＳ（シリコンオンサファイア）が知られてお
り、最も成熟したＳＯＩ技術として一応の成功を収めは
したが、Ｓｉ層と下地サファイア基板界面の格子不整合
により大量の結晶欠陥、サファイア基板からのアルミニ
ュームのＳｉ層への混入、そして何よりも基板の高価格
と大面積化への遅れにより、その応用の広がりが妨げら
れている。

【０００５】比較的近年には、サファイア基板を使用せ
ずにＳＯＩ構造を実現しようという試みが行なわれてい
る。この試みは、次の二つに大別される。

【０００６】１．Ｓｉ単結晶基板を表面酸化後に、窓を
開けてＳｉ基板を部分的に表出させ、その部分をシード
として横方向へエピタキシャル成長させ、ＳｉＯ₂上へ
Ｓｉ単結晶層を形成する（この場合には、ＳｉＯ₂上に
Ｓｉ層の堆積をともなう。）。

【０００７】２．Ｓｉ単結晶基板そのものを活性層とし
て使用し、その下部にＳｉＯ₂を形成する（この方法
は、Ｓｉ層の堆積をともなわない。）。

【０００８】

【発明が解決しようとしている課題】上記１を実現する
手段として、ＣＶＤにより、直接、単結晶層Ｓｉを横方
向エピタキシャル成長させる方法や、非晶質Ｓｉを堆積
して、熱処理により固相横方向エピタキシャル成長させ
る方法や、非晶質あるいは、多結晶Ｓｉ層に電子線、レ
ーザー光等のエネルギービームを収束して照射し、溶融
再結晶により単結晶層をＳｉＯ₂上に成長させる方法
や、そして、棒状ヒーターにより帯状に溶融領域を走査
する方法（Ｚｏｎｅｍｅｌｔｉｎｇｒｅｃｒｙｓｔ
ａｌｌｉｚａｔｉｏｎ）が知られている。

【０００９】これらの方法にはそれぞれ一長一短がある
が、その制御性、生産性、均一性、品質に多大の問題を
残しており、いまだに、工業的に実用化したものはな
い。

【００１０】たとえば、ＣＶＤ法は平坦薄膜化するに
は、犠牲酸化が必要となり、固相成長法ではその結晶性
が悪い。また、ビームアニール法では、収束ビーム走査
による処理時間と、ビームの重なり具合、焦点調整など
の制御性に問題がある。このうち、ＺｏｎｅＭｅｌｔ
ｉｎｇＲｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ法がもっ
とも成熟しており、比較的大規模な集積回路も試作され
てはいるが、依然として、点欠陥、線欠陥、面欠陥（亜
粒界）等の結晶欠陥は、多数残留しており、少数キャリ
ヤデバイスを作成するにいたってない。

【００１１】上記２の方法であるＳｉ基板をエピタキシ
ャル成長の種子として用いない方法に於ては、次の４種
類の方法が挙げられる。

【００１２】１．Ｖ型の溝が表面に異方性エッチングさ
れたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する。

【００１３】この手法に於ては、結晶性は、良好である
が、多結晶Ｓｉを数百ミクロンも厚く堆積する工程、単
結晶Ｓｉ基板を裏面より研磨して分離したＳｉ活性層の
みを残す工程に、制御性、と生産性の点から問題があ
る。

【００１４】２．サイモックス（ＳＩＭＯＸ：Ｓｅｐａ
ｒａｔｉｏｎｂｙｉｏｎ−ｉｍｐｌａｎｔｅｄｏ
ｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸素のイオ
ン注入によりＳｉＯ₂層を形成する方法であり、Ｓｉプ
ロセスと整合性が良いため現在もっとも成熟した手法の
一つである。

【００１５】しかしながら、ＳｉＯ₂層形成をするため
には、酸素イオンを１０¹⁸ｉｏｎｓ／ｃｍ²以上も注入
する必要があるが、その注入時間は長大であり、生産性
は高いとはいえず、また、ウエハコストは高い。更に、
結晶欠陥は多く残存し、工業的に見て、少数キャリヤデ
バイスを作製できる充分な品質に至っていない。

【００１６】３．多孔質Ｓｉの酸化による誘電体分離に
よりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ
単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入（イ
マイ他，Ｊ．ＣｒｙｓｔａｌＧｒｏｗｔｈ，ｖｏｌ
６３，５４７（１９８３））、もしくは、エピタキシャ
ル成長とパターニングによって島状に形成し、表面より
Ｓｉ島を囲むようにＨＦ溶液中の陽極化成法によりＰ型
Ｓｉ基板のみを多孔質化したのち、増速酸化によりＮ型
Ｓｉ島を誘電体分離する方法である。

【００１７】本方法では、分離されているＳｉ領域は、
デバイス工程のまえに決定されており、デバイス設計の
自由度を制限する場合があるという問題点がある。

【００１８】即ち、従来のＳＯＩ基板の形成方法は、そ
の制御性、生産性、均一性、品質に多大の問題を残して
おり、いまだに、工業的に十分に実用化することが難し
いという問題がある。

【００１９】

【発明の目的】本発明は、絶縁物基板上に結晶性が単結
晶ウエハ並に優れたＳｉ結晶層を得るうえで、生産性、
均一性、制御性、経済性の面においても優れた方法を提
供することを目的とする。

【００２０】また本発明は、ＳＯＩ構造の大規模集積回
路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの代
替足り得る優れた特性を有する半導体基板を短時間に経
済性よく形成する方法を提供することを目的とする。

【００２１】

【課題を解決するための手段】本発明は、前述した課題
を解決するための手段として、半導体単結晶基体に対
し、該基体の反対導電型の拡散層を形成した後、材質を
特定しない別基体に該半導体基体を貼り合わせ、有機ア
ルカリ溶液中の電界エッチングによって、前記半導体基
体の前記拡散層以外の単結晶部分を除去することを特徴
とする半導体基体の形成方法を有するものである。

【００２２】また、前記拡散層上にシリコン熱酸化膜を
成長させたことを特徴とする半導体基体の形成方法であ
り、また、前記半導体単結晶基体と別基体の貼り合わせ
工程において、リフラクトリ・メタル（refractory met
al）とシリコンのシリサイド反応によって、前記貼り合
わせの接着を行ったことを特徴とする半導体基体の形成
方法である。

【００２３】

【作用】本発明の半導体基板の形成方法は、基体に対し
て反対導電型の拡散層と、該拡散層上に熱酸化膜を有す
る基体Ａを形成し、該酸化膜の表面に別の基体Ｂを貼り
合わせたのち、基体Ａの前記拡散層以外の結晶層を有機
アルカリ溶液中の電解エッチングにより、除去すること
を特徴とする。

【００２４】本発明は、前記構成を有することにより、
経済性に優れて、大面積に渡り均一平坦な、極めて優れ
た電気的特性、及び結晶性を有する単結晶性の半導体層
を有する基体を形成しうるものであり、一方の表面に薄
い拡散層の活性層を残し、その反対側の面から、拡散層
までの半導体層をエッチング除去して、欠陥の著しく少
ない半導体単結晶層と、熱酸化膜からなる下地材料を有
する基体を形成し得る。

【００２５】

【実施例】以下、半導体材料としてシリコンを例に挙
げ、具体的に本発明の実施例を説明するが、本発明にお
ける半導体材料はシリコンのみに何等限定されるもので
はない。

【００２６】〔実施例１〕図１は、本発明の特徴を最も
よく表わす本発明の方法により形成された半導体装置の
概略断面図であり、同図に於いて、１０１はシリコン等
半導体単結晶層、１０２はシリコン熱酸化膜等絶縁材
料、１０３はシリサイド層等接着層、１０４はシリコン
等の基体である。

【００２７】また、図２は、本発明の方法による実施例
の工程断面図であり、以下、図２の工程図に沿って詳細
に説明する。

【００２８】まず、比抵抗２０〜３０Ω程度のＰ型のシ
リコン単結晶基体２０５を準備する。この基体２０５
に、３５０Å程度の犠牲酸化を施し、リンを１．５×１
０¹¹ドーズ／ｃｍ²、６０ｋｅＶの加速電圧で打ち込
む。その後、窒素雰囲気中で１０００℃１０分程度の熱
処理を行えば、ｎ型の拡散層２０１が形成される。拡散
層２０１の深さは、およそ０．３μｍになる（図２
（ａ））。

【００２９】次に、水蒸気雰囲気中で１０００℃の酸化
を行い、２０００Åの熱酸化膜２０２を形成する。この
酸化膜２０２がＳＯＩ構造の絶縁物となるので、厚さが
不足する場合は、常圧ＣＶＤ等を使用して、酸化膜２０
２を増厚すればよい。

【００３０】酸化膜２０２の形成後、電界エッチングを
施すための導通用のコンタクトホール３０１を、フォト
リソグラフィー技術によって開ける。

【００３１】図３は、基体２０５にシリコンウエハを使
用した場合の、コンタクトホール３０１位置の一例を示
す平面図である。コンタクトホール部分は、素子形成
後、切断及び除去を行うので、なるべく、ウエハの端に
配置した方がよい。

【００３２】次に、コンタクトホール３０１形成後、ス
パッタ法によってチタニウム２０６を堆積させる。スパ
ッタはアルゴン雰囲気中で行い、圧力は０．８〜０．９
ｐａで行った。また、方式はＤＣスパッタで、ＤＣパワ
ーは１．５ｋＷに設定し、チタニウムの堆積厚さは２０
００Å程度である（図２（ｂ））。

【００３３】このチタニウム層２０６の代わりにタング
ステンまたはモリブデン等のリフラクトリメタル（refr
actory metal）も使用できる。ただし、後工程のシリサ
イド化反応の熱処理がタングステン及びモリブデンは、
やや高い温度になる。

【００３４】次に、シリコン単結晶基体２０４を別に用
意し、前述の基体２０５のチタニウム２０６堆積面と向
かい合わせる。この２つの基体２０５，２０４を接触さ
せると、ファンデル・ワールス力により密着する（図２
（ｃ））。

【００３５】この際、基体２０４は希フッ酸などで、表
面の自然酸化膜をあらかじめ除去しておくことが肝要で
ある。基体２０４と２０５を密着させた状態でシリサイ
ド化反応を起こさせるため、窒素雰囲気中８００℃の熱
処理を３０分間行う。この熱処理の間に基体２０４から
シリコンが、チタニウム層２０６からチタニウムが相互
拡散し、チタンシリサイド２０３が４７００Å形成され
る。この結果、２枚の基体２０４，２０５は完全に接着
される（図２（ｄ））。

【００３６】なお、シリサイド化反応は６００℃〜８０
０℃でも進行するが、この領域ではＴｉＳｉの結晶組成
になり、８００℃以上の領域ではＴｉＳｉ₂の結晶組成
になる。〔参考文献、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．５１
（１９８０）ｐ．３４２〜〕次に、接着された基体２０４，２０５の基体２０５側を
電界エッチングする。図４は、この電解エッチング工程
の概念図を示すものである。同図において、まず、基体
２０４側を金属電極４１０側に接触させ、正の電圧＋５
Ｖを印加する。この結果、基体２０５は対向電極４１１
側に向くことになる。対向電極４１１は白金板を使用
し、負の電圧−５Ｖを印加する。エッチング液４１２
は、有機アルカリ溶液として、例えばエチレンジアミン
−パイロケートコール−水混合液を使用し、組成比は、
７．５リットルエチレンジアミン−１．２ｋｇパイロケ
ートコール−２．４リットル水である。温度は１１０℃
に設定し、十分撹拌を行っている。

【００３７】この電界エッチングは、Ｔ．Ｎ．ＪＡＣＫ
ＳＯＮらによって開発されたものでＩＥＥＥＤＥＶＩ
ＣＥＬＥＴＴＥＲＳ．ＶＯＬ．ＥＤＬ−２．Ｎｏ．２
１９８１年ｐ４４〜に詳細が記載されている。この
電界エッチングによって、基体２０５は拡散層２０１と
の間に大きな選択比を持ち、事実上拡散層２０１の接合
面でエッチングは止まることになる。エッチングレート
はＰ領域で約１．５μｍ／ｍｉｎ、ｎ領域で５Å／ｍｉ
ｎなので、選択比は約３０００になる。

【００３８】またシリコンウエハを基体２０５に使用し
た場合、厚さバラツキは１５μｍ以下と見積ることがで
き、この電界エッチングで残るｎ領域の厚さバラツキ
は、５０Å以内に押さえられる。

【００３９】最終的に電界エッチングによってｎ型の拡
散層領域のみが残され、基体２０４の中央部にＳＯＩ構
造が形成される（図２（ｅ））。

【００４０】なお、電界エッチングの極性を逆にして、
かつ基体２０４及び拡散層２０１の導電性を逆にすれ
ば、Ｐ型の単結晶を残すＳＯＩ構造を形成することもで
きる。

【００４１】この後、単結晶ｎ領域２０１に素子を公知
の技術で作り込み、基体２０４とコンタクトをとってい
る部分３０１を切断，除去すれば、ＳＯＩ構造素子が完
成する（図２（ｆ））。

【００４２】〔実施例２〕前記実施例では、基体２０４
に単結晶シリコンウエハを使用したが、この部分をガラ
ス基板に置き替えることもできる。

【００４３】まず図２（ａ）及び（ｂ）に示すように、
基体２０５に拡散層２０１等を作り込む。この部分は前
述の実施例同様、単結晶シリコンウエハを使用する。異
なる点は基体２０４の形態である。以下、図５の本実施
例の工程断面図に沿って説明する。

【００４４】まず、図２のシリコン単結晶基体２０４の
代わりに１５０ｍｍ□のガラス板５２１を準備し、スパ
ッタ法により、チタニウム５２２を１０００Å堆積させ
る。次に、プラズマＣＶＤ法、もしくはＲＦスパッタ法
によって２５００Åの非晶質シリコン層５２３を堆積さ
せる（図５（ａ））。

【００４５】次に２枚の基体２０５及び５２１を前述の
実施例同様、ファンデス・ワール力によって密着させる
（図５（ｂ））。

【００４６】次に、窒素雰囲気中６２０℃、３０分の熱
処理にて、シリサイド化反応を起こさせ、２枚の基体を
完全に接着させる。温度が６２０℃なので、形成された
シリサイド層５２４の組成は、ＴｉＳｉの結晶形態にな
っている（図５（ｃ））。

【００４７】図６は、このようにして接着された２枚の
基体の状態を示す模式的斜視図である。

【００４８】次に、電界エッチングを行うため、図７の
概念図に示すように、基体をクリップではさみ、シリサ
イド層５２４を通し、ｎ型拡散層２０１に電位を与え
る。

【００４９】エッチング液４１２、電圧等のエッチング
条件は、前述した実施例１と同様とした。

【００５０】最終的に３０００Å程度の単結晶２０１が
残り、ＳＯＩ構造が完成する。

【００５１】本実施例の方法によれば、絶縁基板とし
て、ガラス基板等の透明基板を用いた半導体基体を容易
に形成することができる。

【００５２】〔実施例３〕前記実施例とは別に、基体の
貼り合わせに、シリサイド反応を使用しない方法も可能
である。

【００５３】まず図２（ａ）に示すように、前記実施例
１の単結晶基体２０５に拡散層２０１を形成した所で熱
酸化膜は形成しない。

【００５４】次に、別基体８０４にシリコンウエハを準
備し、水蒸気酸化により１μｍのシリコン熱酸化膜８０
２を成長させる。

【００５５】次に、図８に示すように、これらの２つの
基体２０５，８０４を密着させ、窒素雰囲気中９００℃
で熱処理を行うことにより完全に密着させる。

【００５６】次に、これを図９のような形で前述した実
施例と同様の電界エッチングを行えば、基体２０５のＰ
型領域２０５が取り除かれ、ＳＯＩ構造が完成する。

【００５７】

【発明の効果】以上詳述したように、本発明によれば、
一方の表面に薄い拡散層の活性層を残し、その反対側の
面から、拡散層までの半導体層を有機アルカリ溶液中で
電解エッチング除去することにより、欠陥の著しく少な
い半導体単結晶層と、熱酸化膜からなる下地材料を有す
る基体を形成することができる。

【００５８】また本発明によれば、経済性に優れて、大
面積に渡り均一平坦な、極めて優れた電気的特性、及び
結晶性を有する単結晶性の半導体層を有する基体を形成
することができるという効果が得られる。

【００５９】すなわち、本発明によれば、絶縁物基板上
に結晶性が単結晶ウエハと同等のＳｉ結晶層を得るうえ
で、生産性、均一性、制御性、経済性の面において卓越
した方法を提供することができる。

【００６０】更に、本発明によれば、従来のＳＯＩデバ
イスの利点を実現し、応用可能な半導体基板の作製方法
を提供することができる。

【００６１】また、本発明によれば、ＳＯＩ構造の大規
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基板の作製方法を提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明の特徴を最もよく表わす半導体基体の模
式的断面図である。

【図２】本発明の一実施例における製作工程断面図であ
る。

【図３】電界エッチングをするための、コンタクトホー
ル配置の一実施例の平面図である。

【図４】実施例１の電界エッチングの概念模式図であ
る。

【図５】本発明の実施例２における製作工程断面図であ
る。

【図６】実施例２の製作途中で、基体を貼り合わせた際
の模式的斜視図である。

【図７】実施例２の製作工程の電界エッチングの概念模
式図である。

【図８】実施例３の貼り合わせ前の断面図である。

【図９】実施例３の電界エッチング模式図である。

【符号の説明】

１０１，１０２シリコン等単結晶膜１０２，２０２，８０２シリコン熱酸化膜等の絶縁
膜１０３，２３０，５２４チタンシリサイド等、金属
シリサイド１０４（所定の厚さを持つ材質を特定しない）基体２０４シリコンウエハ等シリコン基体２０５，８０４シリコンウエハ２０６チタニウム等リフラクトリ・メタル（refrac
tory metal）３０１コンタクトホール４１０金属電極４１１プラチナ電極４１２エチレンジアミン−パイロケートコール−水
混合液５２１ガラス板等、所定の厚さを持つ基体５２２チタニウム等リフラクトリ・メタル（refrac
tory metal）５２３非晶質シリコン

Claims

【特許請求の範囲】

【請求項１】半導体単結晶基体に対し、該基体の反対
導電型の拡散層を形成した後、材質を特定しない別基体
に該半導体基体を貼り合わせ、有機アルカリ溶液中の電
界エッチングによって、前記半導体基体の前記拡散層以
外の単結晶部分を除去することを特徴とする半導体基体
の形成方法。
【請求項２】前記拡散層上にシリコン熱酸化膜を成長
させたことを特徴とする請求項１に記載の半導体基体の
形成方法。
【請求項３】前記半導体単結晶基体と別基体の貼り合
わせ工程において、リフラクトリ・メタル（refractory
metal）とシリコンとのシリサイド反応によって、前記
貼り合わせの接着を行ったことを特徴とする請求項１に
記載の半導体基体の形成方法。
【請求項４】チタニウムとシリコンとのシリサイド反
応により、前記貼り合わせの接着を行なったことを特徴
とする請求項３に記載の半導体基体の形成方法。
【請求項５】前記半導体単結晶基体と別基体の貼り合
わせ工程において、前記拡散層と前記別基体の貼り合わ
せ面に形成したシリコン熱酸化膜とを密着させ、窒素雰
囲気中の熱処理により、前記貼り合わせの接着を行った
ことを特徴とする請求項１に記載の半導体基体の形成方
法。
【請求項６】前記別基体が、該基体の貼り合わせ面上
にチタニウム層と非晶質シリコン層を形成したガラス板
であることを特徴とする請求項１に記載の半導体基体の
形成方法。
【請求項７】前記有機アルカリ溶液がエチレンジアミ
ンを含む溶液であることを特徴とする請求項１に記載の
半導体基体の形成方法。