JPH10340855A - 半導体薄膜の結晶化方法およびそれを用いた薄膜トランジスタの製造方法 - Google Patents

半導体薄膜の結晶化方法およびそれを用いた薄膜トランジスタの製造方法

Info

Publication number
JPH10340855A
JPH10340855A JP15076497A JP15076497A JPH10340855A JP H10340855 A JPH10340855 A JP H10340855A JP 15076497 A JP15076497 A JP 15076497A JP 15076497 A JP15076497 A JP 15076497A JP H10340855 A JPH10340855 A JP H10340855A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
silicon layer
oxygen
crystallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP15076497A
Other languages
English (en)
Inventor
Tsutomu Tanaka
田中  勉
Tatsuya Ohori
達也 大堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15076497A priority Critical patent/JPH10340855A/ja
Publication of JPH10340855A publication Critical patent/JPH10340855A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 半導体薄膜の結晶化方法およびそれを用いた
薄膜トランジスタの製造方法に関し、非単結晶半導体薄
膜の結晶化工程におけるホウ素汚染を防止する。 【解決手段】 非単結晶半導体薄膜2の表面に、1cm
2 当たり1×1010原子以上の酸素5を導入すると共
に、エネルギービーム6を照射することによって、非単
結晶半導体薄膜2を結晶化する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体薄膜の結晶化
方法およびそれを用いた薄膜トランジスタの製造方法に
関するものであり、特に、液晶表示装置等に用いる結晶
化シリコン薄膜トランジスタ(TFT)の構成する多結
晶シリコン層のB(ホウ素)汚染防止方法に特徴のある
半導体薄膜の結晶化方法およびそれを用いた薄膜トラン
ジスタの製造方法に関するものである。
【0002】
【従来の技術】従来、液晶表示装置は小型・軽量・低消
費電力であるため、OA端末やプロジェクター等に使用
されたり、或いは、携帯可能性を利用して小型液晶テレ
ビ等に使用されており、特に、高品質液晶表示装置用に
は、画素毎にスイッチング用のTFTを設けたアクティ
ブマトリクス型液晶表示装置が用いられている。
【0003】この様なアクティブマトリクス型液晶表示
装置において、アドレス用TFTや、各画素TFTのゲ
ート線或いはデータ線に印加する電圧を制御する画素周
辺部の駆動ドライバー用のTFTは、近年の液晶表示装
置の高精細化、高品質化に伴って高移動度のものが求め
られており、この様な要請に応えるためにTFTを構成
する半導体層として多結晶シリコン層を用いた多結晶シ
リコンTFTが採用され始めている。
【0004】この様なTFTに用いる多結晶シリコン層
は、LPCVD法(減圧化学気相成長法)により直接成
膜した多結晶シリコン層や、PCVD法(プラズマ化学
気相成長法)によって成膜したアモルファスシリコン層
を600℃程度の高温でアニールして多結晶化したもの
や、或いは、アモルファスシリコン層をレーザ光やフラ
ッシュランプ等のエネルギービームの照射によって瞬間
的に加熱溶融し再結晶化したものが用いられている。
【0005】しかし、この様な多結晶シリコン層を形成
するための透明絶縁性基板としては、低コスト化や大画
面化の要請から、廉価な低耐熱性のガラス基板を用いて
いるため、高温で成膜を行うCVD法を用いることが少
なくなり、レーザビーム法やランプ加熱法が主流となり
つつある。
【0006】ここで、従来のTFTを形成するためのア
モルファスシリコン層の結晶化工程を図6を参照して説
明する。 図6(a)参照 まず、透明ガラス基板31上に下地酸化膜32を介し
て、PCVD法により、厚さ50nmのアモルファスシ
リコン層33を堆積させる。
【0007】図6(b)参照 次いで、アモルファスシリコン層33の表面に形成され
た自然酸化膜34をフッ酸を含む溶液でエッチング除去
して、表面を清浄化する。
【0008】図6(c)参照 次いで、150mm×1mmに集光したライン状のレー
ザ光35を照射・走査して、アモルファスシリコン層3
3を結晶化し、多結晶シリコン層36に変換する。
【0009】次いで、図示しないものの、通常のTFT
の製造工程によって、アドレス用TFT、及び、ゲート
バスライン及びドレインバスライン等の周辺回路を構成
するTFTを形成する。
【0010】なお、多結晶化に際しては、レーザビーム
法の代わりに、RTA(RapidThermal A
nnealing)と呼ばれる瞬間的なランプ加熱法を
用いることも試みられている。
【0011】
【発明が解決しようとする課題】しかし、本発明者等
は、従来の多結晶化工程において、結晶化された多結晶
シリコン層がB(ホウ素)に汚染され、このB汚染が多
結晶シリコン層を用いて形成したTFTのしきい値シフ
トや不安定性の原因となり得ることを見出した(必要な
らば、田中,大堀,沖,岡部,“The Influe
nce of the Contamination
at the Low−Temperature po
ly−Si Crystallization on
the TFT Characteristics”,
1996 International Worksh
op on ACTIVE−MATRIX,LIQUI
D−CRYSTAL DISPLAYS,DIGEST
OF TECHNICALPAPERS,AM−LC
D 96,1996,November,27−29,
pp.25−28参照)。
【0012】図3参照 即ち、従来のアモルファスシリコン層の多結晶化工程
は、その後のプロセスの関係上、当然クリーンルーム内
で行われているが、このクリーンルーム雰囲気内では、
1時間以内の単位でアモルファスシリコン層の表面に1
cm2 当たり1×1010個(1×1010cm-2)以上の
ホウ素原子が付着し、その後の結晶化工程において、表
面に付着したホウ素原子が多結晶中に取り込まれて、図
において破線で示すように、1×1017cm-3以上の不
純物濃度を示すことがある。
【0013】図7参照 その結果、得られたTFTのしきい値電圧は0.5V〜
3.0Vの間に広くバラツキ、液晶表示装置における安
定した動作が得られないという問題がある。
【0014】この様なホウ素の汚染源としては色々考え
られるが、クリーンルームに用いているHEPA(Hi
gh Efficiency Particulate
Air)フィルタがホウ素ガラス繊維等で構成されて
いるため、このHEPAフィルタが最大の原因であると
考えられる。
【0015】また、大気中にもホウ素は含まれており、
さらに、プロセスによっては、ソース・ドレインのイオ
ン注入後の活性化のためのアニール工程の際に、同一の
レーザアニール装置を用いた場合には、装置内に汚染が
発生し、それが再付着する場合も考えられる。
【0016】したがって、本発明は、アモルファスシリ
コン層等の非単結晶半導体薄膜の結晶化工程におけるホ
ウ素汚染を防止することを目的とする。
【0017】
【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。 図1(a)及び(b)参照 (1)本発明は、半導体薄膜の結晶化方法において、非
単結晶半導体薄膜2の表面に、1cm2 当たり1×10
10原子以上の酸素5を導入すると共に、エネルギービー
ム6を照射することによって、非単結晶半導体薄膜2を
結晶化することを特徴とする。
【0018】この様に、エネルギービーム6照射による
結晶化工程の前に、非単結晶半導体薄膜2の表面に1c
2 当たり1×1010原子以上の酸素5を導入すること
により、クリーンルーム内で非単結晶半導体薄膜2の表
面に付着したホウ素或いはB 2 3 等のホウ素化合物
は、酸素5原子と共に瞬間的に蒸発して雰囲気中に再放
出され、或いは、結晶化工程で形成される表面酸化膜中
に取り込まれるので、結晶化半導体薄膜7のホウ素汚染
を防止することができる。
【0019】(2)また、本発明は、上記(1)におい
て、非単結晶半導体薄膜2の表面に酸素5を導入する工
程が、イオン注入法によって酸素5を導入する工程であ
り、且つ、酸素5を導入したのち、結晶化のためのエネ
ルギービーム6の照射を行うことを特徴とする。
【0020】この様に、非単結晶半導体薄膜2の表面に
酸素5を導入する工程としては、酸素イオン4のイオン
注入法が最も制御性の良い方法である。
【0021】(3)また、本発明は、上記(1)におい
て、非単結晶半導体薄膜2の表面に酸素5を導入する工
程が、酸化性雰囲気中で500℃以下の温度で熱処理す
る工程であり、且つ、酸素5を導入したのち、結晶化の
ためのエネルギービーム6の照射を行うことを特徴とす
る。
【0022】この様に、非単結晶半導体薄膜2の表面に
酸素5を導入する工程は、酸素や水蒸気等の酸化性雰囲
気中での熱処理工程でも良く、その場合には、結晶化工
程における結晶核を形成するために導入したNi等の遷
移金属原子に起因する結晶化温度の低下に伴うホウ素の
異常拡散を防止するために、熱処理温度を500℃以下
にすることが望ましい。
【0023】(4)また、本発明は、上記(1)におい
て、非単結晶半導体薄膜2の表面に酸素5を導入する工
程が、酸素を含む雰囲気中で紫外線に晒す工程であり、
且つ、酸素5を導入したのち、結晶化のためのエネルギ
ービーム6の照射を行うことを特徴とする。
【0024】この様に、非単結晶半導体薄膜2の表面に
酸素5を導入する工程は、酸素を含む雰囲気中で紫外線
に晒す工程でも良く、紫外線照射により発生したO
3 (オゾン)により、上記酸化性雰囲気中での熱処理工
程よりも低温で且つ精確に酸素5を導入することができ
る。
【0025】(5)また、本発明は、上記(1)におい
て、非単結晶半導体薄膜2の表面に酸素5を導入する工
程が、酸素5を含む雰囲気中での結晶化のためのエネル
ギービーム6の照射工程であることを特徴とする。
【0026】この様に、非単結晶半導体薄膜2の表面に
酸素5を導入する工程は、N2 Oガス、NOガス、或い
は、5〜100%の酸素ガス等の酸素を含む雰囲気中で
の結晶化のためのエネルギービーム6の照射工程でも良
い。
【0027】(6)また、本発明は、半導体薄膜の結晶
化方法において、非単結晶半導体薄膜2の表面に、厚さ
10nm以下の多孔質な酸化膜を形成したのち、エネル
ギービーム6を照射することによって、非単結晶半導体
薄膜2を結晶化することを特徴とする。
【0028】この様に、非単結晶半導体薄膜2の表面に
固溶限界以上の酸素5を導入して、表面に厚さ10nm
以下の多孔質な酸化膜を形成しても良く、この場合の
「厚さ10nm以下の多孔質な酸化膜」とは、レーザ・
アブレーション(瞬間蒸発)によるホウ素の放出が可能
な酸化膜を意味する。
【0029】(7)また、本発明は、上記(1)乃至
(6)のいずれかにおいて、エネルギービーム6の照射
工程が、レーザ光の照射工程であることを特徴とする。
【0030】この様に、結晶化工程は、レーザ光の照射
工程でも良く、その場合には、レーザ・アブレーション
によって、ホウ素原子3が酸素5と共働して雰囲気中に
放出されることになる。
【0031】(8)また、本発明は、上記(1)乃至
(6)のいずれかにおいて、エネルギービーム6の照射
工程が、ランプ加熱工程であることを特徴とする。
【0032】この様に、結晶化工程は、RTA等のラン
プ加熱工程でも良く、その場合には、ホウ素原子3は結
晶化工程において形成される表面酸化膜に取り込まれ
て、結晶化半導体薄膜7中に拡散することが防止され
る。
【0033】(9)また、本発明は、上記(1)乃至
(8)において、非単結晶半導体薄膜2が、非晶質シリ
コン薄膜或いは多結晶シリコン薄膜のいずれかであるこ
とを特徴とする。
【0034】この様な非単結晶半導体薄膜2としては、
非晶質シリコン薄膜、即ち、アモルファスシリコン薄膜
が典型的なものであるが、Ni等の結晶核形成物質を添
加したのち熱処理により予備結晶化した多結晶シリコン
薄膜でも良く、その場合には、より結晶粒径が大きく移
動度の高い多結晶シリコン薄膜が得られることになる。
【0035】(10)また、本発明は、上記(1)乃至
(9)において、結晶化工程の後に、結晶化半導体薄膜
7の表面に形成された酸化膜を除去することを特徴とす
る。
【0036】この様に、結晶化工程で形成された表面酸
化膜にはホウ素原子3が含まれており、この表面酸化膜
が後のプロセスにおける拡散源とならないように除去す
ることが望ましい。
【0037】(11)また、本発明は、薄膜トランジス
タの製造方法において、上記(1)乃至(10)のいず
れかの結晶化方法によって形成した結晶化半導体薄膜7
にトランジスタを形成することを特徴とする。
【0038】この様に、上記(1)乃至(10)のいず
れかの結晶化方法によって形成した結晶化半導体薄膜7
を用いて薄膜トランジスタを構成することによって、薄
膜トランジスタのしきい値電圧のバラツキを小さくする
ことができ、安定した特性の液晶表示装置を得ることが
でき、また、リン,ボロン等の低ドーズ領域を有するL
DD(Lightly Doped Drain)構造
TFTにおいて、このLDD領域の抵抗の制御性を高め
ることができる。
【0039】
【発明の実施の形態】ここで、図2乃至図4を参照し
て、アクティブマトリクス型液晶表示装置の周辺回路用
TFT等に用いるアモルファスシリコン層の結晶化工程
及び薄膜トランジスタの製造工程を説明する。なお、図
3は図2(d)の工程の結果得られた多結晶シリコン層
のB濃度分布を示す図であり、また、図4(a)は得ら
れたTFTの要部断面図であり、さらに、図4(b)は
そのしきい値電圧のバラツキを示す図である。
【0040】図2(a)参照 まず、TFT基板となる透明のガラス基板11上に、P
CVD法を用いて、厚さ10〜500nm、例えば、2
00nmの下地酸化膜12となるSiO2 膜、及び、厚
さ10〜200nm、例えば、50nmのアモルファス
シリコン層13を堆積させる。
【0041】図2(b)参照 次いで、アモルファスシリコン層13の表面に形成され
た自然酸化膜14を、緩衝フッ酸水溶液でエッチング除
去して、表面を清浄化する。
【0042】この場合、次のレーザアニール工程を行う
までの間、クリーンルーム内の雰囲気に晒されることに
より、アモルファスシリコン層13の表面には1cm2
当たり1×1010個以上のホウ素原子14が付着する。
なお、ホウ素原子14以外に、B2 3 等のホウ素化合
物も付着することもある。
【0043】図2(c)参照 次いで、イオン注入法を用いて、0.1〜10.0ke
V、例えば、1.0keVの低加速エネルギーで、1.
0×1010cm-2以上、例えば、1.0×10 11cm-2
のドーズ量の酸素イオン16を注入して、アモルファス
シリコン層13の表面に酸素原子17を供給する。
【0044】図2(d)参照 次いで、XeClエキシマレーザを用いて、308nm
のレーザ光18を150mm×1mmのライン状に集光
して、アモルファスシリコン層13に照射しながら走査
することによって、アモルファスシリコン層13を結晶
化し、多結晶シリコン層19に変換する。なお、この場
合のレーザエネルギーは、100〜500mJ/c
2 、例えば、250mJ/cm2 である。
【0045】図3参照 図3は、この様なレーザアニールの結果、得られた多結
晶シリコン層19におけるB(ホウ素)濃度分布を示す
もので、図において実線で示すように、アモルファスシ
リコン層13の表面に酸素を導入した場合には、多結晶
シリコン層19の中のB濃度は1×1016cm-3以下に
なり、ホウ素汚染が1桁以上低下している。
【0046】この様なホウ素原子を減少させるメカニズ
ムとしては、二つの要因が考えられており、一つは、ア
モルファスシリコン層13の表面に酸素原子17を付着
させることにより、レーザ光18の照射によりアブレー
ション(瞬間蒸発)が起こり、酸素原子17と共働して
ホウ素原子15の飛散が生じているものと考えられる。
【0047】この様に、アブレーションが生じた場合に
は、ホウ素原子15が処理雰囲気内に飛散するので、ア
モルファスシリコン層13が溶融しても、ホウ素原子1
5が結晶内に取り込まれないためと考えられる。
【0048】また、もう一つのメカニズムとしては、ア
モルファスシリコン層13の表面に付着した酸素原子1
7は、結晶化工程における溶融時に、Si原子と結合し
て酸化膜を形成し、この時に、酸化膜がホウ素原子15
を取り込むことによって多結晶シリコン層19の内部へ
のホウ素原子15の拡散を抑制しているものと考えら
れ、実際には、この2つのメカニズムが絡み合ってホウ
素汚染が抑制されているものと考えられる。
【0049】図4(a)参照 この様に結晶化した多結晶シリコン層19を用いて図に
示すLDD(Lightly Doped Drai
n)領域を有するTFTを構成することになるが、ここ
で、このTFTの製造工程を簡単に説明する。
【0050】なお、本発明においては、基板として廉価
な透明ガラス基板11を用いており、この透明ガラス基
板は高温処理に耐え得ないので得られる多結晶シリコン
層19の結晶性が劣ることになり、それによって、TF
Tのリーク電流が増大するので、必ずしも必須ではない
が、この様なリーク電流を低減するためにLDD領域を
設けることが望まれる。
【0051】この場合、LDD領域に導入されるリンや
ボロン等の不純物濃度は1×1016cm-3程度と微量で
あるため、本発明の結晶化方法により、LDD領域の抵
抗の制御性が非常に向上することになるので、本発明は
LDD領域を有するTFTにおいてその効果が大きくな
る。
【0052】まず、多結晶シリコン層19を所定の形状
にドライ・エッチングすることによって、TFTを構成
するための多結晶シリコンパターンからなる島状領域を
形成する。
【0053】次いで、結晶化工程において多結晶シリコ
ン層19の表面に形成された(酸化膜(図示せず)を除
去するために、緩衝フッ酸水溶液で処理したのち、LP
CVD法を用いて、厚さ50〜200nm、例えば、1
00nmのゲート絶縁膜20となるSiO2 膜を堆積さ
せ、次いで、スパッタリング法を用いて、厚さ100〜
500nm、例えば、300nmのAl膜を堆積させた
のち、Al膜をレジストパターン(図示せず)をマスク
としてエッチングすることによってゲート電極21を形
成する。
【0054】次いで、レジストパターンを設けた状態で
全体をシュウ酸溶液中に浸漬して陽極酸化を行うことに
よって、ゲート電極21の側面に厚さ100〜5000
nm、例えば、1000nmのポーラスな多孔質陽極酸
化膜(図示せず)を形成する。
【0055】次いで、レジストパターンを除去したの
ち、酒石酸+エチレングリコール溶液中に浸漬して陽極
酸化を行うことによって、ゲート電極21の表面に厚さ
50〜200nm、例えば、100nmの無孔質陽極酸
化膜を形成してバリア膜22とする。なお、この緻密な
無孔質陽極酸化は、300℃程度の低温熱処理でも発生
するヒロック(hillock)を低減する効果がある
ため、最近の液晶表示装置パネルにおける標準的なプロ
セスになりつつある。
【0056】次いで、多孔質陽極酸化膜及びバリア膜2
2をマスクとして、ドライ・エッチングを施すことによ
って、SiO2 膜をエッチングして、ゲート絶縁膜20
を形成したのち、多孔質陽極酸化膜を除去する。
【0057】次いで、加速エネルギー5〜30keV、
例えば、10keVで、5.0×1014〜1.0×10
16cm-2、例えば、2.0×1015cm-2のドーズ量で
Pイオンをイオン注入してゲート絶縁膜20に自己整合
するn+ 型のソース・ドレイン領域23を形成し、次い
で、加速エネルギー30〜100keV、例えば、70
keVで、1.0×1013〜1.0×1015cm-2、例
えば、1.0×1014cm-2のドーズ量でPイオンをイ
オン注入してバリア膜22に自己整合するn-型のLD
D領域24を形成する。
【0058】次いで、PCVD法を用いて、層間絶縁膜
として、厚さ10〜100nm、例えば、50nmのエ
ッチングストッパーとなるSiO2 膜25、及び、厚さ
200〜500nm、例えば、350nmのSiN膜2
6を堆積させ、次いで、パターニングすることによって
ソース・ドレイン領域23に対するコンタクトホールを
形成する。
【0059】次いで、スパッタリング法を用いて、厚さ
20〜200nm、例えば、100nmのTi膜27、
及び、厚さ100〜500nm、例えば、300nmの
Al電極28を堆積させ、次いで、所定のパターンにエ
ッチングすることによってソース・ドレイン電極を形成
することによってTFTの基本構造が完成する。
【0060】図4(b)参照 図4(b)は、この様にして得られたTFTのしきい値
電圧(Vth)のバラツキを示す図であり、図から明らか
なように、ほとんどのTFTのしきい値電圧が1.0V
になっている。
【0061】これは、TFTのチャネル領域を構成する
多結晶シリコン層19内のB濃度が1.0×1016cm
-3以下であるため、B汚染がTFTのしきい値電圧にほ
とんど影響を及ぼさないためと考えられる。
【0062】また、LDD領域24の不純物濃度は、1
×1016cm-3程度と微量であるが、多結晶シリコン層
19内のB濃度が1.0×1016cm-3以下であるの
で、LDD領域24の抵抗を精確に制御することがで
き、したがって、本発明は、LDD領域を有するTFT
において特に効果を発揮するものである。
【0063】以上、本発明の実施の形態を説明してきた
が、アモルファスシリコン層13に1.0×1010cm
-2以上の酸素原子を導入する方法はイオン注入法に限ら
れるものではなく、各種の方法が可能であるので、以下
において説明する。
【0064】まず、第1の代替方法は、湿度及び酸素量
の管理された雰囲気中でアモルファスシリコン層13を
一定時間保持することによってその表面に酸素を導入す
る方法であり、より具体的には、酸素や水蒸気等の酸化
性雰囲気中でアモルファスシリコン層13を500℃以
下、例えば、300℃以下に加熱する方法である。
【0065】この場合の500℃以下の温度条件は、透
明ガラス基板11の耐熱性、及び、結晶化を促進するた
めにアモルファスシリコン層13にNi等の遷移金属元
素を導入した場合、結晶化温度が低下し、ホウ素原子1
5の異常拡散を防止する条件によって決められる。
【0066】また、第2の代替方法は、アモルファスシ
リコン層13を堆積させた透明ガラス基板11を紫外線
内に保持し、その雰囲気中に酸素を供給する方法であ
り、この場合、酸素は紫外線によってオゾン化されて活
性が高まるので、効率的にアモルファスシリコン層13
の表面に酸素を供給することができる。
【0067】この場合には、加熱は基本的に必要としな
いので、低温処理が可能となり、また、紫外線の強度と
時間を制御することによって、酸素供給量を精確に制御
することができる。
【0068】また、第3の代替方法は、結晶化を行う処
理雰囲気中に酸素を含有させ、結晶化と同時に酸素を供
給する方法であり、例えば、Ar,He,N2 等の不活
性ガス中に1〜100%、例えば、5%の酸素ガスを混
合し、この雰囲気中でレーザ光を照射してアモルファス
シリコン層13を結晶化する。
【0069】この様な方法によっても、アモルファスシ
リコン層13の表面に酸素を吸着させた場合と同様な効
果が期待でき、また、混入するガスは酸素に限られるも
のではなく、N2 Oガス或いはNOガスでも良く、いず
れにしても、1×1010cm -2以上の酸素原子の供給量
に相当する時間をかければ良い。
【0070】以上、説明した各方法は、いずれもアモル
ファスシリコン層13の表面に酸素を導入する方法であ
り、アモルファスシリコン層13の表面の酸素濃度は酸
素の固溶限界濃度以下で、あくまでも半導体であるが、
アモルファスシリコン層13の表面に薄い酸化膜を形成
しても同様な効果が期待できる。
【0071】但し、この表面酸化膜の厚さを50nm程
度のように厚くするとレーザ光の照射に伴うアブレーシ
ョンが生じにくくなり、且つ、酸化膜により反射率や放
熱効率が変化し、最適エネルギーのマージンが減少し、
高度の制御性が必要になるので、表面酸化膜の厚さは1
0nm以下であることが望ましい。
【0072】また、この酸化膜は完全な酸化膜ではな
く、酸化膜が無い場合と同様にアブレーションの生ずる
ポーラスな(多孔質な)酸化膜であることが望ましく、
本発明者等の研究では、この様な酸化膜の膜厚が10n
m以下であれば、大きなマージンを確保できることがわ
かった。
【0073】また、本発明のTFTは、図4(a)に示
した構造に限られるものでなく、他の各種の構造も対象
とするものであり、図5を参照してその一例を簡単に説
明するが、基本的な成膜工程及び結晶化工程は上記の図
4(a)に示したTFTと同様である。
【0074】図5は、ゲート電極が下側のタイプのTF
Tであり、この場合には、ゲート電極が結晶化工程にお
ける処理温度に耐える必要があるため、Cr膜等の耐熱
性導電膜をゲート電極として用いる。
【0075】また、この場合には、LDD領域24を自
己整合的に形成するための構造が存在しないので、フォ
トリソグラフィー工程で形成したレジストパターンを利
用してLDD領域24及びソース・ドレイン領域23を
形成する必要がある。
【0076】以上、本発明の実施の形態及びその変形例
を説明したが、結晶化工程において用いるレーザ光は3
08nmのXeClエキシマレーザ光に限られるもので
なく、アモルファスシリコン層13を溶融できる波長で
あれば、どの様なレーザを用いても良いものである。
【0077】また、本発明は、結晶化手段はレーザ光照
射法に限られるものではなく、レーザ光の代わりのエネ
ルギービーム照射法として、RTA法と呼ばれる瞬間的
なランプ加熱法を用いても良いものであり、この場合に
は、アブレーションによるホウ素原子15の飛散効果よ
りも、酸化膜中にホウ素原子15が取り込まれることに
よる効果が優勢になると考えられる。
【0078】また、上記の実施の形態においては、アモ
ルファスシリコン層をPCVD法により堆積している
が、このPCVD法の成膜条件をより高温、高パワーに
して成膜したり、或いは、熱CVD法により成膜した、
水素含有量が低く、高欠陥密度のアモルファスシリコン
層を用いても良く、この場合には、表面の酸化が容易に
なる。
【0079】また、アモルファスシリコン層13の代わ
りに、成膜したアモルファスシリコン層にNi等の結晶
核形成物質となる遷移金属元素を添加したのち、熱処理
によって予備的に多結晶化した結晶化シリコン層を用い
ても良いものであり、この場合には、最終的に得られる
多結晶シリコン層19の結晶性が改善され、高い移動度
が得られる。
【0080】さらに、本発明の非単結晶半導体薄膜は、
アモルファスシリコン層或いは結晶化シリコン層等のシ
リコン膜に限られるものではなく、ゲルマニウム膜或い
はシリコンゲルマニウム膜等の他の半導体薄膜も対象と
するものである。
【0081】また、上記の実施の形態においては、ゲー
ト電極材料としてAlを用いているが、Alに限られる
ものではなく、Al−Si,Al−Sc等のAlを主成
分とした金属であれば良く、この様な金属を用いること
によって配線抵抗が低減し、且つ、パターニング工程が
簡単になり、特に、Scを含んだAl−Scを用いた場
合にはヒロックの発生を抑制することができる。
【0082】また、上記の各実施の形態においては、ア
クティブマトリクス型液晶表示装置に用いるアドレス用
TFT或いはドライバ用のTFTの製造方法として説明
しているが、本発明はアクティブマトリクス型液晶表示
装置用TFTに限られるものではなく、ラインセンサ用
TFT等の他の用途の半導体装置も対象とするものであ
る。
【0083】
【発明の効果】本発明によれば、非単結晶半導体薄膜を
エネルギービーム照射により多結晶化する前に、非単結
晶半導体薄膜の表面に酸素を供給しているので、結晶化
された多結晶半導体薄膜におけるホウ素汚染が抑制さ
れ、この多結晶半導体薄膜から構成されるTFTのしき
い値電圧の安定性・再現性及びLDD領域の抵抗の制御
性が向上するので、高精細で高品質なアクティブマトリ
クス型液晶表示装置の信頼性向上、歩留り向上に寄与す
るところが大きい。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の実施の形態の工程の説明図である。
【図3】本発明の実施の形態の多結晶シリコン層中のB
濃度分布の説明図である。
【図4】本発明の実施の形態の多結晶シリコンを用いた
TFTの説明図である。
【図5】本発明の実施の形態の多結晶シリコンを用いた
TFTの他の構造の説明図である。
【図6】従来のアモルファスシリコン層の結晶化工程の
説明図である。
【図7】従来のTFTのしきい値電圧のバラツキの説明
図である。
【符号の説明】
1 絶縁性基板 2 非単結晶半導体薄膜 3 ホウ素原子 4 酸素イオン 5 酸素 6 エネルギービーム 7 結晶化半導体薄膜 11 透明ガラス基板 12 下地酸化膜 13 アモルファスシリコン層 14 自然酸化膜 15 ホウ素原子 16 酸素イオン 17 酸素原子 18 レーザ光 19 多結晶シリコン層 20 ゲート絶縁膜 21 ゲート電極 22 バリア膜 23 ソース・ドレイン領域 24 LDD領域 25 SiO2 膜 26 SiN膜 27 Ti膜 28 Al電極 31 透明ガラス基板 32 下地酸化膜 33 アモルファスシリコン層 34 自然酸化膜 35 レーザ光 36 多結晶シリコン層

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 非単結晶半導体薄膜の表面に、1cm2
    当たり1×1010原子以上の酸素を導入すると共に、エ
    ネルギービームを照射することによって、前記非単結晶
    半導体薄膜を結晶化することを特徴とする半導体薄膜の
    結晶化方法。
  2. 【請求項2】 上記非単結晶半導体薄膜の表面に酸素を
    導入する工程が、イオン注入法によって酸素を導入する
    工程であり、且つ、酸素を導入したのち、上記結晶化の
    ためのエネルギービームの照射を行うことを特徴とする
    請求項1記載の半導体薄膜の結晶化方法。
  3. 【請求項3】 上記非単結晶半導体薄膜の表面に酸素を
    導入する工程が、酸化性雰囲気中で500℃以下の温度
    で熱処理する工程であり、且つ、酸素を導入したのち、
    上記結晶化のためのエネルギービームの照射を行うこと
    を特徴とする請求項1記載の半導体薄膜の結晶化方法。
  4. 【請求項4】 上記非単結晶半導体薄膜の表面に酸素を
    導入する工程が、酸素を含む雰囲気中で紫外線に晒す工
    程であり、且つ、酸素を導入したのち、上記結晶化のた
    めのエネルギービームの照射を行うことを特徴とする請
    求項1記載の半導体薄膜の結晶化方法。
  5. 【請求項5】 上記非単結晶半導体薄膜の表面に酸素を
    導入する工程が、酸素を含む雰囲気中での上記結晶化の
    ためのエネルギービームの照射工程であることを特徴と
    する請求項1記載の半導体薄膜の結晶化方法。
  6. 【請求項6】 非単結晶半導体薄膜の表面に、厚さ10
    nm以下の多孔質な酸化膜を形成したのち、エネルギー
    ビームを照射することによって、前記非単結晶半導体薄
    膜を結晶化することを特徴とする半導体薄膜の結晶化方
    法。
  7. 【請求項7】 上記エネルギービーム照射工程が、レー
    ザ光の照射工程であることを特徴とする請求項1乃至6
    のいずれか1項に記載の半導体薄膜の結晶化方法。
  8. 【請求項8】 上記エネルギービーム照射工程が、ラン
    プ加熱工程であることを特徴とする請求項1乃至6のい
    ずれか1項に記載の半導体薄膜の結晶化方法。
  9. 【請求項9】 上記非単結晶半導体薄膜が、非晶質シリ
    コン薄膜或いは多結晶シリコン薄膜のいずれかであるこ
    とを特徴とする請求項1乃至8のいずれか1項に記載の
    半導体薄膜の結晶化方法。
  10. 【請求項10】 上記結晶化工程の後に、結晶化半導体
    薄膜の表面に形成された酸化膜を除去することを特徴と
    する請求項1乃至9のいずれか1項に記載の半導体薄膜
    の結晶化方法。
  11. 【請求項11】 請求項1乃至6のいずれか1項に記載
    の半導体薄膜の結晶化方法によって形成した結晶化半導
    体薄膜に、トランジスタを形成することを特徴とする薄
    膜トランジスタの製造方法。
JP15076497A 1997-06-09 1997-06-09 半導体薄膜の結晶化方法およびそれを用いた薄膜トランジスタの製造方法 Withdrawn JPH10340855A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15076497A JPH10340855A (ja) 1997-06-09 1997-06-09 半導体薄膜の結晶化方法およびそれを用いた薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15076497A JPH10340855A (ja) 1997-06-09 1997-06-09 半導体薄膜の結晶化方法およびそれを用いた薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH10340855A true JPH10340855A (ja) 1998-12-22

Family

ID=15503914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15076497A Withdrawn JPH10340855A (ja) 1997-06-09 1997-06-09 半導体薄膜の結晶化方法およびそれを用いた薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH10340855A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017505A (ja) * 2001-04-23 2003-01-17 Toshiba Corp 多結晶シリコン薄膜トランジスタの製造方法
EP1434275A1 (en) * 2001-09-10 2004-06-30 Advanced Lcd Technologies Development Center Co., Ltd. Thin film semiconductor device and method for fabricating the same
US8324085B2 (en) 2008-12-08 2012-12-04 Samsung Electronics Co., Ltd. Method of manufacturing crystalline silicon

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017505A (ja) * 2001-04-23 2003-01-17 Toshiba Corp 多結晶シリコン薄膜トランジスタの製造方法
EP1434275A1 (en) * 2001-09-10 2004-06-30 Advanced Lcd Technologies Development Center Co., Ltd. Thin film semiconductor device and method for fabricating the same
EP1434275A4 (en) * 2001-09-10 2005-12-21 Adv Lcd Tech Dev Ct Co Ltd THIN FILM SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
US8324085B2 (en) 2008-12-08 2012-12-04 Samsung Electronics Co., Ltd. Method of manufacturing crystalline silicon

Similar Documents

Publication Publication Date Title
JP3344072B2 (ja) 薄膜トランジスタの製造方法
KR100581626B1 (ko) 플라스틱 기판에 반도체 박막을 형성하는 방법 및 플라스틱기판
KR100634724B1 (ko) 반도체 디바이스 제조 방법
JPS60245124A (ja) 半導体装置の製法
JP3227980B2 (ja) 多結晶シリコン薄膜形成方法およびmosトランジスタのチャネル形成方法
JPH06296023A (ja) 薄膜状半導体装置およびその作製方法
JPS60245174A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JPS60245172A (ja) 絶縁ゲイト型半導体装置
JPH1050607A (ja) 半導体装置の製造方法
JP3326013B2 (ja) 半導体装置の作製方法
JP3348531B2 (ja) 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法
US7015122B2 (en) Method of forming polysilicon thin film transistor
JP3221251B2 (ja) 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
JPH0936376A (ja) 薄膜半導体装置の製造方法
TW543204B (en) Method of fabricating thin film transistor
JPH10340855A (ja) 半導体薄膜の結晶化方法およびそれを用いた薄膜トランジスタの製造方法
JP2809152B2 (ja) 薄膜トランジスタの製造方法
JPH0797565B2 (ja) 半導体装置の製造方法
JPH08139335A (ja) 薄膜トランジスタの製造方法
JPH11102861A (ja) 多結晶シリコン薄膜の製造方法
JP2000068515A (ja) 薄膜半導体装置の製造方法
JPH04250617A (ja) 半導体における不純物のドーピング方法および半導体装置の製造方法
JPH08139331A (ja) 薄膜トランジスタの製造方法
JPH1187724A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040907