JP2003017505A - 多結晶シリコン薄膜トランジスタの製造方法 - Google Patents
多結晶シリコン薄膜トランジスタの製造方法Info
- Publication number
- JP2003017505A JP2003017505A JP2001266139A JP2001266139A JP2003017505A JP 2003017505 A JP2003017505 A JP 2003017505A JP 2001266139 A JP2001266139 A JP 2001266139A JP 2001266139 A JP2001266139 A JP 2001266139A JP 2003017505 A JP2003017505 A JP 2003017505A
- Authority
- JP
- Japan
- Prior art keywords
- oxygen
- amorphous silicon
- thin film
- polycrystalline silicon
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
高い生産性、および高い歩留まりで得ることができる多
結晶シリコン薄膜トランジスタの製造方法を提供する。 【解決手段】 基板上に成膜された、2×1020/c
m3以上1×1021/cm3以下の濃度の酸素が添加
された非晶質シリコン層、または1×1015/cm2
以上1×1016/cm2以下の単位面積あたりの総量
の酸素が添加された非晶質シリコン層、に真空雰囲気中
あるいは不活性ガス雰囲気中でエネルギービームを照射
して、活性層として用いる多結晶シリコン層を形成する
工程を備えることを特徴とする。
Description
膜トランジスタの製造方法に関する。
は、半導体活性層が大面積の基板上に均一性良く、比較
的低温で形成できるので、表示画素のスイッチング素子
に非晶質シリコンの薄膜トランジスタが用いられてい
る。また、最近では、表示画素のスイッチング素子のみ
ならず、周辺の駆動用回路素子にも同一基板上に形成し
た薄膜トランジスタを用いるようになってきている。た
だし、この周辺駆動用回路素子の薄膜トランジスタに
は、非晶質シリコンの薄膜トランジスタよりも電界効果
移動度の大きい多結晶シリコンを半導体活性層に用いた
多結晶シリコン薄膜トランジスタを用いている。
導体活性層となる多結晶シリコン層は、例えば、図18
のように、まず、ガラス基板上に薄膜の非晶質シリコン
32を形成し(図18(a))、次に、これにXeClエ
キシマレーザー等のエネルギービームを照射し、非晶質
シリコン32を融解し再結晶化して多結晶シリコン33
にすることにより(図18(b))、形成することができ
る。ここで、図18(b)に示したエネルギービーム照射
は、薄膜トランジスタの動作の不安定要因となる雰囲気
中からの不純物の混入を防ぐため、真空雰囲気中あるい
は窒素等の不活性ガス雰囲気中で行われる。さらに大気
中のように酸素を含む雰囲気中でエネルギービームを照
射し、多結晶シリコンを形成すると、シリコン表面には
突起状の凸凹が生じ、表面荒れが大きくなる。この突起
部では、電界集中が起こりやすい、あるいはゲート絶縁
層の被覆率が悪くなり、耐圧劣化を引き起こすといった
薄膜トランジスタの信頼性及び歩留まりに関わる問題も
生じてくる。これを防ぐためにも、多くの場合エネルギ
ービーム照射は真空雰囲気中あるいは窒素等の不活性ガ
ス雰囲気中で行われる。
を真空雰囲気中あるいは窒素等の不活性ガス雰囲気中で
行うと、多結晶シリコン中への不純物の混入を防ぎ、且
つ多結晶シリコン表面を平滑にすることができる。しか
し、真空雰囲気中あるいは不活性ガス雰囲気中では、大
気中に比較して高いエネルギー密度を照射しなければ結
晶粒径が成長しない。結晶粒径が小さいままでは移動度
の高い高性能な薄膜トランジスタを形成することができ
ない。
の結晶粒径を大きくするため、大気中で照射する場合に
比較し、真空中あるいは不活性ガス中では照射するエネ
ルギービームの面積を小さくしてエネルギー密度を高く
しなければならず、これにより基板全体を処理するのに
必要なビームの照射回数が増えるのが避けられず、生産
性が落ていた、と本発明者は考えている。
ランジスタの生産性をさらに向上させるため、さまざま
な条件で、真空雰囲気中あるいは窒素雰囲気中で非晶質
シリコンにエネルギービームを照射して多結晶シリコン
を形成する実験を繰り返した。その実験の結果得られた
薄膜トランジスタを解析することにより、予め非結晶シ
リコンに所定の濃度または単位面積あたり所定量の酸素
を積極的に添加すれば、エネルギーを真空雰囲気中ある
いは窒素等の不活性ガス雰囲気中で照射しても、多結晶
シリコンを短時間で形成でき、且つ移動度が高く、表面
も平滑な高性能な薄膜トランジスタを高い生産性で製造
できることを独自に知得するに至った。
極的に添加することは、従来の技術常識に反することで
ある。そのため、上述のように酸素を添加することは技
術者にとって思いもよらぬことである。なぜなら、一般
に非晶質シリコン膜中に不純物として酸素が混入すると
結晶特性が悪化し、これにより薄膜トランジスタの特性
が悪化すると考えられたからである。しかし本発明者の
実験によれば、従来の技術常識に反し、前述のように、
非晶質シリコン膜中に所定の濃度または単位面積あたり
所定量の酸素を積極的に混入することにより、高性能な
多結晶シリコン薄膜トランジスタを高い生産性で製造で
きることを知得したのである。
である。つまり、この方法は、従来の技術常識とは異な
った本発明者の独自の実験結果によって得られたもので
あり、本発明者の独自の知得に基づくものである。
薄膜トランジスタの製造方法は、酸素が添加された非晶
質シリコン層を基板上に形成する工程と、前記非晶質シ
リコン層に真空雰囲気中あるいは不活性ガス雰囲気中で
エネルギービームを照射して多結晶シリコン層を形成す
る工程と、前記多結晶シリコン層を活性層とする薄膜ト
ランジスタを形成する工程とを有することを特徴とす
る。
ジスタの製造方法は、基板上に成膜された、1×10
20/cm3以上1×1021/cm3以下の濃度の酸
素が添加された非晶質シリコン層に、真空雰囲気中ある
いは不活性ガス雰囲気中でエネルギービームを照射し
て、活性層として用いる多結晶シリコン層を形成する工
程を備えることを特徴とする。
ジスタの製造方法は、基板上に成膜された、単位面積あ
たりの総量として1×1015/cm2以上1×10
16/cm2以下の酸素が添加された非晶質シリコン層
に、真空雰囲気中あるいは不活性ガス雰囲気中でエネル
ギービームを照射して、活性層として用いる多結晶シリ
コン層を形成する工程を備えることを特徴とする。
明の実施の形態について説明する。本実施形態の多結晶
シリコン薄膜トランジスタの製造方法は、プラズマCV
D法により酸素が添加された非晶質シリコンを形成し、
この酸素が添加された非晶質シリコンにエネルギービー
ムを照射して多結晶シリコンを形成する工程を備えるこ
とを1つの特徴とする。このように非晶質シリコンに酸
素を添加することにより、多結晶シリコンの結晶粒径成
長を容易にすることができ、高性能な多結晶シリコン薄
膜トランジスタを高い生産性で製造することができる。
さらに、後述のように、非晶質シリコンに酸素を添加す
ることにより、非晶質シリコン膜中の残留水素の脱気に
よる膜破壊を防止することがき、多結晶シリコン薄膜ト
ランジスタの歩留まりを向上させることもできる。
タの製造方法について、第1の実施の形態では上記の非
晶質シリコンの酸素の濃度に着目して、第2の実施の形
態では非晶質シリコン中の単位面積あたりの総酸素量に
着目して、それぞれ説明する。
発明の第1の実施の形態に係わる多結晶シリコン薄膜ト
ランジスタの製造方法、および、その製造方法を用いて
得られた多結晶シリコン薄膜トランジスタの特性を示す
図である。以下では、まず、図1〜図8を参照にして多
結晶シリコン薄膜トランジスタの製造方法の全体につい
て簡単に説明し、次に、図9〜図10を参照にして、エ
ネルギービームを照射する工程(図2)の際の、非晶質
シリコンの酸素濃度の範囲(幅)について検討する。
リコン薄膜トランジスタの製造方法の全体について簡単
に説明する。
たガラス基板1の上に、平行平板型プラズマCVD装置
で、100nmのアンダーコートとしての酸窒化シリコ
ン2を形成する。次いで、非晶質シリコンの原料として
のモノシラン200sccm、酸素の原料としての亜酸
化窒素5sccmをプラズマCVDに供給し、これらを
プラズマ励起して、酸素濃度2×1020/cm3の非
晶質シリコン3を50nm形成する。この様に、本発明
では、非晶質シリコン3を酸素が添加された状態に形成
している。次いで、ガラス基板1を450℃程度で1時
間ほど加熱処理(熱アニール)し、酸窒化シリコン2及
び非晶質シリコン3膜中の水素を脱気する。ここで、こ
の熱アニールは、非晶質シリコン3膜中の残留水素の脱
気による膜破壊を防止するためのものである。すなわ
ち、この熱アニールを行わないと、非晶質シリコン内に
水素が残留し、次の(2)の工程で、残留水素の急激な
脱気により非晶質シリコン膜3が破壊されてしまう。こ
の後、非晶質シリコン膜3表面に形成された図示しない
自然酸化膜をフッ酸処理により除去する。
気中で、酸素濃度2×1020/cm 3の非晶質シリコ
ン3にXeClエキシマレーザーを照射し、この非晶質
シリコン3を融解・再結晶化させ、多結晶シリコン4に
する。なお、ここで大気中のように酸素を含む雰囲気中
でこのエキシマレーザを照射すると、非晶質シリコン3
が融解する際に表面付近に過剰の酸素が溶け込んでしま
い、再結晶化の際にこの過剰な酸素が多結晶シリコン4
の結晶粒界に編析して、多結晶シリコン4の表面が突起
状になり、表面荒れが大きくなってしまう。
リコン薄膜4をフォトリソグラフィーによりパターニン
グし、CF4ドライエッチングにより島状の多結晶シリ
コン薄膜からなる半導体活性層5を形成する。
導体活性層5の上にプラズマCVDを用いて酸化シリコ
ン薄膜を堆積し、ゲート絶縁膜6を形成する。
縁膜6の上にスパッタリングによりモリブデンタングス
テン合金を堆積し、これをフォトリソグラフィーにより
パターニングしてゲート電極7を形成する。
極7をマスクとして用いて、質量分離型のイオン注入装
置によりゲート絶縁層6を介して半導体活性層5に不純
物としてP(リン)を注入し、ソース領域8及びドレイ
ン領域9を形成する。この後、再度450℃程度でアニ
ールを行い注入したリンを活性化する。
CVDを用いて酸化シリコン薄膜を堆積し、層間絶縁膜
10を形成した後、フォトリソグラフィーにより層間絶
縁膜10をパターニングしてコンタクトホールを形成す
る。
リングによりモリブデンタングステン合金を堆積し、こ
れをフォトリソグラフィーによりパターニングしてソー
ス電極11及びドレイン電極12を形成する。
結晶薄膜トランジスタが形成される。
程(2)でエネルギービームが照射される非晶質シリコ
ン3の酸素濃度の幅について検討する。即ち、上述の薄
膜トランジスタの製造方法では、エネルギービームが照
射される非晶質シリコン3の酸素濃度が2×1020/
cm3の場合であるが、他の酸素濃度の非晶質シリコン
にエネルギービームを照射することもできるので、この
酸素濃度の幅について検討する。なお、本実施形態で
は、この酸素の量について濃度に着目して検討し、第2
の実施の形態では単位面積あたりの総量に着目して検討
する。
質シリコンの酸素濃度を所定の幅にすることにより、薄
膜トランジスタの生産性が向上することを、本発明者は
実験結果から知得した。このことを、本発明者の実験結
果を示す図9のデータを参照にして説明する。
非晶質シリコンにXeClエキシマレーザーを照射した
際の、酸素濃度に対する、平均結晶粒径0.3μm以上
の多結晶シリコンが得られるエキシマレーザーの照射エ
ネルギー密度の変化を示している。図9から、エネルギ
ービームが照射される非晶質シリコンの酸素濃度が1×
1020/cm3以上だと、結晶粒径0.3μm以上の
多結晶シリコンが得られる照射エネルギー密度が急激に
低減することがわかる。
晶質シリコンの酸素濃度が1×10 20/cm3以上だ
と、薄膜トランジスタの生産性が向上することを意味し
ている。以下に詳しく説明する。
で示した量に満たないと、平均結晶粒径0.3μm以上
の多結晶シリコンが得られず、薄膜トランジスタの高い
電界効果移動度を得ることができない。従って、図9か
らは、例えば、酸素濃度が1×1019/cm3の非晶
質シリコンを用いた時は、ビームの照射エネルギー密度
が約320mJ/cm2以上でなければ、薄膜トランジ
スタの電界効果移動度を高くできないことが分かる。こ
のように、図9から、酸素濃度が5×1018〜5×1
019/cm3の非晶質シリコンを用いた時は、ビーム
の照射エネルギー密度を約320mJ/cm2以上とし
なければ薄膜トランジスタの電界効果移動度を高くでき
ないのに対し、酸素濃度が1×1020/cm3以上の
非晶質シリコンを用いた時は、ビームの照射エネルギー
密度を約280mJ/cm2以上にすれば薄膜トランジ
スタの電界効果移動度を高くできることが分かる。従っ
て、エネルギービームが照射される非晶質シリコンの酸
素濃度が1×1020/cm3以上だと、ビームのエネ
ルギー密度を低くすることが可能になる。そして、ビー
ムのエネルギー密度を低くすることが可能になると、ビ
ーム面積を拡げることが可能となり、基板全体を処理す
るのに必要なビームの照射回数を減らすことができる。
よって、図9から、エネルギービームが照射される非晶
質シリコンの酸素濃度が1×1020/cm3以上だ
と、ビームの照射回数を減らすことができ、生産性を向
上できることがわかる。
質シリコンの酸素濃度が所定の幅だと、薄膜トランジス
タの製造歩留まりが向上することを、本発明者は実験結
果から知得した。このことを、図10を参照にして、以
下に説明する。
なる非晶質シリコンにエネルギー密度320mJ/cm
2のXeClエキシマレーザーを照射した際の、非晶質
シリコン膜の破壊発生箇所密度を示す図である。図10
から、例えば、酸素濃度が1×1019/cm3の非晶
質シリコンにエネルギー密度320mJ/cm2のXe
Clエキシマレーザーを照射すると、1mm2あたり8
箇所の非晶質シリコン膜の破壊が発生することがわか
る。この膜破壊は以下の理由で起こると解析される。
ルにより非晶質シリコン膜中の残留水素の脱気を行う。
しかし、ガラス基板を用いて薄膜トランジスタを製造す
る場合には、アニール温度は基板が損傷しない500℃
程度が限度であるため、アニールを行ってもある程度の
水素が非晶質シリコン内に残留してしまう。このように
アニール後の非晶質シリコンに残留水素があると、非晶
質シリコンにエネルギーを照射する工程(図2)の際
に、非晶質シリコン膜中からこの残留水素が脱気し、非
晶質シリコンの膜破壊を起こしてしまうのである。
から、エネルギービームが照射される非晶質シリコンの
酸素濃度が1×1020/cm3以上だと、非晶質シリ
コン膜の水素脱気が急激に低減し、非晶質シリコン膜の
破壊箇所密度が急激に低減することがわかる。そして、
非晶質シリコン膜の破壊箇所密度が低減すれば、多結晶
シリコン薄膜トランジスタの製造歩留まりが向上する。
る非晶質シリコンの酸素濃度が1×1020/cm3以
上だと、多結晶シリコン薄膜トランジスタの製造歩留ま
りが向上することがわかる。また、この歩留まり向上の
効果は、液晶表示装置で用いられるガラス基板等、高温
で損傷してしまう基板を用いる多結晶薄膜トランジスタ
の場合に、特に大きいといえる。
×1021/cm3を超えると、エネルギービームを照
射して、シリコンの溶融、再結晶化により多結晶シリコ
ン膜を形成した際に、多結晶シリコン膜表面の凹凸が大
きくなる。このように多結晶シリコン膜表面の凹凸が大
きくなると、この多結晶シリコン膜上に形成されるゲー
ト絶縁膜の被覆性が悪くなる。また、ゲート絶縁膜中に
局部的に電界集中が起こりゲート耐圧が劣化してしま
う。さらに、非晶質シリコン膜中の酸素濃度が1×10
21/cm3を超えると、多結晶シリコン薄膜トランジ
スタの電界効果移動度が低下してしまう。このように、
非晶質シリコン膜中の酸素濃度は1×10 21/cm3
以下であることが望ましい。なお、この凹凸、および電
界効果移動度については、第2の実施の形態で詳しく説
明する。
ギービームが照射される非晶質シリコンの酸素濃度を1
×1020/cm3以上1×1021/cm3以下、望
ましくは1×1020/cm3以上5×1020/cm
3以下、さらに望ましくは2×1020/cm3以上5
×1020/cm3以下にすると、高性能な薄膜トラン
ジスタが高い生産性、および高い歩留まりで得られる。
スタの製造方法では、非晶質シリコン中に添加された酸
素濃度を深さ方向に一様としたが、酸素濃度を深さ方向
に異なるようにすることも可能である。ただし、酸素濃
度を深さ方向に異なるようにする場合には、非晶質シリ
コンの表面に高酸素濃度領域を形成することが望まし
い。なぜなら、非晶質シリコンの表面に高酸素濃度領域
を形成すると、得られた薄膜トランジスタの電界効果移
動度が特に高くなるからである。なお、この点について
は、第2の実施の形態で詳しく説明する。
造方法では、酸素が添加された非晶質シリコン層3を形
成する方法として、亜酸化窒素が添加されたモノシラン
ガスを用いたプラズマCVDによって形成する方法を用
いたが(図1)、モノシランを用いたプラズマCVD法
により非晶質シリコンを形成し、この非晶質シリコンに
質量分離型あるいは非質量分離型のイオン注入装置によ
り酸素を注入する方法を用いることも可能である。この
ようにイオン注入装置により酸素を注入する変形例を示
す。
(1)の工程において、アンダーコート膜2の上に、モ
ノシラン200sccmが供給されたプラズマCVD装
置を用いて厚さ50nmの非晶質シリコン層を形成す
る。尚、この非晶質シリコン層には酸素は添加されてい
ない。次に、この非晶質シリコン層に加速電圧10ke
Vで酸素をイオン注入することにより酸素濃度2×10
20/cm3の酸素添加層を非晶質シリコン層中に形成
することができる。
多結晶シリコン薄膜トランジスタの製造方法が第1の実
施の形態と異なるのは、図11から分かるように、膜厚
50nmの非晶質シリコン3a、3bにおいて、表面か
ら15nmまでの浅い領域3bに単位面積あたりの総量
(面密度)が5×1015/cm2の酸素を添加した点
である。
形態に係わる多結晶シリコン薄膜トランジスタの製造方
法、および、その製造方法を用いて得られた多結晶シリ
コン薄膜トランジスタの特性を示す図である。以下で
は、まず、図11〜図12を参照にして多結晶シリコン
薄膜トランジスタの製造方法について簡単に説明し、次
に、図13〜図16を参照にしてエネルギービームを照
射する工程(図12)の際の非晶質シリコンに添加する
単位面積あたりの総酸素量の範囲について検討し、次
に、図17を参照にしてエネルギービームを照射する工
程(図12)の際の非晶質シリコンの酸素の添加領域の
深さについて検討する。
晶シリコン薄膜トランジスタの製造方法について説明す
る。図11、図12は、本発明の第2の実施の形態の多
結晶シリコン薄膜トランジスタの製造方法の一部を示す
図であり、それぞれ、図1、図2に対応する図である。
図1、図2と同じ構成部分には、同じ番号を示してい
る。以下、この図11、図12を参照にして、本実施形
態の多結晶シリコン薄膜トランジスタの製造方法を簡単
に説明する。
ラス基板1の上に、平行平板型プラズマCVD装置で、
100nmのアンダーコートとしての酸窒化シリコン2
を形成する。次いで、非晶質シリコンの原料としてのモ
ノシラン200sccmをプラズマCVDに供給し、こ
れらをプラズマ励起して、酸素が添加されていない非晶
質シリコン3aを35nm形成する。次いで、プラズマ
CVDにモノシランに加え亜酸化窒素30sccmを供
給し、これらをプラズマ励起して、単位面積あたりの総
量として5×1015/cm2の酸素が添加された非晶
質シリコン3bを15nm形成する。この結果、全厚5
0nmの非晶質シリコン3a、3bを得る。なお、酸素
の原料として、亜酸化窒素の替わりに酸素を用いること
もできる。
で、非晶質シリコン3a、3bにXeClエキシマレー
ザー(エネルギービーム)を照射し、この非晶質シリコ
ン3a、3bを融解・再結晶化させ、多結晶シリコン4
にする。なお、ここで大気中のように酸素を含む雰囲気
中でこのエキシマレーザを照射すると、非晶質シリコン
3a、3bが融解する際に表面付近に過剰の酸素が溶け
込んでしまい、再結晶化の際にこの過剰な酸素が多結晶
シリコン4の結晶粒界に編析して、多結晶シリコン4の
表面が突起状になり、表面荒れが大きくなってしまう。
態図3〜図8と同じであり、詳細な説明は省略する。第
1の実施の形態と同様に、本実施形態の製造方法でも、
酸素が添加された非晶質シリコン3a、3bにエネルギ
ービームを照射することにより、高性能な薄膜トランジ
スタを高い生産性、および高い歩留まりで得ることがで
きる。
ルギービームを照射する工程(図12)の際の、非晶質
シリコン3bの単位面積あたりの総酸素量の範囲につい
て検討する。
する図であり、窒素雰囲気中で、単位面積あたりに添加
された酸素の総量が異なる非晶質シリコン3a、3b
に、XeClエキシマレーザーを照射した際の、非晶質
シリコン3bの酸素添加量に対する、平均結晶粒径0.
3μm以上の多結晶シリコン4が得られるエキシマレー
ザーの照射エネルギー密度の変化を示している。図13
から、エネルギービームが照射される非晶質シリコン3
bの単位面積あたりの酸素の総量が1×1015/cm
2以上だと、結晶粒径0.3μm以上の多結晶シリコン
4が得られる照射エネルギー密度が急激に低減すること
がわかる。これは、第1の実施の形態(図9)と同様
に、エネルギービームが照射される非晶質シリコン3b
の単位面積あたりの酸素の総量を1×1015/cm2
以上にすることにより、薄膜トランジスタの生産性を向
上させることができることを意味している。
た結果、エネルギービームが照射される非晶質シリコン
3bの単位面積あたりの酸素の総量を1×1015/c
m2以上にすることにより、非晶質シリコン3bに照射
されるビームのエネルギー密度のマージンを広くするこ
とができることを知得した。以下、図14を参照にして
説明する。
ン3bに添加し、非晶質シリコン3a、3bに窒素雰囲
気中でXeClエキシマレーザーを照射し多結晶シリコ
ンを形成する際、平均結晶粒径0.3μm以上の多結晶
シリコンが得られるエキシマレーザーのエネルギー範囲
を示している。例えば、図14から分かるように、非晶
質シリコン3の単位面積あたりの酸素の総量が3×10
14/cm2の場合は、平均粒径0.3μm以上の多結
晶シリコンが得られるエネルギーの範囲は、5mJ/c
m2である。図13を参照にすれば分かるように、これ
は照射エネルギー密度が320mJ/cm2以上325
mJ/cm2以下の場合に、平均粒径0.3μm以上の
多結晶シリコンが得られることを意味している。図14
から、非晶質シリコン3の単位面積あたりの酸素の総量
が1×1014/cm2〜5×1014/cm2の場合
は、平均粒径0.3μm以上の多結晶シリコン4が得ら
れるエネルギーの範囲は5mJ/cm2と狭いのに対
し、非晶質シリコン3の単位面積あたりの酸素の総量が
1×1015/cm2以上の場合は、この範囲が30m
J/cm2以上と広くなることが分かる。つまり、エネ
ルギービームが照射される非晶質シリコン3bの単位面
積あたりの酸素の総量が1×1015/cm2以上だ
と、照射されるビームのエネルギー密度のマージンを広
くすることができる。なお、本実施形態(酸素添加量5
×1015/cm2)で、大気中で多結晶シリコンを形
成した場合は、このエネルギー密度の範囲は約35mJ
/cm2であった。
りの酸素の総量を一定の値以上にすると、エネルギービ
ームを照射して多結晶シリコン膜4を形成した際に、多
結晶シリコン4表面の凹凸が大きくなることを、本発明
者は実験結果から知得した。このことを、図15を参照
にして、以下に説明する。
りの総量が異なる酸素が添加された非晶質シリコン3
a、3bにエキシマレーザを照射して、平均結晶粒径が
0.3〜0.5μmの多結晶シリコン4を形成する際
の、非晶質シリコン3bへの酸素添加量と、多結晶シリ
コン4表面の平均突起高さと、の関係を示している。図
15から、非晶質シリコン3bの酸素添加量を増やす
と、多結晶シリコン4の表面突起平均高さが高くなり、
多結晶シリコン4表面の凹凸が大きくなることがわか
る。このように、凹凸が大きくなると、第1の実施の形
態で説明したように、多結晶シリコン4上に形成される
ゲート絶縁膜の被覆性が悪くなったり、ゲート絶縁膜中
に局部的に電界集中が起こりゲート耐圧が劣化してしま
ったりする。本発明者の実験によれば、添加する単位面
積あたりの酸素の総量が1×1016/cm2よりも大
きくなると、このようなゲート絶縁膜の被覆性の悪化
や、ゲート耐圧の劣化が見られるようになった。なお、
本実施形態(酸素添加量5×1015/cm2)で、大
気中で多結晶シリコンを形成した場合の平均突起高さは
40nmであった。
りの酸素の総量を一定の値以上にすると、これを用いて
得られる多結晶シリコン薄膜トランジスタの電界効果移
動度が低下することを本発明者は実験結果から知得し
た。このことを、図16を参照にして、以下に説明す
る。
積あたりの総量の酸素を添加した非晶質シリコン3a、
3bにエキシマレーザを照射して、平均結晶粒径が0.
3〜0.5μmの多結晶シリコン4を形成し、得られた
多結晶シリコン4を用いて多結晶シリコン薄膜トランジ
スタを形成した場合の、非晶質シリコン3bへの酸素添
加量と、薄膜トランジスタの電界効果移動度と、の関係
を示す図である。図16から、酸素添加量が1×10
15/cm2以上、1×1016/cm2以下の範囲で
は、約150cm2/Vの高い電界効果移動度を維持す
ることが可能であるが、酸素添加量を1×1016/c
m2よりも多くすると、急激に薄膜トランジスタの電界
効果移動度が低下することが分かる。なお、本実施形態
(酸素添加量5×1015/cm2)で、大気中で多結
晶シリコンを形成した場合、電界効果移動度は約150
cm2/Vであった。
いてエネルギービームが照射される非晶質シリコン3b
の単位面積あたりの酸素の総量を1×1015/cm2
以上1×1016/cm2以下、望ましくは1×10
15/cm3以上5×1016/cm3以下、さらに望
ましくは2×1015/cm3以上5×1016/cm
3以下にすると、高性能な薄膜トランジスタが高い生産
性、および高い歩留まりで得られる。
造方法では、酸素が添加された非晶質シリコン層3a、
3bを形成する方法として、亜酸化窒素が添加されたモ
ノシランガスを用いたプラズマCVDによって形成する
方法を用いたが(図11)、モノシランを用いたプラズ
マCVD法により非晶質シリコンを形成し、この非晶質
シリコンに質量分離型あるいは非質量分離型のイオン注
入装置により酸素を注入する方法を用いることも可能で
ある。
ームが照射される非晶質シリコン3a、3bに添加する
酸素の領域の深さについて検討する。即ち、図11、図
12に示す本実施形態の多結晶シリコン薄膜トランジス
タの製造方法では、膜厚50nmの非晶質シリコン3
a、3bのうち、表面から15nmの深さの部分3bに
のみ単位面積あたりの酸素の総量として5×1015/
cm2の酸素を添加したが、酸素が添加された領域3b
の深さを変えることもできるので、この深さについて検
討する。
積あたりの酸素の総量が5×101 5/cm2の酸素を
添加した非晶質シリコン3a、3bにエキシマレーザを
照射して、平均結晶粒径が0.3μmの多結晶シリコン
4を形成し、得られた多結晶シリコン4を用いて多結晶
シリコン薄膜トランジスタを形成した場合の、表面から
の酸素添加範囲と、電界効果移動度と、の関係を示す図
である。
範囲を50nmにし、膜厚50nmの非晶質シリコン3
a、3bの全体に酸素を添加すると、電界効果移動度は
約90cm2/Vsになる。酸素を添加する範囲を徐々
に浅くすると、電界効果移動度はさに高くなる。そし
て、表面から15nm以下の浅い範囲に酸素を集中的に
添加した場合は、約150cm2/Vsの特に高い電界
効果移動度が得られる。
素の総量が同じ場合でも、表面から約15nm以下の浅
い領域に集中して酸素を添加することにより、薄膜トラ
ンジスタの電界効果移動度をさらに高くすることができ
る。以下、このように非晶質シリコン層の浅い領域に選
択的に酸素を添加するための変形例を説明する。
る(1)の工程において、アンダーコート膜2の上に、
モノシラン200sccmが供給されたプラズマCVD
装置を用いて厚さ45nmの非晶質シリコン層を形成す
る。尚、この非晶質シリコン層には酸素は添加されてい
ない。次にプラズマCVD装置にモノシランに加え亜酸
化窒素5sccmを供給し、これらをプラズマ励起する
ことにより、酸素の添加されていない非晶質シリコン層
の上に酸素濃度2×1020/cm3の非晶質シリコン
層を5nmの厚さに形成する。この様にすることによ
り、本変形例によれば、非晶質シリコン層の表面から5
nmまでの部分にのみ酸素が添加された非晶質シリコン
層を形成することができる。
る(1)の工程において、アンダーコート膜2の上に、
モノシラン200sccmが供給されたプラズマCVD
装置を用いて厚さ45nmの非晶質シリコン層を形成す
る。尚、この非晶質シリコン層には酸素は添加されてい
ない。次に装置内のモノシランを排気した後、プラズマ
CVD装置に亜酸化窒素10sccmと希釈ガスとして
のアルゴンガス1000sccmを供給し、これらをプ
ラズマ励起することにより、酸素の添加されていない非
晶質シリコン層の表面上に高酸素濃度領域を形成する。
尚、ここでは酸素の原料として亜酸化窒素を用いたが、
酸素ガスなどに代えてもよい。この後、亜酸化窒素(ま
たは酸素など)とアルゴンを排気してから再びモノシラ
ン200sccmを供給しプラズマ励起することにより
非晶質シリコン層を5nmの厚さに形成する。この様に
することにより、本変形例によれば、非晶質シリコン層
の表面から5nmの深さの部分にのみ酸素が添加された
高酸素濃度領域を形成することができる。
る(1)の工程において、アンダーコート膜2の上に、
モノシラン200sccmが供給されたプラズマCVD
装置を用いて厚さ45nmの非晶質シリコン層を形成す
る。尚、この非晶質シリコン層には酸素は添加されてい
ない。次に装置内のモノシランを排気した後、プラズマ
CVD装置に亜酸化窒素1000sccmを供給し、こ
の亜酸化窒素の酸化力を利用して、酸素の添加されてい
ない非晶質シリコン層の表面上に酸化層を形成する。
尚、このとき、亜酸化窒素の酸化力を有効に利用する
為、基板温度を300℃以上にすることが好ましい。ま
た、ここでは酸素の原料として亜酸化窒素を用いたが、
酸素ガスなどに代えてもよい。この後、亜酸化窒素(ま
たは酸素など)を排気してから再びモノシラン200s
ccmを供給しプラズマ励起することにより非晶質シリ
コン層を5nmの厚さに形成する。この様にすることに
より、本変形例によれば、非晶質シリコン層の表面から
5nmの深さの部分にのみ酸素が添加された高酸素濃度
領域を形成することができる。
質シリコン層にエネルギービームを照射して多結晶シリ
コンを形成する工程を備えたので、高性能な多結晶シリ
コン薄膜トランジスタを高い生産性、および高い歩留ま
りで得ることができる。
膜トランジスタの製造工程を示す図。
膜トランジスタの製造工程を示す図であり、図1に続く
図。
膜トランジスタの製造工程を示す図であり、図2に続く
図。
膜トランジスタの製造工程を示す図であり、図3に続く
図。
膜トランジスタの製造工程を示す図であり、図4に続く
図。
膜トランジスタの製造工程を示す図であり、図5に続く
図。
膜トランジスタの製造工程を示す図であり、図6に続く
図。
膜トランジスタの製造工程を示す図であり、図7に続く
図。
リコン膜中の酸素濃度と、平均結晶粒径0.3μm以上
の多結晶シリコンが得られる照射エネルギー密度との関
係を示す図。
シリコン膜中の酸素濃度と、シリコン膜破壊発生箇所密
度との関係を示す図。
薄膜トランジスタの製造工程を示す図。
薄膜トランジスタの製造工程を示す図で、図11に続く
図。
シリコン膜中の単位面積あたりの酸素の総量と、平均結
晶粒径0.3μm以上の多結晶シリコンが得られる照射
エネルギー密度との関係を示す図。
シリコン中の単位面積あたりの酸素の総量と、平均粒径
0.3μm以上の多結晶シリコンが得られる照射エネル
ギー密度の範囲との関係を示す図。
シリコン中の酸素添加量と、多結晶シリコン表面の平均
突起高さと、の関係を示す図。
シリコン膜中の酸素添加量と、得られた多結晶シリコン
薄膜トランジスタの電界効果移動度と、の関係を示す
図。
シリコンの表面からの酸素添加範囲と、得られた多結晶
シリコン薄膜トランジスタの電界効果移動度と、の関係
を示す図。
造工程を示す図。
m2の非晶質シリコン 4 多結晶シリコン
Claims (14)
- 【請求項1】酸素が添加された非晶質シリコン層を基板
上に形成する工程と、前記非晶質シリコン層に真空雰囲
気中あるいは不活性ガス雰囲気中でエネルギービームを
照射して多結晶シリコン層を形成する工程と、前記多結
晶シリコン層を活性層とする薄膜トランジスタを形成す
る工程と、を有することを特徴とする多結晶シリコン薄
膜トランジスタの製造方法。 - 【請求項2】基板上に成膜された、1×1020/cm
3以上1×1021/cm3以下の濃度の酸素が添加さ
れた非晶質シリコン層に、真空雰囲気中あるいは不活性
ガス雰囲気中でエネルギービームを照射して、活性層と
して用いる多結晶シリコン層を形成する工程を備えるこ
とを特徴とする、多結晶シリコン薄膜トランジスタの製
造方法。 - 【請求項3】前記酸素が添加された非晶質シリコン層
を、亜酸化窒素または酸素が添加されたシラン原料ガス
を用いたプラズマCVD法によって形成することを特徴
とする、請求項1または2記載の多結晶シリコン薄膜ト
ランジスタの製造方法。 - 【請求項4】シランを含む原料ガスを用いたプラズマC
VD法により非晶質シリコン層を形成する工程と、前記
非晶質シリコン層に酸素を注入する工程とによって、前
記酸素が添加された非晶質シリコン層を形成することを
特徴とする、請求項1または2記載の多結晶シリコン薄
膜トランジスタの製造方法。 - 【請求項5】請求項1乃至請求項4のいずれかに記載の
多結晶シリコン薄膜トランジスタの製造方法であって、
前記多結晶シリコン薄膜トランジスタは液晶表示装置に
用いるものである、多結晶シリコン薄膜トランジスタの
製造方法。 - 【請求項6】前記非晶質シリコン層の深さ方向全体にわ
たって酸素が添加されていることを特徴とする請求項1
または2記載の多結晶シリコン薄膜トランジスタの製造
方法。 - 【請求項7】前記非晶質シリコン層の深さ方向の一部に
選択的に酸素が添加されていることを特徴とする請求項
1または2記載の多結晶シリコン薄膜トランジスタの製
造方法。 - 【請求項8】基板上に成膜された、単位面積あたりの総
量として1×1015/cm2以上1×1016/cm
2以下の酸素が添加された非晶質シリコン層に、真空雰
囲気中あるいは不活性ガス雰囲気中でエネルギービーム
を照射して、活性層として用いる多結晶シリコン層を形
成する工程を備えることを特徴とする、多結晶シリコン
薄膜トランジスタの製造方法。 - 【請求項9】前記非晶質シリコン層の中心に対して表面
が高濃度になることを特徴とする請求項8記載の多結晶
シリコン薄膜トランジスタの製造方法。 - 【請求項10】前記非晶質シリコン層の表面部分に単位
面積あたりの総量として1×1015/cm2以上1×
1016/cm2以下の酸素が添加されることを特徴と
する請求項8記載の多結晶シリコン薄膜トランジスタの
製造方法。 - 【請求項11】前記非晶質シリコン層の表面から深さ1
5nm以下の浅い領域に選択的に単位面積あたりの総量
として1×1015/cm2以上1×1016/cm2
以下の酸素が添加されていることを特徴とする請求項8
記載の多結晶シリコン薄膜トランジスタの製造方法。 - 【請求項12】前記非晶質シリコン層の酸素が添加され
ている領域を、亜酸化窒素または酸素が添加されたシラ
ン原料ガスを用いたプラズマCVD法によって形成する
ことを特徴とする、請求項8乃至請求項11のいずれか
に記載の多結晶シリコン薄膜トランジスタの製造方法。 - 【請求項13】前記非晶質シリコン層の酸素が添加され
ている領域を、亜酸化窒素または酸素が添加されたシラ
ン原料ガスを用いたプラズマCVD法によって形成し、
酸素が添加されていない領域を、シラン原料ガスを用い
たプラズマCVD法によって形成することを特徴とする
請求項8乃至請求項12のいずれかに記載の多結晶シリ
コン薄膜トランジスタの製造方法。 - 【請求項14】シラン原料ガスを用いたプラズマCVD
法によって前記非晶質シリコンの一部を形成する工程
と、前記非晶質シリコンの一部の表面を酸化処理する工
程と、シラン原料ガスを用いたプラズマCVD法によっ
て前記非晶質シリコンの残部を形成する工程と、によっ
て前記非晶質シリコン層を形成することを特徴とする請
求項8乃至請求項11のいずれかに記載の多結晶シリコ
ン薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001266139A JP4987198B2 (ja) | 2001-04-23 | 2001-09-03 | 多結晶シリコン薄膜トランジスタの製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001124869 | 2001-04-23 | ||
JP2001124869 | 2001-04-23 | ||
JP2001-124869 | 2001-04-23 | ||
JP2001266139A JP4987198B2 (ja) | 2001-04-23 | 2001-09-03 | 多結晶シリコン薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003017505A true JP2003017505A (ja) | 2003-01-17 |
JP4987198B2 JP4987198B2 (ja) | 2012-07-25 |
Family
ID=26614035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001266139A Expired - Fee Related JP4987198B2 (ja) | 2001-04-23 | 2001-09-03 | 多結晶シリコン薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4987198B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100874457B1 (ko) | 2007-06-25 | 2008-12-17 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치의 제조방법 |
JP2009253282A (ja) * | 2008-04-09 | 2009-10-29 | Toshiba Mobile Display Co Ltd | 半導体層のレーザーアニール方法およびこの方法により製造された半導体装置 |
US7732815B2 (en) | 2006-08-28 | 2010-06-08 | Mitsubishi Electric Corporation | Semiconductor thin film, thin film transistor, method of manufacturing the semiconductor thin film, method of manufacturing the thin film transistor, and manufacturing device of semiconductor thin film |
US8080450B2 (en) | 2007-04-18 | 2011-12-20 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor thin film |
US8310613B2 (en) | 2010-07-05 | 2012-11-13 | Mitsubishi Electric Corporation | Active matrix substrate and liquid crystal device |
US8659713B2 (en) | 2010-06-02 | 2014-02-25 | Mitsubishi Electric Corporation | Active matrix substrate and liquid crystal device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07153684A (ja) * | 1993-11-29 | 1995-06-16 | Nec Corp | 半導体薄膜の製造方法 |
JPH07321052A (ja) * | 1994-05-27 | 1995-12-08 | Sanyo Electric Co Ltd | 多結晶半導体膜の製造方法 |
JPH09186085A (ja) * | 1995-10-25 | 1997-07-15 | Semiconductor Energy Lab Co Ltd | レーザーアニール方法およびレーザーアニール装置 |
JPH10340855A (ja) * | 1997-06-09 | 1998-12-22 | Fujitsu Ltd | 半導体薄膜の結晶化方法およびそれを用いた薄膜トランジスタの製造方法 |
JP2000195817A (ja) * | 1991-05-28 | 2000-07-14 | Semiconductor Energy Lab Co Ltd | 薄膜デバイス及び半導体膜の作製方法 |
JP2001068413A (ja) * | 1999-08-24 | 2001-03-16 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
JP2001102585A (ja) * | 1999-09-28 | 2001-04-13 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよび薄膜集積回路装置とそれらの製造方法と液晶表示装置 |
-
2001
- 2001-09-03 JP JP2001266139A patent/JP4987198B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000195817A (ja) * | 1991-05-28 | 2000-07-14 | Semiconductor Energy Lab Co Ltd | 薄膜デバイス及び半導体膜の作製方法 |
JPH07153684A (ja) * | 1993-11-29 | 1995-06-16 | Nec Corp | 半導体薄膜の製造方法 |
JPH07321052A (ja) * | 1994-05-27 | 1995-12-08 | Sanyo Electric Co Ltd | 多結晶半導体膜の製造方法 |
JPH09186085A (ja) * | 1995-10-25 | 1997-07-15 | Semiconductor Energy Lab Co Ltd | レーザーアニール方法およびレーザーアニール装置 |
JPH10340855A (ja) * | 1997-06-09 | 1998-12-22 | Fujitsu Ltd | 半導体薄膜の結晶化方法およびそれを用いた薄膜トランジスタの製造方法 |
JP2001068413A (ja) * | 1999-08-24 | 2001-03-16 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
JP2001102585A (ja) * | 1999-09-28 | 2001-04-13 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよび薄膜集積回路装置とそれらの製造方法と液晶表示装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7732815B2 (en) | 2006-08-28 | 2010-06-08 | Mitsubishi Electric Corporation | Semiconductor thin film, thin film transistor, method of manufacturing the semiconductor thin film, method of manufacturing the thin film transistor, and manufacturing device of semiconductor thin film |
US8080450B2 (en) | 2007-04-18 | 2011-12-20 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor thin film |
KR100874457B1 (ko) | 2007-06-25 | 2008-12-17 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치의 제조방법 |
JP2009253282A (ja) * | 2008-04-09 | 2009-10-29 | Toshiba Mobile Display Co Ltd | 半導体層のレーザーアニール方法およびこの方法により製造された半導体装置 |
US8076186B2 (en) | 2008-04-09 | 2011-12-13 | Toshiba Matsushita Display Technology Co., Ltd. | Method of laser annealing semiconductor layer and semiconductor devices produced thereby |
US8816351B2 (en) | 2008-04-09 | 2014-08-26 | Japan Display Inc. | Semiconductor device having a laser annealed semiconductor layer |
US8659713B2 (en) | 2010-06-02 | 2014-02-25 | Mitsubishi Electric Corporation | Active matrix substrate and liquid crystal device |
US8310613B2 (en) | 2010-07-05 | 2012-11-13 | Mitsubishi Electric Corporation | Active matrix substrate and liquid crystal device |
Also Published As
Publication number | Publication date |
---|---|
JP4987198B2 (ja) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7534705B2 (en) | Method of manufacturing a semiconductor device | |
JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
JP4919546B2 (ja) | 多結晶シリコン膜の形成方法 | |
JP2001053020A (ja) | 半導体薄膜の結晶化方法及び薄膜半導体装置の製造方法 | |
JPH07307304A (ja) | 半導体デバイスのレーザー処理方法 | |
JP2003017505A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
JP2000340503A (ja) | 半導体膜の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板 | |
JP2004055838A (ja) | 薄膜トランジスタの製造方法 | |
JPH09213965A (ja) | 半導体装置の製造方法 | |
JPH11103064A (ja) | 半導体装置の製造方法 | |
JP2001127301A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2002368013A (ja) | Cmos型薄膜トランジスタ及びその製造方法 | |
JPH05226246A (ja) | 半導体結晶の成長方法 | |
JPH1116835A (ja) | 多結晶シリコン薄膜及び薄膜トランジスタの製造方法 | |
JP2005277371A (ja) | 半導体装置の製造方法 | |
JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
JP4147056B2 (ja) | シリコン材料の膜厚を制御する方法 | |
JP3219501B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2000260707A (ja) | 多結晶シリコン膜の形成方法 | |
JPH10163112A (ja) | 半導体装置の製造方法 | |
JP2003218028A (ja) | 多結晶シリコン半導体薄膜の製造方法 | |
JP3346060B2 (ja) | 薄膜半導体装置の製造方法 | |
JPH09172179A (ja) | 半導体装置の製造方法 | |
JP2007220948A (ja) | 薄膜半導体素子の製造方法、薄膜半導体装置 | |
JP2000208415A (ja) | 半導体薄膜結晶化方法及びレ―ザ照射装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070427 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4987198 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |