JP4147056B2 - シリコン材料の膜厚を制御する方法 - Google Patents
シリコン材料の膜厚を制御する方法 Download PDFInfo
- Publication number
- JP4147056B2 JP4147056B2 JP2002172771A JP2002172771A JP4147056B2 JP 4147056 B2 JP4147056 B2 JP 4147056B2 JP 2002172771 A JP2002172771 A JP 2002172771A JP 2002172771 A JP2002172771 A JP 2002172771A JP 4147056 B2 JP4147056 B2 JP 4147056B2
- Authority
- JP
- Japan
- Prior art keywords
- laser
- silicon material
- film
- silicon
- film thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、シリコン材料の膜厚制御方法に関する。
【０００２】
【従来の技術】
従来の薄膜トランジスタ(TFT: Thin Film Transistor)は、例えばガラス基板のような基板上に設けたアモルファス・シリコンまたポリシリコンに、パルス・レーザを照射して、シリコン材料の溶融・再結晶化を行うことによって、結晶性の向上したポリシリコン膜を形成し、このポリシリコン膜上にゲート電極、ソース電極およびドレイン電極を作成する。このポリシリコン膜内では、ソースおよびドレイン間の電子の導通路（チャネル）が形成される。ポリシリコンの結晶粒径が大きいと、チャネル内の電子の伝導がスムーズになるので、薄膜トランジスタ（ＴＦＴ）の動作速度を高速化ないし高性能化させることができる。結晶粒径を大きくするには、加熱時間の短いパルス・レーザではなく、連続発振の熱源であるＣＷレーザを用いることに加えて、シリコンの膜厚を大きくすることが挙げられる。例えば、１０００Åの膜厚の場合は、５００Åの場合に比較して、結晶粒径で約２倍大きく、ＴＦＴの移動度で約１．５倍大きくなる。
【０００３】
一方、膜厚が大きいと、その膜に不要なエネルギが蓄積されやすくなり、ＴＦＴが所望の動作を行なわなくなるという問題点が生じ得る。例えば、液晶ディスプレイに利用されるＴＦＴのシリコン膜厚が厚いと、バック・ライトの照射により電子が発生することによってオフすべきＴＦＴがオフしなくなり、良好な表示画像が得られないというリーク電流の問題点が生じる。画素となる透明電極より成るコンデンサ構造への電荷の充放電を制御するＴＦＴが、オフすべき時点でオフしていないと、液晶の傾きを維持するのに必要な電圧がコンデンサで保持されなくなってしまうからである。
【０００４】
このような不都合は、余分なエネルギが蓄積されないように、シリコンの膜厚を薄く形成することによって対処することも考えられが、そうすると上記の高速化の要請に反してしまう。
【０００５】
高速化の要請および余分なエネルギの排除の要請に応じるため、同一基板上に２種類の膜厚を用意することが考えられる。しかし、そのような構造を作成するには、一般に、複数の成膜工程および付随する工程を要する。例えば、第１の成膜工程に続いてフォトリソグラフィおよびエッチングを行ない、厚くすべき部分に第２の成膜工程を行なってフォトリソグラフィおよびエッチングを行なう必要がある。複数の成膜工程を行なうことは、時間やコスト等の観点から不利である。このことは、液晶ディスプレイのような量産される低価格の装置にとって極めて不都合である。
【０００６】
【発明が解決しようとする課題】
本願課題は、複数の成膜工程を行なうことなしに、同一基板上に２種類以上の膜厚のポリシリコンを形成する方法を提供することである。
【０００７】
【課題を解決するための手段】
本発明によれば：
基板上に形成されたシリコン材料にＣＷレーザを照射しシリコン材料の溶融・再結晶化を行う第１照射工程と、酸素を含む雰囲気中で、再結晶化されたシリコン材料の少なくとも一部にパルス発振レーザを照射することによって、再結晶化されたシリコン材料の膜厚を減少させる第２照射工程より成ることを特徴とするシリコン材料の膜厚を制御する方法が提供される。
【０００８】
【作用】
請求項１記載の発明によれば、第１照射工程によりシリコン材料が溶融・再結晶化し、第２照射工程によってシリコン材料表面が酸化およびレーザー解離（アブレーション）させられ、シリコン材料（ポリシリコン）の膜厚が減少する。これにより、複数の成膜工程を行うことなしに、同一基板上で複数種類の膜厚を有するポリシリコン膜を形成することが可能になる。
【０００９】
請求項２記載の発明によれば、注入された不純物によってシリコン材料表面の結晶性が劣化するので、第２照射工程による膜厚の低減をより速やかに行なうことが可能になる。
【００１０】
請求項３記載の発明によれば、ディスプレイのガラス基板に膜厚の異なる素子を形成するので、周辺回路一体型の液晶ディスプレイを形成することが可能になる。
【００１１】
請求項４記載の発明によれば、表示部に関するシリコン材料の膜厚を薄くすることによって、従来問題となっていた液晶ディスプレイのリーク電流を低減させることが可能になる。
【００１２】
請求項５記載の発明によれば、酸素の注入された部分がパルス発振レーザの照射によって酸化シリコンに変化する。このため、ポリシリコンの膜厚を減少させることに加えて、ポリシリコン上のゲート酸化物の膜厚を増加させることが可能になる。
【００１３】
【発明の実施の形態】
（第１実施例）
図１は、第１実施例による薄膜トランジスタ（ＴＦＴ）の製造工程の概念的な平面図（左）および断面図（右）を示す。本実施例では、液晶ディスプレイの表示部となる領域１０８および駆動部となる領域１１０に多数のＴＦＴを作成することを想定している。
【００１４】
（Ａ）ガラス基板１０２上に、二酸化シリコン膜１０４を２０００Å形成し、その上に、アモルファス・シリコン膜１０６を１５００Å形成する。なお、このとき成膜するシリコン材料は、必ずしもアモルファス・シリコンである必要はなく、例えば、ポリシリコン膜をスパッタリング法によって形成してもかまわない。この二酸化シリコン膜１０４は、ＴＦＴの動作を不安定化させるような不純物によって、シリコン膜が汚染されるのを防止する。この二酸化シリコン膜１０４を厚く形成すれば、不純物の遮断効果も大きくなるが、不必要に厚く形成すると、成膜に余分な時間を費やすことになる点に留意を要する。５５０℃の熱処理が２時間行なわれ、アモルファス・シリコン中の水素が除去される。
【００１５】
（Ｂ）次に、フォトリソグラフィおよびエッチング工程によって、所定の形状のアイランド１１２を、作成するＴＦＴに対応して形成する。例えば、幅５０μｍおよび長さ２００μｍの長方形のアイランド１１２を形成する。領域１１０内の各アイランドには駆動部のＴＦＴが形成され、領域１０８内の各アイランドには表示部のＴＦＴが形成されることになる。
【００１６】
（Ｃ）次に、総ての領域１０８，１１０におけるアイランド１１２のアモルファス・シリコンに熱エネルギを与えて多結晶化させる。この熱エネルギは、ＣＷ(continuous wave)レーザにより与えられる。ＣＷレーザは、時間的に連続したレーザ発振を行うレーザである。このＣＷレーザをＣＷレーザ照射部１１８からアモルファス・シリコンに照射する。図１（Ｃ）では、図１（Ａ）および（Ｂ）とは異なり、単独のアイランド１１２に関する部分のみが描かれている点に留意を要する。ＣＷレーザは、アイランド１１２全体を照射するように、矢線１１４で示すような走査が行なわれる。本実施例では、レーザ出力７Ｗおよび走査速度２００ｍｍ／秒のＡｒレーザが使用されている。アイランド１１２の中で、ＣＷレーザの照射される部分（領域１１６内）には、シリコンが融解する程度に充分な熱エネルギが与えられ、走査によってその領域１１６から抜け出ると、融解していたシリコンは固まり、例えば１０μｍのような大きな結晶粒径を有するポリシリコンが形成される。
【００１７】
（Ｄ）（図２）次に、「パルス発振レーザ」であるエキシマ・レーザを、パルス・レーザ照射部１２２から、大気中でポリシリコン１２０に照射する。パルス発振レーザは、ＣＷレーザとは異なり、時間軸上で間欠的なレーザ発振を行うレーザである。レーザ照射の条件は、発振周波数１００Ｈｚ、レーザ・エネルギ２５０ｍＪ／ｃｍ２およびオーバーラップ率９８％である。エキシマ・レーザは、ホモジナイザを用いて線状の照射領域２０１，２０２を提供するよう形成される。オーバーラップ率とは、１回目の照射領域２０１と２回目の照射領域２０２の重複率である。本実施例では、発振周波数が１００Ｈｚなので、０．０１秒ごとに数十ナノ秒のパルス・レーザが照射され、０．０１秒ごとに線状の照射領域の９８％が重複するように（２％ずらして）レーザ照射が行なわれる。すなわち、ポリシリコン１２０には、５０ショット（１／０．０２）のパルス・レーザが照射されることになる。
【００１８】
エキシマ・レーザは、波長が短いので（ＸｅＣｌで３０８ｎｍ）、そのエネルギのほとんどはポリシリコン１２０の表面（数十ナノ・メートルの領域）で吸収される。酸素を含む雰囲気中（例えば、大気中）でエキシマ・レーザの照射を行なうと、パルス・レーザによるエネルギを吸収した表面のシリコンと雰囲気中の酸素とが反応して、表面に酸化膜が形成される。その後に（０．０１秒後に）再びパルス・レーザが照射されると、表面のシリコンが溶融して最表面の酸化シリコンが離脱する。この離脱は、レーザ解離(laser ablation)と呼ばれる現象である。パルス・レーザが照射される毎に、シリコンの溶融および酸化、そして酸化膜の離脱（アブレーション）が繰り返されることによって、当初の膜厚１２３より薄い膜厚１２４になる。波長の長いパルス・レーザを照射すると、表面だけでなくより深い部分にもレーザのエネルギが分散してしまう。したがって、ポリシリコン表面の酸化および離脱を効果的に行なう観点からは、ＣＷレーザのものより短い波長のパルス・レーザを照射することが望ましい。
【００１９】
このように、膜厚を減少させるこの工程では、エキシマ・レーザを照射する雰囲気中に酸素が存在することが重要である。酸素量を正確に制御する場合には、基板が導入されている装置内を真空に排気した後に、装置内を酸素ガスで置換して、レーザ照射を行なうことが好ましい。また、ドライポンプまたはターボ分子ポンプを利用して、装置内を排気する一方で酸素を導入しながらレーザ照射を行なうことも可能である。導入する酸素は酸化膜を形成するのに充分な程度に多いことを要し、少なくとも酸素分圧は１０−３Ｔｏｒｒ以上であることが望ましい。
【００２０】
照射するレーザのエネルギとオーバーラップ率は、ポリシリコンの膜厚および薄膜化する膜厚等に依存して適宜設定し得るが、過度に大きなエネルギを照射すると、シリコン膜が完全溶融し、ＣＷレーザの照射で作成した大きな結晶粒を小さくしてしまう点に留意を要する。ＣＷレーザの照射により形成される結晶は例えば１０μｍのような大きな粒径に達し得るが、パルス・レーザの照射によるものは例えば０．５μｍ程度であるに過ぎない。
【００２１】
（Ｅ）次に、所望の膜厚１２４に削減されたアイランド１２０に、ＴＦＴを形成するためのパターニングおよびエッチングを行なう。この工程は、パルス・レーザの照射（Ｄ）の前に行なってもよい。均一な膜厚を得る観点からは、本実施例のように、パルス・レーザの照射後に行なうことが好ましい。
【００２２】
（Ｆ）そして、ゲート酸化膜１２７および層間絶縁膜１２５を形成し、ソース電極１２６、ドレイン電極１２８およびゲート電極１３０を形成することによって、ＴＦＴが完成する。ポリシリコン膜を作成した後にＴＦＴを完成させるまでの工程は、従来と同様の工程であるため、詳細を省略する。
【００２３】
本実施例では、説明の便宜上、（Ｃ）ないし（Ｆ）の工程において、１つのＴＦＴに処理を行うがごとく描いているが、図３に示すように、複数のアイランドにレーザを照射し（２０３）、まとめて薄膜化することも可能である。
【００２４】
（第２実施例）
図４は、第２実施例によるＴＦＴ製造工程のうち主要な工程に関する概念的な平面図および断面図を示す。ガラス基板４０２上に、プラズマＣＶＤ装置を用いて、窒化シリコン膜４０４を５００Å、酸化シリコン４０６を２０００Å形成した後、スパッタリング法によってポリシリコン膜４１２を形成する。ポリシリコン膜には水素が含まれないので、アモルファス・シリコンの場合に必要であった水素除去のための加熱処理が不要となり、工程数を削減することができる。次に、フォトリソグラフィ工程によって、幅３０μｍおよび長さ２００μｍの所定の形状のアイランド４１２を形成する。その後、ＹＡＧレーザを、レーザ出力１０Ｗおよび走査速度４００ｍｍ／秒の条件で照射して、結晶化を行なってポリシリコン膜４１２を形成する。ここまでは、第１実施例と同様の工程である。
【００２５】
（Ａ）次に、イオン注入装置を使用して、ポリシリコン膜４１２の膜厚を薄くすべき部分に不純物４１５を注入する。注入する不純物は、ポリシリコンの表面付近の結晶性を劣化させる一方、注入による弊害が少ないものであれば、任意の物質を使用し得る。具体的には、半導体の製造工程で一般に使用されるシリコン（Ｓｉ），ホウ素（Ｂ），燐（Ｐ），水素（Ｈ）等である。シリコン（Ｓｉ）はアイランド４１２と同一の原子であり、注入による弊害が少ない点で有利である。ホウ素（Ｂ）は、トランジスタの閾電圧を制御する工程で使用されるので、結晶中に残留したとしてもその濃度を適切に制御すれば、注入による弊害を抑制できる点で有利である。本実施例では、ホウ素（Ｂ）および水素（Ｈ）を注入することによって、表面付近４１３の結晶性を劣化させている。
【００２６】
（Ｂ）このような不純物の注入された表面４１３に、パルス・レーザ照射部４２２から、エキシマ・レーザを、発振周波数３００Ｈｚ、レーザ・エネルギ２００ｍＪ／ｃｍ２およびオーバーラップ率９５％で大気中で照射する。この領域にエキシマ・レーザが照射されると、結晶性が劣化していることに起因して、容易にアブレーション（レーザ解離）を起こすので、低エネルギおよび低オーバーラップ率で膜厚を減少させることが可能になる。
【００２７】
従って本実施例によれば、第１実施例に比べてスループットが向上する。更に、高エネルギのレーザを照射することは、素子にダメージを与える原因になり得るので、低エネルギで速やかに膜厚を削減する本実施例は特に有利である。
【００２８】
（第３実施例）
図５は、第３実施例によるＴＦＴ製造工程のうち主要な工程に関する概念的な平面図および断面図を示す。
【００２９】
（Ａ）ガラス基板５０２上に、窒化シリコン膜５０４、酸化シリコン５０６およびアモルファス・シリコン５１２を連続的に形成する。熱処理の後に、フォトリソグラフィ工程によって、所定の形状のアイランド５１２，５１４を形成する。その後、ＣＷレーザを照射することにより結晶化を行なってポリシリコン膜５１２を形成する。ここまでは、第１および第２実施例と同様の工程である。
【００３０】
（Ｂ）次に、イオン注入装置を使用して、ポリシリコン膜５１２の表面に酸素原子５１５を注入する。酸素を注入する領域は、ポリシリコン膜５１２，５１４のうち薄膜化を必要とする領域５１２である。
【００３１】
（Ｃ）次に、パルス・レーザ照射部５２２から、エキシマ・レーザを照射する。第１および第２実施例とは異なり、酸素の注入された部分を離脱させないような条件でエキシマ・レーザを照射する。そのような条件の調整は、レーザの出力だけでなく、オーバーラップ率等を変更することによっても行なうことができる。例えば、オーバーラップ率が９８％であれば５０ショット（１／０．０２）のパルス・レーザが照射されるが、オーバーラップ率を９５％にすれば２０ショット（１／０．０５）、９２％にすれば１２．５ショット（１／０．０８）のパルス・レーザが照射される。そこで、アブレーションを起こすか否かの臨界的なショット数を見出すことが可能である。
【００３２】
本実施例では、発振周波数５０Ｈｚ、レーザ・エネルギ２００ｍＪ／ｃｍ２およびオーバーラップ率９２％で、真空中で照射する。真空中で行なうのは、本実施例では、第１および第２実施例とは異なり、シリコン膜表面のシリコンと雰囲気中の酸素とを反応させて酸化膜を形成する必要がないからである。すなわち、パルス・レーザを照射することによって、酸素の注入された部分がゲート酸化膜として機能し得るように熱エネルギを注入するのである。このような条件で照射すると、酸素を注入した部分が酸化シリコン５１３になり、ポリシリコン５１２上に酸化シリコン５１３が積層した構造を形成することができる。
【００３３】
（Ｄ）次に、ポリシリコン膜５１４、酸化シリコン膜５０６および５１３上に、酸化シリコン膜５１７を、プラズマＣＶＤによって形成する。ポリシリコン５１４に関するＴＦＴと、ポリシリコン５１２に関するＴＦＴとでは、ポリシリコン膜の膜厚だけでなく、ゲート酸化膜の厚さも膜５１３の分だけ異なる。すなわち、ポリシリコン膜の膜厚を相違させることによってＴＦＴの電気特性を制御するだけでなく、ゲート酸化膜の膜厚を相違させることによってもＴＦＴの電気特性を制御することが可能になる。
【００３４】
本実施例によれば、第１および第２実施例よりも、電気特性を変更する自由度が増える点で有利である。
【００３５】
なお、本実施例では、酸化シリコン膜５１３を除去していないが、これを除去することも可能である。ゲート酸化膜５１７を形成する工程に先立って、ドライ・エッチング装置またはフッ化水素等によるウェット・エッチングによって、ポリシリコン膜５１２上の酸化シリコン膜５１３を除去することも可能である。
【００３６】
以上、本願実施例によれば、薄膜化が必要な領域（図１の１０８）にパルス・レーザを照射することによって膜厚を削減する。薄膜化された領域（表示部）では、バックライトを照らすことに起因するリーク電流を抑制することが可能になる。一方、薄膜化の必要のない領域（図１の１１０）では、膜厚を厚く保つことにより高速なＴＦＴを形成することができ、高性能な駆動部を形成することができる。
【００３７】
本願実施例によれば、ガラス基板や半導体基板上に、結晶性に優れかつ結晶粒径の大きなポリシリコン膜を、薄い膜厚で形成することが可能になる。
【００３８】
本願実施例では、２種類の膜厚を形成したが、それ以上の膜厚を形成することも可能である。例えば、不純物の種類、量、注入深さ等の条件を変更して各領域に注入し、パルス・レーザを全体的に照射することによって、領域毎に異なる膜厚を形成させることも可能である。これにより、複数の成膜工程を行うことなしに、同一基板上に様々な電気特性を有するＴＦＴを作成することが可能になる。
【００３９】
本実施例では、ガラス基板を用いた液晶表示装置への応用を示したが、本発明はこれに限定されない。例えば、基板としては、プラスチック基板やシリコンウエハ等の半導体基板を用いてもよく、ディスプレイへの応用としては、エレクトロルミネセント(EL: electro-luminescent)ディスプレイ、ディジタル・ミラー・デバイス、フィールド・エミッション・デバイス等の薄膜トランジスタを用いて駆動する任意のディスプレイに用いることが可能である。また、ディスプレイだけでなく、シリコン・ウエハ上に形成される集積回路へ応用することも可能である。
【００４０】
以下、本発明により教示される手段を列挙する。
【００４１】
（付記１） 基板上に形成されたシリコン材料にＣＷレーザを照射しシリコン材料の溶融・再結晶化を行う第１照射工程と、
酸素を含む雰囲気中で、再結晶化されたシリコン材料の少なくとも一部にパルス発振レーザを照射することによって、再結晶化されたシリコン材料の膜厚を減少させる第２照射工程
より成ることを特徴とするシリコン材料の膜厚を制御する方法。
【００４２】
（付記２） 更に、前記第１照射工程に続いて、シリコン材料に不純物を注入する工程より成ることを特徴とする付記１記載の方法。
【００４３】
（付記３） 前記不純物が、シリコン（Ｓｉ）またはホウ素（Ｂ）であることを特徴とする付記１記載の方法。
【００４４】
（付記４） 前記シリコン材料が、ディスプレイのガラス基板上に設けられることを特徴とする付記１記載の方法。
【００４５】
（付記５） 表示部と駆動部とを含む前記ディスプレイの前記表示部となる部分に、前記パルス発振レーザが照射されることを特徴とする付記４記載の方法。
【００４６】
（付記６） 前記パルス発振レーザの波長が、前記ＣＷレーザの波長よりも短いことを特徴とする付記１記載の方法。
【００４７】
（付記７） 基板上に形成されたシリコン材料にＣＷレーザを照射しシリコン材料の溶融・再結晶化を行う第１照射工程と、
酸素を含む雰囲気中で、再結晶化されたシリコン材料の少なくとも一部にパルス発振レーザを照射することによって、再結晶化されたシリコン材料の膜厚を減少させる第２照射工程
より成ることを特徴とするシリコン材料の膜厚を制御する方法。
【００４８】
（付記８） 前記第２照射工程において、前記酸素の注入されたシリコン材料が酸化シリコン膜を形成するように、前記パルス発振レーザが照射されることを特徴とする付記７記載の方法。
【００４９】
（付記９） 前記第２照射工程において、前記酸素の注入されたシリコン材料を解離させないように、前記パルス発振レーザが照射されることを特徴とする付記７記載の方法。
【００５０】
【発明の効果】
以上のように本発明によれば、複数の成膜工程を行なうことなしに、同一基板上に２種類以上の膜厚のポリシリコンを形成することが可能になる。
【００５１】
【図面の簡単な説明】
【図１】図１は、第１実施例によるＴＦＴ製造工程における概念的な平面図および断面図（その１）を示す。
【図２】図２は、第１実施例によるＴＦＴ製造工程における概念的な平面図および断面図（その２）を示す。
【図３】図３は、第１実施例におけるパルス発振レーザの他の照射形態を示す図である。
【図４】図４は、第２実施例によるＴＦＴ製造工程のうち主要な工程に関する概念的な平面図および断面図を示す。
【図５】図５は、第３実施例によるＴＦＴ製造工程における概念的な平面図および断面図を示す。
【符号の説明】
１０２ ガラス基板
１０４ 酸化シリコン
１０６ アモルファス・シリコン
１０８ 表示部
１１０ 駆動部
１１２ アイランド
１１４ 走査方向
１１６ レーザ照射領域
１１８ ＣＷレーザ照射部
１２０ 結晶化されたアイランド
１２３ 当初の膜厚
１２４ レーザ照射後の膜厚
１２５ 層間絶縁膜
１２６ ドレイン電極
１２７ ゲート絶縁膜
１２８ ソース電極
１３０ ゲート電極
２０１，２０２，２０３ パルス・レーザ照射領域
４０２ ガラス基板
４０４ 窒化シリコン
４０６ 酸化シリコン
４１２ アモルファス・シリコン
４１３ 不純物導入領域
４１５ 不純物
４２２ パルス・レーザ照射部
５０２ ガラス基板
５０４ 窒化シリコン
５０６ 酸化シリコン
５１２，５１４ アイランド
５１３ 酸素注入領域
５１５ 酸素
５１７ 酸化シリコン膜
５２２ パルス・レーザ照射部
【発明の属する技術分野】
本発明は、シリコン材料の膜厚制御方法に関する。
【０００２】
【従来の技術】
従来の薄膜トランジスタ(TFT: Thin Film Transistor)は、例えばガラス基板のような基板上に設けたアモルファス・シリコンまたポリシリコンに、パルス・レーザを照射して、シリコン材料の溶融・再結晶化を行うことによって、結晶性の向上したポリシリコン膜を形成し、このポリシリコン膜上にゲート電極、ソース電極およびドレイン電極を作成する。このポリシリコン膜内では、ソースおよびドレイン間の電子の導通路（チャネル）が形成される。ポリシリコンの結晶粒径が大きいと、チャネル内の電子の伝導がスムーズになるので、薄膜トランジスタ（ＴＦＴ）の動作速度を高速化ないし高性能化させることができる。結晶粒径を大きくするには、加熱時間の短いパルス・レーザではなく、連続発振の熱源であるＣＷレーザを用いることに加えて、シリコンの膜厚を大きくすることが挙げられる。例えば、１０００Åの膜厚の場合は、５００Åの場合に比較して、結晶粒径で約２倍大きく、ＴＦＴの移動度で約１．５倍大きくなる。
【０００３】
一方、膜厚が大きいと、その膜に不要なエネルギが蓄積されやすくなり、ＴＦＴが所望の動作を行なわなくなるという問題点が生じ得る。例えば、液晶ディスプレイに利用されるＴＦＴのシリコン膜厚が厚いと、バック・ライトの照射により電子が発生することによってオフすべきＴＦＴがオフしなくなり、良好な表示画像が得られないというリーク電流の問題点が生じる。画素となる透明電極より成るコンデンサ構造への電荷の充放電を制御するＴＦＴが、オフすべき時点でオフしていないと、液晶の傾きを維持するのに必要な電圧がコンデンサで保持されなくなってしまうからである。
【０００４】
このような不都合は、余分なエネルギが蓄積されないように、シリコンの膜厚を薄く形成することによって対処することも考えられが、そうすると上記の高速化の要請に反してしまう。
【０００５】
高速化の要請および余分なエネルギの排除の要請に応じるため、同一基板上に２種類の膜厚を用意することが考えられる。しかし、そのような構造を作成するには、一般に、複数の成膜工程および付随する工程を要する。例えば、第１の成膜工程に続いてフォトリソグラフィおよびエッチングを行ない、厚くすべき部分に第２の成膜工程を行なってフォトリソグラフィおよびエッチングを行なう必要がある。複数の成膜工程を行なうことは、時間やコスト等の観点から不利である。このことは、液晶ディスプレイのような量産される低価格の装置にとって極めて不都合である。
【０００６】
【発明が解決しようとする課題】
本願課題は、複数の成膜工程を行なうことなしに、同一基板上に２種類以上の膜厚のポリシリコンを形成する方法を提供することである。
【０００７】
【課題を解決するための手段】
本発明によれば：
基板上に形成されたシリコン材料にＣＷレーザを照射しシリコン材料の溶融・再結晶化を行う第１照射工程と、酸素を含む雰囲気中で、再結晶化されたシリコン材料の少なくとも一部にパルス発振レーザを照射することによって、再結晶化されたシリコン材料の膜厚を減少させる第２照射工程より成ることを特徴とするシリコン材料の膜厚を制御する方法が提供される。
【０００８】
【作用】
請求項１記載の発明によれば、第１照射工程によりシリコン材料が溶融・再結晶化し、第２照射工程によってシリコン材料表面が酸化およびレーザー解離（アブレーション）させられ、シリコン材料（ポリシリコン）の膜厚が減少する。これにより、複数の成膜工程を行うことなしに、同一基板上で複数種類の膜厚を有するポリシリコン膜を形成することが可能になる。
【０００９】
請求項２記載の発明によれば、注入された不純物によってシリコン材料表面の結晶性が劣化するので、第２照射工程による膜厚の低減をより速やかに行なうことが可能になる。
【００１０】
請求項３記載の発明によれば、ディスプレイのガラス基板に膜厚の異なる素子を形成するので、周辺回路一体型の液晶ディスプレイを形成することが可能になる。
【００１１】
請求項４記載の発明によれば、表示部に関するシリコン材料の膜厚を薄くすることによって、従来問題となっていた液晶ディスプレイのリーク電流を低減させることが可能になる。
【００１２】
請求項５記載の発明によれば、酸素の注入された部分がパルス発振レーザの照射によって酸化シリコンに変化する。このため、ポリシリコンの膜厚を減少させることに加えて、ポリシリコン上のゲート酸化物の膜厚を増加させることが可能になる。
【００１３】
【発明の実施の形態】
（第１実施例）
図１は、第１実施例による薄膜トランジスタ（ＴＦＴ）の製造工程の概念的な平面図（左）および断面図（右）を示す。本実施例では、液晶ディスプレイの表示部となる領域１０８および駆動部となる領域１１０に多数のＴＦＴを作成することを想定している。
【００１４】
（Ａ）ガラス基板１０２上に、二酸化シリコン膜１０４を２０００Å形成し、その上に、アモルファス・シリコン膜１０６を１５００Å形成する。なお、このとき成膜するシリコン材料は、必ずしもアモルファス・シリコンである必要はなく、例えば、ポリシリコン膜をスパッタリング法によって形成してもかまわない。この二酸化シリコン膜１０４は、ＴＦＴの動作を不安定化させるような不純物によって、シリコン膜が汚染されるのを防止する。この二酸化シリコン膜１０４を厚く形成すれば、不純物の遮断効果も大きくなるが、不必要に厚く形成すると、成膜に余分な時間を費やすことになる点に留意を要する。５５０℃の熱処理が２時間行なわれ、アモルファス・シリコン中の水素が除去される。
【００１５】
（Ｂ）次に、フォトリソグラフィおよびエッチング工程によって、所定の形状のアイランド１１２を、作成するＴＦＴに対応して形成する。例えば、幅５０μｍおよび長さ２００μｍの長方形のアイランド１１２を形成する。領域１１０内の各アイランドには駆動部のＴＦＴが形成され、領域１０８内の各アイランドには表示部のＴＦＴが形成されることになる。
【００１６】
（Ｃ）次に、総ての領域１０８，１１０におけるアイランド１１２のアモルファス・シリコンに熱エネルギを与えて多結晶化させる。この熱エネルギは、ＣＷ(continuous wave)レーザにより与えられる。ＣＷレーザは、時間的に連続したレーザ発振を行うレーザである。このＣＷレーザをＣＷレーザ照射部１１８からアモルファス・シリコンに照射する。図１（Ｃ）では、図１（Ａ）および（Ｂ）とは異なり、単独のアイランド１１２に関する部分のみが描かれている点に留意を要する。ＣＷレーザは、アイランド１１２全体を照射するように、矢線１１４で示すような走査が行なわれる。本実施例では、レーザ出力７Ｗおよび走査速度２００ｍｍ／秒のＡｒレーザが使用されている。アイランド１１２の中で、ＣＷレーザの照射される部分（領域１１６内）には、シリコンが融解する程度に充分な熱エネルギが与えられ、走査によってその領域１１６から抜け出ると、融解していたシリコンは固まり、例えば１０μｍのような大きな結晶粒径を有するポリシリコンが形成される。
【００１７】
（Ｄ）（図２）次に、「パルス発振レーザ」であるエキシマ・レーザを、パルス・レーザ照射部１２２から、大気中でポリシリコン１２０に照射する。パルス発振レーザは、ＣＷレーザとは異なり、時間軸上で間欠的なレーザ発振を行うレーザである。レーザ照射の条件は、発振周波数１００Ｈｚ、レーザ・エネルギ２５０ｍＪ／ｃｍ２およびオーバーラップ率９８％である。エキシマ・レーザは、ホモジナイザを用いて線状の照射領域２０１，２０２を提供するよう形成される。オーバーラップ率とは、１回目の照射領域２０１と２回目の照射領域２０２の重複率である。本実施例では、発振周波数が１００Ｈｚなので、０．０１秒ごとに数十ナノ秒のパルス・レーザが照射され、０．０１秒ごとに線状の照射領域の９８％が重複するように（２％ずらして）レーザ照射が行なわれる。すなわち、ポリシリコン１２０には、５０ショット（１／０．０２）のパルス・レーザが照射されることになる。
【００１８】
エキシマ・レーザは、波長が短いので（ＸｅＣｌで３０８ｎｍ）、そのエネルギのほとんどはポリシリコン１２０の表面（数十ナノ・メートルの領域）で吸収される。酸素を含む雰囲気中（例えば、大気中）でエキシマ・レーザの照射を行なうと、パルス・レーザによるエネルギを吸収した表面のシリコンと雰囲気中の酸素とが反応して、表面に酸化膜が形成される。その後に（０．０１秒後に）再びパルス・レーザが照射されると、表面のシリコンが溶融して最表面の酸化シリコンが離脱する。この離脱は、レーザ解離(laser ablation)と呼ばれる現象である。パルス・レーザが照射される毎に、シリコンの溶融および酸化、そして酸化膜の離脱（アブレーション）が繰り返されることによって、当初の膜厚１２３より薄い膜厚１２４になる。波長の長いパルス・レーザを照射すると、表面だけでなくより深い部分にもレーザのエネルギが分散してしまう。したがって、ポリシリコン表面の酸化および離脱を効果的に行なう観点からは、ＣＷレーザのものより短い波長のパルス・レーザを照射することが望ましい。
【００１９】
このように、膜厚を減少させるこの工程では、エキシマ・レーザを照射する雰囲気中に酸素が存在することが重要である。酸素量を正確に制御する場合には、基板が導入されている装置内を真空に排気した後に、装置内を酸素ガスで置換して、レーザ照射を行なうことが好ましい。また、ドライポンプまたはターボ分子ポンプを利用して、装置内を排気する一方で酸素を導入しながらレーザ照射を行なうことも可能である。導入する酸素は酸化膜を形成するのに充分な程度に多いことを要し、少なくとも酸素分圧は１０−３Ｔｏｒｒ以上であることが望ましい。
【００２０】
照射するレーザのエネルギとオーバーラップ率は、ポリシリコンの膜厚および薄膜化する膜厚等に依存して適宜設定し得るが、過度に大きなエネルギを照射すると、シリコン膜が完全溶融し、ＣＷレーザの照射で作成した大きな結晶粒を小さくしてしまう点に留意を要する。ＣＷレーザの照射により形成される結晶は例えば１０μｍのような大きな粒径に達し得るが、パルス・レーザの照射によるものは例えば０．５μｍ程度であるに過ぎない。
【００２１】
（Ｅ）次に、所望の膜厚１２４に削減されたアイランド１２０に、ＴＦＴを形成するためのパターニングおよびエッチングを行なう。この工程は、パルス・レーザの照射（Ｄ）の前に行なってもよい。均一な膜厚を得る観点からは、本実施例のように、パルス・レーザの照射後に行なうことが好ましい。
【００２２】
（Ｆ）そして、ゲート酸化膜１２７および層間絶縁膜１２５を形成し、ソース電極１２６、ドレイン電極１２８およびゲート電極１３０を形成することによって、ＴＦＴが完成する。ポリシリコン膜を作成した後にＴＦＴを完成させるまでの工程は、従来と同様の工程であるため、詳細を省略する。
【００２３】
本実施例では、説明の便宜上、（Ｃ）ないし（Ｆ）の工程において、１つのＴＦＴに処理を行うがごとく描いているが、図３に示すように、複数のアイランドにレーザを照射し（２０３）、まとめて薄膜化することも可能である。
【００２４】
（第２実施例）
図４は、第２実施例によるＴＦＴ製造工程のうち主要な工程に関する概念的な平面図および断面図を示す。ガラス基板４０２上に、プラズマＣＶＤ装置を用いて、窒化シリコン膜４０４を５００Å、酸化シリコン４０６を２０００Å形成した後、スパッタリング法によってポリシリコン膜４１２を形成する。ポリシリコン膜には水素が含まれないので、アモルファス・シリコンの場合に必要であった水素除去のための加熱処理が不要となり、工程数を削減することができる。次に、フォトリソグラフィ工程によって、幅３０μｍおよび長さ２００μｍの所定の形状のアイランド４１２を形成する。その後、ＹＡＧレーザを、レーザ出力１０Ｗおよび走査速度４００ｍｍ／秒の条件で照射して、結晶化を行なってポリシリコン膜４１２を形成する。ここまでは、第１実施例と同様の工程である。
【００２５】
（Ａ）次に、イオン注入装置を使用して、ポリシリコン膜４１２の膜厚を薄くすべき部分に不純物４１５を注入する。注入する不純物は、ポリシリコンの表面付近の結晶性を劣化させる一方、注入による弊害が少ないものであれば、任意の物質を使用し得る。具体的には、半導体の製造工程で一般に使用されるシリコン（Ｓｉ），ホウ素（Ｂ），燐（Ｐ），水素（Ｈ）等である。シリコン（Ｓｉ）はアイランド４１２と同一の原子であり、注入による弊害が少ない点で有利である。ホウ素（Ｂ）は、トランジスタの閾電圧を制御する工程で使用されるので、結晶中に残留したとしてもその濃度を適切に制御すれば、注入による弊害を抑制できる点で有利である。本実施例では、ホウ素（Ｂ）および水素（Ｈ）を注入することによって、表面付近４１３の結晶性を劣化させている。
【００２６】
（Ｂ）このような不純物の注入された表面４１３に、パルス・レーザ照射部４２２から、エキシマ・レーザを、発振周波数３００Ｈｚ、レーザ・エネルギ２００ｍＪ／ｃｍ２およびオーバーラップ率９５％で大気中で照射する。この領域にエキシマ・レーザが照射されると、結晶性が劣化していることに起因して、容易にアブレーション（レーザ解離）を起こすので、低エネルギおよび低オーバーラップ率で膜厚を減少させることが可能になる。
【００２７】
従って本実施例によれば、第１実施例に比べてスループットが向上する。更に、高エネルギのレーザを照射することは、素子にダメージを与える原因になり得るので、低エネルギで速やかに膜厚を削減する本実施例は特に有利である。
【００２８】
（第３実施例）
図５は、第３実施例によるＴＦＴ製造工程のうち主要な工程に関する概念的な平面図および断面図を示す。
【００２９】
（Ａ）ガラス基板５０２上に、窒化シリコン膜５０４、酸化シリコン５０６およびアモルファス・シリコン５１２を連続的に形成する。熱処理の後に、フォトリソグラフィ工程によって、所定の形状のアイランド５１２，５１４を形成する。その後、ＣＷレーザを照射することにより結晶化を行なってポリシリコン膜５１２を形成する。ここまでは、第１および第２実施例と同様の工程である。
【００３０】
（Ｂ）次に、イオン注入装置を使用して、ポリシリコン膜５１２の表面に酸素原子５１５を注入する。酸素を注入する領域は、ポリシリコン膜５１２，５１４のうち薄膜化を必要とする領域５１２である。
【００３１】
（Ｃ）次に、パルス・レーザ照射部５２２から、エキシマ・レーザを照射する。第１および第２実施例とは異なり、酸素の注入された部分を離脱させないような条件でエキシマ・レーザを照射する。そのような条件の調整は、レーザの出力だけでなく、オーバーラップ率等を変更することによっても行なうことができる。例えば、オーバーラップ率が９８％であれば５０ショット（１／０．０２）のパルス・レーザが照射されるが、オーバーラップ率を９５％にすれば２０ショット（１／０．０５）、９２％にすれば１２．５ショット（１／０．０８）のパルス・レーザが照射される。そこで、アブレーションを起こすか否かの臨界的なショット数を見出すことが可能である。
【００３２】
本実施例では、発振周波数５０Ｈｚ、レーザ・エネルギ２００ｍＪ／ｃｍ２およびオーバーラップ率９２％で、真空中で照射する。真空中で行なうのは、本実施例では、第１および第２実施例とは異なり、シリコン膜表面のシリコンと雰囲気中の酸素とを反応させて酸化膜を形成する必要がないからである。すなわち、パルス・レーザを照射することによって、酸素の注入された部分がゲート酸化膜として機能し得るように熱エネルギを注入するのである。このような条件で照射すると、酸素を注入した部分が酸化シリコン５１３になり、ポリシリコン５１２上に酸化シリコン５１３が積層した構造を形成することができる。
【００３３】
（Ｄ）次に、ポリシリコン膜５１４、酸化シリコン膜５０６および５１３上に、酸化シリコン膜５１７を、プラズマＣＶＤによって形成する。ポリシリコン５１４に関するＴＦＴと、ポリシリコン５１２に関するＴＦＴとでは、ポリシリコン膜の膜厚だけでなく、ゲート酸化膜の厚さも膜５１３の分だけ異なる。すなわち、ポリシリコン膜の膜厚を相違させることによってＴＦＴの電気特性を制御するだけでなく、ゲート酸化膜の膜厚を相違させることによってもＴＦＴの電気特性を制御することが可能になる。
【００３４】
本実施例によれば、第１および第２実施例よりも、電気特性を変更する自由度が増える点で有利である。
【００３５】
なお、本実施例では、酸化シリコン膜５１３を除去していないが、これを除去することも可能である。ゲート酸化膜５１７を形成する工程に先立って、ドライ・エッチング装置またはフッ化水素等によるウェット・エッチングによって、ポリシリコン膜５１２上の酸化シリコン膜５１３を除去することも可能である。
【００３６】
以上、本願実施例によれば、薄膜化が必要な領域（図１の１０８）にパルス・レーザを照射することによって膜厚を削減する。薄膜化された領域（表示部）では、バックライトを照らすことに起因するリーク電流を抑制することが可能になる。一方、薄膜化の必要のない領域（図１の１１０）では、膜厚を厚く保つことにより高速なＴＦＴを形成することができ、高性能な駆動部を形成することができる。
【００３７】
本願実施例によれば、ガラス基板や半導体基板上に、結晶性に優れかつ結晶粒径の大きなポリシリコン膜を、薄い膜厚で形成することが可能になる。
【００３８】
本願実施例では、２種類の膜厚を形成したが、それ以上の膜厚を形成することも可能である。例えば、不純物の種類、量、注入深さ等の条件を変更して各領域に注入し、パルス・レーザを全体的に照射することによって、領域毎に異なる膜厚を形成させることも可能である。これにより、複数の成膜工程を行うことなしに、同一基板上に様々な電気特性を有するＴＦＴを作成することが可能になる。
【００３９】
本実施例では、ガラス基板を用いた液晶表示装置への応用を示したが、本発明はこれに限定されない。例えば、基板としては、プラスチック基板やシリコンウエハ等の半導体基板を用いてもよく、ディスプレイへの応用としては、エレクトロルミネセント(EL: electro-luminescent)ディスプレイ、ディジタル・ミラー・デバイス、フィールド・エミッション・デバイス等の薄膜トランジスタを用いて駆動する任意のディスプレイに用いることが可能である。また、ディスプレイだけでなく、シリコン・ウエハ上に形成される集積回路へ応用することも可能である。
【００４０】
以下、本発明により教示される手段を列挙する。
【００４１】
（付記１） 基板上に形成されたシリコン材料にＣＷレーザを照射しシリコン材料の溶融・再結晶化を行う第１照射工程と、
酸素を含む雰囲気中で、再結晶化されたシリコン材料の少なくとも一部にパルス発振レーザを照射することによって、再結晶化されたシリコン材料の膜厚を減少させる第２照射工程
より成ることを特徴とするシリコン材料の膜厚を制御する方法。
【００４２】
（付記２） 更に、前記第１照射工程に続いて、シリコン材料に不純物を注入する工程より成ることを特徴とする付記１記載の方法。
【００４３】
（付記３） 前記不純物が、シリコン（Ｓｉ）またはホウ素（Ｂ）であることを特徴とする付記１記載の方法。
【００４４】
（付記４） 前記シリコン材料が、ディスプレイのガラス基板上に設けられることを特徴とする付記１記載の方法。
【００４５】
（付記５） 表示部と駆動部とを含む前記ディスプレイの前記表示部となる部分に、前記パルス発振レーザが照射されることを特徴とする付記４記載の方法。
【００４６】
（付記６） 前記パルス発振レーザの波長が、前記ＣＷレーザの波長よりも短いことを特徴とする付記１記載の方法。
【００４７】
（付記７） 基板上に形成されたシリコン材料にＣＷレーザを照射しシリコン材料の溶融・再結晶化を行う第１照射工程と、
酸素を含む雰囲気中で、再結晶化されたシリコン材料の少なくとも一部にパルス発振レーザを照射することによって、再結晶化されたシリコン材料の膜厚を減少させる第２照射工程
より成ることを特徴とするシリコン材料の膜厚を制御する方法。
【００４８】
（付記８） 前記第２照射工程において、前記酸素の注入されたシリコン材料が酸化シリコン膜を形成するように、前記パルス発振レーザが照射されることを特徴とする付記７記載の方法。
【００４９】
（付記９） 前記第２照射工程において、前記酸素の注入されたシリコン材料を解離させないように、前記パルス発振レーザが照射されることを特徴とする付記７記載の方法。
【００５０】
【発明の効果】
以上のように本発明によれば、複数の成膜工程を行なうことなしに、同一基板上に２種類以上の膜厚のポリシリコンを形成することが可能になる。
【００５１】
【図面の簡単な説明】
【図１】図１は、第１実施例によるＴＦＴ製造工程における概念的な平面図および断面図（その１）を示す。
【図２】図２は、第１実施例によるＴＦＴ製造工程における概念的な平面図および断面図（その２）を示す。
【図３】図３は、第１実施例におけるパルス発振レーザの他の照射形態を示す図である。
【図４】図４は、第２実施例によるＴＦＴ製造工程のうち主要な工程に関する概念的な平面図および断面図を示す。
【図５】図５は、第３実施例によるＴＦＴ製造工程における概念的な平面図および断面図を示す。
【符号の説明】
１０２ ガラス基板
１０４ 酸化シリコン
１０６ アモルファス・シリコン
１０８ 表示部
１１０ 駆動部
１１２ アイランド
１１４ 走査方向
１１６ レーザ照射領域
１１８ ＣＷレーザ照射部
１２０ 結晶化されたアイランド
１２３ 当初の膜厚
１２４ レーザ照射後の膜厚
１２５ 層間絶縁膜
１２６ ドレイン電極
１２７ ゲート絶縁膜
１２８ ソース電極
１３０ ゲート電極
２０１，２０２，２０３ パルス・レーザ照射領域
４０２ ガラス基板
４０４ 窒化シリコン
４０６ 酸化シリコン
４１２ アモルファス・シリコン
４１３ 不純物導入領域
４１５ 不純物
４２２ パルス・レーザ照射部
５０２ ガラス基板
５０４ 窒化シリコン
５０６ 酸化シリコン
５１２，５１４ アイランド
５１３ 酸素注入領域
５１５ 酸素
５１７ 酸化シリコン膜
５２２ パルス・レーザ照射部
Claims (5)
- 基板上に形成されたシリコン材料にＣＷレーザを照射しシリコン材料の溶融及び再結晶化を行う第１照射工程と、
酸素を含む雰囲気中で、再結晶化されたシリコン材料の一部にパルス発振レーザを照射することによって、前記再結晶化されたシリコン材料の表面に酸化シリコンを形成し、その後、再び前記パルス発振レーザを照射し、前記表面の酸化シリコンを離脱させることによって、再結晶化されたシリコン材料の膜厚を減少させる第２照射工程と
を有することを特徴とするシリコン材料の膜厚を制御する方法。 - 更に、前記第１照射工程に続いて、前記第２照射工程でパルス発振レーザを照射する領域の再結晶化されたシリコン材料の表面に不純物を注入する工程を有することを特徴とする請求項１記載の方法。
- 前記シリコン材料が、ディスプレイのガラス基板上に設けられることを特徴とする請求項１記載の方法。
- 表示部と駆動部とを含む前記ディスプレイの前記表示部となる部分に、前記パルス発振レーザが照射されることを特徴とする請求項３記載の方法。
- シリコン材料にＣＷレーザを照射しシリコン材料の溶融及び再結晶化を行う第１照射工程と、
前記再結晶化されたシリコン材料の一部に酸素を注入し、前記再結晶化されたシリコン材料表面に酸素が注入された部分を形成する工程と、
前記酸素を注入された再結晶化されたシリコン材料に、パルス発振レーザを照射し、前記酸素が注入された部分を酸化シリコンにする第２照射工程と
を有することを特徴とするシリコン材料の膜厚を制御する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002172771A JP4147056B2 (ja) | 2002-06-13 | 2002-06-13 | シリコン材料の膜厚を制御する方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002172771A JP4147056B2 (ja) | 2002-06-13 | 2002-06-13 | シリコン材料の膜厚を制御する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022648A JP2004022648A (ja) | 2004-01-22 |
| JP4147056B2 true JP4147056B2 (ja) | 2008-09-10 |
Family
ID=31172241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002172771A Expired - Fee Related JP4147056B2 (ja) | 2002-06-13 | 2002-06-13 | シリコン材料の膜厚を制御する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4147056B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103293719A (zh) * | 2012-02-27 | 2013-09-11 | 欧姆龙株式会社 | 激光加工装置及激光加工方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5172079B2 (ja) | 2005-05-26 | 2013-03-27 | 株式会社ジャパンディスプレイイースト | 画像表示装置の製造方法 |
-
2002
- 2002-06-13 JP JP2002172771A patent/JP4147056B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103293719A (zh) * | 2012-02-27 | 2013-09-11 | 欧姆龙株式会社 | 激光加工装置及激光加工方法 |
| CN103293719B (zh) * | 2012-02-27 | 2015-12-23 | 株式会社V技术 | 激光加工装置及激光加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004022648A (ja) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4850858B2 (ja) | 半導体装置の作製方法 | |
| KR100889509B1 (ko) | 반도체장치 및 그 제작방법 | |
| KR20020092255A (ko) | 반도체막, 반도체장치 및 이들의 제조방법 | |
| JPH07106594A (ja) | 半導体装置およびその作製方法 | |
| JP4209638B2 (ja) | 半導体装置の作製方法 | |
| JP4230160B2 (ja) | 半導体装置の作製方法 | |
| JP4935059B2 (ja) | 半導体装置の製造方法 | |
| JP2004296729A (ja) | 半導体装置の作製方法 | |
| JP4147056B2 (ja) | シリコン材料の膜厚を制御する方法 | |
| JP4860055B2 (ja) | 半導体装置の作製方法 | |
| JP2010098321A (ja) | 半導体装置 | |
| JP4987198B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH1092745A (ja) | 結晶半導体の製造方法および製造装置 | |
| JP2004039660A (ja) | 多結晶半導体膜の製造方法、薄膜トランジスタの製造方法、表示装置、およびパルスレーザアニール装置 | |
| JP2762218B2 (ja) | 半導体装置およびその作製方法 | |
| JP4939699B2 (ja) | 半導体装置の作製方法 | |
| JP3774278B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP4256087B2 (ja) | 半導体装置の作製方法 | |
| JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3763908B2 (ja) | レーザー照射システム | |
| JP4115582B2 (ja) | 半導体装置の作製方法 | |
| KR100719919B1 (ko) | 다결정실리콘 박막트랜지스터 형성방법 | |
| JP2004087620A (ja) | 半導体装置及びその製造方法 | |
| JP3493160B2 (ja) | 半導体装置の作製方法 | |
| JPH10189499A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050516 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080623 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4147056 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |