JP4935059B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4935059B2
JP4935059B2 JP2005337903A JP2005337903A JP4935059B2 JP 4935059 B2 JP4935059 B2 JP 4935059B2 JP 2005337903 A JP2005337903 A JP 2005337903A JP 2005337903 A JP2005337903 A JP 2005337903A JP 4935059 B2 JP4935059 B2 JP 4935059B2
Authority
JP
Japan
Prior art keywords
silicon film
laser
polycrystalline silicon
laser beam
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005337903A
Other languages
English (en)
Other versions
JP2006261634A (ja
Inventor
和之 須賀原
直紀 中川
淳弘 園
信介 由良
一司 山吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005337903A priority Critical patent/JP4935059B2/ja
Priority to KR1020060015767A priority patent/KR100697497B1/ko
Priority to US11/356,288 priority patent/US7553778B2/en
Priority to TW095105362A priority patent/TWI381431B/zh
Publication of JP2006261634A publication Critical patent/JP2006261634A/ja
Application granted granted Critical
Publication of JP4935059B2 publication Critical patent/JP4935059B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters

Description

本発明は、液晶ディスプレイなどの表示デバイスに好適に用いられる半導体装置およびその製造方法に関するものである。
液晶ディスプレイは、ガラスまたは合成石英基板上に形成された非晶質または多結晶のシリコン膜を用いた薄膜トランジスタ（ＴＦＴ:Thin Film Transistor）によるスイッチングにより、画像を表示するアクティブマトリックス型液晶表示装置が主流である。この液晶パネルは、現在は主として外部に独立して設置している画素トランジスタを駆動するドライバ回路を用いて動作させている。このドライバ回路を液晶ディスプレイの画素回路と同一基板上に構成することができれば、液晶ディスプレイの製造コストや信頼性等の面で飛躍的なメリットを得ることができる。
しかし、現在は、ＴＦＴの能動層を構成するシリコン膜の結晶性が悪いために、キャリアの移動度に代表されるＴＦＴの性能が低く、高速性および高機能性が要求されるドライバ回路などの集積回路の作製は困難である。高移動度のキャリアを有するＴＦＴを実現することを目的として、シリコン膜の結晶性を改善するために、シリコン膜をレーザによる熱処理することが一般に行なわれている。
シリコン膜の結晶性とＴＦＴにおけるキャリア移動度との関係は以下のように説明される。非晶質シリコン膜をレーザ熱処理することにより得られるシリコン膜は一般に多結晶体である。多結晶体の結晶粒界には結晶欠陥が局在しており、これがＴＦＴの能動層のキャリア移動を阻害する。したがって、ＴＦＴにおける移動度を高くするには、キャリアが能動層を移動中に結晶粒界を横切る回数を少なくし、かつ結晶欠陥密度を小さくすればよい。レーザ熱処理の目的は、結晶粒径が大きくかつ結晶粒界における結晶欠陥が少ない多結晶シリコン膜を形成することにある。
次に、従来のＴＦＴの製造方法を説明する。まず、たとえばプラズマＣＶＤ（Chemical Vapor Deposition:化学気相蒸着法）により、ガラス基板上にシリコン酸化膜を形成する。このシリコン酸化膜上にたとえばプラズマＣＶＤにより非晶質シリコン膜を堆積する。
次いでエキシマレーザ（ＸｅＣｌ（波長：３０８ｎｍ））、またはＮｄ：ＹＡＧレーザの第２高調波（以下ＹＡＧ２ωと称す）（波長：５３２ｎｍ））を非晶質シリコン膜に照射する。このレーザの照射により、レーザが照射された部分が溶融する。その後、温度が低下するに従って溶融したシリコンが結晶化して、多結晶シリコン膜を形成する。
このあと多結晶シリコン膜をパターニングする。次に、多結晶シリコン膜上にシリコン酸化膜および金属膜（Ｔａ、ＣｒおよびＭｏ等の低電気抵抗の金属膜）を形成する。
次いで金属膜をパターニングすることにより、ゲート電極を形成する。次に、ゲート電極またはゲート電極を形成した際のレジストをマスクとして、イオンドーピング法により多結晶シリコン膜にＮ型またはＰ型の不純物を導入して、ソースおよびドレイン領域を自己整合的に形成する。その後シリコン酸化膜を堆積し、ソース、ドレイン、ゲートにコンタクトホールを形成し、金属膜（Ａｌ、Ｗ、Ｍｏなど）を堆積する。この金属膜をパターニングすることにより、ソース、ドレイン、ゲートの配線を行う。これによりＮ型の不純物を導入した部分にｎチャネル型（ＮＭＯＳ）トランジスタの、Ｐ型不純物が導入された部分にｐチャネル型（ＰＭＯＳ）トランジスタのＴＦＴが完成する。さらにこのＴＦＴ上に絶縁膜、透明電極を形成してＴＦＴパネルを得る。このＴＦＴパネルを用い、さらに、液晶、偏光膜、カラーフィルタ等を組み合わせて液晶ディスプレイが完成する。
上記のようにレーザ照射されて形成された多結晶シリコン膜を用いてＴＦＴパネルは形成される。このとき重要なポイントは、たとえば携帯電話用のＴＦＴパネルの場合、少なくともレーザの細長断面ビームの長さは、そのＴＦＴパネルの短辺より長くする点にある。これは、エキシマレーザ等の紫外レーザ光でビームの端を重ねさせた場合には、その重ねた照射部分（重ね照射部）において大きく特性が劣化し、ＴＦＴ特性（移動度、しきい値電圧）が低下するためである（例えば非特許文献１参照）。ただし通常のＴＶ用パネルでは、パネルサイズが大きいため上記条件を満たすことが困難である。
上記の重ね照射部の特性を改善するため、非晶質シリコン膜の第１の領域に波長が３９０ｎｍ以上６４０ｎｍ以下のレーザを照射して第１の多結晶シリコン膜部分を形成し、次いで、第１の多結晶シリコン膜部分の端と、その第１の多結晶シリコン膜部分に接する非晶質シリコン膜の第２の領域とに波長が３９０ｎｍ以上６４０ｎｍ以下のレーザを照射して、第１の多結晶シリコン膜部分に接するように第２の多結晶シリコン膜部分を形成する方法が開示されている（例えば特許文献１、２、非特許文献１参照）。
上記の波長範囲のレーザ光を用いる理由は次のとおりである。
非晶質シリコン膜および多結晶シリコン膜においてレーザの吸収率はその波長によってさまざまに変化する。上記特許文献１によれば、レーザの波長を３９０ｎｍ以上６４０ｎｍ以下とする。多結晶シリコン膜の上記３９０ｎｍ以上の波長域のレーザ光の吸収率は、図２０に示すとおり、非晶質シリコン膜のそれの６０％以下である。そのため、非晶質シリコン膜にレーザが照射されてひとたび多結晶シリコン膜が形成されれば、その多結晶シリコン膜に上記波長域のレーザを、再度、照射しても、多結晶シリコン膜はレーザ光のエネルギを非晶質シリコン膜ほど多くは吸収しない。その結果、多結晶シリコン膜は再照射よって溶融することはなく、その特性はレーザの再照射によって大きく変化しない。このため、多結晶シリコン膜全体でほぼ均質な特性を得ることができる。
さらに、上述のようにレーザ光の波長域を６４０ｎｍ以下としているので、図２０に示すとおり非晶質シリコン膜の吸収率は１０％以上を確保できる。その結果、非晶質シリコン膜はレーザ光のエネルギを吸収しやすくなり、溶融を経て容易に多結晶化することができる。
なお、図２０にしめすとおり、波長が５００ｎｍ以上５５０ｎｍ以下であれば、非晶質シリコン膜と多結晶シリコン膜との吸収率の差がより大きくなるため好ましい。波長が５２０ｎｍ以上５５０ｎｍ以下であれば、非晶質シリコン膜と多結晶シリコン膜との吸収率の差が特に大きくなるためより好ましい。
上記特許文献１では、ＹＡＧ２ωを用いているので、シリコン膜の厚さをさまざまに設定した場合でも、波長が５３２ｎｍであるので、図２０からわかるように多結晶シリコン膜における吸収率は非晶質シリコン膜の吸収率よりも小さい。
ＴＦＴの画素駆動トランジスタは、上述のようにＮＭＯＳトランジスタとＰＭＯＳトランジスタとで構成される。これらトランジスタにおけるキャリアの移動度およびしきい値電圧が、ＴＦＴパネル全体でどの程度変動するか検討する必要がある。レーザが二度照射された部分（重なり部）では、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタのいずれも、移動度はほぼ一定に保たれる。また、重なり部であっても移動度はその他の部分とほぼ等しい。
さらに、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタのいずれにおいても、あらゆる位置において、しきい値電圧がほぼ等しい。これは、レーザが二度照射された部分（重なり部）と、レーザが一度しか照射されない部分とで、しきい値電圧がほぼ等しいことを意味する。
上記のように、波長５３２ｎｍのレーザ光を用いた例では、レーザ光の波長を適切な範囲に設定しているため、レーザ光が一度照射された部分および二度照射された部分のいずれにおいても、移動度およびしきい値電圧が一定であり、高品質の半導体装置を提供することができる。
国際公開第０２／３１８７１号パンフレット 特開２００２−１６０１５号公報 森川、外８名、「ＳＩＤ ０４ ＤＩＧＥＳＴ」（米国）２００４年 ｐ．１０８８−１０９１
しかしながら、上記の好ましい波長範囲のレーザ光を用いて実際にＴＦＴパネルを製作してみると、人間の目には微妙に重ね領域が認識されることが判明した。その理由は、人間は、非常に微妙な諧調差を認識するからである。人の目に上記重なり部が認識されれば、たとえそれが表示性能に影響しなくても商品価値に影響する可能性がある。
そこで、本発明は、３９０ｎｍ-６４０ｎｍの波長の細長断面のレーザビームをその断面長手方向に交差する方向にスキャンしながら照射することにより非晶質シリコン膜を多結晶化するレーザ熱処理方法において、レーザ照射の重なり部が人間の目によって認識されないようにできる半導体装置およびその製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、絶縁体上に形成された非晶質シリコン膜に、照射面が矩形のパルス状発振のレーザ光を照射面の長手方向に交差する方向にスキャンしながら照射し第１の多結晶シリコン膜を形成する第１スキャン工程と、第１の多結晶シリコン膜に照射面の一部を重畳し、かつ第１の多結晶シリコン膜に隣接する非晶質シリコン膜に前記レーザ光を前記照射面の長手方向に交差する方向にスキャンしながら照射し第２の多結晶シリコン膜形成する第２スキャン工程を有する半導体装置の製造方法であって、第１スキャン工程と第２スキャン工程とのレーザ光の照射面の重畳部の幅は、レーザ光のビーム端部において干渉を起こしている領域を含む幅であり、レーザ光の波長範囲が３９０ｎｍから６４０ｎｍであり、非晶質シリコン膜の膜厚が６０ｎｍ以上１００ｎｍ以下であることを特徴とする。
上記の半導体装置の製造方法によれば、第１の多結晶シリコン膜と第２の多結晶シリコン膜との重なり部において、多結晶シリコン膜が第２スキャン工程により溶融しやすくなり、一度のレーザスキャンで形成された多結晶シリコン膜と重なり部の多結晶シリコン膜とが同等の性質を示す。この結果、その重なり部が人間の眼に識別されず、トランジスタ特性においても均一な性能を得ることができる。
まず、本発明の基本的原理について図面を用いて説明する。
最初に一回のレーザ光照射によって形成された多結晶シリコンのレーザ光端部の状況を詳細に評価した。図２１は非晶質シリコン膜にエネルギー密度４９０ｍＪ／ｃｍ２のＹＡＧ２ωパルスレーザ（波長λ＝５３２ｎｍ）を一回のみ走査して結晶化した多結晶シリコン上に作製されたＮＭＯＳトランジスタ（ＮＭＯＳ−ＴＦＴ）の電気特性（移動度、スレッショルド電圧（Ｖｔｈ）、サブスレッショルド特性（Ｓ値＝ゲート電圧がＶｔｈ以下の領域においてドレイン電流を１桁上げるのに必要なゲート電圧の増分））の位置依存性を示したものである。移動度、Ｖｔｈ、Ｓ値はレーザ照射領域の中心部に作製されたＴＦＴの特性で規格化している。ＹＡＧ２ωレーザは１ｋＨｚで発振しており、１パルス当たり３μｍ基板を移動させて照射した。ＴＦＴは３６μｍ間隔でレーザ光の長辺方向に平行に多数配置されている。非晶質シリコン膜の膜厚は７０ｎｍである。図２１において横軸は基準位置からの距離を示し、レーザ照射領域は基準から９００〜１６００μｍの領域であり、０〜９００μｍの領域はレーザ非照射領域である。ここで、レーザ照射領域端部は９００μｍである。
図２１より移動度（μ）はレーザ照射領域端部よりレーザ照射領域側２００μｍ付近から減少し、レーザ照射領域端部でいったん上昇した後単調に減少している。ＴＦＴのスレッショルド電圧（Ｖｔｈ）はレーザ照射領域端部よりレーザ照射領域側２００μｍ付近で若干増加した後、さらにレーザ非照射領域で上昇し、レーザ照射領域端部より非照射領域側４００μｍの位置で最大値を示している。Ｓ値もＶｔｈと同様の傾向を示すが、Ｓ値はレーザ照射領域から遠ざかっても高いままとなる。また図示していないが、オフ電流（ゲート電圧を−５Ｖから１０Ｖまで変化させた時のドレイン電流の最小値）もＶｔｈが最大になる位置で最大になっている。また図２１からＶｔｈが最大になるシリコン膜の領域は幅３０μｍ前後と非常に狭い領域であることがわかる。ＴＦＴは３６μｍ間隔で配置されているからである。さらにＰＭＯＳトランジスタ（ＰＭＯＳ−ＴＦＴ）でも、シリコン膜厚が５０ｎｍの場合でも同様の評価を行い、同様の結果を得た。
次に、レーザ照射領域を重ねて結晶化した多結晶シリコン膜上にＴＦＴを作製し、重ねた部分の特性を評価した。図２２はＹＡＧ２ωレーザを一回照射したシリコン膜上に一回目の照射領域から位置をずらして二回目のレーザ光を照射したシリコン膜の、レーザ光を重ねて照射した領域近傍のシリコン膜上に作製されたＮＭＯＳ−ＴＦＴの特性の位置依存性である。シリコン膜厚は５０ｎｍとした。ＹＡＧ２ωレーザのエネルギー密度は６７０ｍＪ／ｃｍ２である。レーザの１発振と、１パルス当たり移動距離は一回のみの照射の場合と同一条件である。図２２において横軸は基準位置からの距離を示し、１回目のレーザ照射領域は０〜１０００μｍであり、２回目のレーザ照射領域は０〜２０００μｍである。つまり、レーザが重畳されて照射された領域は０〜１０００μｍである。
１回目のレーザ照射領域端部よりレーザ照射領域側２００μｍの位置と、非照射側２００〜３００μｍの位置のＴＦＴのＳ値が上昇しており、移動度が劣化している。図示していないがオフ電流もこの移動度やＳ値が劣化している位置で増大していることが判明した。Ｖｔｈには顕著な増減は見られない。またＳ値や移動度が劣化している領域はＴＦＴ１ないし２個分、距離でいえば３６から７２μm程度であることがわかる。
以上のように、ＴＦＴ特性のレーザ照射領域端部、及び１回目と２回目のレーザ照射領域端部の位置依存性を詳細に評価した結果、人間の目に微妙に重ね領域が認識される問題は、レーザを重ねて照射した領域近傍に発生する移動度とＳ値、オフ電流が劣化しているＴＦＴに由来するものであることがわかった。液晶表示装置の場合、例えば画素を駆動するＴＦＴの移動度が低ければ、画素に存在するキャパシタを決められた時間内に所望の電圧まで充電することができない。また画素を駆動するＴＦＴのオフ電流が大きければ、キャパシタに充電された電荷が１フレームの時間内にリークしてしまい、所望の電圧を保持することができない。この劣化量は液晶を透過する光の量としては１／２５６階調程度の小さい量であるが、人間の目に認識される欠陥となる。さらに特性が劣化する領域は３０から７０μmと非常に狭いが、ＴＦＴ液晶ディスプレイの画素ピッチは３０μｍ程度であり劣化する領域にＴＦＴを必ず形成することとなり、人間の目に認識される欠陥となる。しかし、この欠陥は例えば５００μｍや２５０μｍ間隔で並べられたＴＦＴのテストパターンでは検出できない。
重ね部の１回目の照射領域端部付近においてＴＦＴ特性がわずかに低下する原因を追求した結果、次のことが判明した。すなわち、図１に示すごとく、細長断面のレーザ光の断面長手方向の光強度分布は台形状であり、その端では幅をもって減衰し、傾斜領域を形成する。そのような断面光強度分布を有するビームを１回だけスキャン照射した場合、上記傾斜領域において溶融しきい値を超える光強度のレーザ光を受けた非晶質シリコン膜は、結晶粒径の非常に小さい微結晶の多結晶シリコン膜に変化する。一方、それより高い光強度のレーザ光を受けた非晶質シリコン膜は、光強度の増大に応じて結晶粒径を増大させる。結晶粒径の小さな多結晶シリコン膜には結晶粒径の大きい多結晶シリコン膜に比べて、単位体積当たりの結晶粒界の数（面積）が多くなる。結晶粒界はキャリアに対する電位障壁として作用するために結晶粒径の小さな多結晶シリコン膜では移動度は減少し、Ｖｔｈは上昇する。さらに結晶粒界はキャリアのトラップとしても働く。ゲート電圧がＶｔｈ以下のサブスレッショルド領域では発生した少数のキャリアは結晶粒界にトラップされてしまい、ドレイン電流にならないため、結晶粒径の小さな多結晶シリコン膜ではＳ値が増大する。なお、非晶質シリコン膜では結晶粒界は存在しないが、非常に多くのシリコン原子の未結合手が存在するために移動度は０に近い値になり、Ｓ値は非常に大きくなる。
また、レーザ照射領域内の移動度の低下、ＶｔｈとＳ値の若干の上昇はレーザ光の干渉によるものであることが判明した。これについて詳細に説明する。
非晶質薄膜にレーザを照射する装置の構成を図２に示す。図２のレーザ照射装置はＹＡＧ２ω等の３９０〜６４０ｎｍ領域で発振するレーザ発振器２０と、レーザ発振器２０から発振したレーザを基板の上に形成された非晶質シリコン膜に照射する照射手段１０と、照射手段１０に対して基板を移動させる移動手段３０と、レーザを走査させる移動手段３０を制御する制御手段４０とからなる。
照射手段１０は、ミラー１１とビーム成形光学系１２とにより構成される。ビーム成形光学系１２は、レーザ発振器２０から射出されたレーザビームを所定の形状（例えばビームの送り方向には数百μｍから数十μｍオーダーのビーム幅で、それに直交する方向には数百ｍｍの長さを有する極細の細長断面ビーム）に成形する。そして、ビーム成形光学系１２から射出されたレーザはミラー１１で反射して長方形形状のビーム３５となって非晶質シリコン膜３３に照射される。ビーム成形光学系１２およびミラー１１は、ともに非晶質シリコン膜３３上に位置決めされる。
移動手段３０は、可動ステージ１と、可動ステージ１を駆動させる駆動モータ２とにより横成される。可動ステージ１は、ガラス基板３１を支持し、レーザ発振器２０および照射手段１０に対して移動することも可能である。そのため、可動ステージ１が動くと、その上に載置されているガラス基板３１および非晶質シリコン膜３３も動く。
可動ステージ１は駆動モータ２に接続されており、駆動モータ２が可動ステージ１を駆動させる。なお、可動ステージ１は、所定の平面上であらゆる方向に移動することが可能である。
制御手段４０は、駆動モータ２およびレーザ発振器２０に接続されている。制御手段４０は、駆動モータ２に対して所定の時期に可動ステージ１を駆動させるように信号を送る。この信号を受けた駆動モータ２は可動ステージ１を所定の方向に移動させる。また制御手段４０はレーザ発振器２０に信号を送り、レーザ発振器２０から出射されるレーザ光をビーム成形光学系１２の方に導く。
レーザ発振器２０がレーザを発振させ、このレーザをビーム成形光学系１２およびミラー１１を介して図３にしめす非晶質シリコン膜３３の一定領域を照射する。この状態で制御手段４０が駆動モータ２に信号を送り、駆動モータ２が可動ステージ１を図２に示した矢印１ａで示す方向に移動させる。この際、細長に成形されたビーム３５が非晶質シリコン膜３３に照射され、その部分が多結晶シリコン膜３４に結晶化する。さらに、図３に示すように多結晶シリコン膜３４と一部重畳（Ａ）するように、ビーム３５を照射していく。そうすることにより、非晶質シリコン膜３３の所望の部分を多結晶シリコン膜３４と結晶化する。
図２において、ビーム成形光学系１２はレーザ発振器２０からの円形もしくは楕円形のレーザ光を５から１０の部分に分割し、それぞれを長方形のビーム形状になるように光路を変える。図１に示すような長方形の長手方向でレーザパワーが一定になるように、分割されたビームはある程度は重ねられて整形される。このとき、分割されたビームの光路長が異なるために重ねられたビームは干渉を起こす。ビーム端部はビーム中央からの距離が大きいため、ビーム端部における干渉は大きくなる。図４（ａ）はレーザ光の長手方向位置のビーム端部における光強度を模式的に示す図である。ビーム端部においては、レーザ光の干渉によりレーザ光強度が減少する。この干渉のためにレーザ光強度が小さくなった領域では、シリコン膜の結晶粒径は小さいものになる。極端にレーザ光強度が小さくなれば、この領域の結晶粒はさらに小さくなり、微結晶になる場合もある。このためにレーザ照射領域端部より照射領域側の内側２００μｍに作製されたＴＦＴの移動度、Ｖｔｈ、Ｓ値が劣化する。
図４（ｂ）は、レーザ照射領域端部に対応したシリコン膜の結晶性を示したものである。レーザ光照射領域側の内側２００μｍの領域および外側３００〜４００μｍの領域では小結晶領域ができ、作製されたＴＦＴの特性が劣化する。このように、レーザ光を１回のみスキャンして照射した場合にできるシリコン膜の結晶性の平面模式図を図５に示す。レーザ光を１回のみスキャンして照射すると照射した領域は多結晶シリコン膜３４になる。この多結晶シリコン膜３４の端部から２００μｍ内側に小結晶領域３８ができる。また多結晶シリコン膜３４の端部から３００〜４００μｍ外側に小結晶領域３８が形成される。
図５に示すようなレーザ光を１回走査して作製された多結晶シリコン膜３４及び小結晶領域３８に対しレーザ光をずらして１回目の走査領域に２回目のレーザ光照射領域の一部が重なるように２回目のレーザ光走査を行う。このとき、小結晶領域３８は多結晶化しており、図２０に示す非晶質シリコン膜と多結晶シリコン膜におけるレーザの波長と吸収率との関係により多結晶シリコン膜では光の吸収率が低下し、同じエネルギ密度のレーザを照射しても再溶融しない。
そのため、小結晶領域３８では二回目のレーザ光走査によって溶融せず、小さい結晶のまま残り、特性を劣化させる原因となる。これが、図２２に示すＴＦＴの移動度やＳ値が劣化している原因であり、この特性劣化によりレーザ光の重なり部が人間の目に認識される欠陥となるのである。またこの特性が劣化する領域は通常３６μｍ、大きくても７２μｍと非常に狭いため、従来の５００μｍや２５０μｍ間隔で並んだテスト用ＴＦＴでは検出できなかったのである。
本発明は上記の知見に基づくものであり、上記重ね部における特性を改善し、重ね領域における特性のわずかな特性の相違がパネル上で認識できないようにする。
以下、その具体的な態様を説明する。
実施の形態１．
図６〜８は本発明の実施の形態１におけるＴＦＴの製造方法を示す工程別断面図である。図６（ａ）においてガラス基板３上にシリコン窒化膜（ＳｉＮ膜）４を１００ｎｍ、シリコン酸化膜（ＳｉＯ２膜）５を１００ｎｍ、非晶質シリコン膜３３を７０ｎｍ、それぞれプラズマＣＶＤ法により順次形成した。ガラス基板３にはコーニング社製１７３７を用いた。ＳｉＮ膜４はガラス基板中の不純物が半導体層に拡散するのを防ぐために形成しており、これに限るものではなく、ＳｉＯＮ、ＳｉＣ、ＡｌＮ、Ａｌ２Ｏ３などの材料を用いても良い。また、今回は非晶質シリコン膜３３の下地膜としてＳｉＯ２膜５とＳｉＮ膜４の２層構造を用いたが、これに限るものではなく、これらの膜は省いても良いし、更に積層構造としても良い。次に非晶質シリコン膜３３を真空中で熱処理し、不要な水素を除去した。
次に図６（ｂ）に示すように非晶質シリコン膜３３に波長５３２ｎｍのＹＡＧ２ωレーザをパワー密度が非晶質シリコン膜３３上で０．５Ｊ／ｃｍ２になるように調整して照射し、非晶質シリコン膜３３を多結晶シリコン膜３４に多結晶化させた。使用したレーザ光の長辺方向の長さは１００ｍｍ、短辺方向の幅は４０μｍである。レーザ光の発振周波数は１ｋＨｚで、１パルス毎にレーザ光の照射領域を３μｍ短辺方向に移動させて結晶化した。
１回目のレーザ光の走査の後、２回目のレーザ光の走査を１回目のレーザ照射領域と長辺方向に０．５ｍｍ重なるようにガラス基板３を移動させて行った。この走査を繰り返すことにより、ガラス基板３上の非晶質シリコン膜３３を多結晶シリコン膜３４にした。多結晶シリコン膜３４はレーザ照射部３７およびレーザ重畳部３６とからなる。得られた多結晶シリコン膜の粒径は０．５μｍ程度である。
次に図６（ｃ）に示すように、写真製版によりレジストマスクを形成し、多結晶シリコン膜３４をドライエッチングすることにより、多結晶シリコン膜３４のアイランドを形成した。その後アッシングと薬液処理によりレジストを除去した。図６（ｃ）ではレーザ重畳部３６がそのまま１つの多結晶シリコンのアイランドになっているが、意図して重なり部分とアイランド位置を調整しない限り必ずしもこのようになることは無く、多結晶シリコン膜のアイランドの一部がレーザ重畳部３６であったり、レーザ重畳部３６が全くアイランドに無い場合もある。この実施の形態ではレーザ重畳部３６がそのまま１つのアイランドになっているものとして説明する。
次に図７（ａ）に示すように、ゲート絶縁膜１４としてプラズマＣＶＤ法によりＳｉＯ２膜を１００ｎｍ形成した。プラズマＣＶＤの原料としてはＴＥＯＳとＯ２を用いた。次に、しきい値を制御するために多結晶Ｓｉのアイランドにボロン（Ｂ）をイオンドーピング法により注入した。この注入はレジストマスク無しに全面に行った。注入量は１０１２ｃｍ−２、加速エネルギーは６０ｋｅＶである。この工程は必要に応じて省いても良い。次に写真製版によりレジスト１３ａを形成し、所望の多結晶シリコン膜３４にりん（Ｐ）を７０ｋｅＶで１０１５ｃｍ−２注入し、保持容量下部電極１５を形成した。その後アッシングと薬液処理によりレジスト１３ａを除去した。
次に図７（ｂ）に示すように、スパッタ法によりクロム（Ｃｒ）を２００ｎｍ形成し、写真製版によりＰＭＯＳ−ＴＦＴを形成する部分だけにレジスト１３ｂを形成し、Ｃｒのウェットエッチングにより、ゲート電極１６を形成した。この時ＮＭＯＳ−ＴＦＴを作製する領域のレジスト１３ｂは、ＮＭＯＳ−ＴＦＴを作製する領域全面を覆って、ゲート電極１６のパターンが形成されないようにしている。
次に図７（ｃ）に示すようにホウ素（Ｂ）を４０ｋｅＶの加速エネルギーで２×１０１５ｃｍ−２注入した。その後アッシングと薬液処理によりレジスト１３ｂを除去した。この工程により、ＰＭＯＳ−ＴＦＴのソース領域４１とドレイン領域５１が形成された。ＮＭＯＳ−ＴＦＴを作製する領域は図７（ｂ）に示すようにレジスト１３ｂに覆われているためにＢは注入されない。
次に図８（ａ）に示すようにＮＭＯＳ−ＴＦＴを形成する領域および保持容量を形成する領域に写真製版によりレジスト１３ｃを形成する。その後Ｃｒのウェットエッチングにより、ＮＭＯＳ−ＴＦＴ領域のゲート電極１６および保持容量上部電極１７を形成した。ゲート電極１６のウェットエッチングの際にはＣｒにはオーバーエッチングを行い、Ｃｒにサイドエッチングが入り、レジスト１３ｃよりＣｒパターンが小さくなるようにエッチング時間を調整している。その後レジスト１３ｃを残したままリン（Ｐ）を加速エネルギー６０ｋｅＶで２×１０１５ｃｍ−２注入した。この工程によりＮＭＯＳ−ＴＦＴのソース領域４２ａ、４２ｂとドレイン領域５２ａ、５２ｂが形成される。
次に図８（ｂ）に示すように、アッシングと薬液処理によりレジスト１３を除去した後にＰを加速エネルギー７０ｋｅＶで１×１０１３ｃｍ−２注入した。この工程によりＮＭＯＳ−ＴＦＴのＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域６ａ、６ｂがソース領域４２ａ、４２ｂ、ドレイン領域５２ａ、５２ｂよりゲート電極１６に近いところに形成される。なお、保持容量部ではＬＤＤ領域の表示を省略した。
次に、ＳｉＯ２膜をプラズマＣＶＤ法により４００ｎｍ形成し、層間絶縁膜１８とした。写真製版によりレジストマスクを形成し（図示せず）、層間絶縁膜１８とゲート絶縁膜１４をドライエッチングすることにより、コンタクトホールを形成した。更に、ＣｒとＡｌの積層膜を形成し、写真製版とウェットエッチングによりソース電極７１、７２ａ、７２ｂ、ドレイン電極８１、８２ａ、８２ｂを形成した。実際には、この時表示部に形成される画素トランジスタでは画素電極も同時に形成される。以上のようにして、保持容量、ＮＭＯＳ−ＴＦＴ、ＰＭＯＳ−ＴＦＴが形成された。実施の形態１ではレーザ光走査を重ねた領域に作製されたトランジスタはＮＭＯＳ−ＴＦＴで、図８（ｃ）のソース電極７２ｂ、ドレイン電極８２ｂを有するトランジスタである。レーザ光の重なり部の位置によっては重なり部にＰＭＯＳ−ＴＦＴが形成される場合や、保持容量が形成される場合もあるが、いずれの場合でも特性が劣化する問題は生じない。通常は保持容量とＮＭＯＳ−ＴＦＴが画素部（表示部）に使用され、ＮＭＯＳ−ＴＦＴとＰＭＯＳ−ＴＦＴとがドライバ回路などの周辺回路に使用される。
上記のような製造方法によって作製されたトランジスタの電気特性を３６μｍ間隔で評価した。図９は実施の形態１によって作製されたＮＭＯＳ−ＴＦＴの移動度、Ｖｔｈ、Ｓ値の位置依存性を示す。また、図１０は同じくＰＭＯＳ−ＴＦＴの移動度、Ｖｔｈ、Ｓ値の位置依存性を示す。ＮＭＯＳ−ＴＦＴ、ＰＭＯＳ−ＴＦＴとも移動度の減少やＳ値の増大は起こっておらず、良好な特性のトランジスタが得られていることがわかる。すなわちレーザ光の端部および走査を重ねた領域のシリコン膜の結晶性が良好であることを示している。
これはシリコン膜の膜厚が７０ｎｍと厚いために波長５３２ｎｍのレーザ光を充分吸収し、このため、１回目のレーザ光走査により発生した照射領域内の小結晶と照射領域外の小結晶が、重ねて照射された２回目のレーザ光走査により完全に溶融し、充分な大きさの多結晶シリコンになったからである。
図１１は波長５３２ｎｍのＹＡＧ２ωレーザのパワー密度と種々のシリコン膜の結晶状態を表す図である。ガラス基板上にシリコン窒化膜（ＳｉＮ膜）を１００ｎｍ、シリコン酸化膜（ＳｉＯ２膜）を１００ｎｍ形成した。その後、非晶質シリコン膜を４０ｎｍから２００ｎｍの範囲で、プラズマＣＶＤ法により形成した。次に非晶質シリコン膜を真空中で熱処理し、不要な水素を除去した。
次に、非晶質シリコン膜に波長５３２ｎｍのＹＡＧ２ωレーザをパワー密度を変えて照射し、非晶質シリコン膜を多結晶シリコン膜に多結晶化させた。このレーザ照射は２回重畳させて照射した。この多結晶シリコン膜の結晶状態をセコエッチ（重クロム酸カリウム溶液と弗化水素酸の混合液によるエッチング）して結晶粒界を顕在化させて観察した。
図１１に種々の膜厚の多結晶化したシリコン膜の結晶状態を示す。図１１において、溶融パワーとは非晶質シリコン膜が溶融する最小のパワー密度を示す。すなわち溶融パワー以下では非晶質シリコン膜は溶融しない。照射するレーザパワーを大きくすると、溶融したシリコン膜の温度は上昇し、あるパワー密度以上になると表面張力が低下するために部分的に溶融シリコン膜が薄くなる現象が生ずる。この場合、シリコン膜は凝集して固化し、基板の所々にシリコン膜が存在しない領域が存在するようになる。このシリコン膜が凝集し、シリコン膜が存在しない領域が存在するようになるパワー密度を剥離パワーと称する。すなわち剥離パワー以上では均質な多結晶シリコン膜が得られない。
この溶融パワーと剥離パワーの範囲内が凝集剥離の無い多結晶シリコン膜が得られるのであるが、得られた結晶は必ずしも均一なサイズにはならない。図１１に種々のシリコン膜の膜厚に対して均一なサイズの結晶が得られるレーザパワー密度を示した。図１１で均一溶融下限とは均一なサイズの結晶が得られるレーザパワー密度の最小値である。このパワー密度以下では、レーザ光のパワー密度のばらつきに起因するパワー密度の小さいレーザ光が照射された領域のシリコンの結晶サイズは大きくならず小結晶となる。
図１１で均一溶融上限とは均一なサイズの結晶が得られるレーザパワー密度の最大値である。このパワー密度以上では、レーザ光のパワー密度のばらつきに起因するパワー密度の大きいレーザ光が照射された領域のシリコンで小結晶が発生する。これは、パワー密度の大きい領域の溶融シリコンの温度が高いために周辺の溶融シリコンより溶融時間が長く最後に固化する。このためにその近傍のすでに固化した結晶に結晶成長が阻害されて小結晶が発生する。従って均一溶融下限から均一溶融上限までのパワー密度の範囲内で均一なサイズの結晶が得られる。この範囲外では多結晶シリコン膜が得られないか、もしくは小結晶を含んだシリコン膜となる。小結晶を含んだシリコン膜にＴＦＴを作製しても電気特性の良好なＴＦＴは得られない。
図１１から非晶質シリコン膜の膜厚が５５ｎｍから１５０ｎｍの範囲内で均一な結晶が得られる。従ってこの膜厚範囲の非晶質シリコン膜を使用して作製されたＴＦＴは、レーザ光を重畳させた部分においても良好な電気特性が得られる。
なお、波長５３２ｎｍのレーザ光を照射した場合、非晶質シリコン膜を溶融するのに必要なパワー密度は、非晶質シリコン膜の膜厚が７０ｎｍのとき最小になる。これは波長５３２ｎｍのレーザ光の侵入長が１０００ｎｍであるため、非晶質シリコン膜の膜厚が薄いとほとんどのレーザ光がシリコン膜を透過し、シリコン膜の温度上昇に寄与しないために、溶融させるのに高いパワー密度が必要なためである。またシリコン膜の膜厚が７０ｎｍ以上になると、レーザ光照射時に、シリコン中の横方向の熱拡散が大きくなるため、溶融に必要なパワー密度は上昇する。
図１２は波長３９０ｎｍのＴｉ：サファイヤ２ωレーザのパワー密度と種々のシリコン膜の結晶状態を表す図である。ガラス基板上にシリコン窒化膜（ＳｉＮ膜）を１００ｎｍ、シリコン酸化膜（ＳｉＯ２膜）を１００ｎｍ形成した。その後、非晶質シリコン膜を４５ｎｍから１５０ｎｍの範囲で、プラズマＣＶＤ法により形成した。次に非晶質シリコン膜を真空中で熱処理し、不要な水素を除去した。
次に、非晶質シリコン膜に波長３９０ｎｍのＴｉ：サファイヤ２ωレーザをパワー密度を変えて非晶質シリコン膜に照射し、非晶質シリコン膜を多結晶シリコン膜に多結晶化させた。このレーザ照射は２回重畳させて照射した。この多結晶シリコン膜の結晶状態をセコエッチして結晶粒界を顕在化させて観察した。
図１２に種々の膜厚の多結晶化したシリコン膜の結晶状態とパワー密度との関係を示す。溶融パワー、剥離パワー、均一溶融下限、均一溶融上限の定義は実施の形態４と同じである。図２０から非晶質シリコン膜の膜厚が６０ｎｍから１００ｎｍの範囲内で均一な結晶が得られる。従って波長３９０ｎｍのレーザ光を照射する場合には、この膜厚範囲の非晶質シリコン膜を使用して作製されたＴＦＴは、レーザ光を重畳させた部分においても良好な電気特性が得られる。
なお実施の形態５ではレーザにＴｉ：サファイヤ２ωレーザを使用したが、Ｄｙｅレーザを使用しても良い。
図１３は波長６４０ｎｍのＴｉ：サファイヤレーザのパワー密度と種々のシリコン膜の結晶状態を表す図である。ガラス基板上にシリコン窒化膜（ＳｉＮ膜）を１００ｎｍ、シリコン酸化膜（ＳｉＯ２膜）を１００ｎｍ形成した。その後、非晶質シリコン膜を４０ｎｍから２５０ｎｍの範囲で、プラズマＣＶＤ法により形成した。次に非晶質シリコン膜を真空中で熱処理し、不要な水素を除去した。
次に、非晶質シリコン膜に波長６４０ｎｍのＴｉ：サファイヤレーザをパワー密度を変えて非晶質シリコン膜に照射し、非晶質シリコン膜を多結晶シリコン膜に多結晶化させた。ここではＴｉ：サファイヤレーザの基本波を使用した。このレーザ照射は２回重畳させて照射した。この多結晶シリコン膜の結晶状態をセコエッチして結晶粒界を顕在化させて観察した。
図１３に種々の膜厚の多結晶化したシリコン膜の結晶状態とパワー密度との関係を示す。溶融パワー、剥離パワー、均一溶融下限、均一溶融上限の定義は実施の形態４と同じである。図１３から非晶質シリコン膜の膜厚が５０ｎｍから２００ｎｍの範囲内で均一な結晶が得られる。従って波長６４０ｎｍのレーザ光を照射する場合には、この膜厚範囲の非晶質シリコン膜を使用して作製されたＴＦＴは、レーザ光を重畳させた部分においても良好な電気特性が得られる。
なお、波長３０８ｎｍのエキシマレーザ光でも同様の実験を行った。図１４は種々の膜厚の多結晶化したシリコン膜の結晶状態とエキシマレーザのパワー密度との関係である。 非晶質シリコン膜を４５ｎｍから８０ｎｍの範囲で、プラズマＣＶＤ法により形成した。その他の膜の形成条件は上記と同様である。図１４からわかるようにエキシマレーザ照射において、膜厚４５ｎｍから７０ｎｍの範囲の非晶質シリコン膜は溶融するが、小結晶が発生しない均一なサイズの多結晶シリコン膜はどの膜厚においても得られなかった。
上記種々の波長のレーザの照射による実験結果を図１５に示す。図１５はレーザ光の波長と、良好な結果が得られるシリコン膜の膜厚との関係を示す図である。図１５において、下限はレーザ光走査の重なり部分およびその周辺部でＴＦＴの特性が劣化しない最小のシリコン膜の膜厚を示す。レーザ光の波長が短くなると、シリコン膜への侵入長が減少するため微結晶シリコンを溶融するために必要なシリコン膜の膜厚が増加する。たとえば波長３９０ｎｍの光のシリコン膜への侵入長は１４７ｎｍであり、シリコン膜の膜厚が６０ｎｍ以上で微結晶シリコンが完全に溶融し、周囲と特性が劣化しないことが実験的に確かめられた。しかし波長３０８ｎｍのレーザ光では、重なり部分において良好な結晶が得られなかった。
また、図１５に示している上限値は、良好な結晶が得られる最大のシリコン膜の膜厚を示している。この上限の膜厚はレーザ光の波長が３９０ｎｍのレーザ光では１００ｎｍであり、波長が長くなるにつれて上昇し、レーザ光の波長６４０ｎｍで２００ｎｍとなる。波長が長くなるとシリコン膜への光の侵入長が増大するため、より厚いシリコン膜でも良好な結晶が得られるようになる。しかし、この上限値を超えた場合、表面において溶融し結晶化してもシリコン膜下部においては十分な結晶化が行われない。以上のように、波長３９０から６４０ｎｍのレーザ光では、シリコンの膜厚６０から１００ｎｍまでの範囲で、レーザ光走査の重なり部分に良好な結晶が得られる。
また、本発明の実施の形態１では、レーザ光走査の重なり部分（図６（ｂ）のＡ）を０．５ｍｍに設定した。前述したようにレーザ光の干渉によるレーザ照射領域内の微結晶領域はレーザ光端部から内側２００μｍのところに発生する。従ってこの微結晶領域を２回目のレーザ光走査で完全に溶融し、充分な大きさの多結晶シリコン膜を得るためには、１回目と２回目のレーザ光走査の重なり部分を最低でも０．２ｍｍ以上好ましくは０．３ｍｍ以上に設定する必要がある。小結晶が発生する領域は３６μｍ程度と非常に狭いため、レーザ光走査領域を０．２ｍｍ重ねれば小結晶領域は消失する。なおレーザ光走査領域の重なり部分の幅の上限は、本発明の基本的原理から明らかなように存在しないが、重なり部分の幅を大きくすることは、大面積のガラス基板上に多結晶シリコンを形成するのに、より多くのレーザ光走査が必要となり製造コストが上昇する点で好ましくない。重なり部分の幅は、ガラス基板の大きさとレーザビームの長辺方向の長さを考慮して決定されるものである。通常は量産性を考慮して重なり部分の幅が２ｍｍ以内になるようレーザビームの長辺方向などを設定することが望ましい。
実施の形態２．
図６において、レーザ重畳部３６の表面凹凸は、走査の重なっていない部分にできたレーザ照射部３７の表面凹凸よりも大きい。この表面の平均凹凸をレーザ干渉式３次元表面形状測定機（Veeco社製NT3300、分解能０．１ｎｍ）で測定したところ、レーザ重畳部３６でＲａ＝８ｎｍ、レーザ照射部３７でＲａ＝６ｎｍであった。このレーザ光走査を重ねたレーザ重畳部３６の表面凹凸が大きくなる理由を図１６により説明する。短辺方向の幅４０μｍのレーザ光を３μｍステップでずらしながら照射しているために、ある一点の非晶質シリコン（２度目以降のパルス照射後は多結晶シリコン）は１３回レーザ光の照射を受ける。
レーザ照射を受けた非晶質シリコンは溶融し液体シリコン２００となる。液体シリコン２００は冷却され一部が図１６（ａ）にしめすとおり固化する。つまり、溶融している領域の中で島状に固体シリコン２０１が存在する。その際、液体シリコン２００の密度は固体シリコン２０１の密度よりも大きいために、固体シリコン２０１は液体シリコン２００より体積が増加し、液体シリコン２００を押しながら固化する。
島状の固体シリコン２０１は多数存在し、最後に固化する液体シリコン２００は両側から固体シリコン２０１に押されるために図１６（ｂ）に示すように周辺より盛り上がって固化する。最後に固化した領域は両側から結晶が成長（固化）したところであるので、ここに結晶粒界２０２ができる。この溶融及び固化は合計で１３回行われる。
波長５３２nmのＹＡＧ２ωレーザの結晶化シリコンへの吸収係数は１０４ｃｍ−１である。すなわちレーザ光強度が１／ｅ（ｅは自然対数の底）になる侵入長は１０００ｎｍ（１μｍ）である。一方、シリコン膜の膜厚は実施の形態１より６０ｎｍから１００ｎｍである。このようなシリコン膜では侵入長より膜厚が十分薄いため、厚い方がよりレーザ光を吸収し温度がより上昇する。このためいったん表面凹凸が形成されると、その膜の膜厚の厚い部分（凸部）と薄い部分（凹部）の温度差は次のレーザパルス照射時に前回のレーザパルス照射時よりも増大し、図１６（ｃ）、（ｄ）に見られるように固化する際さらに盛り上がる。このようにシリコンへの侵入長が膜厚に比べて非常に長いと、結晶化したシリコン膜の表面凹凸は、レーザ照射回数が多くなるほど増大する。
一方、波長３０８ｎｍのエキシマレーザでは、その結晶シリコンの吸収係数は１０６ｃｍ−１であり、侵入長は１０ｎｍしかない。このためエキシマレーザ照射では表面凹凸ができても、レーザ光はシリコン膜の表面にしか吸収されないために凸部の温度は凹部の温度に比べて上昇せず、したがってレーザパルスの照射回数が多くなっても表面凹凸は増大しない。
さて、レーザ光の走査の重なり部分では、照射されるレーザパルスの回数が重なっていない部分の２倍になるために得られたレーザ重畳部３６の表面凹凸は大きくなる。この結果、本発明で波長３９０から６４０nmのレーザ光を使用し、シリコン膜厚を６０ｎｍ以上１００ｎｍ以下にするとレーザ光走査を重ねた部分の表面凹凸がそうでない部分より大きいシリコン膜が得られる。
このように表面凹凸が増大したシリコン上にＮＭＯＳ−ＴＦＴを作成し、リーク電流を測定した結果を図１７に示す。図１７において−２０００〜０μｍがレーザが重畳されて照射した部分であり、表面凹凸が大きい部分であり、０〜２０００μｍが表面凹凸の少ない部分である。
この結果から、表面凹凸が大きい部分のリーク電流が少ないことがわかる。
このメカニズムを以下に説明する。
突起部には前述したように必ず結晶粒界がある。これはシリコンが最後に固化した点が突起部になるからである。レーザ走査を重ねた領域すなわち表面凹凸が増大した場所では、突起部の高さが高くなるため結晶粒界の面積が増大する。
この結晶粒界はシリコンのエネルギー帯中に準位を作る不純物（Ｆｅ、Ｃｒ、Ｎｉなど）をトラップするサイトとして働く。いわゆる半導体でいうゲッタリング効果である。
従って、レーザ走査を重ねた領域すなわち表面凹凸が増大した場所では、結晶粒界の面積が大きいため、不純物のゲッタリング効果が大きくなる。そのためシリコン結晶中の不純物の密度を減らすことができる。
このため、レーザ走査を重ねた領域すなわち表面凹凸が増大した場所では、このシリコン膜に作製されたＴＦＴのリーク電流（Ｉｏｆｆ）が減少する。
つまり、表面凹凸を大きくすることによりリーク電流の少ないＴＦＴを得ることができる。
実施の形態３．
実施の形態１ではレーザ光走査の重なり部分のシリコン膜も、そうでない部分のシリコン膜にもＴＦＴを作製し、ＮＭＯＳトランジスタは全て同一の電源電圧で、ＰＭＯＳトランジスタは全て同一の電源電圧で動作させたが、最近では異なった電源電圧を使用する表示装置が製造されるようになってきている。これはゲートドライバ回路、ソースドライバ回路に限らず、信号制御回路、対向電極駆動回路、階調電圧回路、電源昇圧回路など表示装置を動作させるための回路を全てガラス基板上のＴＦＴで作製するようになってきたためである。このように全ての回路を搭載した液晶表示装置の場合、回路によってＴＦＴトランジスタを異なった電源電圧で駆動する必要がある。図１８に示す液晶表示装置において、例えば信号制御回路１０５は３Ｖ、対向電極駆動回路１０３、階調電圧回路１０６、ゲートドライバ１０２、ソースドライバ１０１は５Ｖ、電源昇圧回路１０４は７Ｖで動作させる必要がある。液晶表示部１０７は通常は５Ｖで動作させるが、動画等を再生する場合には液晶を高速に動作させるために７Ｖを印加する場合もある。この場合にはソースドライバ１０１にも７Ｖを印加する。
さて、レーザ重畳部３６では前述のように、シリコン膜の表面凹凸が増大する。このためゲート絶縁膜耐圧が若干低下する。表示装置の信頼性を向上させるために、レーザ重畳部３６を電源電圧の低い信号制御回路１０５を作製する場所に設定した。図１９は実施の形態１で説明した製造方法によって作製されたＴＦＴを示した図である。図１９においてはトランジスタＡ９１、トランジスタＢ９２、トランジスタＣ９３と保持容量９４が図示されており、このうちトランジスタＢ９２はレーザ光走査のレーザ重畳部３６に作製されている。このトランジスタＢ９２は電源電圧の低い信号制御回路１０５に使用される。
このようにレーザ光走査の重なり部分には電源電圧の低いＴＦＴを作製するように設定したので、表面凹凸の大きいシリコン膜上に作製されたＴＦＴには高電圧が印可されず、ゲート絶縁膜が劣化してＴＦＴが動作しなくなるという問題点を回避することができる。
本実施の形態においては結晶化にＹＡＧ２ωレーザを用いたが、これに限るものではない。Ｎｄ：ＹＶＯ４レーザの第２高調波、Ｎｄ：ＹＬＦレーザの第２高調波、Ｎｄ：ガラスレーザの第２高調波、Ｙｂ：ＹＡＧレーザの第２高調波、Ｙｂ：ガラスレーザの第２高調波、Ａｒイオンレーザ、Ｔｉ：サファイアレーザの第２高調波など波長が３９０ｎｍから６４０ｎｍの範囲であればよい。
また、上記実施の形態では液晶表示装置を作製した例を示したが、表示装置は液晶に限るものではなく、有機ＥＬ（Electro- Luminescence）を使用しても良いことはいうまでもない。
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
本発明の実施の形態１における長辺方向のレーザビーム断面の光強度分布を示す図である。 本発明の実施の形態１におけるレーザスキャン装置を示す図である。 本発明の実施の形態１におけるレーザ走査方法を示す斜視図である。 本発明の実施の形態１における長辺方向のレーザビームの光強度分布と得られるシリコン膜との対応を示す図である。 本発明の実施の形態１におけるレーザ光走査を１回行った場合のシリコン膜の結晶状態を表す平面図である。 本発明の実施の形態１におけるＴＦＴの製造方法を示す工程別断面図である。 本発明の実施の形態１におけるＴＦＴの製造方法を示す工程別断面図である。 本発明の実施の形態１におけるＴＦＴの製造方法を示す工程別断面図である。 本発明の実施の形態１におけるＮＭＯＳ−ＴＦＴのキャリア移動度、しきい値電圧、Ｓ値の相対値の分布を示す図である。 本発明の実施の形態１におけるＰＭＯＳ−ＴＦＴのキャリア移動度、しきい値電圧、Ｓ値の相対値の分布を示す図である。 本発明の実施の形態１における非晶質シリコン膜の膜厚と波長５３２ｎｍのレーザ光のパワー密度の関係を示す図である。 本発明の実施の形態１における非晶質シリコン膜の膜厚と波長３９０ｎｍのレーザ光のパワー密度の関係を示す図である。 本発明の実施の形態１における非晶質シリコン膜の膜厚と波長６４０ｎｍのレーザ光のパワー密度の関係を示す図である。 非晶質シリコン膜の膜厚と波長３０８ｎｍのレーザ光のパワー密度の関係を示す図である。 本発明の実施の形態１におけるレーザ光の波長とシリコン膜の膜厚の関係を示す図である。 本発明の実施の形態２におけるシリコン膜の表面形状の形成過程を示す図である。 本発明の実施の形態２におけるＮＭＯＳ−ＴＦＴのリーク電流の分布を示す図である。 本発明の実施の形態３における液晶表示装置を示す図である。 本発明の実施の形態３におけるＴＦＴの断面構造を示す図である。 非晶質シリコン膜および多結晶シリコン膜の吸収率とレーザ光波長との関係を示す図である。 従来の方法によるレーザ光走査端部のＴＦＴのキャリア移動度、しきい値電圧、Ｓ値の相対値の分布を示す図である。 従来の方法によるＴＦＴのキャリア移動度、しきい値電圧、Ｓ値の相対値の分布を示す図である。
符号の説明
１ 可動ステージ、２ 駆動モータ、３、３１ ガラス基板、４ シリコン窒化膜（ＳｉＮ膜）、５ シリコン酸化膜（ＳｉＯ２膜）、６ａ、６ｂ ＬＤＤ領域、１０ 照射手段、１１ ミラー、１２ ビーム成形光学系、１３ａ、１３ｂ、１３ｃ レジスト、１４ ゲート絶縁膜、１５ 保持容量下部電極、１６ ゲート電極、１７ 保持容量上部電極、１８ 層間絶縁膜、２０ レーザ発振器、３０ 移動手段、３３ 非晶質シリコン膜、３４ 多結晶シリコン膜、３５ ビーム、４０ 制御手段、３６ レーザ重畳部、３７ レーザ照射部、 ３８小結晶領域、４１、４２ａ、４２ｂ ソース領域、５１、５２ａ、５２ｂ ドレイン領域、７１、７２ａ、７２ｂ ソース電極、８１、８２ａ、８２ｂ ドレイン電極、９１ トランジスタＡ、９２ トランジスタＢ、９３ トランジスタＣ、９４ 保持容量、１０１ ソースドライバ、１０２ ゲートドライバ、１０３ 対向電極駆動回路、１０４ 電源昇圧回路、１０５ 信号制御回路、１０６ 階調電圧回路、１０７ 液晶表示部、２００ 液体シリコン、２０１ 固体シリコン、２０２ 結晶粒界。

Claims (6)

  1. 絶縁体上に形成された非晶質シリコン膜に、照射面が矩形のパルス状発振のレーザ光を前記照射面の長手方向に交差する方向にスキャンしながら照射し第１の多結晶シリコン膜を形成する第１スキャン工程と、前記第１の多結晶シリコン膜に照射面の一部を重畳し、かつ前記第１の多結晶シリコン膜に隣接する非晶質シリコン膜に前記レーザ光を前記照射面の長手方向に交差する方向にスキャンしながら照射し第２の多結晶シリコン膜形成する第２スキャン工程を有する半導体装置の製造方法であって、
    前記第１スキャン工程と前記第２スキャン工程との前記レーザ光の照射面の重畳部の幅は、前記レーザ光のビーム端部において干渉を起こしている領域を含む幅であり、
    前記レーザ光の波長範囲が３９０ｎｍから６４０ｎｍであり、前記非晶質シリコン膜の膜厚が６０ｎｍ以上１００ｎｍ以下であることを特徴とする半導体装置の製造方法。
  2. レーザ光は、Ｎｄ：ＹＡＧレーザの第２高調波、Ｎｄ：ＹＶＯ４レーザの第２高調波、Ｎｄ：ＹＬＦレーザの第２高調波、Ｎｄ：ガラスレーザの第２高調波、Ｙｂ：ＹＡＧレーザの第２高調波、Ｙｂ：ガラスレーザの第２高調波、Ａｒイオンレーザ、Ｔｉ：サファイアレーザの第２高調波およびＤｙｅレーザのいずれかから発振されたことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 絶縁体上に形成された非晶質シリコン膜に、断面が細長に成形されたパルス状発振のレーザ光を用い、その細長断面の長手方向に交差する方向に前記レーザ光をスキャンしながら照射する第１スキャン工程により照射領域を第１の多結晶シリコン膜とし、前記第１の多結晶シリコン膜に一部を重畳し、かつ前記第１の多結晶シリコン膜に隣接する非晶質シリコン膜に前記レーザ光をスキャンしながら照射する第２スキャン工程により照射領域を第２の多結晶シリコン膜とする半導体装置の製造方法であって、
    前記第１スキャン工程と前記第２スキャン工程との前記レーザ光の照射面の重畳部の幅は、前記レーザ光のビーム端部において干渉を起こしている領域を含む幅であり、
    前記レーザ光の波長が５３２ｎｍであり、前記非晶質シリコン膜の膜厚が５５ｎｍ以上１５０ｎｍ以下であることを特徴とする半導体装置の製造方法。
  4. 絶縁体上に形成された非晶質シリコン膜に、断面が細長に成形されたパルス状発振のレーザ光を用い、その細長断面の長手方向に交差する方向に前記レーザ光をスキャンしながら照射する第１スキャン工程により照射領域を第１の多結晶シリコン膜とし、前記第１の多結晶シリコン膜に一部を重畳し、かつ前記第１の多結晶シリコン膜に隣接する非晶質シリコン膜に前記レーザ光をスキャンしながら照射する第２スキャン工程により照射領域を第２の多結晶シリコン膜とする半導体装置の製造方法であって、
    前記第１スキャン工程と前記第２スキャン工程との前記レーザ光の照射面の重畳部の幅は、前記レーザ光のビーム端部において干渉を起こしている領域を含む幅であり、
    前記レーザ光の波長が３９０ｎｍであり、前記非晶質シリコン膜の膜厚が６０ｎｍ以上１００ｎｍ以下であることを特徴とする半導体装置の製造方法。
  5. 絶縁体上に形成された非晶質シリコン膜に、断面が細長に成形されたパルス状発振のレーザ光を用い、その細長断面の長手方向に交差する方向に前記レーザ光をスキャンしながら照射する第１スキャン工程により照射領域を第１の多結晶シリコン膜とし、前記第１の多結晶シリコン膜に一部を重畳し、かつ前記第１の多結晶シリコン膜に隣接する非晶質シリコン膜に前記レーザ光をスキャンしながら照射する第２スキャン工程により照射領域を第２の多結晶シリコン膜とする半導体装置の製造方法であって、
    前記第１スキャン工程と前記第２スキャン工程との前記レーザ光の照射面の重畳部の幅は、前記レーザ光のビーム端部において干渉を起こしている領域を含む幅であり、
    前記レーザ光の波長が６４０ｎｍであり、前記非晶質シリコン膜の膜厚が５０ｎｍ以上２００ｎｍ以下であることを特徴とする半導体装置の製造方法。
  6. 絶縁体はガラス基板または石英基板であることを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
JP2005337903A 2005-02-17 2005-11-23 半導体装置の製造方法 Expired - Fee Related JP4935059B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005337903A JP4935059B2 (ja) 2005-02-17 2005-11-23 半導体装置の製造方法
KR1020060015767A KR100697497B1 (ko) 2005-02-17 2006-02-17 반도체 장치 및 그의 제조 방법
US11/356,288 US7553778B2 (en) 2005-02-17 2006-02-17 Method for producing a semiconductor device including crystallizing an amphorous semiconductor film
TW095105362A TWI381431B (zh) 2005-02-17 2006-02-17 半導體裝置及其製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005040347 2005-02-17
JP2005040347 2005-02-17
JP2005337903A JP4935059B2 (ja) 2005-02-17 2005-11-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006261634A JP2006261634A (ja) 2006-09-28
JP4935059B2 true JP4935059B2 (ja) 2012-05-23

Family

ID=36816195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005337903A Expired - Fee Related JP4935059B2 (ja) 2005-02-17 2005-11-23 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7553778B2 (ja)
JP (1) JP4935059B2 (ja)
KR (1) KR100697497B1 (ja)
TW (1) TWI381431B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100749421B1 (ko) * 2006-03-06 2007-08-14 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 표시 장치
JP5068975B2 (ja) * 2006-09-29 2012-11-07 富士フイルム株式会社 レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
JP5041255B2 (ja) * 2007-04-18 2012-10-03 三菱電機株式会社 半導体薄膜の製造方法
JP4551459B2 (ja) * 2008-02-19 2010-09-29 信越化学工業株式会社 磁気記録用シリコン基板および磁気記録用媒体の製造方法
JP2010056433A (ja) * 2008-08-29 2010-03-11 Hitachi Displays Ltd 平面表示装置の製造方法
KR101901362B1 (ko) * 2011-11-07 2018-09-27 삼성디스플레이 주식회사 결정화 장치, 결정화 방법 및 유기 발광 표시 장치의 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4112655B2 (ja) * 1997-09-25 2008-07-02 東芝松下ディスプレイテクノロジー株式会社 多結晶薄膜の製造方法
JPH11298005A (ja) 1998-04-08 1999-10-29 Toshiba Corp 薄膜トランジスタ及び液晶表示装置の製造方法
TW445545B (en) 1999-03-10 2001-07-11 Mitsubishi Electric Corp Laser heat treatment method, laser heat treatment apparatus and semiconductor device
JP4986332B2 (ja) 2000-03-21 2012-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6872607B2 (en) 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP5244274B2 (ja) * 2000-04-28 2013-07-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7662677B2 (en) 2000-04-28 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
JP4290349B2 (ja) * 2000-06-12 2009-07-01 セイコーエプソン株式会社 半導体装置の製造方法
KR100473245B1 (ko) * 2000-10-06 2005-03-10 미쓰비시덴키 가부시키가이샤 다결정 실리콘막의 제조 방법, 제조 장치 및 반도체장치의 제조 방법
JP2002141301A (ja) 2000-11-02 2002-05-17 Mitsubishi Electric Corp レーザアニーリング用光学系とこれを用いたレーザアニーリング装置
KR100885904B1 (ko) * 2001-08-10 2009-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 어닐링장치 및 반도체장치의 제작방법
JP2003124230A (ja) * 2001-10-12 2003-04-25 Hitachi Ltd 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置
US6767799B2 (en) * 2001-12-28 2004-07-27 Semiconductor Energy Laboratory Co., Ltd. Laser beam irradiation method
JP2004265897A (ja) * 2003-01-20 2004-09-24 Sharp Corp 結晶化半導体素子およびその製造方法ならびに結晶化装置
JP2004273698A (ja) * 2003-03-07 2004-09-30 Casio Comput Co Ltd 半導体薄膜の製造方法
JP2004337903A (ja) * 2003-05-14 2004-12-02 Hamamatsu Photonics Kk レーザ加工装置及びレーザ加工方法

Also Published As

Publication number Publication date
KR20060092152A (ko) 2006-08-22
JP2006261634A (ja) 2006-09-28
TW200633028A (en) 2006-09-16
TWI381431B (zh) 2013-01-01
US7553778B2 (en) 2009-06-30
US20060183304A1 (en) 2006-08-17
KR100697497B1 (ko) 2007-03-20

Similar Documents

Publication Publication Date Title
JP5997802B2 (ja) 半導体装置
US7109073B2 (en) Method for fabricating semiconductor device
US6844523B2 (en) Laser apparatus, laser irradiation method, manufacturing method for a semiconductor device, semiconductor device and electronic equipment
JP4245915B2 (ja) 薄膜トランジスタの製造方法及び表示デバイスの製造方法
JP4935059B2 (ja) 半導体装置の製造方法
KR101015844B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP4169072B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP2009290168A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置
JP2004039660A (ja) 多結晶半導体膜の製造方法、薄膜トランジスタの製造方法、表示装置、およびパルスレーザアニール装置
JP2010165744A (ja) 半導体装置及びその製造方法
JP2008305866A (ja) 画像表示装置の製造方法
KR100719919B1 (ko) 다결정실리콘 박막트랜지스터 형성방법
JP3845566B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JP4397599B2 (ja) 半導体装置の作製方法
JP4147056B2 (ja) シリコン材料の膜厚を制御する方法
JP2007142027A (ja) 表示装置の製造方法
JP2007129159A (ja) ポリシリコン薄膜トランジスタ基板の製造方法、ポリシリコン薄膜トランジスタ基板及び液晶表示装置
JP2011009658A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法、並びにその利用
JP2010113098A (ja) アクティブマトリクス型表示装置用基板、アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置用基板の製造方法
JP2010122512A (ja) 表示装置用基板、表示装置用基板の製造方法および表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees