JP2004273698A - 半導体薄膜の製造方法 - Google Patents

半導体薄膜の製造方法 Download PDF

Info

Publication number
JP2004273698A
JP2004273698A JP2003061438A JP2003061438A JP2004273698A JP 2004273698 A JP2004273698 A JP 2004273698A JP 2003061438 A JP2003061438 A JP 2003061438A JP 2003061438 A JP2003061438 A JP 2003061438A JP 2004273698 A JP2004273698 A JP 2004273698A
Authority
JP
Japan
Prior art keywords
thin film
laser beam
thickness
insulating film
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2003061438A
Other languages
English (en)
Inventor
Hiroshi Matsumoto
広 松本
Shigeru Morikawa
茂 森川
Toshio Kudo
利雄 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Sumitomo Heavy Industries Ltd
Original Assignee
Casio Computer Co Ltd
Sumitomo Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd, Sumitomo Heavy Industries Ltd filed Critical Casio Computer Co Ltd
Priority to JP2003061438A priority Critical patent/JP2004273698A/ja
Priority to US10/794,271 priority patent/US20040175874A1/en
Priority to TW093105794A priority patent/TWI237304B/zh
Priority to KR1020040015251A priority patent/KR20040081024A/ko
Priority to CNA2004100282080A priority patent/CN1527360A/zh
Publication of JP2004273698A publication Critical patent/JP2004273698A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】アモルファスシリコン薄膜を多結晶化するために照射する固体レーザビームのサイズを大きくしても、単位面積当たりの実質的なレーザエネルギー強度を高くする。
【解決手段】ある条件下で、本発明試料のアモルファスシリコン薄膜の膜厚を内部での光干渉によりレーザビームの吸収率がほぼピークとなる膜厚例えば６２ｎｍとし、比較試料のアモルファスシリコン薄膜の膜厚を４５ｎｍとし、Ｎｄ：ＹＬＦレーザビームを２次高調波に変換したＮｄ：ＹＬＦ／ＳＧＨ（パルス発振、波長５２７ｎｍ）レーザビームを照射すると、実線で示す本発明試料の光吸収率は、点線で示す比較試料の光吸収率２８％よりも大きくて５４％となり、光吸収率がかなり増加する。
【選択図】 図３

Description

【０００１】
【発明の属する技術分野】
この発明は、ポリシリコン薄膜トランジスタのポリシリコン薄膜等の半導体薄膜の製造方法に関する。
【０００２】
【従来の技術】
例えば、ポリシリコン薄膜トランジスタの製造方法には、成膜されたアモルファスシリコン薄膜にＸｅＣｌエキシマレーザビームを照射することにより、アモルファスシリコン薄膜を多結晶化してポリシリコン薄膜とし、このポリシリコン薄膜を素子分離して多数の薄膜トランジスタを形成する方法がある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平５−１０９７７１号公報
【０００４】
ところで、最近では、ＸｅＣｌエキシマレーザビームの代わりとして、固体レーザビームを２次高調波（ＳＨＧ：Ｓｅｃｏｎｄ Ｈａｒｍｏｎｉｃ Ｇｅｎｅｒａｔｉｏｎ）に変換したレーザビームが検討されている。その理由は、固体レーザが、ＸｅＣｌエキシマレーザと比較して、レーザ出力の安定性に優れ、メンテナンスが簡易なのでランニングコストが安く、装置面積が小さい等である。
【０００５】
【発明が解決しようとする課題】
しかるに、ある条件におけるアモルファスシリコン薄膜の光吸収スペクトルを示した図３の点線を参照して説明すると、ＸｅＣｌエキシマレーザビームの場合には、波長が３０８ｎｍであるので、光吸収率が４０％以上であり、これに対し、例えばＮｄ：ＹＬＦ／ＳＧＨレーザビームの場合には、波長が５２７ｎｍであるので、光吸収率が３０％以下である。このため、固体レーザを使用する場合には、ＸｅＣｌエキシマレーザを使用する場合と比較して、単位面積当たりのレーザエネルギー強度を高くしないと、アモルファスシリコン薄膜を多結晶化することができなくなってしまう。
【０００６】
そこで、固体レーザを使用する場合には、単位面積当たりのレーザエネルギー強度を高くするために、レーザビームサイズをホモジナイザーにより小さくすることが考えられる。しかしながら、レーザビームサイズを小さくすると、単位基板当たりの多結晶化の処理時間が長くなり、生産性が低下してしまうという問題がある。
そこで、この発明は、レーザビームサイズを大きくしても、単位面積当たりの実質的なレーザエネルギー強度を高くすることができる半導体薄膜の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明は、内部での光干渉によりレーザビームの吸収率がほぼピークとなる膜厚としたアモルファス半導体薄膜にレーザビームを照射して、前記アモルファス半導体薄膜を多結晶化して多結晶半導体薄膜とすることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記アモルファス半導体薄膜は下地絶縁膜上に形成されており、前記下地絶縁膜はレーザビームの吸収率がほぼピークとなる膜厚とされていることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記アモルファス半導体薄膜は第１の下地絶縁膜および該第１の下地絶縁膜上に形成された第２の下地絶縁膜上に形成されており、前記第１の下地絶縁膜または前記第２の下地絶縁膜の膜厚は、前記アモルファス半導体薄膜および他方の下地絶縁膜の膜厚を配慮した条件で、レーザビームの吸収率がほぼピークとなる膜厚とされていることを特徴とするものである。
請求項４に記載の発明は、請求項１〜３のいずれかに記載の発明において、前記アモルファス半導体薄膜上に上層絶縁膜が形成されており、前記上層絶縁膜はレーザビームの吸収率がほぼピークとなる膜厚とされていることを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記レーザビームは、波長が４５８ｎｍ以上の固体レーザビームであることを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記アモルファス半導体薄膜の膜厚は内部での光干渉によりレーザビームの吸収率がピークとなる膜厚の±１０％であることを特徴とするものである。
請求項７に記載の発明は、請求項１に記載の発明において、前記レーザビームは固体レーザビームを２次高調波に変換したレーザビームであることを特徴とするものである。
請求項８に記載の発明は、請求項１に記載の発明において、前記レーザビームは全固体レーザビームであることを特徴とするものである。
請求項９に記載の発明は、請求項１に記載の発明において、前記レーザビームは全固体レーザビームを２次高調波に変換したレーザビームであることを特徴とするものである。
請求項１０に記載の発明は、請求項１に記載の発明において、前記レーザビームは固体レーザビームを２次高調波に変換した５３０ｎｍ近辺の可視領域の波長のレーザビームであることを特徴とするものである。
請求項１１に記載の発明は、請求項１０に記載の発明において、前記レーザビームはＮｄ：ＹＬＦ／ＳＨＧ（パルス発振、波長５２７ｎｍ）、Ｎｄ：ＹＡＧ／ＳＨＧ（パルス発振、波長５３２ｎｍ）、Ｎｄ：ＹＶ０４／ＳＨＧ（パルス発振、波長５３２ｎｍ）、Ｎｄ：ＹＶ０４／ＳＨＧ（連続発振、波長５３２ｎｍ）のいずれかのレーザビームであることを特徴とするものである。
請求項１２に記載の発明は、請求項１に記載の発明において、前記レーザビームはアルゴンレーザビームであることを特徴とするものである。
請求項１３に記載の発明は、請求項１に記載の発明において、前記レーザビームをビーム照射領域をオーバーラップさせながらスキャン照射することを特徴とするものである。
請求項１４に記載の発明は、請求項１に記載の発明において、前記レーザビームをオーバーラップ率９０％以上で照射することを特徴とするものである。
請求項１５に記載の発明は、請求項１に記載の発明において、前記多結晶半導体薄膜はポリシリコン薄膜であることを特徴とするものである。
請求項１６に記載の発明は、請求項１５に記載の発明において、前記ポリシリコン薄膜によってポリシリコン薄膜トランジスタを形成することを特徴とするものである。
そして、この発明によれば、アモルファス半導体薄膜の膜厚を内部での光干渉によりレーザビームの吸収率がほぼピークとなる膜厚としているので、アモルファス半導体薄膜の光吸収率が高くなるため、レーザビームの多結晶化エネルギーを低減しても、アモルファス半導体薄膜を十分に多結晶化することができ、したがってレーザビームサイズを大きくしても、単位面積当たりの実質的なレーザエネルギー強度を高くすることができる。
【０００８】
【発明の実施の形態】
次に、この発明の一実施形態としての半導体薄膜の製造方法について、図１を参照して説明する。まず、図１（Ａ）に示すように、ガラス基板１の上面にプラズマＣＶＤ法により基板温度３５０℃程度で窒化シリコンからなる第１の下地絶縁膜２、酸化シリコンからなる第２の下地絶縁膜３およびアモルファスシリコン薄膜（アモルファス半導体薄膜）４を連続して成膜する。
【０００９】
次に、水素含有量の多いプラズマＣＶＤ法で成膜したアモルファスシリコン薄膜４の含有水素を除去するために、窒素ガス雰囲気中において４５０℃程度の温度で２時間程度の脱水素処理を行なう。この脱水素処理は、アモルファスシリコン薄膜４に後工程で固体レーザビームの照射により高エネルギーを与えると、アモルファスシリコン薄膜４中の水素が突沸して欠陥が生じるので、これを回避するために行なうものである。
【００１０】
次に、図１（Ｂ）に示すように、アモルファスシリコン薄膜４に固体レーザビームを後述の如く照射することにより、アモルファスシリコン薄膜４を多結晶化してポリシリコン薄膜（多結晶半導体薄膜）５とする。
【００１１】
ここで、実験結果について説明する。第１の下地絶縁膜２の膜厚は２００ｎｍとし、第２の下地絶縁膜３の膜厚は１００ｎｍとし、アモルファスシリコン薄膜４の膜厚はパラメータとした。また、ガラス基板１の屈折率は１．５２とし、第１の下地絶縁膜２の屈折率は１．８９とし、第２の下地絶縁膜３の屈折率は１．４６とし、アモルファスシリコン薄膜４の屈折率は４．２０とした。また、ガラス基板１、第１の下地絶縁膜２および第２の下地絶縁膜３で光吸収が無く、アモルファスシリコン薄膜４でのみ光吸収が有り、アモルファスシリコン薄膜４の消光係数（消衰係数）は０．４２とした。
【００１２】
固体レーザビームとしては、Ｎｄ：ＹＬＦレーザビームを２次高調波に変換したＮｄ：ＹＬＦ／ＳＧＨ（パルス発振、波長５２７ｎｍ）レーザビームを用いた。そして、このＮｄ：ＹＬＦ／ＳＨＧレーザビームでアモルファスシリコン薄膜４をビーム照射領域をオーバーラップ率９０％（同一領域を１０パルス照射する条件）でオーバーラップさせながらスキヤン照射した。
【００１３】
そして、アモルファスシリコン薄膜４の膜厚とＮｄ：ＹＬＦ／ＳＧＨレーザビームの吸収率との関係について調べたところ、図２に示す結果が得られた。この図２から明らかなように、主としてアモルファスシリコン薄膜４内での光干渉により、光吸収ピークが膜厚ほぼ６２ｎｍ、ほぼ１２５ｎｍ、ほぼ１８７ｎｍのところに表れた。
【００１４】
一方、アモルファスシリコン薄膜内での光干渉による光吸収ピークを示す膜厚は次の式（１）から求められる。ただし、ｄはアモルファスシリコン薄膜の膜厚、ｋは１、２、３……、λはレーザビームの波長、ｎはアモルファスシリコン薄膜の屈折率である。
ｄ＝ｋ×λ／２ｎ……（１）
【００１５】
この式（１）において、λ＝５２７ｎｍ、ｎ＝４．２０、ｋ＝１、２、３を代入すると、アモルファスシリコン薄膜の膜厚ｄは約６３ｎｍ（上記では６２ｎｍ）、約１２５ｎｍ（上記では１２５ｎｍ）、約１８８ｎｍ（上記では１８７ｎｍ）となる。したがって、Ｎｄ：ＹＬＦ／ＳＨＧ（パルス発振、波長５２７ｎｍ）レーザビームを用いる場合には、アモルファスシリコン薄膜の膜厚は、一例として、６２ｎｍ程度であるのが好ましいと言える。
【００１６】
そこで、次に、本発明試料として、第１の下地絶縁膜２の膜厚を２００ｎｍ程度とし、第２の下地絶縁膜３の膜厚を１００ｎｍ程度とし、アモルファスシリコン薄膜４の膜厚を６２ｎｍ程度としたものを用意した。また、比較のために、比較試料として、第１、第２の下地絶縁膜２、３の各膜厚を本発明試料と同じとし、アモルファスシリコン薄膜４の膜厚を本発明試料よりもある程度薄く例えば４５ｎｍ程度としたものを用意した。
【００１７】
そして、脱水素処理後におけるアモルファスシリコン薄膜４の光吸収率の波長依存性について調べたところ、図３に示す結果が得られた。この場合、図３において、実線は本発明試料の吸収スペクトルを示し、点線は比較試料の吸収スペクトルを示す。この図３から明らかなように、波長５２７ｎｍでの光吸収率は、実線で示す本発明試料の場合５４％程度であり、点線で示す比較試料の場合２８％程度である。
【００１８】
ところで、波長５２７ｎｍのとき、膜厚４５ｎｍのアモルファスシリコン薄膜の光吸収率が２８％である場合、ランバート・ベールの法則によると、膜厚６２ｎｍのアモルファスシリコン薄膜の光吸収率は３６％にしかならないはずである。これに対して、本発明試料のアモルファスシリコン薄膜４の光吸収率はそれよりも大きくて５４％である。この差違は、明らかにアモルファスシリコン薄膜４内での光干渉により、光吸収率が増加したことに基づくものである。
【００１９】
ここで、図３を参照すると、ＸｅＣｌエキシマレーザの波長３０８ｎｍでは、アモルファスシリコン薄膜４の膜厚が点線で示す４５ｎｍの場合と、実線で示す６２ｎｍの場合とが全く同一であり、アモルファスシリコン薄膜４内での光干渉による光吸収率の増加がないことが確認される。
【００２０】
また、アモルファスシリコン薄膜４の膜厚が点線で示す４５ｎｍの場合には、波長が４６０ｎｍ程度で光吸収率がピークを示し、波長がそれ以上になると、漸次、低下している。これに対し、アモルファスシリコン薄膜４の膜厚が実線で示す６２ｎｍの場合には、波長が４６０ｎｍ以上でも、波長が５３０ｎｍ程度までは、光吸収率が漸次増加している。従って、この波長４６０ｎｍ程度以上の場合に、アモルファスシリコン薄膜４内での光干渉による光吸収率の増加の割合が著しいことが理解される。因みに、式（１）によって波長が４６０ｎｍの場合の光吸収率が最大となるアモルファスシリコン薄膜４の膜厚を求めると、ｋ＝１で５５ｎｍ、ｋ＝２で１１０ｎｍ、ｋ＝３で１６４ｎｍである。
【００２１】
次に、Ｎｄ：ＹＬＦ／ＳＨＧ（パルス発振、波長５２７ｎｍ）レーザビームのエネルギー密度について説明する。図３において、上述の如く、レーザビームの波長が５２７ｎｍにおける光吸収率は、アモルファスシリコン薄膜４の膜厚が４５ｎｍの場合で２８％、６２ｎｍの場合で５４％である。従って、固体レーザビームを照射する場合、その出力は当然、この光吸収率に対応して低減できることになる。例えば、ポリシリコン薄膜５の結晶粒径が平均で０．３μｍ以上となるようにするには、比較試料の膜厚４５ｎｍ程度のアモルファスシリコン薄膜４の場合９５０ｍＪ／ｃｍ２程度であり、本発明試料の膜厚６２ｎｍ程度のアモルファスシリコン薄膜４の場合そのほぼ半分の５００ｍＪ／ｃｍ２程度であった。
【００２２】
すなわち、本発明試料の場合には、アモルファスシリコン薄膜４の膜厚を光吸収率が５４％と高くなる膜厚６２ｎｍとしているので、ポリシリコン薄膜５の結晶粒径が平均で０．３μｍ以上となるようにするには、レーザビームのエネルギー密度を比較試料の場合のほぼ半分に低減することができる。換言すれば、本発明試料の場合には、レーザビームのエネルギー密度を比較試料の場合のほぼ半分に低減しても、結晶粒径が平均で０．３μｍ以上であるポリシリコン薄膜５を得ることができる。
【００２３】
以上のように、アモルファス半導体薄膜４の膜厚を内部での光干渉によりレーザビームの吸収率がほぼピークとなる膜厚６２ｎｍとすると、アモルファス半導体薄膜４の光吸収率が５４％と高くなるため、レーザビームの多結晶化エネルギーを低減しても、アモルファス半導体薄膜４を十分に多結晶化することができる。したがって、レーザビームサイズを大きくしても、単位面積当たりの実質的なレーザエネルギー強度を高くすることができ、ひいては単位基板当たりの多結晶化の処理時間を短縮することができ、生産性を向上することができる。
【００２４】
なお、固体レーザビームとしては、上記Ｎｄ：ＹＬＦ／ＳＨＧ（パルス発振、波長５２７ｎｍ）のほかに、Ｎｄ：ＹＡＧ／ＳＨＧ（パルス発振、波長５３２ｎｍ）、Ｎｄ：ＹＶ０４／ＳＨＧ（パルス発振、波長５３２ｎｍ）、Ｎｄ：ＹＶ０４／ＳＨＧ（連続発振、波長５３２ｎｍ）等の２次高調波に変換した５３０ｎｍ近辺の波長のレーザビームであってもよい。この場合、全固体（ＤＰＳＳ：Ｄｉｏｄｅ Ｐｕｍｐｅｄ Ｓｏｌｉｄ Ｓｔａｔｅ）レーザビームに限らず、ランプ励起の固体レーザビームであってもよい。また、アルゴンレーザビーム（連続発振、波長４５８〜５１５ｎｍ）等の気体レーザビームであってもよい。さらに、２次高調波に限らず、３次高調波に変換した波長３００ｎｍ以上の固体レーザであってもよい。
【００２５】
また、アモルファスシリコン薄膜４の膜厚は、例えば上記式（１）から得られる膜厚（６３ｎｍ、１２５ｎｍ、１８８ｎｍ、……）の±１０％程度であると、光吸収率としてピーク値の８０〜９０％程度と高い光吸収率が得られるので、例えば上記式（１）から得られる膜厚の±１０％程度としてもよい。要は、波長４６０ｎｍ程度以上の固体レーザビームを照射して、エキシマレーザの照射の場合には得られない、アモルファスシリコン薄膜４内の光干渉により光吸収率が増加されるようにすればよいのである。
【００２６】
さらに、下地絶縁膜は酸化シリコンからなる第２の下地絶縁膜３のみとしてもよく、また下地絶縁膜を設けずに、ガラス基板１の上面にアモルファスシリコン薄膜４を直接成膜するようにしてもよい。
【００２７】
ところで、第１の下地絶縁膜２の膜厚を２００ｎｍ程度とし、アモルファスシリコン薄膜４の膜厚を６２ｎｍ程度とし、第２の下地絶縁膜３の膜厚をパラメータとした場合において、アモルファスシリコン薄膜４の光吸収率と第２の下地絶縁膜３の膜厚との関係について調べたところ、図４に示す結果が得られた。この図４から明らかなように、光吸収ピークは膜厚ほぼ９６ｎｍ、ほぼ２７７ｎｍのところに表れた。
【００２８】
また、第２の下地絶縁膜３の膜厚を１００ｎｍ程度とし、アモルファスシリコン薄膜４の膜厚を６２ｎｍ程度とし、第１の下地絶縁膜２の膜厚をパラメータとした場合において、アモルファスシリコン薄膜４の光吸収率と第１の下地絶縁膜２の膜厚との関係について調べたところ、図５に示す結果が得られた。この図５から明らかなように、光吸収ピークは膜厚ほぼ６４ｎｍ、ほぼ２０３ｎｍ、ほぼ３４３ｎｍのところに表れた。
【００２９】
さらに、第１の下地絶縁膜２の膜厚を２００ｎｍ程度とし、第２の下地絶縁膜３の膜厚を１００ｎｍ程度とし、アモルファスシリコン薄膜４の膜厚を６２ｎｍ程度とし、アモルファスシリコン薄膜４の上面に酸化シリコンからなる上層絶縁膜（図示せず）を成膜し、この上層絶縁膜の膜厚をパラメータとした場合において、アモルファスシリコン薄膜４の光吸収率と上層絶縁膜の膜厚との関係について調べたところ、図６に示す結果が得られた。この図６から明らかなように、光吸収ピークは膜厚ほぼ９３ｎｍ、ほぼ２７３ｎｍのところに表れた。
【００３０】
ここで、具体的な数値は省略するが、下地絶縁膜が無い場合、第１下地絶縁膜２あるいは第２下地絶縁膜３だけが形成されている場合でも、それぞれ、その条件下での上層絶縁膜の膜厚をレーザビームの吸収率がほぼピークとなる膜厚に設定することが可能である。
【００３１】
次に、図７はこの発明の製造方法により製造された液晶表示素子の一例の要部の断面図を示したものである。この液晶表示素子では、ガラス基板１１上の画素回路部形成領域に画素電極１２およびこの画素電極１２に接続されたＮＭＯＳ薄膜トランジスタ１３が設けられ、ガラス基板１１上の周辺駆動回路部形成領域にＮＭＯＳ薄膜トランジスタ１４とＰＭＯＳ薄膜トランジスタ１５とからなるＣＭＯＳ薄膜トランジスタが設けられている。
【００３２】
各薄膜トランジスタ１３、１４、１５は、ガラス基板１１の上面に設けられた第１および第２の下地絶縁膜１６、１７の上面の各所定の箇所にそれぞれ設けられたポリシリコン薄膜１８、１９、２０を備えている。この場合、ＮＭＯＳ薄膜トランジスタ１３、１４はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造となっている。
【００３３】
すなわち、ＮＭＯＳ薄膜トランジスタ１３、１４のポリシリコン薄膜１８、１９の中央部は真性領域からなるチャネル領域１８ａ、１９ａとされ、その両側はｎ型不純物低濃度領域からなるソース・ドレイン領域１８ｂ、１９ｂとされ、さらにその両側はｎ型不純物高濃度領域からなるソース・ドレイン領域１８ｃ、１９ｃとされている。一方、ＰＭＯＳ薄膜トランジスタ１５のポリシリコン薄膜２０の中央部は真性領域からなるチャネル領域２０ａとされ、その両側はｐ型不純物高濃度領域からなるソース・ドレイン領域２０ｂとされている。
【００３４】
ポリシリコン薄膜１８、１９、２０を含む第２の下地絶縁膜１７の上面にはゲート絶縁膜２１が設けられている。各チャネル領域１８ａ、１９ａ、２０ａ上におけるゲート絶縁膜２１の上面の各所定の箇所にはそれぞれゲート電極２２、２３、２４が設けられている。ゲート電極２２、２３、２４を含むゲート絶縁膜２１の上面には層間絶縁膜２５が設けられている。
【００３５】
ポリシリコン薄膜１８のソース・ドレイン領域１８ｃ上における層間絶縁膜２５およびゲート絶縁膜２１にはコンタクトホール２６が設けられている。ポリシリコン薄膜１９のソース・ドレイン領域１９ｃ上における層間絶縁膜２５およびゲート絶縁膜２１にはコンタクトホール２７が設けられている。ポリシリコン薄膜２０のソース・ドレイン領域２０ｂ上における層間絶縁膜２５およびゲート絶縁膜２１にはコンタクトホール２８が設けられている。
【００３６】
各コンタクトホール２６、２７、２８内およびその各近傍の層間絶縁膜２５の各上面にはそれぞれソース・ドレイン電極２９、３０、３１が設けられている。ソース・ドレイン電極２９、３０、３１を含む層間絶縁膜２５の上面にはオーバーコート膜３２が設けられている。オーバーコート膜３２の上面の所定の箇所には画素電極１２が設けられている。画素電極１２は、オーバーコート膜３２の所定の箇所に設けられたコンタクトホール３３を介してＮＭＯＳ薄膜トランジスタ１３の一方のソース・ドレイン電極２９に接続されている。
【００３７】
次に、上記構成の液晶表示素子の製造方法の一例について説明する。まず、図８に示すように、ガラス基板１１の上面にプラズマＣＶＤ法により基板温度３５０℃程度で窒化シリコンからなる第１の下地絶縁膜１６、酸化シリコンからなる第２の下地絶縁膜１７およびアモルファスシリコン薄膜４１を連続して成膜する。この場合、第１の下地絶縁膜１６の膜厚は２００ｎｍ程度とし、第２の下地絶縁膜１７の膜厚は１００ｎｍ程度とした。また、アモルファスシリコン薄膜４１の膜厚は、内部での光干渉によりレーザビームの吸収率がほぼピークとなる膜厚例えば６２ｎｍ程度とした。
【００３８】
次に、水素含有量の多いプラズマＣＶＤ法で成膜したアモルファスシリコン薄膜４１の含有水素を除去するために、窒素ガス雰囲気中において４５０℃程度の温度で２時間程度の脱水素処理を行なう。この脱水素処理は、アモルファスシリコン薄膜４１に後工程で固体レーザ光の照射により高エネルギーを与えると、アモルファスシリコン薄膜４１中の水素が突沸して欠陥が生じるので、これを回避するために行なうものである。
【００３９】
次に、全固体（ＤＰＳＳ）のＮｄ：ＹＬＦ／ＳＨＧ（パルス発振、波長５２７ｎｍ）レーザビームでエネルギー密度を５００ｍＪ／ｃｍ２程度としてアモルファスシリコン薄膜４１をビーム照射領域をオーバーラップ率９０％またはそれ以上でオーバーラップさせながらスキャン照射する。すると、アモルファスシリコン薄膜４１は多結晶化され、ポリシリコン薄膜となる。次に、ポリシリコン薄膜をパターニングすることにより、第２の下地絶縁膜１７の上面の各所定の箇所にポリシリコン薄膜１８、１９、２０を形成する。
【００４０】
次に、図９に示すように、ポリシリコン薄膜１８、１９、２０を含む第２の下地絶縁膜１７の上面にプラズマＣＶＤ法により酸化シリコンからなるゲート絶縁膜２１を膜厚１０００Å程度に成膜する。次に、各ポリシリコン薄膜１８、１９、２０の中央部上におけるゲート絶縁膜２１の上面の各所定の箇所に、スパッタ法により成膜された膜厚３０００Å程度のＭｏ膜をパターニングすることにより、ゲート電極２２、２３、２４を形成する。
【００４１】
次に、各ゲート電極２２、２３、２４をマスクとしてｎ型不純物を低濃度で注入する。一例として、リンイオンを加速エネルギー７０ｋｅＶ、ドーズ量１×１０１３ａｔｍ／ｃｍ２の条件で注入する。すると、各ポリシリコン薄膜１８、１９、２０の各ゲート電極２２、２３、２４の両側における領域をｎ型不純物低濃度領域とする。
【００４２】
次に、図１０に示すように、ゲート電極２２、２３、２４を含むゲート絶縁膜２１の上面に、ポリシリコン薄膜１８、１９のｎ型不純物高濃度領域１８ｃ、１９ｃ形成領域に対応する部分に開口部４２ａを有するレジストパターン４２を形成する。次に、レジストパターン４２をマスクとしてｎ型不純物を高濃度で注入する。一例として、リンイオンを加速エネルギー７０ｋｅＶ、ドーズ量１×１０１５ａｔｍ／ｃｍ２の条件で注入する。すると、ポリシリコン薄膜１８、１９のゲート電極１１、１２下の領域が真性領域からなるチャネル領域１８ａ、１９ａとなり、その両側がｎ型不純物低濃度領域からなるソース・ドレイン領域１８ｂ、１９ｂとなり、さらにその両側がｎ型不純物高濃度領域からなるソース・ドレイン領域１８ｃ、１９ｃとなる。この後、レジストパターン４２を剥離する。
【００４３】
次に、図１１に示すように、ゲート電極２２、２３を含むゲート絶縁膜２１の上面に、ポリシリコン薄膜２０に対応する部分に開口部４３ａを有するレジストパターン４３を形成する。次に、レジストパターン４３およびゲート電極２４をマスクとしてｐ型不純物を高濃度で注入する。一例として、ボロンイオンを加速エネルギー３０ｋｅＶ、ドーズ量１×１０１５ａｔｍ／ｃｍ２の条件で注入する。すると、ポリシリコン薄膜２０のゲート電極２４下の領域が真性領域からなるチャネル領域２０ａとなり、その両側がｐ型不純物高濃度領域からなるソース・ドレイン領域２０ｂとなる。この後、レジストパターン４３を剥離する。
【００４４】
次に、窒素ガス雰囲気中において５００℃程度の温度で１時間程度のアニールを行ない、注入不純物の活性化を行なう。なお、この活性化は、後述するソース・ドレイン電極形成工程以後に行なってもよい。
【００４５】
次に、図７に示すように、ゲート電極２２、２３、２４を含むゲート絶縁膜２１の上面にプラズマＣＶＤ法により窒化シリコンからなる層間絶縁膜２５を膜厚４０００Å程度に成膜する。次に、ポリシリコン薄膜１８のソース・ドレイン領域１８ｃ上における層間絶縁膜２５およびゲート絶縁膜２１にコンタクトホール２６を形成し、またポリシリコン薄膜１９のソース・ドレイン領域１９ｃ上における層間絶縁膜２５およびゲート絶縁膜２１にコンタクトホール２７を形成し、さらにポリシリコン薄膜２０のソース・ドレイン領域２０ｂ上における層間絶縁膜２５およびゲート絶縁膜２１にコンタクトホール２８を形成する。
【００４６】
次に、各コンタクトホール２６、２７、２８内およびその各近傍の層間絶縁膜２５の各上面に、スパッタ法により連続して成膜された膜厚５０００Å程度のＡｌ膜および膜厚５００Å程度のＩＴＯコンタクト用のＭｏ膜をパターニングすることにより、ソース・ドレイン電極２９、３０、３１を形成する。次に、ソース・ドレイン電極２９、３０、３１を含む層間絶縁膜２５の上面にプラズマＣＶＤ法により窒化シリコンからなるオーバーコート膜３２を成膜する。
【００４７】
次に、ＮＭＯＳ薄膜トランジスタ１３の一方のソース・ドレイン電極２９上におけるオーバーコート膜３２の所定の箇所にコンタクトホール３３を形成する。次に、オーバーコート膜３２の上面の所定の箇所に、スパッタ法により成膜された膜厚５００Å程度のＩＴＯ膜をパターニングすることにより、画素電極１２をコンタクトホール３３を介してＮＭＯＳ薄膜トランジスタ１３の一方のソース・ドレイン電極２９に接続させて形成する。かくして、図４に示す液晶表示素子が得られる。
【００４８】
なお、上記実施形態では、図１０に示すように、ｎ型不純物を高濃度で注入した後に、図１１に示すように、ｐ型不純物を高濃度で注入した場合について説明したが、これとは逆に、図１１に示すように、ｐ型不純物を高濃度で注入した後に、図１０に示すように、ｎ型不純物を高濃度で注入するようにしてもよい。
【００４９】
また、上記実施形態では、ＮＭＯＳ薄膜トランジスタをＬＤＤ構造とした場合で説明したが、これとは逆に、ＰＭＯＳ薄膜トランジスタをＬＤＤ構造とする場合にも適用可能である。また、ＮＭＯＳ薄膜トランジスタおよびＰＭＯＳ薄膜トランジスタの双方をＬＤＤ構造とする場合にも適用できる。さらに、この発明は、アクティブマトリクス型の液晶表示素子に限らず、アクティブマトリクス型の有機ＥＬ（エレクトロルミネセンス）表示素子などの他の素子にも幅広く適用することができる。
【００５０】
【発明の効果】
以上説明したように、この発明によれば、アモルファス半導体薄膜の膜厚を内部での光干渉によりレーザビームの吸収率がほぼピークとなる膜厚としているので、アモルファス半導体薄膜の光吸収率が高くなるため、レーザビームの多結晶化エネルギーを低減しても、アモルファス半導体薄膜を十分に多結晶化することができ、したがってレーザビームサイズを大きくしても、単位面積当たりの実質的なレーザエネルギー強度を高くすることができ、ひいては単位基板当たりの多結晶化の処理時間を短縮することができ、生産性を向上することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態としての半導体薄膜の製造方法を説明するために示すもので、（Ａ）はアモルファスシリコン薄膜を成膜した状態の断面図、（Ｂ）は固体レーザの照射によりアモルファスシリコン薄膜を多結晶化してポリシリコン薄膜とした状態の断面図。
【図２】アモルファスシリコン薄膜の膜厚をパラメータとした場合のアモルファスシリコン薄膜の光吸収率を示す図。
【図３】アモルファスシリコン薄膜の光吸収率の波長依存性を示す図。
【図４】第２の下地絶縁膜の膜厚をパラメータとした場合のアモルファスシリコン薄膜の光吸収率を示す図。
【図５】第１の下地絶縁膜の膜厚をパラメータとした場合のアモルファスシリコン薄膜の光吸収率を示す図。
【図６】アモルファスシリコン薄膜上に成膜された上層絶縁膜の膜厚をパラメータとした場合のアモルファスシリコン薄膜の光吸収率を示す図。
【図７】この発明の製造方法により製造された液晶表示素子の一例の要部の断面図。
【図８】図７に示す液晶表示素子の製造に際し、当初の工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【符号の説明】
１ ガラス基板
２ 第１の下地絶縁膜
３ 第２の下地絶縁膜
４ アモルファスシリコン薄膜
５ ポリシリコン薄膜

Claims (16)

  1. 内部での光干渉によりレーザビームの吸収率がほぼピークとなる膜厚としたアモルファス半導体薄膜にレーザビームを照射して、前記アモルファス半導体薄膜を多結晶化して多結晶半導体薄膜とすることを特徴とする半導体薄膜の製造方法。
  2. 請求項１に記載の発明において、前記アモルファス半導体薄膜は下地絶縁膜上に形成されており、前記下地絶縁膜はレーザビームの吸収率がほぼピークとなる膜厚とされていることを特徴とする半導体薄膜の製造方法。
  3. 請求項１に記載の発明において、前記アモルファス半導体薄膜は第１の下地絶縁膜および該第１の下地絶縁膜上に形成された第２の下地絶縁膜上に形成されており、前記第１の下地絶縁膜または前記第２の下地絶縁膜の膜厚は、前記アモルファス半導体薄膜および他方の下地絶縁膜の膜厚を配慮した条件で、レーザビームの吸収率がほぼピークとなる膜厚とされていることを特徴とする半導体薄膜の製造方法。
  4. 請求項１〜３のいずれかに記載の発明において、前記アモルファス半導体薄膜上に上層絶縁膜が形成されており、前記上層絶縁膜はレーザビームの吸収率がほぼピークとなる膜厚とされていることを特徴とする半導体薄膜の製造方法。
  5. 請求項１に記載の発明において、前記レーザビームは、波長が４５８ｎｍ以上の固体レーザビームであることを特徴とする半導体薄膜の製造方法。
  6. 請求項１に記載の発明において、前記アモルファス半導体薄膜の膜厚は内部での光干渉によりレーザビームの吸収率がピークとなる膜厚の±１０％であることを特徴とする半導体薄膜の製造方法。
  7. 請求項１に記載の発明において、前記レーザビームは固体レーザビームを２次高調波に変換したレーザビームであることを特徴とする半導体薄膜の製造方法。
  8. 請求項１に記載の発明において、前記レーザビームは全固体レーザビームであることを特徴とする半導体薄膜の製造方法。
  9. 請求項１に記載の発明において、前記レーザビームは全固体レーザビームを２次高調波に変換したレーザビームであることを特徴とする半導体薄膜の製造方法。
  10. 請求項１に記載の発明において、前記レーザビームは固体レーザビームを２次高調波に変換した５３０ｎｍ近辺の可視領域の波長のレーザビームであることを特徴とする半導体薄膜の製造方法。
  11. 請求項１０に記載の発明において、前記レーザビームはＮｄ：ＹＬＦ／ＳＨＧ（パルス発振、波長５２７ｎｍ）、Ｎｄ：ＹＡＧ／ＳＨＧ（パルス発振、波長５３２ｎｍ）、Ｎｄ：ＹＶ０４／ＳＨＧ（パルス発振、波長５３２ｎｍ）、Ｎｄ：ＹＶ０４／ＳＨＧ（連続発振、波長５３２ｎｍ）のいずれかのレーザビームであることを特徴とする半導体薄膜の製造方法。
  12. 請求項１に記載の発明において、前記レーザビームはアルゴンレーザビームであることを特徴とする半導体薄膜の製造方法。
  13. 請求項１に記載の発明において、前記レーザビームをビーム照射領域をオーバーラップさせながらスキャン照射することを特徴とする半導体薄膜の製造方法。
  14. 請求項１に記載の発明において、前記レーザビームをオーバーラップ率９０％以上で照射することを特徴とする半導体薄膜の製造方法。
  15. 請求項１に記載の発明において、前記多結晶半導体薄膜はポリシリコン薄膜であることを特徴とする半導体薄膜の製造方法。
  16. 請求項１５に記載の発明において、前記ポリシリコン薄膜によってポリシリコン薄膜トランジスタを形成することを特徴とする半導体薄膜の製造方法。
JP2003061438A 2003-03-07 2003-03-07 半導体薄膜の製造方法 Abandoned JP2004273698A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003061438A JP2004273698A (ja) 2003-03-07 2003-03-07 半導体薄膜の製造方法
US10/794,271 US20040175874A1 (en) 2003-03-07 2004-03-04 Manufacturing method of a semiconductor thin film using a solid laser beam
TW093105794A TWI237304B (en) 2003-03-07 2004-03-05 Method manufacturing of the semiconductor film
KR1020040015251A KR20040081024A (ko) 2003-03-07 2004-03-06 반도체박막의 제조방법
CNA2004100282080A CN1527360A (zh) 2003-03-07 2004-03-08 半导体薄膜的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003061438A JP2004273698A (ja) 2003-03-07 2003-03-07 半導体薄膜の製造方法

Publications (1)

Publication Number Publication Date
JP2004273698A true JP2004273698A (ja) 2004-09-30

Family

ID=32923635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003061438A Abandoned JP2004273698A (ja) 2003-03-07 2003-03-07 半導体薄膜の製造方法

Country Status (5)

Country Link
US (1) US20040175874A1 (ja)
JP (1) JP2004273698A (ja)
KR (1) KR20040081024A (ja)
CN (1) CN1527360A (ja)
TW (1) TWI237304B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210828A (ja) * 2005-01-31 2006-08-10 Fujitsu Ltd 半導体装置とその製造方法
JP2007095886A (ja) * 2005-09-28 2007-04-12 Seiko Epson Corp 電気光学装置
JP2009033151A (ja) * 2007-07-04 2009-02-12 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の製造方法及び半導体装置の作製方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4935059B2 (ja) * 2005-02-17 2012-05-23 三菱電機株式会社 半導体装置の製造方法
US7615502B2 (en) * 2005-12-16 2009-11-10 Sandisk 3D Llc Laser anneal of vertically oriented semiconductor structures while maintaining a dopant profile
JP2009253005A (ja) * 2008-04-07 2009-10-29 Mitsubishi Electric Corp 薄膜形成方法および半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299292B1 (ko) * 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
US5789284A (en) * 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
US6767799B2 (en) * 2001-12-28 2004-07-27 Semiconductor Energy Laboratory Co., Ltd. Laser beam irradiation method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210828A (ja) * 2005-01-31 2006-08-10 Fujitsu Ltd 半導体装置とその製造方法
JP2007095886A (ja) * 2005-09-28 2007-04-12 Seiko Epson Corp 電気光学装置
JP2009033151A (ja) * 2007-07-04 2009-02-12 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の製造方法及び半導体装置の作製方法

Also Published As

Publication number Publication date
TWI237304B (en) 2005-08-01
CN1527360A (zh) 2004-09-08
US20040175874A1 (en) 2004-09-09
TW200421436A (en) 2004-10-16
KR20040081024A (ko) 2004-09-20

Similar Documents

Publication Publication Date Title
US7323368B2 (en) Method for manufacturing semiconductor device and heat treatment method
KR100729054B1 (ko) 박막 트랜지스터 및 그 제조 방법
TW515101B (en) Method for fabrication of field-effect transistor
TW200529449A (en) Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
JP2006041472A (ja) 半導体装置およびその製造方法
US20030207511A1 (en) Method of fabricating a MIS transistor
JP2007035812A (ja) 多結晶シリコン膜の製造方法および薄膜トランジスタ
JP4856252B2 (ja) 薄膜トランジスタの製造方法
JP2004273698A (ja) 半導体薄膜の製造方法
US6410374B1 (en) Method of crystallizing a semiconductor layer in a MIS transistor
JP2001189462A (ja) 半導体装置の作製方法
JP2010165744A (ja) 半導体装置及びその製造方法
KR100188090B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법
JP4239744B2 (ja) 薄膜トランジスタの製造方法
JP2009290224A (ja) 半導体装置
JP4364318B2 (ja) 半導体装置
JP2005183869A (ja) 半導体薄膜の製造方法
JP3765936B2 (ja) 半導体装置の作製方法
JP3493160B2 (ja) 半導体装置の作製方法
JP2004214546A (ja) トランジスタの製造方法、トランジスタ、半導体集積回路、表示装置
JP3357321B2 (ja) 半導体装置の作製方法
JP3357337B2 (ja) 集積回路
KR101686242B1 (ko) 박막트랜지스터 및 평판형 표시장치 제조방법
JP3765975B2 (ja) 半導体装置
JPH09246184A (ja) 半導体装置の製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050809

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060526

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080306

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080530

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081027

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20081225