TW565942B - A thin film semiconductor device having a gate electrode insulator formed through high-heat oxidization - Google Patents

A thin film semiconductor device having a gate electrode insulator formed through high-heat oxidization Download PDF

Info

Publication number
TW565942B
TW565942B TW091119490A TW91119490A TW565942B TW 565942 B TW565942 B TW 565942B TW 091119490 A TW091119490 A TW 091119490A TW 91119490 A TW91119490 A TW 91119490A TW 565942 B TW565942 B TW 565942B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor layer
semiconductor
thin
thin film
Prior art date
Application number
TW091119490A
Other languages
English (en)
Inventor
Yasuhisa Oana
Masakiyo Matsumura
Original Assignee
Adv Lcd Tech Dev Ct Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adv Lcd Tech Dev Ct Co Ltd filed Critical Adv Lcd Tech Dev Ct Co Ltd
Application granted granted Critical
Publication of TW565942B publication Critical patent/TW565942B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

565942 A7 ______B7____ 五、發明說明（I) 發明之技術領域 本發明係關於一種薄膜半導體元件及用在半導體元件 中的半導體基板，以及用來製造其的方法。 先前技術 眾所周知，薄膜半導體元件或薄膜電晶體(TFT)包含了 一基板，其中，諸如矽的半導體材料之薄膜層係被製作在 如非鹼性玻璃或石英玻璃的絕緣材質之基礎層上。在半導 體的薄膜層中，包含源極區域與汲極區域的複數個通道被 製作，且每個通道具有閘極，以絕緣薄膜與前面的區域隔 開。 在上述的薄膜半導體元件中，在閘極與通道區域之間 的閘極絕緣體通常是以氧化矽薄膜製成。然而，此薄膜必 須在低溫中形成。因此，在製作上述的氧化矽薄膜時’ LSI 製程中所使用900°C以上的高溫氧化矽薄膜製作技術無法 加以使用，取而代之的是使用利用電漿CVD方法，能在溫 度低於600°C中完成的低溫沈積製程。 然而，以電漿CVD方法所沈積的氧化薄膜比起高溫氧 化薄膜，係具有絕緣特性或穩定上的缺點。也就是說，當 使用電漿CVD方法時，一些雜質會留在通道區域與閘極絕 緣薄膜之間，此外，所得到的矽氧化薄膜傾向於不是由穩 定化學計量比的”Si〇2”構成，而是由像”Si〇19”之不穩定化 合物所構成。當使用具有上述缺點的氧化薄膜作爲TFT的 閘極絕緣體時，TFT電路不僅傾向於具有各種不同的臨限 値，且難以維持長期穩定的TFT特性。例如’在傳統的產 ____3____ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 嫌
tT |線· 565942 A7 ___B7_ 五、發明說明〇) 品中，臨限値的變化通常爲±0.4V，且此變化經長時間的 使用會變大。 再者，於使用多晶矽的傳統薄膜半導體元件之中，因 小尺寸的晶粒與晶粒的不規則結構模式，會不可避免地產 生損害。也就是說，當多晶砂薄膜由爲數眾多的極小尺寸 晶粒所構成時，元件在工作時會因爲電子或電洞在晶粒邊 界間的散射現象，使移動率的提昇受到限制。 所以，係已經有人嘗試獲得具有薄膜層的基板，以加 大多晶矽的尺寸之方式，藉由避免電子散射之不利因素來 提高移動率。例如，嘗試藉由在高溫爐管中對多晶矽層作 退火處理，以得到具有約1 um尺寸的半導體晶粒與具有約 100 cm2/V · sec之移動率的薄膜層。然而，當此製程需要以 超過1000°C的極高溫作退火處理時，上述的製程具有廉價 的玻璃板，如鈉玻璃板無法使用，而必須使用能夠承受高 溫之昂貴的石英玻璃板之缺點。使用昂貴材質的基板，就 成本的觀點，不適於製作大尺寸顯示元件。 一些其他的嘗試方式被提出，以便獲得包含大尺寸晶 粒之多晶半導體的薄層，例如以激勵雷射之能量束照射非 晶或多晶半導體薄膜之方法，取代利用高溫退火。藉由此 方法，能夠在使用廉價的玻璃基板作爲基礎層的情況下， 增大晶粒的尺寸。 然而，即使使用激勵雷射照射之方法，得到的晶粒仍 無法超過1 um，且無可避免地晶粒的尺寸會變得不一致。 順帶一提，晶粒尺寸可以藉由“（晶粒最大直徑+晶粒最小 ____4_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -嫌 -線- 565942 A7 ___B7_____ 五、發明說明（1 ) 直徑）+ 2”而被決定，且這樣的直徑可藉由乾蝕刻製程在蝕 刻薄膜後，透過SEM對所留下的晶粒加以量測。 再者，在薄膜中的晶粒結構存在一個問題。那就是在 傳統的多晶半導體薄膜中，在二維方向上的晶粒結構極不 規則，且從未嘗試加以調整這樣的不規則結構。晶粒的不 規則結構與晶粒尺寸的不一致性’造成薄膜電晶體所用的 之元件上的難題。也就是說，移動率會依據越過晶粒邊界 的頻率而變動，且難以整合複數個具有不同通道長度的 TFT電路。 因此，許多市場上使用多晶半導體薄膜的TFT被設計 爲使得一個電路擴展成爲含有如圖7所述之數種晶粒邊界 ，以便降低移動率的變動。在如此之元件中，平均移動率 不會超過 150 cm2/V · sec。 發明內容 本發明之一個目的係在於提供薄膜半導體元件及其所 使用的基板，其中，半導體薄膜與閘極絕緣薄膜之間的化 學結合於整個界面係連續的，且於閘極絕緣薄膜中之化合 物係具有Si02化學計量比。如前所述的這種元件能夠避免 傳統TFT的缺點一其以CVD方法製造並有因氧化薄膜特性 所產生的缺點。再者，其能夠大幅降低臨限値的變動並長 時間維持穩定工作。 本發明之另一目的在於提供薄膜半導體元件及其基板 ，其中，除了上述的特性之外，電路模組並非排列在各種 尺寸與非排序過之結構的諸多晶粒上，而是排列成具有對 ____5_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂： •線· 565942 A7 ____B7 _ 五、發明說明) 應晶粒排列的結構。 本發明進一步之目的在於提供適於製作具有上述性質 與特性的薄膜半導體元件與其所使用的基板。 本發明的發明者發現一種薄膜半導體元件，當半導體 薄膜在厚度方向上的部份區域以能量束照射轉變爲氧化膜 後，當作元件的閘極絕緣物使用’具有極佳的上述特性且 操作臨限値變化極小，能夠長時間穩定地工作。同時’發 明者發現薄膜半導體元件具有一種構造，當製造上述基板 使得單晶半導體晶粒以幾何排列模式作規則排列時，每個 單元電路依據晶粒的排列而排列。 用於本發明之薄膜半導體元件的基板具有之一個特徵 爲，該基板包含具有一層由非單晶半導體層結晶或再結晶 構成的半導體晶粒之薄膜半導體，以及一層由非單晶半導 體層氧化構成的氧化膜。上述的半導體晶粒層具有單晶半 導體晶粒規則排列之結構。 本發明之薄膜半導體元件具有之一個特徵爲，該元件 係包含具有二層的半導體薄膜，即半導體晶粒層與非單晶 半導體層氧化構成的氧化膜層，且上述的氧化膜層被當作 閘極絕緣物使用。上述的半導體晶粒層最好具有規則排列 的單晶半導體晶粒之成份。 用來製作薄膜半導體元件基板之方法具有之一個特徵 爲’包含下列步驟:(a)沈積非單晶半導體層在絕緣物質基礎 層上，（b)藉由植入氧離子至層中，在非單晶半導體層中製 作氧植入區域，（c)以能量束照射該層，藉以改變非單晶半 ----------t___ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -II — ip · ti· ;線- A7 565942 B7 —_ ----- 一^ 五、發明說明（f ) 導體層，使得氧植入區域被轉變成絕緣氧化膜且其他區域 被轉變成半導體晶粒膜。最好使能量束照射之實現在照射 強度最大之區域與照射強度最小之區域以規則的模式排列 ，且在上述二區域之間的照射強度過渡區爲連續的。 用來製作薄膜半導體元件之方法具有之一個特徵爲， 包含步驟:(a)沈積非單晶半導體層在絕緣物質基礎層上， (b)藉由植入氧離子至該層中，在非單晶半導體層中製作氧 植入區域，⑹以能量束照射該層，藉以改變非單晶半導體 層，使得氧植入區域被轉變成絕緣氧化膜且其他區域被轉 變成半導體晶粒膜，（d)使用絕緣氧化膜當作閘極絕緣物來 製作閘極，（e)在半導體晶粒層中製作源極與汲極以完成電 路單元。最好使能量束照射之實現在照射強度最大之區域 與照射強度最小之區域以規則的模式排列，且在上述二區 域之間的照射強度過渡區爲連續的。 實施方式 在本發明的薄膜半導體元件中，最好使用張力點不超 過700°C的玻璃基板作爲基板基礎層之材料。但也可以使 用玻璃以外之各種絕緣材質，例如具有適當熱阻的陶瓷或 塑膠膜。 在上述的基礎層一單晶半導體膜上，製作了位在單晶 膜頂部或單晶膜厚度方向的中間位置之氧化絕緣膜。上述 的半導體薄膜之製作，可藉由佈植氧離子進入沈積在基礎 層上的非單晶半導體膜，隨後以例如激勵雷射之能量束照 射，藉以改變上述的非單晶半導體膜成爲氧化膜與大尺寸 ___7__ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 先閱讀背面之注意事項再填寫本頁) 嫌 · -線· 565942 A7 _B7__ 五、發明說明（iL) 單晶粒層所組合之半導體膜。上述的非單晶半導體可使用 由小尺寸晶粒構成的非晶半導體及多晶半導體。使用後者 時，多晶半導體藉由氧離子植入與再結晶改變成本發明之 半導體膜。非晶半導體膜的厚度最好介於30至300 nm ’ 特別是30至200疆。 通常，當上述的非單晶特性半導體層被製作在基礎層 上時，由氧化矽或氮化矽(SiNx)材質構成，用來調整熱導 性與結晶性的薄控制層，被製作在基礎層與半導體層之間 。此層之功能爲隔離如玻璃成份之雜質，從基礎層擴散至 半導體層，以及藉由控制結晶方向，達到半導體層中的熱 分佈均勻度。該厚度期望介於20至1000 nm，特別是200 至 300 nm 0 通常也會在上述非單晶半導體層(第1控制層)上製作 第2控制層，用來進一步熱導性與結晶性。此第2控制層 具有與第1控制層相同的功能，即藉由照射，在結晶製程 中使半導體層達到熱分佈均勻度，並控制結晶方向。例如 氧化矽、氮化矽、氮氧化矽或碳化矽(SiC)等材質可被加以 使用。該層的厚度期望介於50至500 nm，特別是100至 300 nm。 當上述的2種控制層製作後，薄膜半導體層被製作在 2控制層之間。在此情形中，首先，第1控制層的材質被 沈積當作絕緣材質基礎層上的薄膜，隨後，非單晶半導體 薄膜材貪被沈積在弟1控制層上’且進一^步，第2控制層 的材負被沈積上述的半導體層上。之後，從上方進行能量 8 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) t· 訂· 線. 565942 A7 ___ Β7__ 五、發明說明（y ) 束照射，使非單晶材質結晶或再結晶。 圖1(a)至圖1(e)顯示從基礎層上的沈積至完成本發明 之薄膜半導體元件的每一步驟之實施例。在此實施例中， 氧離子被植入非單晶半導體層的上方表面。 最初，如圖1(a)所示，用於熱傳導與結晶的第1控制 層20被沈積在玻璃基礎層1〇上，且進一步，非單晶半導 體層被沈積在其上。其次，如圖1(b)所示，氧離子被植入 預定區域以構成氧植入區域33。接著，如圖1(c)所示’上 述的預定區域以能量束照射構成氧化層40，其藉由能量束 透過氧植入區域的高熱氧化來製作，並構成單晶半導體晶 粒層50，其透過非單晶層30之單晶化來製作。未受能量 束照射的區域維持非單晶區域30。附帶說明，圖1(c)與(d) 顯示僅一區域之單晶粒層的剖面圖。理所當然地’本發明 的基板具有複數個如此之氧化區域與單晶粒區域。 其次，如圖1(d)所示，閘極60藉由使用層30做爲閘 極絕緣物，以能量束照射的方式製作在氧化層上’且隨後 ，源極區域70與汲極區域71使用閘極60當作遮罩’藉由 植入電極製作物質，如磷離子，至單晶半導體層5〇來製作 。隨後，如圖1⑹所示，絕緣材質，如氧化矽之絕緣膜80 被加以沈積，以圍繞閘極60之上方與側面。接著’依據源 極區域70與汲極區域71所在位置’在絕緣膜80中製作接 觸孔後，源極81與汲極82藉由沈積電極製作物質’例如 鋁，而加以製作’藉以完成製作薄膜半導體元件的工作。 圖2(a)至圖2⑹爲顯示本發明之一實施例的圖案，其 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝 線· 565942 A7 ___B7 _ 五、發明說明（f ) 中，氧離子被植入非單晶半導體層的中間層部份。 在此實施例中，步驟⑻中用於熱傳導的第1控制層與 非單晶半導體層之沈積，實行的方法與圖1的實施例相同 。然而，氧離子是植入非單晶半導體層的中間層部份，且 因此，氧植入區域33是製作在非單晶半導體層厚度方向上 的中間區域內。在氧植入層33製作後，在步驟(c)中，層 33被轉變爲氧化膜層，且位在氧植入區域上方與下方的非 單晶半導體區域被轉變爲單晶半導體層。接著，如圖2(d) 所示，上方單晶層的預定區域藉由圖案化製程製作成閘極 。步驟(e)中的製程運作與圖1的實施例相同。 氧離子的數量(劑量）與其植入深度(Rap)可依據氧化絕 緣層的厚度或位置而決定。用於能量束照射的方法並未限 於使用激勵雷射。例如，連續發射的氬雷射可以脈波或掃 描來使用。 爲了得到單晶半導體晶粒在能量束照射後呈規則對準 模式排列的薄膜半導體層’照射應以一種能量強度分佈模 式實現，其照射能量強度在二維方向上每一預定間隔，在 最大値與最小値之間作連續性變化，且最大點與最小點以 規則的順序一個接著一個出現。換言之’照射應被實現使 得提供最大照射強度的照射點與提供最小照射強度的照射 點以規則的結構排列’例如矩陣陣列結構模式° 舉例而言，如圖3與圖4所示，照射是以一種強度分 佈模式來實現，其照射能量以每10 um區間’在5 X 5 mm 矩形區域內以”最大値（Emax)最小値（Emin)—最大値 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁) •裝 -線· 565942 A7 ____ B7__ 五、發明說明) (請先閱讀背面之注意事項再填寫本頁) (Emax)”做二維(在X、y二方向)重複變化。爲了照射基板的 整個必要表面，照射區域(例如上述的5 X 5 mm矩形區域) 在X方向或y方向上，以預定的間距作週期性平移。 上述的照射能量強度改變可藉由使用相轉移光罩改變 照射能量強度分佈而實現。且期望在最大値與最小値之間 的改變，是如圖4所示的連續變化。 最大値與最小値的程度可依據非單晶半導體層的薄膜 厚度，以及第1與第2控制層的熱傳導性決定。例如，最 小能量強度可定爲在照射期間產生不使薄膜半導體熔融的 溫度之強度。且最大値可定爲在照射期間，產生使薄膜半 導體熔融的必要與足夠溫度之強度。熔融臨限(Emth)應在 最大値(Emax)與最小値(Emin)之間，如圖4所示。 當然，照射束的表面形狀並未限於如前所述的5 X 5 mm矩形，且可爲各種多邊形。再者，最大値點與最小値 點的排列模式並未限於矩形點陣模式，且可爲各種形狀模 式，例如三角形點陣模式。 藉由以上述方式實現半導體膜的能量束照射，半導體 層在最小照射能量區域(即所提供的照射能量小於臨限値的 區域)不會完全熔融，且半導體的微細晶粒首先在靠近臨限 値區域的區域上產生。部份的微細晶粒作爲結晶核心，且 結晶是由這些核心點向提供最大照射能量的區域進行(圖5 中的箭號方向）。在靠近提供臨限能量的區域中，在形成微 細晶粒的同時，2個氧原子與1個矽原子作化學鍵結，開 始形成Si〇2層。此層的成長也與熔融矽的結晶水平地進行 _ 11_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 565942 A7 ____Β7__ 五、發明說明（f 〇 ) Ο 在另一側上一最大照射能量所提供最高半導體薄膜溫 度的區域，或水平結晶成長進行的區域，複數個具有不同 或交叉結晶成長方向的晶體彼此碰撞，且其接觸區域構成 微細晶體區域或晶體邊界。所以，當具有如圖3與圖4所 7Κ之能量強度分佈的能量束照射時，可得到薄膜半導體元 件基板，其具有大於4 um尺寸的單晶粒並以絕緣膜表面覆 蓋，呈規則模式排列。當然，最大尺寸可藉由調整最大照 射能量點之間的間隔而加以調整。再者，藉由改變植入氧 離子量或藉由改變植入位置，氧化層的厚度及位置(例如， 表面區域或內部區域)可被改變。 隨後，藉由上述製程所獲得的薄膜半導體基板中的每 一單晶粒上，如鉬鎢合金的電極材料以適當的厚度（例如 300 nm)沈積，藉以製作閘極。隨後，在利用閘極當作植入 遮罩分別製作源極區域與汲極區域後，以例如氧化砂的絕 緣材料覆蓋閘極之絕緣中間層被加以製作。在上述的源極 區域與汲極區域位置上，藉由貫穿第2控制層製作接觸孔 後，如鋁/鉬之電極材料在接觸孔中沈積並圖案化。 所以，如ή 6的⑷與(b)所示，可得到一薄膜半導體元 件，其中，在每一單晶粒中規則地排列了一單元電路。此 種薄膜半導體元件具有高移動率(例如，大於300 cm2/V · sec)，超越使用包含多晶半導體薄膜之基板的傳統元件移 動率。 當以植入氧離子至非單晶半導體層製作而成，並藉由 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --裝 tST. 線· 565942 A7 _____B7 _ 五、發明說明（ll) (請先閱讀背面之注意事項再填寫本頁) @胃束照射之高熱氧化之氧化膜被用作爲閘極絕緣物時， 比起傳統元件，薄膜半導體元件的臨限電壓値(vth)變化可 大幅降低。同時，與閘極絕緣物污染或通道邊界有關的臨 限値穩定度，可大幅改善至經過1〇,〇〇〇小時工作後，Vth 的漂移量低於0.05V之程度。 主要的理由在於氧化絕緣膜因其包含熔融步驟的高熱 製程’具有與熱氧化矽膜相同的連續與細緻特性。例如， 此氧化膜具有與熱氧化矽膜在漏電流量測或C-V量測所得 的平坦帶電壓値，或偏壓溫度壓迫量測(BTS)所得的臨限値 漂移量上相同之特性。再者，此氧化膜層並未破壞其薄膜 特性，能完全保護單晶矽層且不會造成崩潰。 i線· 如有需要，可以省略在某些預定的單晶粒上設置電極 ，或在一單晶粒上設置複數個電路。雖然先前陳述用來設 置電路的可能製程與N通道型式的薄膜電晶體製程一致， 但也可藉由使用部份遮蔽方式連續植入雜質，而改變成 CMOS電晶體製程。更有甚者，也可直接使用第2控制層 當作堆疊閘極絕緣物，或者僅使用絕緣氧化膜在蝕刻處理 後當作閘極絕緣層。如果理解漏電流可在鄰接電晶體之間 發生，可在結晶之前或之後藉由蝕刻製作島隔離。 範例 在 Corning Glass Works 所製造外部尺寸 400 X 500 mm ，厚度0.7 mm且張力點650°C的非鹼性玻璃板表面上，藉 由電漿CVD方法沈積了一層厚度200 nm的氧化矽(Si〇〇， 當作用於熱傳導或結晶的第1控制層。而後，一層厚度60 13 張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 565942 A7 ____ 五、發明說明（(1) — l· ——^--------裝· II (請先閱讀背面之注意事項再填寫本頁) nm的非晶矽(a-Si:H)在不曝露於大氣的情況下加以沈積。 接著，此非晶半導體層被退火，且在其去氫後，此層的表 面區域藉由氧離子植入後形成氧植入區域。氧離子的植入 以3 keV加速電壓及1.5E17/cm2的劑量加以實現。在這些 條件下，最大氧密度的位置符合離子投射範圍約在10 nm 的深度，且氧的最大密度爲lE23/cm3。 如前所述，氧的植入量(劑量)或氧的植入深度(Rp)由絕 緣氧化層的厚度與其製作的位置來決定。在本例中，先前 的植入條件是以在單晶半導體層表面上製作厚度約30 nm 的絕緣氧化層之觀點來決定。 線. 隨後，脈波雷射束照射至基板上側，藉以使非晶矽層 結晶且氧植入層轉變爲氧化層。照射是以具有5 mm X 5 mm矩形照射面的單元雷射模式來實現，其中，250,000個 最大強度點與最小強度點藉由使用分散照射強度的相轉移 光罩，排列在10 um的矩形點陣區間內。在此實施例中， 熔融臨限値(Emth)約爲0.6】/cm2,雷射束的最大能量強度 (Emax)爲 1.9 J/cm2 且最小強度値(Emin)爲 0.1 J/cm2。 藉由照射製程，60 nm厚的非晶矽層被轉換成包含約 50 nm厚的結晶砂層與約30 nm厚的氧化層。所植入劑量 1.5E17/cm2的氧離子與矽原子反應成爲20 nm厚的矽層，並 構成約30 nm厚的氧化矽層。 上述模式的激勵雷射照射藉由5 mm的間距逐步移動 照射面，在基板的整個表面上實現。在完成照射後作乾蝕 刻處理。由掃瞄式電子顯微鏡所得到的結果，發現在薄膜 — ___14_ 本紙張尺度適用中國國家標準（CNS)A4規格（21.0 X 297公釐〉 565942 ΚΙ _____Β7___ 五、發明說明（1)) 半導體元件的基板中，一百萬個平均尺寸4.5 um的單晶粒 在每個5 mm X 5 mm的矩形區域中，規則地排列成點陣形 式。 接者’鉬/鎢合金層藉由濺鍍製程加以沈積，且藉由調 整其位置符合每個單晶粒之位置，將此層圖案化成預定形 狀以製成電極。隨後，藉由使用閘極作爲遮罩植入磷離子 ，製成源極與汲極。接著，矽氧化層藉由電漿CVD製程沈 積以製成絕緣物。在依據源極區域與汲極區域位置的絕緣 物中貫穿接觸孔後，鋁層被沈積並圖案化，藉以完成薄膜 電晶體(TFT)。此元件作N通道操作，臨限電壓(Vth)爲1.2 V且移動率爲496 cm2/V · sec。當薄膜電晶體被製作在尺寸 4⑻mm X 500 mm的薄膜半導體基板上時，其臨限値爲 1.2V ±0·08 V 且移動率爲 496 ±56 cm2/V · sec。在 10,000 秒的BTS測定中，偏移値僅0.05 V。 以下爲另一個範例，其中，絕緣氧化膜層嵌於單晶矽 晶粒膜中， 在 Corning Glass Works 所製造尺寸 400 X 500 mm，厚 度0.7 mm，張力點650°C的非鹼性玻璃基礎層表面上，藉 由電漿CVD方法製作了一層厚度200 nm的氧化矽(SiOO膜 ，當作用於熱傳導與結晶的第1控制層。而後，一層厚度 110 nm的非晶矽(a-Si:H)層在不曝露於大氣的情況下加以製 作。 此非晶矽層被退火與去氫處理。隨後，氧離子被植入 位置方向上的中間區域，以製作氧植入區域。氧離子植入 __ 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --- - I — — — — — — — — ·1111111 ^ ·11111111 (請先閱讀背面之注意事項再填寫本頁) 565942 A7 ____ B7__ 五、發明說明（[^) \ (請先閱讀背面之注意事項再填寫本頁) 以20 keV的加速電壓與1.5E17/cm2的劑量加以實現。在此 條件下，3E22/cm3的最大氧密度點依據氧離子的投射範圍 ，位在約50 nm之深度。上述的植入區域條件是爲了在約 60 nm之深度(中心深度），從單晶粒層表面製作約30 nm厚 的絕緣氧化層之目的而決定。 ;線- 隨後，脈波雷射束從上方加以照射，藉以使非晶矽層 結晶且氧植入區域轉變爲氧化區域。雷射照射是藉由使用 相轉移光罩作照射強度分散來實現，使得總數250,000個 最大強度點與最小強度點在5 mm X 5 mm的單元照射面中 ，以10 urn的間距排列成矩形點陣形式。在此例中，熔融 臨限値(Eth)約爲0.8 J/cm2,最大能量強度値(Emax)爲2.3 J/cm2且最小強度値爲0.1 J/cm2。藉由上述的照射，11〇 nm 厚的非晶矽層被改變成3層，即上方區域45 nm厚的第2 單晶矽晶粒層、中間區域約30 nm的氧化矽層，以及底部 區域約50 nm的第1單晶粒層。 接著，第2單晶矽層55藉由圖案化製成閘極，且源極 與汲極藉由使用閘極作爲遮罩，植入磷離子加以製作。而 後，氧化矽層以電漿CVD法沈積成爲絕緣物，且接觸孔在 上述的源極與汲極區域位置製作於絕緣物中。薄膜電晶體 (TFT)藉由沈積鋁並圖案化而完成。此元件具有N通道作用 ，臨限値(Vth)爲1.0 V，且移動率爲475 cm2/V · sec。 這20個薄膜電晶體(每一個都製作在400 mm X 500 mm 的薄膜半導體基礎層上）的臨限値爲1.0V ±0·08 V，且移 動率爲475 ±50 cm2/V · sec。此外，在1〇,〇〇〇秒的BTS測 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐)~" 565942 A7 _ /_B7______ 五、發明說明（^) 定中’ Vth偏移量僅〇.〇5 V。 在上述範例中，氧化層是藉由植入氧離子來製作。然 而，此層可藉由進一步導入其他離子，如氮離子，來製作 〇 圖式簡單說明 圖1爲顯示根據本發明之用來製作薄膜半導體元件之 一製程實施例的步驟之圖案。 圖2爲顯示根據本發明之用來製作薄膜半導體元件之 另一製程實施例的步驟之圖案。 圖3爲描述根據本發明製程的照射步驟，在二維方向 上的能量束強度分佈之一實施例的圖案。 圖4爲描繪根據本發明製程中，能量束強度在最大値 與最小値之間變化之曲線，延著圖3中的箭號顯示的剖面 圖案。 圖5爲描繪根據本發明製程中，能量束照射時與之後 的單晶粒排列狀態與成長方向之圖案。 圖6爲描繪本發明的薄膜半導體元件中，電極與晶粒 位置關係實施例之圖案。 圖7爲圖3與圖4中所述之以三維模型所繪之最大強 度照點與最小強度照點結構之圖案。 元件符號說明 --K----：----I------I (請先閱讀背面之注意事項再填寫本頁) :線· 10 基礎層 20 第1控制層 30 非單晶層 ______ 17 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱） 565942 A7 __B7 五、發明說明（t) 33 氧植入區域 40 氧化層 50 單晶半導體層 55 第2單晶矽層 60 閘極 70 源極區域 71 汲極區域 80 絕緣膜 81 源極 82 汲極 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 565942 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再塡寫本頁) 1. 一種用於薄膜半導體元件的基板，其係包含:一絕緣 物質之基礎層及一製作在基礎層上的薄膜半導體層，該薄 膜半導體層包含一非單晶半導體層，其係藉由結晶或再結 晶而製成的結晶半導體晶粒層，以及一藉由非單晶半導體 層氧化製成的氧化層。 2. 如申請專利範圍第1項之基板，其中，複數個單晶 粒以規則模式排列在結晶半導體層中。 3. 如申請專利範圍第1或2項之基板，其中，該以非 單晶半導體層氧化而成的薄氧化層被製成薄膜半導體層的 上層。 4. 如申請專利範圍第1或2項之基板，其中，該以非 單晶半導體層氧化而成的薄氧化層被製成薄膜半導體層的 中間層。 5. 如申請專利範圍第1或2項之基板，其中，該單晶 半導體的晶粒尺寸至少爲2 um。 6. 如申請專利範圍第1或2項之基板，其中，用於熱 傳導或結晶的一個控制層被製作於絕緣材質的基礎餍與薄 膜半導體層之間。 7. —種薄膜半導體元件，其係包含:一個絕緣物質之基 礎層及一個製作在基礎層上的薄膜半導體層，該薄膜半導 體層包含：一個藉由非單晶半導體層結晶或再結晶製成的 半導體晶粒層，及一個藉由非單晶半導體層氧化製成的氧 化層，且該薄氧化層區域係構成閘極絕緣物。 8. 如申請專利範圍第7項之薄膜半導體元件，其中， ______1_____ 長尺中國國家標準（CNS)A4規格(210 x 297公^ ' 565942 as B8 C8 D8 六、申請專利範圍 半導體晶粒係以規則模式排列在單晶半導體層中。 9·如申請專利範圍第7項之薄膜半導體元件’其中’ 該製作在單晶半導體晶粒層中的單晶半導體晶粒的晶粒尺 寸係至少爲2 um。 10. 如申請專利範圍第7項之薄膜半導體元件，其中， 用於熱傳導與再結晶的一個控制層係被製作於絕緣材質的 基礎層與薄膜半導體層之間。 11. 一種用於製造薄膜半導體元件基板的方法，包含以 下步驟： (a) 在絕緣材質基礎層上沈積非單晶半導體層， (b) 藉由植入氧離子在非單晶層中製作氧植入區域，以 及 (c) 以能量束照射非單晶半導體層藉以改變非單晶半導 體層，使得氧植入區域轉變爲絕緣氧化膜，且其他區域轉 變爲半導體晶粒膜。 12. 如申請專利範圍第11項之方法，其中，該能量束 照射的實現使得提供照射強度最大値的區域與提供照射強 度最小値的區域以規則模式排列，且在上述2個區域之間 的照射強度轉變爲連續性。 13. 如申請專利範圍第11項之方法，其中，該照射強 度最小値係爲不會造成非單晶半導體熔融的強度。 14. 如申請專利範圍第11項之方法，其中，該氧植入 區域係製作於非單晶半導體層的上層部份。 15. 如申請專利範圍第11項之方法，其中，該氧植入 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐） (請先閲讀背面之注意事項再塡寫本頁)
    565942 B8 D8 >、申請專利範圍 區域係製作於非單晶半導體層的中間層部份。 16. —種用於製造薄膜半導體元件的方法，包含以下歩 驟： (a) 在絕緣材質基礎層上沈積非單晶半導體層， (b) 藉由植入氧離子在非單晶半導體層中製作氧植入區 域， (c) 以能量束照射非單晶層藉以改變非單晶半導體層， 使得氧植入區域轉變爲絕緣氧化膜，且其他區域轉變爲半 導體晶粒膜， (d) 藉由半導體晶粒層圖案化並使用絕緣氧化膜當作閘 極絕緣物來製作閘極，以及 (e) 藉由在半導體晶粒層中製作源極與汲極以完成電路 單元。 17·如申請專利範圍第16項之方法，其中，該能量束 照射的實現係使得提供照射強度最大値的區域與提供照射 強度最小値的區域以規則模式排列，且在上述2個區域之 間的照射強度轉變爲連續性。 18·如申請專利範圍第16項之方法，其中，該絕緣氧 化層係製作於薄膜半導體層的上層部份，且所得的絕緣氧 化層係當作閘極絕緣物使用，同時源極與汲極製作於下方 晶粒層中。 19.如申請專利範圍第16項之方法，其中，該絕緣氧 化層係製作於薄膜半導體層的中間層部份，且所得的絕緣 氧化層係當作閘極絕緣層使用，同時源極與汲極製作於下 {請先閱讀背面之注意事項再塡寫本頁) •裝 訂 線 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公营) 565942 A8 B8 C8 D8 申請專利範圍 方半導體晶粒層中 4 (請先閲讀背面之注意事項再塡寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐)
TW091119490A 2001-09-10 2002-08-28 A thin film semiconductor device having a gate electrode insulator formed through high-heat oxidization TW565942B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001317414A JP2003086604A (ja) 2001-09-10 2001-09-10 薄膜半導体装置及びその基板ならびにその製造方法

Publications (1)

Publication Number Publication Date
TW565942B true TW565942B (en) 2003-12-11

Family

ID=19135290

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091119490A TW565942B (en) 2001-09-10 2002-08-28 A thin film semiconductor device having a gate electrode insulator formed through high-heat oxidization

Country Status (7)

Country Link
US (2) US20030071312A1 (zh)
EP (1) EP1434275A4 (zh)
JP (1) JP2003086604A (zh)
KR (1) KR100737662B1 (zh)
CN (1) CN1554122A (zh)
TW (1) TW565942B (zh)
WO (1) WO2003023866A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288239B2 (en) * 2002-09-30 2012-10-16 Applied Materials, Inc. Thermal flux annealing influence of buried species
US6987240B2 (en) * 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
KR100534579B1 (ko) * 2003-03-05 2005-12-07 삼성에스디아이 주식회사 다결정 실리콘 박막, 이의 제조 방법 및 이를 이용하여제조된 액티브 채널 방향 의존성이 없는 박막 트랜지스터
JP2004363241A (ja) * 2003-06-03 2004-12-24 Advanced Lcd Technologies Development Center Co Ltd 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法
TW200507279A (en) * 2003-07-16 2005-02-16 Adv Lcd Tech Dev Ct Co Ltd Thin-film semiconductor substrate, method of manufacturing the same; apparatus for and method of crystallization;Thin-film semiconductor apparatus, method of manufacturing the same;
TW200541079A (en) 2004-06-04 2005-12-16 Adv Lcd Tech Dev Ct Co Ltd Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
JP4834853B2 (ja) 2004-06-10 2011-12-14 シャープ株式会社 薄膜トランジスタ回路、薄膜トランジスタ回路の設計方法、薄膜トランジスタ回路の設計プログラム、設計プログラム記録媒体、及び表示装置
FR2873491B1 (fr) * 2004-07-20 2006-09-22 Commissariat Energie Atomique Procede de realisation d'une structure dotee d'au moins une zone d'un ou plusieurs nanocristaux semi-conducteurs localisee avec precision
KR100724560B1 (ko) * 2005-11-18 2007-06-04 삼성전자주식회사 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법
CN101790774B (zh) * 2007-06-26 2012-05-02 麻省理工学院 半导体晶圆在薄膜包衣中的重结晶以及有关工艺
KR102011259B1 (ko) 2010-02-26 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2010263240A (ja) * 2010-07-27 2010-11-18 Sharp Corp 結晶化方法、結晶化装置、薄膜トランジスタ及び表示装置
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9379175B2 (en) * 2013-12-26 2016-06-28 Mediatek Inc. Integrated circuits and fabrication methods thereof
RU2626292C1 (ru) * 2016-03-22 2017-07-25 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" (ФГБОУ ВО "Чеченский государственный университет") Способ изготовления полупроводникового прибора

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173114B2 (ja) * 1992-03-19 2001-06-04 カシオ計算機株式会社 薄膜トランジスタ
JPH06338614A (ja) * 1993-05-28 1994-12-06 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2646977B2 (ja) * 1993-11-29 1997-08-27 日本電気株式会社 順スタガ型薄膜トランジスタの製造方法
US6090689A (en) * 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
JPH10340855A (ja) * 1997-06-09 1998-12-22 Fujitsu Ltd 半導体薄膜の結晶化方法およびそれを用いた薄膜トランジスタの製造方法
US6338987B1 (en) * 1998-08-27 2002-01-15 Lg.Philips Lcd Co., Ltd. Method for forming polycrystalline silicon layer and method for fabricating thin film transistor
JP2001237430A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 酸窒化膜の形成方法および薄膜トランジスタの製造方法
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device

Also Published As

Publication number Publication date
JP2003086604A (ja) 2003-03-20
US20030071312A1 (en) 2003-04-17
KR20040029464A (ko) 2004-04-06
WO2003023866A1 (fr) 2003-03-20
US7067404B2 (en) 2006-06-27
EP1434275A4 (en) 2005-12-21
US20050121111A1 (en) 2005-06-09
CN1554122A (zh) 2004-12-08
KR100737662B1 (ko) 2007-07-09
EP1434275A1 (en) 2004-06-30

Similar Documents

Publication Publication Date Title
TW565942B (en) A thin film semiconductor device having a gate electrode insulator formed through high-heat oxidization
TW595003B (en) Thin-film transistor and method for manufacturing same
JP2006093715A (ja) 薄膜トランジスタの製造方法
JP2000036465A (ja) 遷移金属連続送達法から製造される単結晶薄膜トランジスタ
TW535295B (en) Method for crystallizing a silicon layer and fabricating a TFT using the same
KR20030069779A (ko) 박막트랜지스터 및 그 제조방법
JP2917392B2 (ja) 半導体装置の製造方法
TW558838B (en) A thin film semiconductor device having arrayed configuration of semiconductor crystals and a method for producing it
JPH113860A (ja) 薄膜トランジスタの製造方法
TW594884B (en) Laser re-crystallization method of low temperature polysilicon thin film transistor
JP2006203250A (ja) ３次元半導体デバイスの製造方法
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
JPH10173196A (ja) 半導体装置およびその製造方法
KR20040104982A (ko) 폴리실리콘 박막트랜지스터의 제조방법
JPH01184957A (ja) Ｍｏｓトランジスタの製造方法
JP3942100B2 (ja) 低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法
TWI241637B (en) Method for manufacturing polysilicon layer
JPH07288227A (ja) 多結晶半導体膜、それを用いた半導体装置及び太陽電池並びにその製造方法
JPH02140916A (ja) 薄膜トランジスタの製造方法
WO2007086442A1 (ja) Soiウェーハの製造方法
JP2867402B2 (ja) 半導体装置の製造方法
KR20030015618A (ko) 결정질 실리콘의 제조방법
JPH1197692A (ja) 多結晶および液晶表示装置
JP3291845B2 (ja) 結晶成長方法およびｍｏｓトランジスタのチャネル形成方法
JPH04367278A (ja) 絶縁ゲート薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees