JP3942100B2 - 低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法 - Google Patents
低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法 Download PDFInfo
- Publication number
- JP3942100B2 JP3942100B2 JP2004175244A JP2004175244A JP3942100B2 JP 3942100 B2 JP3942100 B2 JP 3942100B2 JP 2004175244 A JP2004175244 A JP 2004175244A JP 2004175244 A JP2004175244 A JP 2004175244A JP 3942100 B2 JP3942100 B2 JP 3942100B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- active layer
- silicon thin
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法に関し、特に、余計なマスクが必要せず、チャンネル内のシリコン結晶粒を拡大でき、これにより、素子特性や素子均一度が向上され、同時に、工程コストの節約という効果が達成できる方法に関する。
一般に、従来のアモルファスシリコン薄膜トランジスタ液晶ディスプレイ（a-si TFT LCD）の価額が下落することだけでなく、低温多結晶シリコン（LTPS）薄膜トランジスタ液晶ディスプレイは、小寸法での応用領域が拡大され、当該低温多結晶シリコンの薄膜トランジスタ液晶ディスプレイには、分解能、寸法、及び電磁障害等の各方面において有利であるため、例えば、パーソナル携帯情報機器や、デジタルカメラ、携帯電話等の移動端末設備において高い占有率を得ている。
従来のレーザーアニール低温多結晶シリコン薄膜トランジスタ（LTPS-TFTs）の製造ステップにおいて、先ず、レーザーによる再結晶をしてからトランジスタ能動層を形成するため、そのシリコン結晶粒の大きさが、薄膜の厚さによって制限されて、拡大できず、また、大きさが不均一であるシリコン結晶粒がトランジスタ能動層内に散在するため、素子同士の電気特性が異なり、均一性が悪くなるが、トランジスタ能動層を形成してからレーザーによる再結晶をすれば、能動層には、シリコン薄膜全体が溶融されることによる表面張力で、収縮現象（Surface
Tension induced Shrinkage）が発生するから、この方法は低温多結晶シリコン薄膜トランジスタLTPS-TFTsの製造上に適用できない。
Tension induced Shrinkage）が発生するから、この方法は低温多結晶シリコン薄膜トランジスタLTPS-TFTsの製造上に適用できない。
また、薄膜トランジスタ （TFT）やシリコン絶縁層上のＭＯＳ電界効果トランジスタ（SOI-MOSFET）等の素子の能動層下方に熱伝達効率が比較的に悪い絶縁層が設けられるため、素子が大電流で稼動される時、能動層の温度が瞬間に上昇するとともに、能動層内においてのキャリアの移動率が降下するので、関係する技術者により、チャンネル幅Wを、多数の小さいチャンネル幅Wiを並列に変更することで自然発熱効果（Self-heating
Effect）を改善しょうという方法が提出され、図７は、従来の、自然発熱効果（Self-heating Effect）を解決する方式である。
Effect）を改善しょうという方法が提出され、図７は、従来の、自然発熱効果（Self-heating Effect）を解決する方式である。
本発明の主な目的は、低温多結晶シリコン薄膜トランジスタ（LTPS-TFTs）の電界効果キャリア移動率を向上して、素子同士の差異を減少できる方法を提供し、この方法により、トランジスタを製造する時、チャンネル幅が小さければ、チャンネル内のシリコン結晶粒が大きくなり、これで画素を駆動するトランジスタを製作すれば、ディスプレイの分解能が大幅に向上でき、また、レーザーによる再結晶のプロセスウィンドー（process window）が広くなるとともに、多結晶シリコン薄膜トランジスタの電気特性を改善し、且つ、素子同士の差異を縮小して、均一性と収量を向上せしめることにある。
本発明の他の目的は、連続波（continuous wave, CW）エキシマーやエキシマー（Excimer）レーザーアニールした後溶融したシリコンに横方向への再結晶をトリガーさせるメカニズムを有するものを提供し、これにより、工程に余計なマスクを必要とせず、大幅に電界効果キャリア移動率を向上して素子特性を改善し、また、厚いシリコンスペーサー（poly-spacer）は、能動層がレーザー照射されることにより、収縮や変形することを防止でき、また、高エネルギーレーザーで、ドッグボーン形状（dog-bone
shape）である能動層に対して、ソース-ドレイン（Source-Drain）の方向で走査すれば、トランジスタチャンネル内にいて、独自のシリコン結晶粒の状況が得られ、そして、高性能（high
performance）と高均一度（good uniformity）である多結晶シリコン薄膜トランジスタが製造でき、本発明により、チャンネル幅Wが比較的に大きい素子を実現する時、多数の小さいチャンネル幅Wiを並列することにより、各電流のニーズを満足でき、これにより、やや大きいシリコン結晶粒をチャンネルに保持しながら、素子の自然発熱効果（Self-heating
Effect）を改善できる。
shape）である能動層に対して、ソース-ドレイン（Source-Drain）の方向で走査すれば、トランジスタチャンネル内にいて、独自のシリコン結晶粒の状況が得られ、そして、高性能（high
performance）と高均一度（good uniformity）である多結晶シリコン薄膜トランジスタが製造でき、本発明により、チャンネル幅Wが比較的に大きい素子を実現する時、多数の小さいチャンネル幅Wiを並列することにより、各電流のニーズを満足でき、これにより、やや大きいシリコン結晶粒をチャンネルに保持しながら、素子の自然発熱効果（Self-heating
Effect）を改善できる。
上記の目的を達成するために、本発明は、基板を提供するステップ1と、
当該基板上にバッファ酸化層（Buffer Oxide）を形成するステップ2と、
当該バッファ酸化層（Buffer Oxide）上にアモルファスシリコン薄膜層（amorphous silicon）を堆積するステップ3と、
さらに、当該アモルファスシリコン薄膜層（amorphous silicon）上に低温酸化層（LowTemperature
Oxide）を堆積し、当該低温酸化層（Low Temperature Oxide）が後工程において、シリコン薄膜ドライエッチングのストッパー層や、レーザーアニールする時、熱の発散を防止する保温層、或いは再結晶後シリ
コンスペーサー（poly-spacer）を除去するハードマスク（Hard
Mask）とされるステップ4と、
その後、フォトレジスト層（Photoresist）をハードマスクとし、異方性プラズマエッチングで、低温酸化層を完全にエッチング除去してから、下方にあるアモルファスシリコン薄膜層を局部的にエッチング除去するステップ5と、
フォ トレジスト層を除去して、更に、もう一つのアモルファスシリコン薄膜層を堆積して元の下方にあるアモルファスシリコン薄膜を、当該アモルファスシリコ
ン薄膜と相互に接続させて、また、異方性プラズマエッチングで、能動層のエッジにシリコンスペーサーを形成し、続いて、アモルファスシリコン薄膜能動層の連続波レーザーやエキシマーレーザーによる再結晶を行うと、シリコンスペーサー７が種（ｓｅｅｄ）となって、内側への再結晶をトリガーし、能動層のシリコン結晶粒が拡大するようにし、最後に、異方性プラズマエッチングで、シリコンスペーサーと能動層の上方
にある低温酸化層を、完全に除去するステップ6と、を有し、かつ該シリコンスペーサーと薄幕トランジスタＴＦＴの能動層のエッジを製作してから、レーザー照射により温度ラダーを作って、シリコン薄幕横方向に再結晶させる。
当該基板上にバッファ酸化層（Buffer Oxide）を形成するステップ2と、
当該バッファ酸化層（Buffer Oxide）上にアモルファスシリコン薄膜層（amorphous silicon）を堆積するステップ3と、
さらに、当該アモルファスシリコン薄膜層（amorphous silicon）上に低温酸化層（LowTemperature
Oxide）を堆積し、当該低温酸化層（Low Temperature Oxide）が後工程において、シリコン薄膜ドライエッチングのストッパー層や、レーザーアニールする時、熱の発散を防止する保温層、或いは再結晶後シリ
コンスペーサー（poly-spacer）を除去するハードマスク（Hard
Mask）とされるステップ4と、
その後、フォトレジスト層（Photoresist）をハードマスクとし、異方性プラズマエッチングで、低温酸化層を完全にエッチング除去してから、下方にあるアモルファスシリコン薄膜層を局部的にエッチング除去するステップ5と、
フォ トレジスト層を除去して、更に、もう一つのアモルファスシリコン薄膜層を堆積して元の下方にあるアモルファスシリコン薄膜を、当該アモルファスシリコ
ン薄膜と相互に接続させて、また、異方性プラズマエッチングで、能動層のエッジにシリコンスペーサーを形成し、続いて、アモルファスシリコン薄膜能動層の連続波レーザーやエキシマーレーザーによる再結晶を行うと、シリコンスペーサー７が種（ｓｅｅｄ）となって、内側への再結晶をトリガーし、能動層のシリコン結晶粒が拡大するようにし、最後に、異方性プラズマエッチングで、シリコンスペーサーと能動層の上方
にある低温酸化層を、完全に除去するステップ6と、を有し、かつ該シリコンスペーサーと薄幕トランジスタＴＦＴの能動層のエッジを製作してから、レーザー照射により温度ラダーを作って、シリコン薄幕横方向に再結晶させる。
本発明によれば、余計なマスクを必要とせず、チャンネル内のシリコン結晶粒を拡大でき、これにより、素子特性や素子均一度が向上され、同時に、工程コストの節約という効果が達成できる。
図１乃至７は、本発明の成形の垂直電流方向の断面概念図、本発明のトランジスタの対向位置から見る上面図、本発明のSEM（Scanning Electron Microscope）図、本発明において、連続波（continuous
wave, CW）レーザー再結晶を使用する時の能動層図形方位とレーザー走査方向の概念図、及び従来の、比較的に大きいチャンネル幅トランジスタの自然発熱効果（Self-heating
Effect）を解決する方法の概念図である。図示のように、本発明の低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法には、基板1を提供するステップ1と、当該基板１上にバッファ酸化層２（Buffer Oxide）を形成するステップ2と、当該バッファ酸化層２（Buffer
Oxide）上にアモルファスシリコン薄膜層３（amorphous silicon）を堆積するステップ3と、さらに、当該アモルファスシリコン薄膜層３上に低温酸化層４（Low
Temperature Oxide）を堆積し、当該低温酸化層４が後工程において、シリコン薄膜ドライエッチング（Anisotropic Plasma
Etching）のストッパー層や、レーザーアニールする時熱の発散を防止する保温層、或いは再結晶後シリコンスペーサー（silicon-spacer）を除去するハードマスク（Hard
Mask）とされるステップ4と、その後、フォトレジスト層（Photoresist）５をハードマスクとし、異方性プラズマエッチング8で、低温酸化層4を完全にエッチング除去してから、下方にあるアモルファスシリコン薄膜層3を局部的にエッチング除去するステップ5と、フォトレジスト層5を除去して、更に、もう一つのアモルファスシリコン薄膜層3aを堆積する時、元の下方にあるアモルファスシリコン薄膜層3が、当該アモルファスシリコン薄膜層3aと相互に接続し、また、異方性プラズマエッチング8で、能動層のエッジにシリコンスペーサーを形成し、続いて、アモルファスシリコン薄膜能動層の連続波レーザーやエキシマーレーザーによる再結晶9を行うと、能動層のシリコン結晶粒を拡大し、最後に、異方性プラズマエッチング8で、シリコンスペーサー7と能動層の上方にある低温酸化層4を、完全に除去するステップ6と、を有する。
wave, CW）レーザー再結晶を使用する時の能動層図形方位とレーザー走査方向の概念図、及び従来の、比較的に大きいチャンネル幅トランジスタの自然発熱効果（Self-heating
Effect）を解決する方法の概念図である。図示のように、本発明の低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法には、基板1を提供するステップ1と、当該基板１上にバッファ酸化層２（Buffer Oxide）を形成するステップ2と、当該バッファ酸化層２（Buffer
Oxide）上にアモルファスシリコン薄膜層３（amorphous silicon）を堆積するステップ3と、さらに、当該アモルファスシリコン薄膜層３上に低温酸化層４（Low
Temperature Oxide）を堆積し、当該低温酸化層４が後工程において、シリコン薄膜ドライエッチング（Anisotropic Plasma
Etching）のストッパー層や、レーザーアニールする時熱の発散を防止する保温層、或いは再結晶後シリコンスペーサー（silicon-spacer）を除去するハードマスク（Hard
Mask）とされるステップ4と、その後、フォトレジスト層（Photoresist）５をハードマスクとし、異方性プラズマエッチング8で、低温酸化層4を完全にエッチング除去してから、下方にあるアモルファスシリコン薄膜層3を局部的にエッチング除去するステップ5と、フォトレジスト層5を除去して、更に、もう一つのアモルファスシリコン薄膜層3aを堆積する時、元の下方にあるアモルファスシリコン薄膜層3が、当該アモルファスシリコン薄膜層3aと相互に接続し、また、異方性プラズマエッチング8で、能動層のエッジにシリコンスペーサーを形成し、続いて、アモルファスシリコン薄膜能動層の連続波レーザーやエキシマーレーザーによる再結晶9を行うと、能動層のシリコン結晶粒を拡大し、最後に、異方性プラズマエッチング8で、シリコンスペーサー7と能動層の上方にある低温酸化層4を、完全に除去するステップ6と、を有する。
以上のように、当該シリコンスペーサーには、多結晶シリコン薄膜（polycrystalline
silicon film）とアモルファスシリコン薄膜（amorphous silicon film）とからなるスペーサー（spacer）が含まれることができる。また、当該ステップ6で製作されたシリコンスペーサーには、薄膜トランジスタ（ＴＦＴ）と、シリコン絶縁層上のＭＯＳ電界効果トランジスタ（SOI-MOSFET）の能動層のエッジ（能動層エッジを充填することを含む）とが含まれ、また、この方法が、高、低温工程と問わず適用できる。また、当該ステップ6で、シリコンスペーサーのシリコン絶縁層上のＭＯＳ電界効果トランジスタ（SOI-MOSFET）の能動層のエッジを製作してから、レーザー再結晶し、このシリコンスペーサーの主な目的は、温度ラダーを作って、シリコン薄膜横方向再結晶させる。また、当該ステップ6で、薄膜トランジスタの能動層の側壁に覆われるシリコンスペーサー材料は、誘電体（例えば、Oxide、Nitride、Metal
oxide…等）や金属（例えば、アルミウムAl、タングステンW、モリブデンMo、クロミウムCr…）等の材料に代えても良く、最後に、選択的に、シリコンスペーサーを除去（或いはそのまま残して）してから、後の工程を続行する。また、当該ステップ6では、まず、能動層に対して、エキシマーレーザーアニール（ELA）や、固相成長（SPC）、或いは金属誘起固相成長（MILC）等の方法で能動層を再結晶させた後、薄膜トランジスタ或いはシリコン絶縁層上のＭＯＳ電界効果トランジスタ（SOI-MOSFET）の能動層のエッジに、シリコンスペーサーを製作してもよい。
silicon film）とアモルファスシリコン薄膜（amorphous silicon film）とからなるスペーサー（spacer）が含まれることができる。また、当該ステップ6で製作されたシリコンスペーサーには、薄膜トランジスタ（ＴＦＴ）と、シリコン絶縁層上のＭＯＳ電界効果トランジスタ（SOI-MOSFET）の能動層のエッジ（能動層エッジを充填することを含む）とが含まれ、また、この方法が、高、低温工程と問わず適用できる。また、当該ステップ6で、シリコンスペーサーのシリコン絶縁層上のＭＯＳ電界効果トランジスタ（SOI-MOSFET）の能動層のエッジを製作してから、レーザー再結晶し、このシリコンスペーサーの主な目的は、温度ラダーを作って、シリコン薄膜横方向再結晶させる。また、当該ステップ6で、薄膜トランジスタの能動層の側壁に覆われるシリコンスペーサー材料は、誘電体（例えば、Oxide、Nitride、Metal
oxide…等）や金属（例えば、アルミウムAl、タングステンW、モリブデンMo、クロミウムCr…）等の材料に代えても良く、最後に、選択的に、シリコンスペーサーを除去（或いはそのまま残して）してから、後の工程を続行する。また、当該ステップ6では、まず、能動層に対して、エキシマーレーザーアニール（ELA）や、固相成長（SPC）、或いは金属誘起固相成長（MILC）等の方法で能動層を再結晶させた後、薄膜トランジスタ或いはシリコン絶縁層上のＭＯＳ電界効果トランジスタ（SOI-MOSFET）の能動層のエッジに、シリコンスペーサーを製作してもよい。
当該シリコンスペーサー7が、能動層アモルファスシリコン薄膜層3のエッジに製作された後、高エネルギー連続波レーザーで、ドッグボーン形状（dog-bone
shape）である能動層に対して再結晶させること、或いはエキシマー（Excimer）レーザーアニールで再結晶９させることにより、能動層に温度ラダーを作り、シリコン結晶粒を拡大する。（図3を参照のこと）図4には、ゲート１０（Gate）と、ソース１１（Source）、ドレイン１２（Drain）の相対位置を示す。図から分かるように、このような工程では、当該シリコンスペーサー７が能動層（アモルファスシリコン薄膜層３）全体の周縁を囲むようにし、後の異方性プラズマエッチング8では、完全にシリコンスペーサー7を除去できない場合、シリコンスペーサー7の結晶特性がよくないから、残されるシリコンスペーサー7がトランジスタの電気特性に影響を与えず、電圧によるシリコンスペーサー7の導通が難しく、電流に有利である。
shape）である能動層に対して再結晶させること、或いはエキシマー（Excimer）レーザーアニールで再結晶９させることにより、能動層に温度ラダーを作り、シリコン結晶粒を拡大する。（図3を参照のこと）図4には、ゲート１０（Gate）と、ソース１１（Source）、ドレイン１２（Drain）の相対位置を示す。図から分かるように、このような工程では、当該シリコンスペーサー７が能動層（アモルファスシリコン薄膜層３）全体の周縁を囲むようにし、後の異方性プラズマエッチング8では、完全にシリコンスペーサー7を除去できない場合、シリコンスペーサー7の結晶特性がよくないから、残されるシリコンスペーサー7がトランジスタの電気特性に影響を与えず、電圧によるシリコンスペーサー7の導通が難しく、電流に有利である。
図5は、エキシマーレーザーによる再結晶により得た多結晶粒(Poly-Si
Grains)がチャンネルにおいての分布状況である。これにより、本発明によれば、トランジスタのチャンネルにおいて、比較的に大きいシリコン結晶粒が得られる。その理由は、レーザー照射された後、比較的に薄いチャンネル領域全体が溶融されるが、比較的に厚いシリコンスペーサー７が部分的に溶融され、全体が溶融される領域においては、シリコンスペーサー７が種（seed）とされて、内側への再結晶をトリガーするためである。また、図５から分かるように、当該能動層のエッジには収縮（Shrinkage）変形現象が発生しないので、この方法は、シリコン薄膜全体が溶融された後、表面張力による収縮効果（Shrinkage
Effect）を有効に抑制する。図6は、この方法において、連続波レーザーをもって再結晶させる時の能動層図形方位とレーザー走査方向の最も良い状況である。また、図７は、従来の、自然発熱効果を解決する方法であり、本発明においては、更に上記の方法を利用することにより、比較的に大きいチャンネル幅Wを、多数の小さいチャンネル幅Wiを並列に変更することで、各電流のニーズを満足できる。これにより、やや大きいシリコン結晶粒をチャンネルに保持しながら、素子の自然発熱効果を改善できる。
Grains)がチャンネルにおいての分布状況である。これにより、本発明によれば、トランジスタのチャンネルにおいて、比較的に大きいシリコン結晶粒が得られる。その理由は、レーザー照射された後、比較的に薄いチャンネル領域全体が溶融されるが、比較的に厚いシリコンスペーサー７が部分的に溶融され、全体が溶融される領域においては、シリコンスペーサー７が種（seed）とされて、内側への再結晶をトリガーするためである。また、図５から分かるように、当該能動層のエッジには収縮（Shrinkage）変形現象が発生しないので、この方法は、シリコン薄膜全体が溶融された後、表面張力による収縮効果（Shrinkage
Effect）を有効に抑制する。図6は、この方法において、連続波レーザーをもって再結晶させる時の能動層図形方位とレーザー走査方向の最も良い状況である。また、図７は、従来の、自然発熱効果を解決する方法であり、本発明においては、更に上記の方法を利用することにより、比較的に大きいチャンネル幅Wを、多数の小さいチャンネル幅Wiを並列に変更することで、各電流のニーズを満足できる。これにより、やや大きいシリコン結晶粒をチャンネルに保持しながら、素子の自然発熱効果を改善できる。
以上の詳しい説明によれば、本技術をよく分かるものが、本発明が確実に前記の目的を達成することを了解するので、特許法の規定に従って、特許の出願を提出する。
以上の説明は、ただ、本発明のよりよい実施例であり、本発明の実施範囲を制限するものではなく、また、本発明の特許請求の範囲や明細書内容に従って等価修正や変更も、本発明の請求範囲に含まれている。
1 基板
2 バッファ酸化層
３、３ａ アモルファスシリコン薄膜層
4 低温酸化層
5 フォトレジスト層
7 シリコンスペーサー
8 異方性プラズマエッチング
９ アモルファスシリコン薄膜能動層の連続波レーザーやエキシマーレーザーによる再結晶
１０ ゲート
１１ ソース
１２ ドレイン
2 バッファ酸化層
３、３ａ アモルファスシリコン薄膜層
4 低温酸化層
5 フォトレジスト層
7 シリコンスペーサー
8 異方性プラズマエッチング
９ アモルファスシリコン薄膜能動層の連続波レーザーやエキシマーレーザーによる再結晶
１０ ゲート
１１ ソース
１２ ドレイン
Claims (3)
- 基板を提供するステップ1と、
当該基板上にバッファ酸化層（Buffer Oxide）を形成するステップ2と、
当該バッファ酸化層（Buffer Oxide）上にアモルファスシリコン薄膜層（amorphous silicon）を堆積するステップ3と、
さらに、当該アモルファスシリコン薄膜層（amorphous silicon）上に低温酸化層（LowTemperature
Oxide）を堆積し、当該低温酸化層（Low Temperature Oxide）が後工程において、シリコン薄膜ドライエッチングのストッパー層や、レーザーアニールする時、熱の発散を防止する保温層、或いは再結晶後シリ
コンスペーサー（poly-spacer）を除去するハードマスク（Hard
Mask）とされるステップ4と、
その後、フォトレジスト層（Photoresist）をハードマスクとし、異方性プラズマエッチングで、低温酸化層を完全にエッチング除去してから、下方にあるアモルファスシリコン薄膜層を局部的にエッチング除去するステップ5と、
フォ トレジスト層を除去して、更に、もう一つのアモルファスシリコン薄膜層を堆積して元の下方にあるアモルファスシリコン薄膜を、当該アモルファスシリコ
ン薄膜と相互に接続させて、また、異方性プラズマエッチングで、能動層のエッジにシリコンスペーサーを形成し、続いて、アモルファスシリコン薄膜能動層の連続波レーザーやエキシマーレーザーによる再結晶を行うと、シリコンスペーサー７が種（ｓｅｅｄ）となって、内側への再結晶をトリガーし、能動層のシリコン結晶粒が拡大するようにし、最後に、異方性プラズマエッチングで、シリコンスペーサーと能動層の上方
にある低温酸化層を、完全に除去するステップ6と、を有し、かつ該シリコンスペーサーと薄幕トランジスタＴＦＴの能動層のエッジを製作してから、レーザー照射により温度ラダーを作って、シリコン薄幕横方向に再結晶させること、
を特徴とする、低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法。 - 当該シリコンスペーサーはアモルファスシリコン薄膜（amorphous silicon film）からなることを特徴とする、請求項１記載の低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法。
- 薄膜トランジスタ（ＴＦＴ）の能動層のエッジには、当該ステップ6で製作されたシリコンスペーサーが含まれる、ことを特徴とする、請求項１記載の低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004175244A JP3942100B2 (ja) | 2003-06-23 | 2004-06-14 | 低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003177842 | 2003-06-23 | ||
| JP2004175244A JP3942100B2 (ja) | 2003-06-23 | 2004-06-14 | 低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005039224A JP2005039224A (ja) | 2005-02-10 |
| JP3942100B2 true JP3942100B2 (ja) | 2007-07-11 |
Family
ID=34220120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004175244A Expired - Fee Related JP3942100B2 (ja) | 2003-06-23 | 2004-06-14 | 低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3942100B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019182262A1 (ko) * | 2018-03-23 | 2019-09-26 | 홍잉 | 반도체 소자의 제조 방법 |
| KR20200085721A (ko) * | 2018-03-23 | 2020-07-15 | 잉 홍 | 박막 반도체 소자의 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022042B (zh) * | 2014-06-10 | 2017-01-25 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法 |
| CN105097550A (zh) * | 2015-08-04 | 2015-11-25 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 |
-
2004
- 2004-06-14 JP JP2004175244A patent/JP3942100B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019182262A1 (ko) * | 2018-03-23 | 2019-09-26 | 홍잉 | 반도체 소자의 제조 방법 |
| KR20200085721A (ko) * | 2018-03-23 | 2020-07-15 | 잉 홍 | 박막 반도체 소자의 제조 방법 |
| KR102219343B1 (ko) * | 2018-03-23 | 2021-02-24 | 홍잉 | 박막 반도체 소자의 제조 방법 |
| US11342448B2 (en) | 2018-03-23 | 2022-05-24 | Ying Hong | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005039224A (ja) | 2005-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410373B1 (en) | Method of forming polysilicon thin film transistor structure | |
| US7338845B2 (en) | Fabrication method of a low-temperature polysilicon thin film transistor | |
| JP3713232B2 (ja) | 結晶質シリコン活性層を含む薄膜トランジスタの製造方法 | |
| JP2006093715A (ja) | 薄膜トランジスタの製造方法 | |
| CN106847703B (zh) | 低温多晶硅薄膜晶体管的制造方法和显示装置 | |
| TWI322446B (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| JPH07211920A (ja) | オフセット型多結晶シリコン薄膜トランジスタの製造方法 | |
| US20030155572A1 (en) | Thin film transistor and method for manufacturing thereof | |
| JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
| US20060008953A1 (en) | Structure of ltps-tft and method of fabricating channel layer thereof | |
| US7109075B2 (en) | Method for fabrication of polycrystallin silicon thin film transistors | |
| US5580801A (en) | Method for processing a thin film using an energy beam | |
| JP2010205765A (ja) | 自己整合半導体トランジスタの製造方法 | |
| JP3942100B2 (ja) | 低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法 | |
| JP2005229096A (ja) | Ｌｄｄ構造を有する薄膜トランジスタ及びその製造方法 | |
| US7115449B2 (en) | Method for fabrication of polycrystalline silicon thin film transistors | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
| KR100753635B1 (ko) | 금속유도측면결정화를 이용한 ｌｄｄ 구조를 갖는 박막트랜지스터의 제조방법 | |
| US20050037550A1 (en) | Thin film transistor using polysilicon and a method for manufacturing the same | |
| KR20070043393A (ko) | 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법 | |
| KR101075261B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| US7014708B2 (en) | Method of forming a thin film transistor by utilizing a laser crystallization process | |
| KR100966431B1 (ko) | 결정화 특성이 향상된 액정표시장치의 제조방법 | |
| JP2000068513A (ja) | 半導体装置の製造方法 | |
| KR100303068B1 (ko) | 다결정 트랜지스터에서 레이져 어닐링으로 소스-드레인 영역의 불순물 활성화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060703 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070330 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |