CN104022042B - 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法 - Google Patents
低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法 Download PDFInfo
- Publication number
- CN104022042B CN104022042B CN201410255910.4A CN201410255910A CN104022042B CN 104022042 B CN104022042 B CN 104022042B CN 201410255910 A CN201410255910 A CN 201410255910A CN 104022042 B CN104022042 B CN 104022042B
- Authority
- CN
- China
- Prior art keywords
- active layer
- polycrystalline silicon
- low
- low temperature
- temperature polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 92
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000010409 thin film Substances 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims abstract description 94
- 239000010410 layer Substances 0.000 claims abstract description 86
- 230000008569 process Effects 0.000 claims abstract description 23
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 46
- 229920005591 polysilicon Polymers 0.000 claims description 33
- 238000005224 laser annealing Methods 0.000 claims description 25
- 239000012212 insulator Substances 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000003628 erosive effect Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明实施例公开了一种低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法，涉及显示技术领域，解决了源极或者漏极与有源层接触不良的技术问题。该制作方法包括：在衬底基板上形成包括有源层的图形，有源层包括低温多晶硅；在形成了包括有源层的图形的衬底基板上，形成栅极绝缘层；在形成了栅极绝缘层的衬底基板上，形成包括栅极的图形；在形成了包括栅极的图形的衬底基板上，形成层间绝缘层，经过构图工艺使层间绝缘层和栅极绝缘层上形成对应于源极和漏极的接触孔；在接触孔底部形成低温多晶硅；形成包括源极和漏极的图形，源极和漏极通过接触孔以及接触孔底部的低温多晶硅连接有源层。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法。
背景技术
由于低温多晶硅薄膜晶体管具有较高的电子迁移率、较快的响应速度、良好的稳定性等优点，目前，常用的主动式阵列液晶显示器多采用低温多晶硅薄膜晶体管。
具体地，低温多晶硅薄膜晶体管的制作方法如下：首先，在衬底基板上形成一层非晶硅；其次，通过准分子激光退火工艺使非晶硅的上层部分转化为低温多晶硅，以形成有源层；再次，依次形成栅极绝缘层、栅极和层间绝缘层；然后，在层间绝缘层和栅极绝缘层上刻蚀形成对应于源极和漏极的接触孔，使低温多晶硅暴露；最后，形成源极和漏极，源极和漏极通过接触孔与低温多晶硅接触，从而形成低温多晶硅薄膜晶体管。
发明人发现，由于不同区域的栅极绝缘层和层间绝缘层的厚度不均匀，因此，在刻蚀形成接触孔的过程中，容易造成过刻，从而使得接触孔底部的低温多晶硅被刻蚀掉，导致后续形成的源极或者漏极与有源层接触不良，从而降低了低温多晶硅薄膜晶体管的性能。
发明内容
本发明所要解决的技术问题在于提供一种低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法，能够解决源极或者漏极与有源层接触不良的技术问题。
为解决上述技术问题，本发明实施例提供了一种低温多晶硅薄膜晶体管的制作方法，采用如下技术方案：
一种低温多晶硅薄膜晶体管的制作方法，包括：
在衬底基板上形成包括有源层的图形，所述有源层包括低温多晶硅；
在形成了包括所述有源层的图形的所述衬底基板上，形成栅极绝缘层；
在形成了所述栅极绝缘层的所述衬底基板上，形成包括栅极的图形；
在形成了包括所述栅极的图形的所述衬底基板上，形成层间绝缘层，经过构图工艺使所述层间绝缘层和所述栅极绝缘层上形成对应于源极和漏极的接触孔；
在所述接触孔底部形成低温多晶硅；
形成包括所述源极和所述漏极的图形，所述源极和所述漏极通过所述接触孔以及所述接触孔底部的低温多晶硅连接所述有源层。
所述在衬底基板上形成包括有源层的图形，所述有源层包括低温多晶硅，包括：
在所述衬底基板上形成一层非晶硅；
使用准分子激光退火工艺对非晶硅进行处理，使顶部的非晶硅转化为低温多晶硅；
经过构图工艺形成包括所述有源层的图形，以形成所述有源层，所述有源层包括非晶硅和位于非晶硅上的低温多晶硅。
所述在衬底基板上形成包括有源层的图形，所述有源层包括低温多晶硅，包括：
在所述衬底基板上形成一层非晶硅；
使用准分子激光退火工艺对非晶硅进行处理，使非晶硅全部转化为低温多 晶硅；
经过构图工艺形成包括所述有源层的图形，以形成所述有源层，所述有源层包括低温多晶硅。
所述在所述接触孔底部形成低温多晶硅，包括：
使用准分子激光退火工艺对所述接触孔底部的所述有源层进行处理。
所述在所述接触孔底部形成低温多晶硅，包括：
在所述衬底基板上形成非晶硅；
使用准分子激光退火工艺对非晶硅进行处理，使非晶硅转化为低温多晶硅；
经过一次构图工艺，仅保留所述接触孔底部的低温多晶硅。
在所述在衬底基板上形成包括有源层的图形，所述有源层包括低温多晶硅，之前包括：
在所述衬底基板上形成缓冲层。
所述准分子激光退火工艺中使用的准分子激光为XeCl激光，其波长为308nm。
所述准分子激光退火工艺中使用的准分子激光的能量密度为200～300mJ/cm2。
所述准分子激光退火工艺中的相邻两个时刻的光斑之间的重合率为94～98％。
本发明实施例提供了一种低温多晶硅薄膜晶体管的制作方法，该方法包括在形成对应于源极和漏极的接触孔后，在接触孔底部形成低温多晶硅，以使得后续形成的源极和漏极通过接触孔以及接触孔底部的低温多晶硅连接有源层，进而能够解决源极或者漏极与有源层接触不良的技术问题。
此外，本发明实施例还提供了一种阵列基板的制作方法，该阵列基板的制 作方法包括以上任一项所述的低温多晶硅薄膜晶体管的制作方法。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中的低温多晶硅薄膜晶体管的制作流程图；
图2为本发明实施例中的不同步骤对应的低温多晶硅薄膜晶体管示意图1；
图3为本发明实施例中的不同步骤对应的低温多晶硅薄膜晶体管示意图2。
附图标记说明：
1—衬底基板； 2—有源层； 21—非晶硅；
22—低温多晶硅； 3—栅极绝缘层； 4—栅极；
5—层间绝缘层； 6—接触孔； 7—源极；
8—漏极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法，能够解决源极或者漏极与有源层接触不良的技术问题。
具体地，如图1所示，该低温多晶硅薄膜晶体管的制作方法，包括以下步骤：
步骤S101、在衬底基板上形成包括有源层的图形，有源层包括低温多晶硅。
具体地，可以采用两种方法：
方法一，如图2所示，首先，在衬底基板1上形成一层非晶硅21；然后，使用准分子激光退火工艺对非晶硅21进行处理，使顶部的非晶硅21转化为低温多晶硅22；最后，经过构图工艺形成包括有源层2的图形，以形成有源层2，形成的有源层2包括非晶硅21和位于非晶硅21上的低温多晶硅22。
方法二，如图3所示，首先，在衬底基板1上形成一层非晶硅21；然后，使用准分子激光退火工艺对非晶硅21进行处理，使非晶硅21全部转化为低温多晶硅22；经过构图工艺形成包括有源层2的图形，以形成有源层2，形成的有源层2包括低温多晶硅22。
其中，使用准分子激光退火工艺使非晶硅21转变为低温多晶硅22的基本原理如下：高能量的准分子激光照射到非晶硅21表面，使非晶硅21融化、冷却、再结晶，实现从非晶硅21到多晶硅22的转变。准分子激光退火工艺制备的低温多晶硅22的晶粒大、空间选择性好、晶内缺陷少、电学特性好，且准分子激光退火工艺过程中对衬底基板1的温度影响较小。具体地，准分子激光器发射出准分子激光，在非晶硅21表面形成光斑，准分子激光器沿一定轨迹进行扫描，进而使得光斑沿一定轨迹移动，以使整个非晶硅21表面的均匀地受到准分子激光的照射，在扫描过程中，相邻两个时刻的光斑之间存在一定的重合。
需要说明的是，本发明实施例所述中的构图工艺包括：涂覆光刻胶，使用掩膜板遮盖，曝光，显影，刻蚀，剥离光刻胶等步骤。
需要说明的是，在衬底基板1上形成的非晶硅21较厚时适用于方法一，在衬底基板1上形成的非晶硅21较薄时适用于方法二。
进一步需要补充的是，本发明实施例优选先形成低温多晶硅22，经过构图 工艺形成有源层2的图形，以使得形成的低温多晶硅22较均匀。但是本发明实施例并不局限于此，也可以形成非晶硅21后，先经过构图工艺形成有源层2的图形，然后再形成低温多晶硅22。
此外，在衬底基板1上形成包括有源层2的图形，有源层2包括非晶硅21和位于非晶硅21上的低温多晶硅22，之前包括，在衬底基板1上形成缓冲层。缓冲层的作用在于将衬底基板1与有源层2隔绝，避免衬底基板1中杂质进入有源层2，影响有源层2的性能，此外还可减少非晶硅21与衬底基板1之间的热扩散，降低准分子激光退火工艺过程中温度对衬底基板1的影响。
步骤S102、在形成了包括有源层的图形的衬底基板上，形成栅极绝缘层。
使用等离子体化学气相沉积等方法在形成了包括有源层2的图形的衬底基板1上形成栅极绝缘层3。
步骤S103、在形成了栅极绝缘层的衬底基板上，形成包括栅极的图形。
首先使用溅射或者蒸镀等方法在形成了栅极绝缘层3的衬底基板1上形成一层栅极金属层，然后经过一次构图工艺形成包括栅极4的图形。
步骤S104、在形成了包括栅极的图形的衬底基板上，形成层间绝缘层，经过构图工艺使层间绝缘层和栅极绝缘层上形成对应于源极和漏极的接触孔。
首先使用等离子体增强化学气相沉积等方法在形成了包括栅极4的图形的衬底基板1上，形成层间绝缘层5，然后经过构图工艺使层间绝缘层5和栅极绝缘层3上形成对应于源极7和漏极8的接触孔6。
步骤S105、在接触孔底部形成低温多晶硅。
在接触孔6底部形成低温多晶硅22的步骤需要根据步骤S101中在衬底基板1上形成包括有源层2的图形所采用的方法不同而不同。具体地，如图2所示，当衬底基板1上形成的非晶硅21较厚，采用方法一形成包括有源层2的图 形时，使用准分子激光退火工艺对接触孔6底部的有源层2进行处理，以使得在步骤S104中对层间绝缘层5和栅极绝缘层3进行刻蚀时暴露出的非晶硅21转变为低温多晶硅22。如图3所示，当衬底基板1上形成的非晶硅21较薄，采用方法二形成包括有源层2的图形时，在步骤S104中对层间绝缘层5和栅极绝缘层3进行刻蚀时，会使得位于栅极绝缘层3下的衬底基板1或者缓冲层暴露，因此，需要先在衬底基板1上形成非晶硅21；然后，使用准分子激光退火工艺对非晶硅21进行处理，使非晶硅21转化为低温多晶硅22；最后，经过一次构图工艺，仅保留接触孔6底部的低温多晶硅。
需要说明的是，由于在经过构图工艺形成接触孔6时，仅去除接触孔6所在区域的层间绝缘层5和栅极绝缘层3，而在经过构图工艺去除接触孔6底部以外的低温多晶硅时，仅保留接触孔6底部的低温多晶硅，因此，在经过构图工艺去除接触孔6底部以外的低温多晶硅时，可以选用形成接触孔6时所采用的掩膜板，只要选用与形成接触孔6时相反的光刻胶即可，以降低生产成本。具体地，若形成接触孔6时选用正性光刻胶，则此处选用负性光刻胶，若形成接触孔6时选用负性光刻胶，则此处选用正性光刻胶。
步骤S106、形成包括源极和漏极的图形，源极和漏极通过接触孔以及接触孔底部的低温多晶硅连接有源层。
首先使用溅射或者蒸镀等方法在经过准分子激光退火工艺处理后的衬底基板1上，形成一层源漏极金属层，然后经过构图工艺形成包括源极7和漏极8的图形，其中源极7和漏极8通过接触孔6以及接触孔6底部的低温多晶硅22连接有源层2，进而使得源极7和漏极8与有源层2之间具有良好的欧姆接触，使低温多晶硅薄膜晶体管具有较好的性能。
本发明实施例提供了一种低温多晶硅薄膜晶体管的制作方法，该方法包括 在形成对应于源极和漏极的接触孔后，在接触孔底部形成低温多晶硅，以使得后续形成的源极和漏极通过接触孔以及接触孔底部的低温多晶硅连接有源层，进而能够解决源极或者漏极与有源层接触不良的技术问题。
进一步地，在上述各个步骤中，准分子激光退火工艺中使用的准分子激光退火工艺中使用的准分子激光优选为XeCl激光，其波长为308nm。准分子激光的能量密度为200～300mJ/cm2。准分子激光退火工艺中的相邻两个时刻的光斑之间的重合率为94～98％。
此外，本发明实施例还提供了一种阵列基板的制作方法，该阵列基板的制作方法包括以上任一项所述的低温多晶硅薄膜晶体管的制作方法。该阵列基板的制作方法还包括像素电极等结构的制作方法，本领域技术人员在不付出创造性劳动的前提下均可获得，本发明实施例对此不进行限定。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种低温多晶硅薄膜晶体管的制作方法，其特征在于，包括：
在衬底基板上形成包括有源层的图形，所述有源层包括低温多晶硅；
在形成了包括所述有源层的图形的所述衬底基板上，形成栅极绝缘层；
在形成了所述栅极绝缘层的所述衬底基板上，形成包括栅极的图形；
在形成了包括所述栅极的图形的所述衬底基板上，形成层间绝缘层，经过构图工艺使所述层间绝缘层和所述栅极绝缘层上形成对应于源极和漏极的接触孔；
在所述接触孔底部形成低温多晶硅；
形成包括所述源极和所述漏极的图形，所述源极和所述漏极通过所述接触孔以及所述接触孔底部的低温多晶硅连接所述有源层。
2.根据权利要求1所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述在衬底基板上形成包括有源层的图形，所述有源层包括低温多晶硅，包括：
在所述衬底基板上形成一层非晶硅；
使用准分子激光退火工艺对非晶硅进行处理，使顶部的非晶硅转化为低温多晶硅；
经过构图工艺形成包括所述有源层的图形，以形成所述有源层，所述有源层包括非晶硅和位于非晶硅上的低温多晶硅。
3.根据权利要求2所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述在所述接触孔底部形成低温多晶硅，包括：
使用准分子激光退火工艺对所述接触孔底部的所述有源层进行处理。
4.根据权利要求1所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述在衬底基板上形成包括有源层的图形，所述有源层包括低温多晶硅，包括：
在所述衬底基板上形成一层非晶硅；
使用准分子激光退火工艺对非晶硅进行处理，使非晶硅全部转化为低温多晶硅；
经过构图工艺形成包括所述有源层的图形，以形成所述有源层，所述有源层包括低温多晶硅。
5.根据权利要求4所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述在所述接触孔底部形成低温多晶硅，包括：
在所述衬底基板上形成非晶硅；
使用准分子激光退火工艺对非晶硅进行处理，使非晶硅转化为低温多晶硅；
经过一次构图工艺，仅保留所述接触孔底部的低温多晶硅。
6.根据权利要求2-5任一项所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述准分子激光退火工艺中使用的准分子激光为XeCl激光，其波长为308nm。
7.根据权利要求2-5任一项所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述准分子激光退火工艺中使用的准分子激光的能量密度为200～300mJ/cm2。
8.根据权利要求2-5任一项所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，所述准分子激光退火工艺中的相邻两个时刻的光斑之间的重合率为94～98％。
9.根据权利要求1所述的低温多晶硅薄膜晶体管的制作方法，其特征在于，在所述在衬底基板上形成包括有源层的图形，所述有源层包括低温多晶硅，之前包括：
在所述衬底基板上形成缓冲层。
10.一种阵列基板的制作方法，其特征在于，包括如权利要求1-9任一项所述的低温多晶硅薄膜晶体管的制作方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410255910.4A CN104022042B (zh) | 2014-06-10 | 2014-06-10 | 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法 |
| PCT/CN2014/088421 WO2015188542A1 (zh) | 2014-06-10 | 2014-10-11 | 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410255910.4A CN104022042B (zh) | 2014-06-10 | 2014-06-10 | 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104022042A CN104022042A (zh) | 2014-09-03 |
| CN104022042B true CN104022042B (zh) | 2017-01-25 |
Family
ID=51438738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410255910.4A Active CN104022042B (zh) | 2014-06-10 | 2014-06-10 | 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104022042B (zh) |
| WO (1) | WO2015188542A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022042B (zh) * | 2014-06-10 | 2017-01-25 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1531061A (zh) * | 2003-03-17 | 2004-09-22 | ������������ʽ���� | 接触孔形成方法、薄膜半导体装置的制法、电子器件及其制法 |
| CN1725511A (zh) * | 2004-05-24 | 2006-01-25 | 三星Sdi株式会社 | 半导体器件及其制造方法 |
| TW200606487A (en) * | 2004-08-10 | 2006-02-16 | Ind Tech Res Inst | Mask reduction of LTPS-TFT array by use of photo-sensitive low-k dielectrics |
| CN103236400A (zh) * | 2013-03-29 | 2013-08-07 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜制作方法、薄膜晶体管制作方法 |
| CN103545319A (zh) * | 2013-11-08 | 2014-01-29 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW586144B (en) * | 2002-11-15 | 2004-05-01 | Toppoly Optoelectronics Corp | Method of forming a liquid crystal display |
| JP3942100B2 (ja) * | 2003-06-23 | 2007-07-11 | 國立交通大學 | 低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法 |
| US20050059192A1 (en) * | 2003-09-17 | 2005-03-17 | Hui-Chu Lin | Method of fabricating low temperature polysilicon thin film transistor |
| CN100350629C (zh) * | 2004-07-14 | 2007-11-21 | 友达光电股份有限公司 | 半导体元件与其中的多晶硅薄膜晶体管及其制造方法 |
| KR20100071655A (ko) * | 2008-12-19 | 2010-06-29 | 노코드 주식회사 | 저온 다결정 실리콘 박막의 제조방법 |
| CN103107095A (zh) * | 2013-01-25 | 2013-05-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
| CN104022042B (zh) * | 2014-06-10 | 2017-01-25 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法 |
-
2014
- 2014-06-10 CN CN201410255910.4A patent/CN104022042B/zh active Active
- 2014-10-11 WO PCT/CN2014/088421 patent/WO2015188542A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1531061A (zh) * | 2003-03-17 | 2004-09-22 | ������������ʽ���� | 接触孔形成方法、薄膜半导体装置的制法、电子器件及其制法 |
| CN1725511A (zh) * | 2004-05-24 | 2006-01-25 | 三星Sdi株式会社 | 半导体器件及其制造方法 |
| TW200606487A (en) * | 2004-08-10 | 2006-02-16 | Ind Tech Res Inst | Mask reduction of LTPS-TFT array by use of photo-sensitive low-k dielectrics |
| CN103236400A (zh) * | 2013-03-29 | 2013-08-07 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜制作方法、薄膜晶体管制作方法 |
| CN103545319A (zh) * | 2013-11-08 | 2014-01-29 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015188542A1 (zh) | 2015-12-17 |
| CN104022042A (zh) | 2014-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106206622B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| EP3113217B1 (en) | Low-temperature polycrystalline silicon thin-film transistor, array substrate and manufacturing method therefor | |
| US9269820B2 (en) | Manufacturing method of polysilicon layer, and polysilicon thin film transistor and manufacturing method thereof | |
| CN103839826B (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| CN105428243B (zh) | 一种薄膜晶体管及制作方法、阵列基板和显示装置 | |
| US7202501B2 (en) | Thin film transistor and method for fabricating the same | |
| JP2006024881A (ja) | 薄膜トランジスター及びその製造方法 | |
| WO2015188594A1 (zh) | 多晶硅层及显示基板的制备方法、显示基板 | |
| CN104752203A (zh) | 一种薄膜晶体管的制作方法 | |
| CN103794566A (zh) | 一种显示面板制作方法 | |
| JP2005142567A (ja) | ポリシリコン膜の形成方法、その方法で形成されたポリシリコン膜を備える薄膜トランジスタおよびその製造方法 | |
| CN105655404B (zh) | 低温多晶硅薄膜晶体管及其制作方法 | |
| WO2017028499A1 (zh) | 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置 | |
| JP2011109075A (ja) | 多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法 | |
| US9589796B2 (en) | Method of defining poly-silicon growth direction | |
| TW201424005A (zh) | 製造多晶矽層之方法、製造包含其之有機發光顯示設備的方法、及使用其製造之有機發光顯示設備 | |
| CN104022042B (zh) | 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法 | |
| CN107170753A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| KR20090029570A (ko) | 박막 트랜지스터의 제조 방법 | |
| JP2006013425A (ja) | 薄膜トランジスター及びその製造方法 | |
| CN106783532B (zh) | 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板 | |
| KR100611762B1 (ko) | 박막트랜지스터의 제조 방법 | |
| CN101728436A (zh) | 薄膜晶体管元件及其制作方法 | |
| CN109637932A (zh) | 薄膜晶体管及其制备方法 | |
| US8507331B2 (en) | Method of adjusting gap between bumps in pixel region and method of manufacturing display device using the method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |