CN100350629C - 半导体元件与其中的多晶硅薄膜晶体管及其制造方法 - Google Patents
半导体元件与其中的多晶硅薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN100350629C CN100350629C CNB2004100697515A CN200410069751A CN100350629C CN 100350629 C CN100350629 C CN 100350629C CN B2004100697515 A CNB2004100697515 A CN B2004100697515A CN 200410069751 A CN200410069751 A CN 200410069751A CN 100350629 C CN100350629 C CN 100350629C
- Authority
- CN
- China
- Prior art keywords
- layer
- hydrogen atom
- semiconductor element
- film transistor
- accommodating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 92
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 239000010409 thin film Substances 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims description 31
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract description 54
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 14
- 239000001257 hydrogen Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims description 75
- 239000012212 insulator Substances 0.000 claims description 34
- 238000002161 passivation Methods 0.000 claims description 31
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 150000002431 hydrogen Chemical class 0.000 claims description 12
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 230000000694 effects Effects 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 155
- 238000005984 hydrogenation reaction Methods 0.000 description 24
- 150000002500 ions Chemical class 0.000 description 17
- 239000010408 film Substances 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000005496 tempering Methods 0.000 description 7
- 239000002800 charge carrier Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
形成于半导体基底上的一种薄膜晶体管，包括一多晶硅层、一栅极绝缘层、一氢原子供应层以及一栅极。多晶硅层形成于半导体基底上，其中多晶硅层的二侧端分别作为薄膜晶体管的源极与漏极，而该多晶硅层的中央部位则做为薄膜晶体管的通道。栅极绝缘层形成于多晶硅层上，氢原子供应层形成于栅极绝缘层上。其中氢原子供应层供应氢原子至多晶硅层的通道，使该多晶硅层中的多个未饱和键得以形成多个氢键，以避免该等未饱和键降低通道的载体移动效能。而栅极形成于氢原子供应层上表面，且位于通道的正上方。
Description
技术领域
本发明是关于一种多晶硅薄膜晶体管，特别是关于一种具有氢原子供应层，以利于氢化的多晶硅薄膜晶体管。
背景技术
薄膜晶体管液晶显示器(TFT-LCD)可说是目前各种平面显示器之中，发展最成熟，且最为热门的技术之一。而薄膜晶体管液晶显示器又可依晶体管材料的不同，而区分为非晶硅(amorphous Si，α-Si)薄膜晶体管液晶显示器以及低温多晶硅(Low Temperature Polycrystalline Si，LTPS)薄膜晶体管液晶显示器。顾名思义，非晶硅薄膜晶体管(α-Si TFT)是指其晶体管中的半导体层使用非结晶态的硅材料；而低温多晶硅薄膜晶体管(LTPS TFT)，则因为其中的半导体层利用准分子激光回火技术而得以在低于摄氏500度的温度环境下，将非晶硅(α-Si)结晶成多晶硅(polycrystalline Si)，因而得名。非晶硅(α-Si)TFT-LCD产品因为技术成熟，且制造成本较为低廉，为目前市场的主流。然而，低温多晶硅(LTPS)TFT-LCD具有许多超越非晶硅(α-Si)TFT-LCD的优点，因此成为当前首要发展的平面显示技术之一。
请参阅图1，图1显示现有的具有低温多晶硅薄膜晶体管的半导体元件。在半导体元件10典型的制作过程之中，首先会在一半导体基底12上形成一多晶硅层(polycrystalline layer)14，并在多晶硅层14上形成栅极绝缘层16之后，对多晶硅层14进行一离子注入程序，以在多晶硅层14的二侧端分别形成一源极(source)143以及一漏极(drain)145，而多晶硅层14的中央部分则形成一通道(channel)141。接着，形成一栅极(gate)18于绝缘层16的上表面，且栅极18的位置位于通道141的正上方。由此，栅极18、栅极绝缘层16以及多晶硅层14构成了基本的MOS结构。
值得一提的是，在低温多晶硅(LTPS)薄膜晶体管中，因为需要制作同时具有n-MOS以及p-MOS(即CMOS)的驱动电路，因此使用上述的离子注入程序，以将n-MOS以及p-MOS所需的不同带电离子高速植入多晶硅层14中。而多晶硅层14上表面的栅极绝缘层16通常则被用来提供一厚度，使得该等高速的带电离子在穿透栅极绝缘层16后，可恰好停止于多晶硅层14中的一预定的深度。离子注入程序的后段，为一离子活化程序，以高温(约400℃～1000℃)来活化该等带电离子，进而使多晶硅层14具有半导体的功能。
请继续参照图1，在栅极18形成之后，接着在栅极18以及栅极绝缘层16的上方沉积一内层介电层(ILD)22，并对内层介电层22以及栅极绝缘层16进行蚀刻，以在源极143以及漏极145上方形成开口，而曝露出源极143与漏极145。然后再于蚀刻开口中沉积导电金属，以制作源极143与漏极145的金属导线143a与145a；最后则在金属导线143a与145a以及内层介电层22上方覆盖一钝化层24，以保护半导体元件10以及其中的薄膜晶体管。
谈论到低温多晶硅(LTPS)薄膜晶体管，则不得不提起其所具有的一项特性-多晶硅层中具有大量的未饱和键，这是因为多晶硅层由非晶硅材料经由例如准分子激光回火的技术而结晶形成，结晶的过程则会形成该等未饱和键。这些未饱和键会成为电荷载体陷阱(charge carrier traps)，而在通道141中影响电荷的移动，造成低温多晶硅(LTPS)薄膜晶体管的临界电压值偏高。因此为了提升低温多晶硅(LTPS)薄膜晶体管的电流-电压特性、降低其临界电压值，一般而言会在制程步骤中加入一道氢化程序(hydrogenation process)，以使通道中多晶硅的未饱和键得以形成氢键，而呈现饱和状态。由此，上述的电荷载体陷阱(charge carrier traps)可被修补；低温多晶硅(LTPS)薄膜晶体管的临界电压值可因此而降低，而其电荷移动率也会跟着提升。举例而言，在美国第5,162,892号专利中曾揭露：一厚度为400埃，而未经氢化程序的多晶硅层的临界电压值为11V，而其载体移动率(effective mobility)为1cm2/V。但在经过氢化程序之后，其临界电压值可降至7V，且载体移动率可提升至20cm2/V。
关于上述的氢化程序，较早期的方法是使用等离子体氢(hydrogenplasma)装置，由钝化层24的上表面对通道141进行氢化。然而因为电浆氢容易损坏半导体元件10，影响良率；又因为在后续的各种高温环境中(例如上述的离子活化程序、或是产品出厂前的耐热测试等)，补入的氢容易由多晶硅层14逃逸而降低氢化的效果。因此目前较常使用含氢钝化层的方法，该方法是使用含氢的材料以做为钝化层24，再对半导体元件10高温回火(annealing)，以使钝化层24中的氢可热扩散至通道141中，修补电荷载体陷阱。如图1所示，在氢化程序中，氢可依照图中箭号所显示的方向，由钝化层24进入通道141。而半导体元件10后续再次遭遇到高温的环境时，最上层的含氢的钝化层24则并具有将氢锁固在半导体元件10内的功能。
然而，含氢钝化层的氢化方法需要过长的高温回火时间。如图1所示，氢依照图中箭号所显示的方向，由最上层的钝化层24，穿过下方的层间介电层22，并需要绕过金属的栅极18，再穿过栅极绝缘层16，才得以进入通道141，氢化的路径非常遥远，因此导致了实际实施上半导体元件制程时间拉长的问题。例如，在美国第5,162,892号专利中曾提及：氢化程序高温回火的时间长度与薄膜晶体管的载体移动率(effective mobility)为正相关，使多晶硅层的载体移动率由未经氢化时的1cm2/V提升至氢化后的20cm2/V，须经过长达八小时的高温回火。
因此，现有技术中利用半导体元件上层的含氢钝化层来对多晶硅层进行氢化的方法仍然具有需要改进之处。对于从事液晶显示器相关领域的研发人员而言，莫不致力于解决现有技术所仍然具有的缺点，以期能够更进一步提升低温多晶硅薄膜晶体管氢化的效率，以求能提升薄膜晶体管的效能，并缩短制程所花费的时间。
发明内容
本发明的主要目的在于提供一种低温多晶硅薄膜晶体管以及其制造方法。
本发明的另一目的在于提升低温多晶硅薄膜晶体管氢化的效率。
本发明的另一目的在于提升薄膜晶体管的效能，并同时缩短制造薄膜晶体管的制程时间。
本发明提供了一种包含有薄膜晶体管的半导体元件，包括一半导体基底、一多晶硅层、一栅极绝缘层、一氢原子供应层、一栅极、一内层介电层、二金属导线以及一钝化层。
多晶硅层形成于半导体基底上，其中多晶硅层的二侧端分别作为薄膜晶体管的源极(source)与漏极(drain)，而多晶硅层的中央部位则做为薄膜晶体管的通道(channel)。栅极绝缘层形成于多晶硅层上，而氢原子供应层形成于栅极绝缘层上，用以供应氢原子给多晶硅层。接着栅极形成于氢原子供应层上表面，且位于该通道的正上方；内层介电层则覆盖在栅极以及氢原子供应层上。并有二金属导线自内层介电层的上表面穿过内层介电层，而分别与多晶硅层的源极以及漏极接触。以及最上层的钝化层覆盖在内层介电层上，钝化层用以保护半导体元件。
其中，钝化层为供应氢原子至多晶硅层的通道，使多晶硅层中的多个未饱和键得以形成多个氢键，以避免该等未饱和键降低通道的载体移动效能，钝化层包括有硅，可在后续的高温环境时防止该等氢原子逸散出半导体元件外。
因此，本发明所提供的多晶硅薄膜晶体管及其制造方法包括了一氢原子供应层形成于栅极与多晶硅层的通道之间，由本发明的制造方法，多晶硅薄膜晶体管可被氢化而有效地改善其电流-电压特性，并提升其效能，此外，相较于现有技术仅具有含氢钝化层的多晶硅薄膜晶体管而言，本发明可在较短的时间内达到与现有技术相同的氢化效果，提升了氢化的效率，并缩短了整体的制程时间。
附图说明
图1显示现有具有低温多晶硅薄膜晶体管的半导体元件；
图2显示本发明半导体元件以及其中之薄膜晶体管；
图3A至图3L显示本发明半导体元件的制造方法；以及
图4A、图4B显示本发明另一实施例。
图号说明
半导体元件10、30 半导体基底12、32
多晶硅层14、34 通道141、341
源极143、343 金属导线143a、145a、343a、345a
漏极145、345 栅极绝缘层16、36
栅极18、38 内层介电层22、42
钝化层24、44 氢原子供应层37
薄膜晶体管40 蚀刻开口421
含氢薄膜43
具体实施方式
请参照图2，图2显示本发明半导体元件30以及其中的薄膜晶体管40，半导体元件30的结构将详述如下：一多晶硅层34形成于半导体基底32上，其中多晶硅层34的二侧端分别作为薄膜晶体管40的源极(source)343与漏极(drain)345，而多晶硅层34的中央部位则做为薄膜晶体管40的通道(channel)341。接着栅极绝缘层36形成于多晶硅层34上，而氢原子供应层37，形成于栅极绝缘层36上，用以供应氢原子给多晶硅层34。而栅极(gate)38形成于氢原子供应层37上表面且位于通道341的正上方，如此一来，多晶硅层34、栅极绝缘层36、氢原子供应层37以及栅极38共同构成了本发明的薄膜晶体管40。如图2所示在薄膜晶体管40上方进一步有一内层介电层42覆盖在栅极38以及氢原子供应层37上；二金属导线343a与345a则自内层介电层42的上表面穿过内层介电层42而分别与多晶硅层34的源极343以及漏极345接触。最后，一钝化层44覆盖于内层介电层42上而完成整个半导体元件30的结构。
在本发明之中，图2所示的氢原子供应层37为本发明的技术特征之一。氢原子供应层37可供应氢原子至多晶硅层34的通道341(如图2的箭号所示)，使多晶硅层34中的多个未饱和键得以形成多个氢键，以避免该等未饱和键降低通道341的载体移动效能(charge carrier mobility)。为了解决现有技术含氢钝化层的氢化方法中氢化路径过长，而使得制程时间冗长的缺点，本发明设置一较接近多晶硅层34的氢原子供应层37，以做为氢化(hydrogenate)多晶硅层34时的氢原子来源，达到缩短氢化路径的效果。而本发明亦使钝化层44之中包括有含氢的氮化硅，因此钝化层44亦可用以供应氢原子给多晶硅层34，且钝化层44在后续的高温环境时也能防止该等氢原子逸散出半导体元件30外。
值得一提的是，因为氢原子供应层37介于栅极38与多晶硅层34之间，因此在实际实施时需考虑到氢原子供应层37的材料性质，最好能具有良好的介电特性，以避免氢原子供应层37影响薄膜晶体管40的效能。在本发明一较佳实施方式中，选择四乙氧基硅(TEOS)同时来做为氢原子供应层37以及栅极绝缘层36的材料，其中四乙氧基硅为一种栅极绝缘层36中经常使用的材料，相较于其它例如氧化硅的栅极绝缘层材料，四乙氧基硅中含有较多的氢原子，因此适合做为氢化时的氢原子来源。而氢原子供应层37的厚度越厚则能提供的氢原子也越多，氢化时的速率也会加快，但另一方面氢原子供应层37以及栅极绝缘层36的共同厚度则会影响栅极38与通道341之间的介电效果，在考虑此二厚度因素的情况下，本发明一较佳实施方式使得栅极绝缘层36以及氢原子供应层37的厚度介于700～1000埃之间，其中氢原子供应层37之厚度介于100～600埃。
如上所述氢原子供应层37以及栅极绝缘层36皆可使用四乙氧基硅(TEOS)做为材料，然而需要说明的是，因为栅极绝缘层36会与多晶硅层34一同进行一离子注入程序，其中包括有高温的步骤，因此栅极绝缘层36中的氢原子会在高温中逸散，使得栅极绝缘层36不具有供应氢原子的能力。关于上述的离子注入程序于后续实施方式说明中将有详述。
请参阅图3A至图3L，图3A至图3L显示本发明半导体元件的制造方法。图3A中首先在一半导体基底32上沉积一层非晶硅(α-Si)薄膜，再利用准分子激光回火技术使非晶硅薄膜结晶，而形成多晶硅层34；接着如图3B所示，形成一栅极绝缘层36于多晶硅层34上。而接续的图3C至图3E说明离子注入程序，以在多晶硅层34的二侧端定义出源极343与漏极345区域，且在多晶硅层34的中央部位定义出一通道341区域。如图3C所示，多个带正电的离子以高速植入多晶硅层34中，图3D则显示植入多个带负电的离子，过程中图3C以及图3D的步骤并非仅施行一次，而是使正、负电离子交错地反复植入，直到多晶硅层34二侧端所植入的离子达到预定的浓度后，再进行图3E的离子活化程序，以高温(约400℃～600℃)来活化该等带电离子，于是多晶硅层34始具有半导体的功能。
接着形成本发明特征的氢原子供应层37于栅极绝缘层36上(图3F)，并形成一栅极38于氢原子供应层37上(图3G)。至此为止，本发明的薄膜晶体管40的结构已构筑完成。而需要强调的是，图标中仅以形成N型薄膜晶体管(NTFT)为例，而形成P型薄膜晶体管(PTFT)时除了植入的离子种类不同之外，其余皆为相同。
图3H至图3L则说明半导体元件30后段的元件化步骤，如图3H所示，在薄膜晶体管40之上，形成一内层介电层42以覆盖栅极38以及氢原子供应层37。此时，即可对半导体元件30进行热回火程序，以氢化多晶硅层34的通道341，如图3I所示，氢原子供应层37以及钝化层44中的氢原子会由热扩散作用进入通道341，使得多晶硅层34中的多个未饱和键得以形成多个氢键，以避免该等未饱和键降低通道341的载体移动效能。其中，该热回火程序的温度介于300℃～420℃，时间为20min～60min。
其后，则对内层介电层42进行蚀刻以形成如图3J的图案，形成了蚀刻开口421于源极343与漏极345上方，而暴露出源极343与漏极345；接着在蚀刻开口421中沉积导电金属(图3K)，以形成二金属导线343a、345a自内层介电层42上表面穿过内层介电层42，而分别与该多晶硅层34的源极343与漏极345接触。最后如图3L所示，则形成一钝化层44以覆盖在内层介电层42上，以保护半导体元件30。在实施上可使得钝化层44中包括有硅，可在后续的高温环境时，进一步确保氢原子不会逸散出半导体元件外。而以本发明的方法所制造的半导体元件，其中的薄膜晶体管的临界电压值可以提升1～2V(Vtn-Vtp从9V降至6V)；而其载体移动率可以提升5～20cm2/V。
值得一提的是，在上述图3A～图3L的实施例之中，本发明是在内层介电层42形成之后即进行用以氢化的热回火程序，此乃为一实施方式。此外，例如图2所示即为另一实施方式，其在含有氢原子的钝化层44形成之后，再进行氢化的热回火程序，此种实施方式可使得氢原子更加不易逸散。
另有如图4A的实施方式，其在内层介电层42上方覆盖一含氢薄膜43，而进行氢化的热回火程序(请对照并比较于图3I的上述实施方式)；含氢薄膜43用以达到进一步防止氢原子逸散的功能，而此实施方式最后所形成的半导体元件则如图4B所示(请对照并比较于图3L)。此实施例中，含氢薄膜43可选用含氢的氮化硅材质，其厚度介于950～1050埃，而内层介电层42厚度介于3000～5000埃，钝化层44厚度介于3000～5000埃。
综合以上所述，本发明所提供的多晶硅薄膜晶体管及其制造方法包括了一氢原子供应层形成于栅极与多晶硅层的通道之间，由本发明的制造方法，多晶硅薄膜晶体管可被氢化而有效地改善其电流-电压特性，并提升其效能，此外，相较于现有仅具有含氢钝化层的多晶硅薄膜晶体管而言，本发明可在较短的时间内达到与现有技术相同的氢化效果，提升了氢化的效率，并缩短了整体的制程时间。
Claims (11)
1.一种薄膜晶体管，形成于一半导体基底上，其特征在于，该薄膜晶体管包括：
一多晶硅层，形成于该半导体基底上，其中该多晶硅层的二侧端分别作为该薄膜晶体管的源极与漏极，而该多晶硅层的中央部位则做为该薄膜晶体管的通道；
一栅极绝缘层，形成于该多晶硅层上；
一氢原子供应层，形成于该栅极绝缘层上，且该氢原子供应层包括四乙氧基硅；以及
一栅极，形成于该氢原子供应层上表面，且位于该通道的正上方。
2.一种半导体元件，其特征在于，包括：
一半导体基底；
一多晶硅层，形成于该半导体基底上，其中该多晶硅层的二侧端分别作为该薄膜晶体管的源极与漏极，而该多晶硅层的中央部位则做为该薄膜晶体管的通道；
一栅极绝缘层，形成于该多晶硅层上；
一氢原子供应层，形成于该栅极绝缘层上，且该氢原子供应层包括四乙氧基硅；
一栅极，形成于该氢原子供应层上表面，且位于该通道的正上方；
一内层介电层，覆盖在该栅极以及该氢原子供应层上；
二金属导线，自该内层介电层的上表面穿过该内层介电层，而分别与该多晶硅层的该源极以及该漏极接触；以及
一钝化层，覆盖该内层介电层上，以保护该半导体元件。
3.如权利要求2所述的半导体元件，其特征在于，该氢原子供应层的厚度介于100埃～600埃。
4.如权利要求3所述的半导体元件，其特征在于，该栅极绝缘层以及该氢原子供应层的厚度总合大体上介于800～1600埃间。
5.如权利要求2所述的半导体元件，其特征在于，该栅极绝缘层包括四乙氧基硅。
6.如权利要求2所述的半导体元件，其特征在于，该钝化层含有氢。
7.一种半导体元件的制造方法，其特征在于，包括下列步骤：
形成一多晶硅层于一半导体基底上；
形成一栅极绝缘层于该多晶硅层上；
对于该多晶硅层进行一离子注入程序，以便在该多晶硅层的二侧端定义出漏极与源极区域，且在该多晶层的中央部位定义出一通道区域；
形成一氢原子供应层于该栅极绝缘层上；
形成一栅极于该氢原子供应层上；
形成一内层介电层以覆盖该栅极以及该氢原子供应层；
进行热回火程序，使该氢原子供应层中的氢原子，由热扩散作用进入该通道，使该多晶硅层中的多个未饱和键得以形成多个氢键，以避免该等未饱和键降低该通道的载体移动效能；
形成二金属导线，该二金属导线是自该内层介电层的上表面穿过该内层介电层，而分别与该多晶硅层的该源极以及该漏极接触；以及
形成一钝化层以覆盖在该内层介电层上，以保护该半导体元件。
8.如权利要求7所述的半导体元件的制造方法，其特征在于，该离子注入程序包括一离子活化程序，以高温来活化该漏极与该源极区域中的该等离子。
9.如权利要求7所述的半导体元件的制造方法，其特征在于，该氢原子供应层包括四乙氧基硅。
10.如权利要求7所述的半导体元件的制造方法，其特征在于，该栅极绝缘层包括四乙氧基硅。
11.如权利要求7所述的半导体元件的制造方法，其特征在于，该热回火程序的温度介于300℃～420℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100697515A CN100350629C (zh) | 2004-07-14 | 2004-07-14 | 半导体元件与其中的多晶硅薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100697515A CN100350629C (zh) | 2004-07-14 | 2004-07-14 | 半导体元件与其中的多晶硅薄膜晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1588645A CN1588645A (zh) | 2005-03-02 |
| CN100350629C true CN100350629C (zh) | 2007-11-21 |
Family
ID=34604383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100697515A Expired - Lifetime CN100350629C (zh) | 2004-07-14 | 2004-07-14 | 半导体元件与其中的多晶硅薄膜晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100350629C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958250A (zh) * | 2010-06-28 | 2011-01-26 | 四川虹视显示技术有限公司 | 低温多晶硅tft的制作工艺 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789449B (zh) * | 2010-01-04 | 2011-11-23 | 友达光电股份有限公司 | 半导体组件结构及其制造方法 |
| CN103985637B (zh) | 2014-04-30 | 2017-02-01 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制作方法和显示装置 |
| CN104022042B (zh) * | 2014-06-10 | 2017-01-25 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法 |
| CN104091783A (zh) * | 2014-06-26 | 2014-10-08 | 京东方科技集团股份有限公司 | Tft阵列基板的制作方法、tft阵列基板和显示面板 |
| CN104409346A (zh) * | 2014-10-17 | 2015-03-11 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5162892A (en) * | 1983-12-24 | 1992-11-10 | Sony Corporation | Semiconductor device with polycrystalline silicon active region and hydrogenated passivation layer |
| WO2004030074A1 (en) * | 2002-09-27 | 2004-04-08 | Koninklijke Philips Electronics N.V. | Method of manufacturing an electronic device comprising a thin film transistor |
| CN1531112A (zh) * | 2003-03-13 | 2004-09-22 | Nec液晶技术株式会社 | 薄膜晶体管及其生产方法 |
-
2004
- 2004-07-14 CN CNB2004100697515A patent/CN100350629C/zh not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5162892A (en) * | 1983-12-24 | 1992-11-10 | Sony Corporation | Semiconductor device with polycrystalline silicon active region and hydrogenated passivation layer |
| WO2004030074A1 (en) * | 2002-09-27 | 2004-04-08 | Koninklijke Philips Electronics N.V. | Method of manufacturing an electronic device comprising a thin film transistor |
| CN1531112A (zh) * | 2003-03-13 | 2004-09-22 | Nec液晶技术株式会社 | 薄膜晶体管及其生产方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958250A (zh) * | 2010-06-28 | 2011-01-26 | 四川虹视显示技术有限公司 | 低温多晶硅tft的制作工艺 |
| CN101958250B (zh) * | 2010-06-28 | 2013-07-17 | 四川虹视显示技术有限公司 | 低温多晶硅tft的制作工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1588645A (zh) | 2005-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100280171B1 (ko) | 비단결정반도체장치(박막트랜지스터)와 이것을 이용한 액정표시장치 및 그 제조방법 | |
| CN1815743B (zh) | 半导体器件及其制造方法 | |
| JP3209878B2 (ja) | 埋込み絶縁層を備えた半導体基板及びｓｉｍｏｘ半導体基板の電気的絶縁性を改善する方法、並びにｓｉｍｏｘ半導体基板の製造方法 | |
| US5595944A (en) | Transistor and process for fabricating the same | |
| US5946560A (en) | Transistor and method of forming the same | |
| US6939749B2 (en) | Method of manufacturing a semiconductor device that includes heating the gate insulating film | |
| US5834071A (en) | Method for forming a thin film transistor | |
| KR19980081122A (ko) | 박막트랜지스터 및 그 제조방법과그것을 사용한 액정표시장치 | |
| CN1257303A (zh) | 结晶半导体的制造方法 | |
| CN1351371A (zh) | 含多晶有源层的薄膜晶体管及其制造方法 | |
| KR100192593B1 (ko) | 폴리 실리콘 박막 트랜지스터의 제조방법 | |
| CN100350629C (zh) | 半导体元件与其中的多晶硅薄膜晶体管及其制造方法 | |
| KR20020050085A (ko) | 박막 트랜지스터 | |
| KR100640213B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| US6815272B2 (en) | Bottom gate-type thin-film transistor and method for manufacturing the same | |
| US8153495B2 (en) | Semiconductor device and LTPS-TFT within and method of making the same | |
| KR100336230B1 (ko) | 프로그램화가능한반도체디바이스와그제조방법 | |
| JPH1012609A (ja) | 半導体装置及びその製造方法 | |
| US7851282B2 (en) | Method for forming thin film devices for flat panel displays | |
| US5874344A (en) | Two step source/drain anneal to prevent dopant evaporation | |
| JPH05275702A (ja) | 薄膜トランジスタ | |
| KR20070000802A (ko) | 금속유도측면결정화를 이용한 ｌｄｄ 구조를 갖는 박막트랜지스터의 제조방법 | |
| JP3019451B2 (ja) | 薄膜メモリセル及び薄膜メモリセルの製造方法 | |
| JPH06314697A (ja) | 薄膜トランジスタの製造方法 | |
| KR100710800B1 (ko) | 저온 다결정 실리콘형 박막 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20071121 |
|
| CX01 | Expiry of patent term |