CN104091783A - Tft阵列基板的制作方法、tft阵列基板和显示面板 - Google Patents

Tft阵列基板的制作方法、tft阵列基板和显示面板 Download PDF

Info

Publication number
CN104091783A
CN104091783A CN201410298562.9A CN201410298562A CN104091783A CN 104091783 A CN104091783 A CN 104091783A CN 201410298562 A CN201410298562 A CN 201410298562A CN 104091783 A CN104091783 A CN 104091783A
Authority
CN
China
Prior art keywords
insulating barrier
passivation layer
layer
source
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410298562.9A
Other languages
English (en)
Inventor
蒋冬华
傅永义
李炳天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410298562.9A priority Critical patent/CN104091783A/zh
Priority to PCT/CN2014/087903 priority patent/WO2015196611A1/zh
Publication of CN104091783A publication Critical patent/CN104091783A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种TFT阵列基板的制作方法、TFT阵列基板和显示面板，该方法中，在覆盖在所述栅电极图形之上的第二绝缘层之上采用低温工艺形成钝化层。本发明提供的TFT阵列基板的制作方法中，由于形成的钝化层相对比较疏松，不易在活化时因为热胀冷缩而断裂，从而很好的隔离栅极与源漏极，另一方面，由于低温下形成的钝化层相比与高温下形成的钝化层含氢量较高，能够在加氢过程中，更好的对多晶硅层进行加氢，从而获得更好的电学特性的稳定性。

Description

TFT阵列基板的制作方法、TFT阵列基板和显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT阵列基板的制作方法、TFT阵列基板和显示面板。
背景技术
由于非晶硅(a-Si)本身的缺陷问题，如缺陷态多导致的开态电流低、迁移率低、稳定性差，使得非晶硅在很多领域的应用受到限制。为了弥补非晶硅本身的缺陷，扩大相关产品在相关领域的应用，低温多晶硅(LTPS，简称p-Si)技术应运而生。
图1为现有技术中LTPS TFT阵列基板的结构示意图。如图1所示，LTPSTFT阵列基板包括：基板1、多晶硅层2、第一绝缘层3、栅电极4、第二绝缘层5、源漏电极6、第二绝缘层7、亚克力层8。
其中第一绝缘层3作为栅绝缘层(GI)，一般采用SiOx等绝缘材料，而为了使TFT基板更好的附着保护层，第二绝缘层7一般采用附着性较好的SiNx等材料，第一绝缘层3和第二绝缘层7共同构成层间介质层(Inter-level Dielectric，ILD)。现有技术中第二绝缘层一般采用高温(300℃左右)工艺制作，由于SiNx和SiO2的应力不一样，在活化时极易导致ILD的破裂，从而使得栅极Gate和源漏极SD短路，产生线不良和异显。另外，高温工艺导致SiNx层氢含量少，无法实现充分加氢，导致电学特性不稳定。
发明内容
本发明的目的是提供一种TFT阵列基板的制作方法，以避免制作TFT基板的过程导致栅极与源漏极的短路现象，并提高TFT阵列基板的电学特性的稳定性。
为了达到上述目的，本发明提供了一种TFT阵列基板的制作方法，包括：
提供玻璃基板，所述玻璃基板上形成有多晶硅层、在所述多晶硅层上形成有第一绝缘层、在所述第一绝缘层上形成有栅电极图形、在所述第一绝缘层和所述栅电极图形之上形成有第二绝缘层；
对所述多晶硅层进行活化；
在所述玻璃基板的第二绝缘层之上形成源漏电极图形；
采用低温工艺形成覆盖在所述第二绝缘层和所述源漏电极图形上的钝化层；
加氢；
在所述钝化层上对应于源漏电极图形的位置进行刻蚀。
进一步的，所述采用低温工艺形成覆盖在所述第二绝缘层和所述源漏电极图形上的钝化层，具体包括：在低于230℃的温度下形成厚度在与之间的钝化层。
进一步的，用于形成钝化层的材料为SiNx。
进一步的，对所述钝化层上对应于源漏电极图形的位置进行刻蚀具体包括：
在所述钝化层上形成有机膜层，所述有机膜层中对应与所述源漏电极图形的区域形成有像素电极孔；
以所述有机膜层作为掩膜对所述钝化层进行刻蚀。
进一步的，在所述钝化层上形成的有机膜层为亚克力层。
进一步的，所述以所述有机膜层作为掩膜对所述钝化层进行刻蚀，具体包括：
对形成亚克力层之后的玻璃基板进行灰化刻蚀至所述钝化层对应于像素电极孔的部分被完全刻蚀。
进一步的，对形成所述亚克力层之后的玻璃基板进行灰化刻蚀时，在所述亚克力层上覆盖掩膜。
本发明还提供了一种TFT阵列基板，包括：
玻璃基板；
形成在所述玻璃基板上的多晶硅层；
形成在所述多晶硅层上的第一绝缘层；
形成在所述第一绝缘层上的栅电极图形；
形成在所述第一绝缘层和所述栅电极图形之上的第二绝缘层；
形成在所述第二绝缘层的源漏电极图形；
采用低温工艺形成在所述第二绝缘层和所述源漏电极图形上的钝化层；
其中，在所述第一绝缘层、所述第二绝缘层和所述钝化层中均形成有位置相对的源极接触孔和漏极接触孔，且所述源漏电极图形通过所述第一绝缘层和所述第二绝缘层中的源极接触孔和漏极接触孔连接到多晶硅层。
进一步的，所述钝化层的形成温度低于230℃，厚度在与之间。
进一步的，用于形成所述钝化层的材料为SiNx。
进一步的，所述阵列基板还包括：形成在所述钝化层上的有机膜层，所述有机膜层中在与所述源漏电极图形相对的位置上形成像素电极孔。
进一步的，所述第二绝缘层包括形成在所述第一绝缘层和所述栅电极图形之上的SiOx层和形成在所述二氧化硅层上的高温SiNx层。
本发明还提供了一种显示面板，包括上述任一项所述的TFT阵列基板。
本发明提供的TFT阵列基板的制作方法中，在源漏极图形上覆盖一层采用低温工艺形成钝化层，这样一方面由于低温形成的钝化层相对比较疏松，不易在活化时因为热胀冷缩而断裂，从而很好的隔离栅极与源漏极，另一方面，由于低温下形成的钝化层相比与高温下形成的钝化层含氢量较高，能够在加氢过程中，更好的对多晶硅层进行加氢，从而获得更好的电学特性的稳定性。
附图说明
图1为现有技术中的TFT阵列基板的截面示意图；
图2为本发明实施例提供的TFT阵列基板的制作方法的流程示意图；
图3为本发明提供的TFT阵列基板的制作方法中所使用的玻璃基板的截面示意图；
图4为本发明提供的TFT阵列基板的制作方法中制作SD图形后的截面示意图；
图5为本发明提供的TFT阵列基板的制作方法中制作钝化层之后的截面示意图；
图6为本发明实施例提供的TFT阵列基板的截面示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
本发明提供了一种薄膜场效应晶体管TFT阵列基板的制作方法，如图2所示，包括：
步骤S1，提供玻璃基板；图3为步骤S1中所提供的玻璃基板的示意图，包括玻璃基板1，形成在所述玻璃基板上的多晶硅层2、形成在所述多晶硅层上的第一绝缘层3、形成在所述第一绝缘层上的栅电极图形4、形成在所述第一绝缘层3和所述栅电极图形4之上的第二绝缘层5；
实际应用中，可以采用传统的工艺形成具有上述结构的玻璃基板，其具体过程在此不再说明。
步骤S2，对所述多晶硅层进行活化。
实际应用中，多晶硅层经过多次B+离子和P+离子注入后，多晶硅中部分结构被破坏，需要在550度左右的高温下100秒左右的快速退火，修复被破坏的结构。具体实施时，为了保证快速退火，可以采用能够快速提高温度的设备，比如：高温炉结构和线性高温腔体结构。为了保证退火的效果，温度稳定性应保持在±10度以内。
步骤S3，在玻璃基板的第二绝缘层5上形成源漏电极图形6；图4为经步骤S3后得到的阵列基板的截面示意图；
实际应用中，步骤S6的过程可以具体为：在所述玻璃基板的第一绝缘层3和第二绝缘层4上刻蚀源极接触孔和漏极接触孔至多晶硅层，之后在暴露的多晶硅层以及第二绝缘层上沉淀SD(源漏极金属)层，之后对SD层进行刻蚀，形成包含源极和漏极的源漏极图形；这个过程在现有技术中也有诸多实现，在此不再进一步说明。
步骤S4，采用低温工艺形成覆盖在所述第二绝缘层5和所述源漏电极图形6上的钝化层7；图5为经步骤S3后得到的阵列基板的截面示意图；
步骤S5，加氢；
实际应用中，为了进行结晶化工艺，多晶硅层的氢含量在2％以内。在具体实施例时，为了改善多晶硅的电学特性，步骤S5的步骤可以具体包括：在350度左右的高温下烘烤30分钟，使富含氢的低温钝化层中的氢扩散到多晶硅层，使多晶硅层中的多晶硅结构更完整。进一步的，采用可以同时烘烤多张玻璃的炉子以提高加氢效率，加氢时的温度一般维持在在350±10度的范围内。
步骤S6，在所述钝化层7上对应于源漏电极图形6的位置进行刻蚀。
本发明提供的TFT阵列基板的制作方法中，在源漏极图形上覆盖一层采用低温工艺形成的钝化层，这样一方面由于低温形成的钝化层相对比较疏松，不易在活化时因为热胀冷缩而断裂，从而很好的隔离栅极与源漏极，另一方面，由于低温下形成的钝化层相比与高温下形成的钝化层含氢量较高，能够在加氢过程中，更好的对多晶硅层进行加氢，从而获得更好的电学特性的稳定性。
优选的，所述步骤S4具体为在低于230℃的温度下形成厚度在 与之间的钝化层。
优选的，用于形成钝化层7的材料为SiNx。
优选的，步骤S6具体包括：
步骤S61，在所述钝化层7上形成有机膜层8，所述有机膜层8中形成有像素电极孔，所述像素电极孔的投影落在所述源漏电极图形6上；
步骤S62，以所述有机膜层8作为掩膜对所述钝化层7进行刻蚀。经步骤S62刻蚀后，形成图6中所示的TFT阵列基板。
由于有机膜层中形成有与源电极和漏电极对应的像素电极孔，这样就可以作为掩膜实现对钝化层的刻蚀，从而减少一次掩膜的使用。
优选的，所述步骤S61包括：在所述钝化层7上形成的有机膜层8为亚克力层。
优选的，所述步骤S62具体为：
对步骤S61以后得到的结构进行灰化刻蚀至所述钝化层7对应于像素电极孔的部分被完全刻蚀。
实际过程中，可以使用氧气与四氟化硫混合气体对有机膜层8和钝化层7进行灰化刻蚀。
优选的，所述步骤S62包括：
在对步骤S61以后得到的结构进行灰化刻蚀时在所述亚克力层上覆盖掩膜。
不难理解，这里在亚克力层上覆盖的掩膜不覆盖形成在亚克力层上的过孔。通过这种方式，可以避免对亚克力层的过刻，一般的，对亚克力层的刻蚀厚度应低于
本发明实施例提供了一种TFT阵列基板，如图6所示，包括：
玻璃基板1；
形成在所述玻璃基板1上的多晶硅层2；
形成在所述多晶硅层2上的第一绝缘层3；
形成在所述第一绝缘层3上的栅电极图形4；
形成在所述第一绝缘层3和所述栅电极图形4之上的第二绝缘层5；
形成在所述第二绝缘层5的源漏电极图形6；
采用低温工艺形成在所述第二绝缘层5和所述源漏电极图形6上的钝化层7；
其中，在所述第一绝缘层3、所述第二绝缘层5和所述钝化层7中均形成有位置相对的源极接触孔和漏极接触孔，且所述源漏电极图形通过所述第一绝缘层3和所述第二绝缘层5中的源极接触孔和漏极接触孔连接到多晶硅层2。
本发明提供的TFT阵列基板中，在源漏极图形上覆盖一层采用低温工艺形成的钝化层，这样一方面由于低温形成的钝化层相对比较疏松，不易在活化时因为热胀冷缩而断裂，从而很好的隔离栅极与源漏极，另一方面，由于低温下形成的钝化层相比与高温下形成的钝化层含氢量较高，能够在加氢过程中，更好的对多晶硅层进行加氢，从而获得更好的电学特性的稳定性。
优选的，所述钝化层7的形成温度低于230℃，厚度在与 之间。
优选的，用于形成钝化层7的材料为SiNx。
优选的，所述阵列基板还包括：形成在所述钝化层7上的有机膜层8，所述有机膜层中也应该形成有像素电极孔，且像素电极孔的投影落在源漏电极图形6上，以保证源漏电极图形6能够通过这样的像素电极孔连接像素电极。
优选的，所述第二绝缘层5包括形成在所述第一绝缘层3和所述栅电极图形4之上的SiOx层和形成在所述SiOx层上的高温SiNx层。
本发明还提供了一种显示面板，包括上述任一项所述的TFT阵列基板。
这里的显示面板可以用于电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种TFT阵列基板的制作方法，其特征在于，包括：
提供玻璃基板，所述玻璃基板上形成有多晶硅层、在所述多晶硅层上形成有第一绝缘层、在所述第一绝缘层上形成有栅电极图形、在所述第一绝缘层和所述栅电极图形之上形成有第二绝缘层；
对所述多晶硅层进行活化；
在所述玻璃基板的第二绝缘层之上形成源漏电极图形；
采用低温工艺形成覆盖在所述第二绝缘层和所述源漏电极图形上的钝化层；
加氢；
对所述钝化层上对应于源漏电极图形的位置进行刻蚀。
2.如权利要求1所述的方法，其特征在于，所述采用低温工艺形成覆盖在所述第二绝缘层和所述源漏电极图形上的钝化层，具体包括：在低于230℃的温度下形成厚度在与之间的钝化层。
3.如权利要求1或2所述的方法，其特征在于，用于形成钝化层的材料为SiNx。
4.如权利要求1所述的方法，其特征在于，所述对所述钝化层上对应于源漏电极图形的位置进行刻蚀，具体包括：
在所述钝化层上形成有机膜层，所述有机膜层中对应与所述源漏电极图形的区域形成有像素电极孔；
以所述有机膜层作为掩膜对所述钝化层进行刻蚀。
5.如权利要求4所述的方法，其特征在于，在所述钝化层上形成的有机膜层为亚克力层。
6.如权利要求5所述的方法，其特征在于，所述以所述有机膜层作为掩膜对所述钝化层进行刻蚀，具体包括：
对形成亚克力层之后的玻璃基板进行灰化刻蚀至所述钝化层对应于像素电极孔的部分被完全刻蚀。
7.如权利要求6所述的方法，其特征在于，对形成所述亚克力层之后的玻璃基板进行灰化刻蚀时，在所述亚克力层上覆盖掩膜。
8.一种TFT阵列基板，其特征在于，包括：
玻璃基板；
形成在所述玻璃基板上的多晶硅层；
形成在所述多晶硅层上的第一绝缘层；
形成在所述第一绝缘层上的栅电极图形；
形成在所述第一绝缘层和所述栅电极图形之上的第二绝缘层；
形成在所述第二绝缘层的源漏电极图形；
采用低温工艺形成在所述第二绝缘层和所述源漏电极图形上的钝化层；
其中，在所述第一绝缘层、所述第二绝缘层和所述钝化层中均形成有位置相对的源极接触孔和漏极接触孔，且所述源漏电极图形通过所述第一绝缘层和所述第二绝缘层中的源极接触孔和漏极接触孔连接到多晶硅层。
9.如权利要求8所述的阵列基板，其特征在于，所述钝化层的形成温度低于230℃，厚度在与之间。
10.如权利要求8或9所述的阵列基板，其特征在于，用于形成所述钝化层的材料为SiNx。
11.如权利要求8所述的阵列基板，其特征在于，还包括：形成在所述钝化层上的有机膜层，所述有机膜层中在与所述源漏电极图形相对的位置上形成像素电极孔。
12.如权利要求8所述的阵列基板，其特征在于，所述第二绝缘层包括形成在所述第一绝缘层和所述栅电极图形之上的SiOx层和形成在所述二氧化硅层上的高温SiNx层。
13.一种显示面板，包括权利要求8-12任一项所述的TFT阵列基板。
CN201410298562.9A 2014-06-26 2014-06-26 Tft阵列基板的制作方法、tft阵列基板和显示面板 Pending CN104091783A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410298562.9A CN104091783A (zh) 2014-06-26 2014-06-26 Tft阵列基板的制作方法、tft阵列基板和显示面板
PCT/CN2014/087903 WO2015196611A1 (zh) 2014-06-26 2014-09-30 Tft阵列基板及其制作方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410298562.9A CN104091783A (zh) 2014-06-26 2014-06-26 Tft阵列基板的制作方法、tft阵列基板和显示面板

Publications (1)

Publication Number Publication Date
CN104091783A true CN104091783A (zh) 2014-10-08

Family

ID=51639486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410298562.9A Pending CN104091783A (zh) 2014-06-26 2014-06-26 Tft阵列基板的制作方法、tft阵列基板和显示面板

Country Status (2)

Country Link
CN (1) CN104091783A (zh)
WO (1) WO2015196611A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105116589A (zh) * 2015-09-25 2015-12-02 深圳市华星光电技术有限公司 阵列基板、透光钝化膜及液晶显示面板的制造方法
CN110828486A (zh) * 2019-11-19 2020-02-21 云谷（固安）科技有限公司 显示面板的制作方法和显示面板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903047A (en) * 1997-01-03 1999-05-11 National Science Council Low temperature-deposited passivation film over semiconductor device
US20020109811A1 (en) * 2001-02-13 2002-08-15 June-Ho Park Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
CN1531112A (zh) * 2003-03-13 2004-09-22 Nec液晶技术株式会社 薄膜晶体管及其生产方法
CN1588645A (zh) * 2004-07-14 2005-03-02 友达光电股份有限公司 半导体元件与其中的多晶硅薄膜晶体管及其制造方法
CN101071816A (zh) * 2006-05-12 2007-11-14 Lg.菲利浦Lcd株式会社 多晶硅薄膜晶体管阵列基板及其制造方法
CN102543860A (zh) * 2010-12-29 2012-07-04 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制造方法
CN103022355A (zh) * 2012-12-21 2013-04-03 昆山工研院新型平板显示技术中心有限公司 一种低温多晶硅薄膜晶体管及其制作方法
CN103715266A (zh) * 2013-12-25 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
CN203895455U (zh) * 2014-06-26 2014-10-22 京东方科技集团股份有限公司 Tft阵列基板和显示面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI246199B (en) * 2004-07-09 2005-12-21 Au Optronics Corp Semiconductor device and LTPS-TFT within and method of making the semiconductor device
JP2007242895A (ja) * 2006-03-08 2007-09-20 Mitsubishi Electric Corp 薄膜トランジスタ装置及びその製造方法
KR101251349B1 (ko) * 2006-08-18 2013-04-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치.

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903047A (en) * 1997-01-03 1999-05-11 National Science Council Low temperature-deposited passivation film over semiconductor device
US20020109811A1 (en) * 2001-02-13 2002-08-15 June-Ho Park Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
CN1531112A (zh) * 2003-03-13 2004-09-22 Nec液晶技术株式会社 薄膜晶体管及其生产方法
CN1588645A (zh) * 2004-07-14 2005-03-02 友达光电股份有限公司 半导体元件与其中的多晶硅薄膜晶体管及其制造方法
CN101071816A (zh) * 2006-05-12 2007-11-14 Lg.菲利浦Lcd株式会社 多晶硅薄膜晶体管阵列基板及其制造方法
CN102543860A (zh) * 2010-12-29 2012-07-04 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制造方法
CN103022355A (zh) * 2012-12-21 2013-04-03 昆山工研院新型平板显示技术中心有限公司 一种低温多晶硅薄膜晶体管及其制作方法
CN103715266A (zh) * 2013-12-25 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
CN203895455U (zh) * 2014-06-26 2014-10-22 京东方科技集团股份有限公司 Tft阵列基板和显示面板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
易茂祥等: "低温氢化非晶硅薄膜晶体管研究", 《电子器件》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105116589A (zh) * 2015-09-25 2015-12-02 深圳市华星光电技术有限公司 阵列基板、透光钝化膜及液晶显示面板的制造方法
WO2017049802A1 (zh) * 2015-09-25 2017-03-30 深圳市华星光电技术有限公司 阵列基板、透光钝化膜及液晶显示面板的制造方法
CN110828486A (zh) * 2019-11-19 2020-02-21 云谷（固安）科技有限公司 显示面板的制作方法和显示面板

Also Published As

Publication number Publication date
WO2015196611A1 (zh) 2015-12-30

Similar Documents

Publication Publication Date Title
WO2018196087A1 (zh) 一种阵列基板、显示装置及其制作方法
CN104218094B (zh) 一种薄膜晶体管、显示基板及显示装置
CN104503127B (zh) 阵列基板及其制作方法
WO2015100935A1 (zh) 阵列基板及其制造方法、以及显示装置
CN107425044B (zh) 一种柔性显示面板、其制作方法及显示装置
CN206163489U (zh) 柔性显示面板
CN103151388A (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
KR20140067926A (ko) 어레이 기판, 어레이 기판 제조 방법 및 디스플레이 장치
CN107482066A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US20160329360A1 (en) Low temperature poly-silicon thin film transistor, fabricating method thereof, array substrate and display device
CN103745955A (zh) 显示装置、阵列基板及其制造方法
CN103123910A (zh) 阵列基板及其制造方法、显示装置
US9520421B1 (en) Method for manufacturing LTPS TFT substrate and LTPS TFT substrate
WO2016206239A1 (zh) 低温多晶硅薄膜晶体管及其制备方法
US9705008B2 (en) Manufacturing method and structure of oxide semiconductor TFT substrate
CN108550625A (zh) 一种薄膜晶体管及其制作方法
CN104733323A (zh) 一种低温多晶硅薄膜晶体管的制造方法
US20160027886A1 (en) Array substrate, method for fabricating the same and display device
CN104091832A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
US10347631B2 (en) Thin film transistor and method of manufacturing the same, array substrate, and display device
CN102709283A (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法
CN105552035B (zh) 低温多晶硅tft阵列基板的制作方法及其结构
CN107919268A (zh) 低温多晶硅薄膜及晶体管的制造方法
CN107910263A (zh) 低温多晶硅薄膜及晶体管的制造方法
CN107946173A (zh) 低温多晶硅薄膜及晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141008

RJ01 Rejection of invention patent application after publication