CN101071816A - 多晶硅薄膜晶体管阵列基板及其制造方法 - Google Patents

多晶硅薄膜晶体管阵列基板及其制造方法 Download PDF

Info

Publication number
CN101071816A
CN101071816A CNA2006101672586A CN200610167258A CN101071816A CN 101071816 A CN101071816 A CN 101071816A CN A2006101672586 A CNA2006101672586 A CN A2006101672586A CN 200610167258 A CN200610167258 A CN 200610167258A CN 101071816 A CN101071816 A CN 101071816A
Authority
CN
China
Prior art keywords
layer
grid
source
semiconductor layer
grid line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101672586A
Other languages
English (en)
Other versions
CN100517733C (zh
Inventor
吴锦美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN101071816A publication Critical patent/CN101071816A/zh
Application granted granted Critical
Publication of CN100517733C publication Critical patent/CN100517733C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Abstract

本发明公开了一种多晶硅TFT阵列基板及其制造方法，其能够在应用衍射曝光使半导体层和栅线层共同图案化之前，通过选择性地结晶化包括半导体层的沟道层的预定区域，确保在彼此相邻的子像素之间不发生信号失真。尤其，根据本发明多晶硅薄膜晶体管(TFT)阵列基板包括：形成在基板上的栅线和栅极；半导体层，其以与栅线和栅极相同的图案形成在栅线和栅极的下方并且除了栅线下方的预定区域之外被结晶成多晶硅；从半导体层延伸并且在栅极的右/左侧分别形成的源/漏极区域，杂质离子注入所述源/漏极区域中；与栅线和栅极电绝缘并且垂直于栅线的数据线，以及在栅极的上部与源/漏极区域相接触的源/漏极；以及与漏极相接触的像素电极。

Description

多晶硅薄膜晶体管阵列基板及其制造方法
本申请要求2006年5月12日申请的韩国专利申请No.10-2006-0042754的权益，正如在此充分阐述的一样，据此通过参考的方式援引该专利申请。
技术领域
本发明涉及一种液晶显示(LCD)器件，尤其涉及一种用于简化存储掺杂的多晶硅薄膜晶体管(TFT)阵列基板及其制造方法。
背景技术
作为平板显示器件，有源矩阵液晶显示(AM-LCD)器件在包括笔记本电脑、个人移动通信终端、电视(TV)机和飞机监控器的各种应用中得以广泛利用，由于能够实现低电压驱动、全色调、小型、细长以及重量轻的特性，该有源矩阵液晶显示(AM-LCD)器件主要使用薄膜晶体管(TFT)作为开关装置。根据用作半导体层的硅的种类，薄膜晶体管(TFT)可概括地分成利用由非晶硅(a-Si)组成的半导体膜的TFT和利用由具有结晶相的多晶硅组成的半导体膜的TFT。作为多晶硅的例子，大家主要知道的有多晶硅(Poly-Si)和微晶硅(μc-Si)。
由多晶硅制成的半导体具有比由非晶硅制成的半导体的载流子迁移率大10至100倍的载流子迁移率，并且作为开关装置的组成材料具有非常卓越的特性。
此外，在半导体层中利用多晶硅的薄膜晶体管(TFT)能够实现高速操作，因此最近被应用于各种各样的逻辑电路，诸如CMOS-TFT(互补金属氧化物半导体TFT)、EPROM(可擦可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)以及RAM(随机存取存储器)，或者被用作组成液晶显示(LCD)器件、场致发光显示(ELD)器件等等的驱动电路的开关装置。
在这些显示器件之中，LCD器件通常包括：TFT阵列基板，其具有用于将信号选择性地施加给像素电极和存储器以确保该像素区域保持为带电状态直到该单元像素区域处理下一个信号的薄膜晶体管(TFT)；滤色片层阵列基板，其具有用来实现期望颜色的滤色片层；液晶层，其插入在TFT阵列基板与滤色片层阵列基板之间；以及驱动电路，其用来驱动两个阵列基板上的各种元件，由此响应外部信号来显示图像。
下文中，将参考附图回顾根据现有技术用于制造多晶硅TFT阵列基板的方法。
图1是示出了根据现有技术的多晶硅TFT阵列基板的制造顺序的工序流程图；图2A至2E是根据现有技术的多晶硅TFT阵列基板的工序横截面图；以及图3A是用于示出现有技术的问题和缺点的多晶硅TFT阵列基板的平面图。
首先，如图2A所示，通过利用等离子体增强化学汽相淀积(PECVD)法，在绝缘基板11的整个表面上形成二氧化硅(SiO2)的缓冲层12。
PECVD法基于以下原理实现：激发等离子体的电子与处于中性状态的气体化合物碰撞以分解气体化合物，并且借助如此形成的气体离子之间的反应和由玻璃提供的热能，分解了的气体化合物重新结合以形成薄膜。
其后，通过利用PECVD法或类似方法在缓冲层12的整个表面上形成多晶硅层22(S11)。
接着，如图2B中所示，通过光刻使多晶硅层22图案化以形成半导体层13，然后将无机材料SiO2沉积在半导体层13的整个表面上以形成栅绝缘层14。
接着，将低阻抗金属层沉积在栅绝缘层14上，然后使其图案化以形成在一个方向上具有栅极15a的栅线(S12)。
在此，栅极15a由铝(Al)或铜(Cu)单金属层形成，或由在铝(Al)层上具有钼(Mo)、钨(W)、铬(Cr)或铂(Pt)金属层叠的双金属层形成，并且允许栅极15a与半导体层13的预定区域重叠。
接着，如图2C中所示，利用栅极15a作为掩模，将高浓度的n型杂质离子掺杂到半导体层13中，由此形成源/漏极区域13a和13c(S14)。在此，由于栅极15a的存在，杂质离子未掺杂到源极区域13a和漏极区域13c之间的半导体层中，该半导体层变为沟道层13b。
然后，如图2D中所示，利用化学汽相沉积(CVD)将无机材料SiO2沉积到包括栅极15a的整个表面上，由此形成层间介电层16(S14)。
接着，半导体层13的表面经快速热退火(RTA)、利用受激准分子激光器的激光束照射或者炉子内部的热退火，由此激活半导体层13(S15)。
在如上述完成激活工序之后，将栅绝缘层14和层间介电层16蚀刻，以暴露源/漏极区域13a和13c，由此形成第一接触孔20a和20b。为了蚀刻栅绝缘层14和层间介电层16，一般进行干蚀刻。
接着，如图2E中所示，将低阻抗金属层沉积在层间介电层16上，并且然后使其图案化以形成垂直于栅线并且具有源/漏极17a和17b的数据线，所述源/漏极17a和17b分别与源/漏极区域13a和13c接触(S16)。
在此，源/漏极17a和17b由铝(Al)或铜(Cu)单金属层形成，或由在铝(Al)层上具有钼(Mo)、钨(W)、铬(Cr)或铂(Pt)金属层叠的双金属层形成。
根据这种方式，完成了多晶硅薄膜晶体管，该多晶硅薄膜晶体管由利用多晶硅的有源半导体层13、栅极15a和源/漏极17a和17b组成。
接着，利用化学汽相沉积(CVD)，将诸如氮化硅(SiNx)的无机材料沉积在包括源/漏极17a和17b的整个表面上，由此形成钝化层18，并且将基板加热到其耐热温度的范围以执行将包含在钝化层18中的氢原子扩散到半导体层，即多晶硅层中的氢化工序(S17)。
随后，将钝化层18选择性地除去，从而使漏极17b暴露，由此形成第二接触孔40，并且以经由第二接触孔40与漏极17b相接触的方式在像素区域上形成像素电极37(S18)。
然而，根据现有技术的多晶硅TFT阵列基板及其制造方法利用至少总计6次的曝光掩模来形成半导体层、栅线层、第一接触孔、数据线层、第二接触孔和像素电极。利用曝光掩模的次数的增加导致工序复杂并且增加加工时间和加工成本，由此显著降低了加工效率。
尤其，曝光设备非常昂贵，因此已经不断地进行了大量研究以省略包括利用曝光设备的工序。
因此，已经提出了一种通过在形成过程中应用衍射曝光而使半导体层和栅线层共同图案化的方法。
当通过衍射曝光使半导体层和栅线层同时图案化时，如图3中所示，在栅线15和栅极15a的下方，半导体层13以与栅线和栅极相同的图案布置，并且遍布栅极15a的右/左侧。栅极的右/左侧上的半导体层分别变成源极和漏极区域。
在这种情况下，通过数据线17施加给第一子像素的数据电压应该流过第一子像素的薄膜晶体管对第一子像素的像素电极19充电(线路①)，但是该数据电压却流过布置在栅线下面的半导体层对与第一子像素相邻的第二子像素的像素电极充电(线路②)，由此导致信号失真的问题。
发明内容
因此，本发明涉及一种多晶硅薄膜晶体管阵列基板及其制造方法，其充分消除由于现有技术的局限性和缺点而产生的一个或更多问题。
已经设计了本发明来解决上述问题，并且本发明的目的是提供一种多晶硅薄膜晶体管(TFT)阵列基板及其制造方法，其在经由应用衍射曝光使半导体层和栅线层共同图案化之前，通过选择性地使包括半导体层的沟道层的预定区域结晶，能够确保在彼此相邻的子像素之间不发生信号失真。
也就是说，本发明的目的是通过仅选择性地使包含要求高迁移率的沟道层的子像素的预定区域结晶，并且允许栅线或数据线下面的硅层仍然保留具有相对更高的阻抗而未结晶化的非晶硅层，来防止相邻子像素之间的信号失真的发生。
发明的另外的优点、目标和特征的一部分将在下面的描述中阐述，一部分对于本领域普通技术人员在研究下文时将变得显而易见或者可从发明的实践而获悉。发明的目的和其它优点可通过在书面说明书及其权利要求以及附图中特别指出的结构而实现和获得。
为了实现这些和其它优点并且根据本发明的目的，如在此具体地和概括地描述，一种多晶硅TFT(薄膜晶体管)阵列基板包括：形成在基板上的栅线和栅极；半导体层，其以与栅线和栅极相同的图案形成在栅线和栅极的下方并且除了栅线下方的预定区域之外被结晶成多晶硅；从半导体层延伸并且分别形成在栅极的右/左侧的源/漏极区域，杂质离子注入该源/漏极区域；与栅线和栅极电绝缘并且垂直于栅线的数据线，以及在栅极的上部与源/漏极区域相接触的源/漏极；以及与漏极相接触的像素电极。
在此，在该半导体层与该栅线和栅极之间还提供具有与半导体层相同图案的栅绝缘层，在栅极与源/漏极之间的整个表面上还提供层间介电层，以及在源/漏极与像素电极之间的整个表面上还提供钝化层。
或者，还可在该半导体层与该栅线和栅极之间提供具有与半导体层相同图案的栅绝缘层，并且还可在栅极与源/漏极之间的整个表面上提供层问介电层和钝化层的叠层。
然而，在这种情况下，由于数据线和源/漏极从钝化层暴露，所以漏极由像素电极覆盖，并且数据线和源极由在与形成有像素电极的层相同的层上形成的防止氧化层覆盖。在此，未经结晶化的半导体层的预定区域对应于栅线下面的预定区域，并且不包括沟道层。经非结晶化的半导体层的预定区域是仍然保持为非晶硅而未结晶化的区域。包括沟道层的预定区域是通过选择性地结晶化而结晶为多晶硅的区域。
因此，由于沟道层的多晶硅迁移率与栅线下面的非晶硅迁移率之间的显著差异，能够防止与信号经由栅线的下部流入相邻子像素相关的问题。
本发明的另一方案中，用于制造多晶硅TFT阵列基板的方法包括：在基板上形成非晶硅层；选择性地结晶化该非晶硅层；在选择性结晶化后的硅层上连续层叠栅绝缘层和金属层；使该选择性结晶化后的硅层、栅绝缘层和金属层共同图案化，以形成栅线和栅极，同时在栅线和栅极的下方形成具有与栅线和栅极相同图案的半导体层；形成从半导体层延伸且分别位于栅极的右/左侧上的源/漏极区域；利用栅极作为掩模，将杂质注入该源/漏极区域；在包括栅极的整个表面上形成绝缘层；在绝缘层上形成与源/漏极区域相接触的源/漏极以及与该栅线相交叉以限定子像素的数据线；以及形成与漏极接触的像素电极。
在此，为了选择性地结晶化非晶硅层，可应用固相结晶化(SPC)、受激准分子激光退火(ELA)、连续横向结晶(SLS)或类似方法。就此而论，将包括沟道层的预定区域结晶化，同时栅线下面的部分维持非晶硅状态。
另一方面，在包括栅极的由此得到的结构的整个表面上形成绝缘层的步骤中，层间介电层和钝化层可连续层叠在包括栅极的整个表面上。在这种情况下，激活工序和氢化工序可连续执行，从而简化了工序。然而，应该注意，激活工序和氢化工序的连续执行对于制造p型TFT比制造n型TFT更有效。这是因为n型TFT的激活工序比氢化工序需要更高的温度，然而p型TFT的激活工序要求的温度范围与氢化工序的类似。
此外，常规方法也可是有效的，其中在形成层间介电层之后执行激活工序，并且在形成钝化层之后执行氢化工序。
然而，如上所述，期望在栅极与源/漏极之间的整个表面上形成层间介电层和钝化层的叠层，在这种情况下，数据线和源/漏极在钝化层上暴露，漏极由像素电极完全覆盖，并且数据线和源极由与像素电极同时形成的防止氧化层完全覆盖。
或者，与上面的描述相比，还可以这样的方式实现另一个实施方式：层间介电层形成在栅极与源/漏极之间并且钝化层形成在源/漏极与像素电极之间，而不在栅极与源/漏极之间的整个表面上连续沉积层间介电层和钝化层。
在此，像素电极通过形成在钝化层上的接触孔与漏极接触。在形成层间介电层之后执行激活工序，并且在形成钝化层之后执行氢化工序。
应该理解，本发明前述的概括描述和下面的详细描述都是示范性的和解释性的，并且用于提供所要求的本发明的进一步解释。
附图说明
本发明包括的附图用来提供本发明进一步的理解，结合入本申请中并组成本申请的一部分的附图示出了本发明的实施方式，并且结合说明书一起用来解释本发明的原理。在附图中：
图1是示出了根据现有技术的多晶硅TFT阵列基板的制造顺序的工序流程图；
图2A至2E是根据现有技术的多晶硅TFT阵列基板的工序横截面图；
图3是用于示出现有技术的问题和缺点的多晶硅TFT阵列基板的平面图；
图4是根据本发明的多晶硅TFT阵列基板的平面图；
图5是沿着图4的I-I′线的横截面图；
图6A至图6D是用于制造根据本发明的多晶硅TFT阵列基板的工序平面图；以及
图7A至图7G是沿着图6A至图6D的II-II′线的工序横截面图。
具体实施方式
现在将详细参考本发明的优选实施方式，其例子在附图中示出。在任何可能的情况下，相同的附图标记将在整个附图中用于指示相同或相似的部件。
下文中，将参考附图具体描述根据本发明的一个实施方式的多晶硅TFT阵列基板及其制造方法。
图4是根据本发明的多晶硅TFT阵列基板的平面图；图5是沿着图4的I-I′线的横截面图；图6A至图6D是根据本发明的多晶硅TFT阵列基板的工序平面图；以及图7A至图7G是沿着图6A至图6D的II-II′线的工序横截面图。
如图4和图5中所示，根据本发明的多晶硅TFT阵列基板包括：整体地形成在基板111上的栅线115和栅极115a；半导体层113，其以与栅线和栅极相同的图案形成在所述栅线和栅极的下方，并且除了栅线下面的预定区域之外部分结晶成多晶硅113p；作为半导体层113的部分且分别形成在栅极的右/左侧的源/漏极区域113c和113d，并且在所述源/漏极区域中注入杂质离子；数据线117，其垂直于栅线以限定子像素以及在栅极的上部与源/漏极区域113c和113d相接触的源/漏极117a和117b；以及与漏极117b相接触的像素电极119。
由于本发明的特征在于选择性地结晶非晶硅半导体层，所以栅线下面的预定部分仍然保持为非晶硅113a而不经结晶化，同时将包括沟道层的预定区域结晶为多晶硅113p。相对于经结晶化的多晶硅区域，允许非晶硅区域最大化。
在这个时候，半导体层和栅线层通过栅绝缘层114彼此电绝缘，并且栅绝缘层具有与半导体层或栅线层相同的图案。
另外，层间介电层116和钝化层118的叠层进一步提供在栅极与源/漏极之间的整个表面上，并且源/漏极通过栅绝缘层、层间介电层和钝化层的叠层与源/漏极区域113c和113d相接触。
在这种情况下，数据线117和源/漏极117a和117b形成在钝化层118上，因此暴露在外面。因此，漏极117b由像素电极119覆盖，整体形成的数据线117和源极117a由防氧化层120覆盖，该防氧化层120与像素电极形成在相同的层上。
或者，层间介电层可提供在栅极与源/漏极之间的整个表面上，并且钝化层可提供在源/漏极与像素电极之间的整个表面上。假设像素电极通过钝化层与漏极相接触。
其间，用于控制电压打开和关闭的薄膜晶体管(TFT)提供在由栅线和数据线限定的各个子像素上。TFT包括：包括掺杂有杂质离子的源/漏极区域113c和113d和未掺杂杂质离子的沟道层的半导体层113；形成在包括半导体层113的整个表面上的栅绝缘层114；与栅绝缘层上的沟道层的上部重叠的栅极115a；形成在包括栅极115a的整个表面上的由层间介电层116和钝化层118组成的的叠层；以及均与钝化层上的源/漏极区域接触的源/漏极117a和117b。
如果TFT是p型，则源/漏极区域掺杂有诸如硼(B)或类似p型杂质离子。另一方面，如果TFT是n型，则源/漏极区域掺杂有诸如磷(P)、砷(As)或类似n型杂质离子。
这样，通过使包括沟道层的预定区域结晶化为多晶硅并且使该栅线的下部上的预定区域维持为非晶硅，如图5中所示，经由第一子像素的源极117a施加的数据电压流过以对第一子像素的像素电极充电(路线③)，并且不期望流入第二子像素的该数据电压被非晶硅113a阻止(路线④)。即，能够防止或削弱第一子像素的数据电压通过多晶硅113p流入第二子像素。这是因为在沟道层的多晶硅迁移率和栅线下面的非晶硅迁移率之间具有显著差异。
下文中，将具体描述用于制造根据本发明的多晶硅TFT阵列基板的方法。
首先，如图7A中所示，利用化学汽相沉积(CVD)或类似方法在绝缘层111的整个表面上沉积非晶硅113a。尽管图7A中未示出，还可在绝缘层111与非晶硅113a之间形成二氧化硅(SiO2)的缓冲层。
缓冲层防止在后面的工序中可能发生的异物渗入半导体层、保护绝缘基板免于非晶硅层的结晶化工序中的高温损害并且提高半导体层与绝缘基板的接触特性。在这个时候，由于非晶硅层的表面上存在大量自由键，导致SiO2缓冲层与非晶硅层之间的界面粘合度差的危险，所以如必要的话，在非晶硅的结晶化之前，可执行脱氢工序以从非晶硅层除去氢原子。
接着，如图6A和图7B中所示，使非晶硅经选择性地结晶化。用于沉积和结晶化非晶硅层的方法的例子可包括：涉及在高温下长期加热处理然后结晶化的固相结晶化(SPC)、涉及将受激准分子激光器应用于执行结晶化同时加热到大约250℃的受激准分子激光退火(ELA)、以及能够通过晶粒的横向生长而显著地提高结晶化特性的连续横向结晶(SLS)。
固相结晶化(SPC)是一种用于在大约600℃的温度下形成多晶硅薄膜的方法，并且涉及在玻璃基板上形成非晶硅薄膜以及使如此形成的膜经几个小时至几十个小时大约600℃的热处理，由此使非晶硅薄膜结晶化。
受激准分子激光退火(ELA)是一种用于在低温下制造多晶硅薄膜的电键法，并且通过具有几十个纳秒的脉冲宽度的高能激光束瞬间照射非晶硅薄膜而完成非晶硅薄膜的结晶化。这种方法具有在非常短的时期内完成非晶硅的熔化和结晶化并因此对玻璃基板没有损害的优点。此外，这种方法的优点在于利用受激准分子激光器制成的多晶硅薄膜与利用常规加热处理方法制成的多晶硅薄膜相比具有优良的电特性。
近年来，主要使用连续横向结晶(SLS)，并且连续横向结晶(SLS)是一种涉及在液相硅和固相硅之间的界面处生长晶粒的方法，其中晶粒沿着垂直于界面的方向生长。这种方法是一种能够通过适当地控制激光能量的大小和激光束的照射范围来经由晶粒的横向生长将硅晶粒的尺寸增大到给定的长度的结晶方法。
在执行选择性的结晶化时，可根据对期望的结晶化工序的选择来控制晶粒的生长方向。通过应用SLS法确保晶粒沿栅线的方向(水平方向)生长能够促使沟道层的电场的平滑通路。也就是说，由于晶粒沿着水平方向形成很长的长度，由此进一步改善沟道层的迁移率，从而能够进一步防止与信号流进相邻子像素相关的缺陷。
其后，如图7C中所示，将诸如氧化硅(SiOx)或氮化硅(SiNx)的无机材料沉积在由于选择性的结晶化而由非晶硅113a和多晶硅113p组成的半导体层113的上部，由此形成栅绝缘层114。
为了防止信号延迟，将诸如铜(Cu)、铝(Al)、例如铝钕(AlNd)的铝合金、钼(Mo)、铬(Cr)、钛(Ti)、钽(Ta)或者钼钨(MoW)的具有低电阻系数的金属沉积在栅绝缘层114上以形成金属层180。然后，利用诸如旋涂法、辊涂法或其它类似常规方法将紫外线固化树脂的光刻胶160涂敷在金属层180之上，并且将具有形成在其上的给定掩模(未示出)的曝光掩模涂布在光刻胶160的上部，并且由UV光或X射线波长将其曝光。将曝光的光刻胶显影以形成具有双步差分的光刻胶图案。在此，曝光掩模是衍射曝光掩模，并且通过在透明基板上形成由金属制成的光屏蔽层和半透明层而将曝光掩模分成三个区域，即，透明区域、半透明区域和光屏蔽区域。透明区域具有100％的透光率，光屏蔽区域具有0％的透光率，并且半透明区域具有0％至100％的透光率。
因此，经衍射曝光的光刻胶160的剩余厚度同样被分成三个区域，即经完全除去的部分、未经除去的部分以及具有中间厚度的部分，从而形成双步差分结构。
接着，如图6B和图7D中所示，利用光刻胶160作为掩模，共同蚀刻半导体层113、栅绝缘层114和金属层180以形成栅线115和栅极115a。
在这个时候，可在一个干蚀刻腔内共同蚀刻层材料，并且由于待蚀刻的材料的种类不同而使用不同的蚀刻气体。首先，当蚀刻金属层(Mo)时，使用SF6、Cl2和O2气体。为了蚀刻非晶硅，使用SF6、Cl2和H2气体。为了蚀刻栅绝缘层，使用SF6、O2和He气体。
在此，以与栅线和栅极相同的图案布置其下面的半导体层和栅绝缘层。
接着，进行光刻胶灰化直到完全除去具有中间厚度的光刻胶160。将暴露在如此灰化的光刻胶之间的金属层180蚀刻以限定半导体层的源/漏极区域113c和113d。在这个时候，为了确保半导体层和栅绝缘层不被蚀刻，可利用HF、BOE、NH4F或其混合溶液进行湿蚀刻。
然后，如图7E中所示，将光刻胶160完全除去，并且利用栅极115a作为掩模将杂质离子注入源/漏极区域113c和113d。在此，由于栅极115a的存在而未将杂质离子掺杂到源极区域113c与漏极区域113d之间的半导体层上，源极区域113c与漏极区域113d之间的该半导体层变为沟道层。
当期望形成p型TFT时，将诸如硼(B)或类似p型杂质离子注入源/漏极区域。当期望形成n型TFT时，将诸如磷(P)、砷(As)或类似n型杂质离子注入源/漏极区域。即，利用由不包括形成半导体层气体的掺杂气体组成的等离子体，允许掺杂气体离子吸附到半导体层113的表面上，由此终止硅层的自由键。这是因为当大量自由键存在于硅层上时，载流子被自由键捕获，由此显著地减少了硅层的迁移率。
接着，如图7F中所示，利用化学汽相沉积(CVD)将诸如二氧化硅(SiO2)或氮化硅(SiNx)的无机材料沉积在由此产生的包括栅极115a的结构的整个表面上，由此连续地形成层间介电层116和钝化层118。
然后，从钝化层的上部，半导体层113经快速加热退火(RTA)、利用受激准分子激光器的激光束照射或者利用炉子的热退火，由此激活半导体层113。
具体而言，将受激准分子激光束照射到半导体层113的表面上以使吸附在半导体层表面上的掺杂气体离子扩散到硅层中。即，受激准分子激光的照射致使半导体层113的瞬间熔化，并因此吸附在半导体层表面上的杂质离子被熔化以进入硅层。
氢化工序可与激活工序同时进行。即，将基板加热到其耐热温度的范围以将包含在钝化层的氮化硅(SiNx)中的氢原子扩散到相应于半导体层的多晶硅层，这致使氢原子与硅层的自由键键合，由此终止自由键。这样，硅层的迁移率通过终止对载流子迁移率有害的自由键而得以改善，并且通过硅层和氢原子之间的牢固键合使硅层稳定。
在执行激活工序和氢化工序之后，将栅绝缘层114、层间介电层116和钝化层118蚀刻以暴露源/漏极区域113c和113d，由此形成接触孔。为了蚀刻栅绝缘层114、层间介电层116和钝化层118，一般进行干蚀刻。
其后，诸如铜(Cu)、铝(Al)、例如铝钕(AlNd)的铝合金、钼(Mo)、铬(Cr)、钛(Ti)、钽(Ta)或者钼钨(MoW)的低阻抗金属层沉积在层间介电层116上，并且利用HF、BOE和NH4F或其混合溶液经湿蚀刻以形成分别与源/漏极区域113c和113d相接触的源/漏极117a和117b，以及在与栅线115的垂直交叉点限定子像素的栅线117，如图6C和图7F中所示。用这样的方式，完成了利用多晶硅作为有源半导体层的多晶硅薄膜晶体管。
最后，如图6D和图7G中所示，将氧化铟锡(ITO)或氧化铟锌(IZO)沉积在包括钝化层118的整个表面上，并且然后经图案化形成覆盖漏极117b的像素电极119和覆盖数据线117和源极117a的防止氧化层。
如上所述，本发明在执行半导体层栅线层的共同图案化、数据线层的图案化、接触孔的图案化以及像素电极的图案化时使用曝光掩模。因此，利用总计4次曝光掩模能够完成多晶硅TFT阵列基板。
从上面的描述显而易见，根据本发明的多晶硅TFT阵列基板及其制造方法提供以下效果。
第一，通过非晶硅层的选择性结晶化，使得栅线下面的预定区域的半导体层由非晶硅组成且包括沟道层的预定区域由多晶硅组成，以这样的方式，由于沟道层的多晶硅迁移率与栅线下面的非晶硅迁移率之间的显著差异，防止了相邻子像素之间的信号流动。
因此，能够防止由信号失真导致的显示图像的恶化，并且能够减小与具有信号失真缺陷的多晶硅TFT阵列基板的浪费布置相关的经济损失。
第二，在执行选择性的结晶化时，可根据对期望的结晶工序的选择来控制晶粒的生长方向。能够促使通过沟道层的电场的方向与晶粒的方向一致。即，通过允许在结晶化工序期间沟道层的晶粒的横向生长，能够确保从源极到漏极的电压的平滑通道。
这样，由于提高了沟道层的迁移率，从而防止了与电压流进相邻子像素相关的缺陷，并且促使该电压通过沟道层。
第三，通过经由包括半导体层的沟道层的预定区域的选择性结晶化预先防止信号失真现象，能够可靠安全地实施用于半导体层和栅线层共同图案化的衍射曝光工序。
因此，两个掩模工序能够简化为一个衍射曝光工序，这引起工序的简化以及加工时间和加工成本的减少。
第四，通过层间介电层和钝化层连续沉积在栅极与源/漏极之间的整个表面上，可能在一个步骤中共同实现掩模工序，而没有用于形成层间介电层和钝化层的接触孔的分开的工序。结果，使用掩模的次数能够减少一次，并且因此在加工效率和加工成本方面是有利的。
第五，与涉及在形成层间介电层之后执行激活工序以及在形成钝化层之后执行氢化工序的常规方法相比，本发明可在将层间介电层和钝化层连续沉积在栅极与源/漏极之间的整个表面上之后共同完成激活工序和氢化工序，由此进一步简化工序。
在不偏离本发明的精神和范围内对本发明作出各种各样的修改和改变对本领域技术人员来说将是显而易见的。因此，本发明旨在覆盖落入所附权利要求书及其等效范围之内的本发明的修改和变化。

Claims (28)

1.一种多晶硅薄膜晶体管阵列基板，其特征在于，包括：
形成在基板上的栅线和栅极；
半导体层，其具有掺杂杂质离子的源/漏极区域；
与该栅线相交叉的数据线，以及与所述源/漏极区域连接的源/漏极；以及与该漏极连接的像素电极，
其中，除了该栅线下方的预定区域之外的该半导体层结晶化为多晶硅。
2.根据权利要求1所述的阵列基板，其特征在于，除了所述源/漏极区域之外的该半导体层具有与所述栅线和栅极相同的图案。
3.根据权利要求2所述的阵列基板，其特征在于，在该半导体层与该栅线和栅极之间还提供具有与该半导体层相同图案的栅绝缘层。
4.根据权利要求1所述的阵列基板，其特征在于，在该栅极与源/漏极之间还提供层间介电层。
5.根据权利要求1所述的阵列基板，其特征在于，在该源/漏极与该像素电极之间还提供钝化层。
6.根据权利要求1所述的阵列基板，其特征在于，在该栅极与该源/漏极之间还提供层间介电层和钝化层的叠层。
7.根据权利要求6所述的阵列基板，其特征在于，该漏极由该像素电极覆盖，并且所述数据线和源极由与该像素电极相同的层上形成的防止氧化层覆盖。
8.根据权利要求1所述的阵列基板，其特征在于，在该源极区域与该漏极区域之间的沟道区域结晶化为多晶硅。
9.根据权利要求1所述的阵列基板，其特征在于，未结晶化的该半导体层由非晶硅形成。
10.根据权利要求9所述的阵列基板，其特征在于，在该栅线下方的该半导体层由非晶硅形成。
11.一种用于制造多晶硅薄膜晶体管阵列基板的方法，其特征在于，包括：
在基板上形成非晶硅层；
选择性地结晶化该非晶硅层；
在选择性结晶化后的硅层上形成栅绝缘层和金属层；
图案化该选择性结晶化后的硅层、该栅绝缘层和该金属层以形成半导体层、栅线和栅极；
利用该栅极作为掩模，将杂质注入该半导体层的源/漏极区域；
形成与该栅极绝缘并且与所述源/漏极区域连接的源/漏极以及与该栅线相交叉的数据线；以及
形成与该漏极连接的像素电极。
12.根据权利要求11所述的方法，其特征在于，所述结晶化通过固相结晶化、受激准分子激光退火和连续横向结晶的至少其中一种来执行。
13.根据权利要求11所述的方法，其特征在于，该结晶化在该栅极下方的该半导体层的沟道区域上执行。
14.根据权利要求11所述的方法，其特征在于，该结晶化在除了该栅线下方的预定部分之外的半导体层上执行。
15.根据权利要求14所述的方法，其特征在于，该栅线下方的半导体层保留为非晶硅层。
16.根据权利要求11所述的方法，其特征在于，还包括在该栅极与该源/漏极之间形成绝缘层的步骤，其中，该绝缘层是层间介电层和钝化层的叠层。
17.根据权利要求16所述的方法，其特征在于，在形成该绝缘层之后，还连续执行激活工序和氢化工序。
18.根据权利要求16所述的方法，其特征在于，在形成该层间介电层之后，还执行激活工序。
19.根据权利要求16所述的方法，其特征在于，在形成该钝化层之后，还执行氢化工序。
20.根据权利要求16所述的方法，其特征在于，形成该像素电极以覆盖该漏极，并且与该像素电极同时形成防止氧化层以覆盖该数据线和源极。
21.根据权利要求11所述的方法，其特征在于，还包括如下步骤：
在该栅极与该源/漏极之间形成层间介电层；以及在该源/漏极与该像素电极之间形成钝化层。
22.根据权利要求21所述的方法，其特征在于，该像素电极通过形成在该钝化层中的接触孔与该漏极连接。
23.根据权利要求21所述的方法，其特征在于，在形成该层间介电层之后，还执行激活工序，并且在形成该钝化层之后，还执行氢化工序。
24.一种用于制造多晶硅薄膜晶体管阵列基板的方法，其特征在于，包括：
在基板上形成半导体层，该半导体层分成非晶硅部分和多晶硅部分；
形成与该半导体层绝缘的栅线和栅极，其中该栅线的预定区域与该非晶硅部分重叠；
利用该栅极作为掩模，将杂质注入该半导体层的源/漏极区域；
形成与所述源/漏极区域连接的源/漏极以及与该栅线相交叉的数据线；以及
形成与该漏极连接的像素电极。
25.根据权利要求24所述的方法，其特征在于，该半导体层具有与所述栅线和栅极相同的图案。
26.根据权利要求25所述的方法，其特征在于，该半导体层、所述栅线和栅极通过一个光刻工艺共同形成。
27.根据权利要求24所述的方法，其特征在于，该栅极下方的多晶硅部分变为沟道区域。
28.根据权利要求24所述的方法，其特征在于，该非晶硅部分位于彼此相邻的像素之间。
CNB2006101672586A 2006-05-12 2006-12-12 多晶硅薄膜晶体管阵列基板及其制造方法 Active CN100517733C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060042754 2006-05-12
KR1020060042754A KR101287198B1 (ko) 2006-05-12 2006-05-12 폴리실리콘 ｔｆｔ 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN101071816A true CN101071816A (zh) 2007-11-14
CN100517733C CN100517733C (zh) 2009-07-22

Family

ID=38684287

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101672586A Active CN100517733C (zh) 2006-05-12 2006-12-12 多晶硅薄膜晶体管阵列基板及其制造方法

Country Status (3)

Country Link
US (1) US7476901B2 (zh)
KR (1) KR101287198B1 (zh)
CN (1) CN100517733C (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315230A (zh) * 2010-07-01 2012-01-11 三星移动显示器株式会社 阵列基底及其制造方法和显示设备
CN102569307A (zh) * 2010-12-06 2012-07-11 乐金显示有限公司 薄膜晶体管基板及其制造方法
CN102738002A (zh) * 2011-04-06 2012-10-17 株式会社半导体能源研究所 半导体装置的制造方法
CN104091783A (zh) * 2014-06-26 2014-10-08 京东方科技集团股份有限公司 Tft阵列基板的制作方法、tft阵列基板和显示面板
CN104272443A (zh) * 2013-02-06 2015-01-07 深圳市柔宇科技有限公司 一种薄膜晶体管及其像素单元的制造方法
WO2015192397A1 (zh) * 2014-06-19 2015-12-23 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法
CN105470195A (zh) * 2016-01-04 2016-04-06 武汉华星光电技术有限公司 Tft基板的制作方法
CN105527771A (zh) * 2016-02-18 2016-04-27 武汉华星光电技术有限公司 阵列基板及液晶显示装置
CN106098616A (zh) * 2016-07-26 2016-11-09 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN104272443B (zh) * 2013-02-06 2016-11-30 深圳市柔宇科技有限公司 一种薄膜晶体管及其像素单元的制造方法
WO2019056657A1 (zh) * 2017-09-20 2019-03-28 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制备方法和阵列基板
US10424668B2 (en) 2017-09-20 2019-09-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Low temperature polysilicon thin film transistor and fabricating method thereof and array substrate
CN110534528A (zh) * 2018-05-25 2019-12-03 乐金显示有限公司 Tft基板和包括该tft基板的显示装置
WO2020113856A1 (zh) * 2018-12-05 2020-06-11 武汉华星光电半导体显示技术有限公司 阵列基板的制备方法、阵列基板、显示面板和显示装置
CN112133708A (zh) * 2018-09-30 2020-12-25 厦门天马微电子有限公司 一种显示面板、显示装置及显示面板的制作方法
CN112309990A (zh) * 2020-10-30 2021-02-02 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431491B2 (en) * 2008-11-04 2013-04-30 E. I. Du Pont De Nemours And Company Method for membrane protection during reactive ion/plasma etching processing for via or cavity formation in semiconductor manufacture
KR101698511B1 (ko) 2010-07-27 2017-01-23 삼성디스플레이 주식회사 표시 장치 제조 방법
CN102629578B (zh) * 2011-09-29 2014-05-07 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
KR101923190B1 (ko) 2012-02-17 2018-11-30 삼성디스플레이 주식회사 정전기 보호 회로를 구비한 표시장치 및 그의 제조방법
CN108474986B (zh) * 2016-09-21 2022-07-05 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6010923A (en) * 1997-03-31 2000-01-04 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region
KR20050047711A (ko) * 2003-11-18 2005-05-23 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315230A (zh) * 2010-07-01 2012-01-11 三星移动显示器株式会社 阵列基底及其制造方法和显示设备
CN102569307A (zh) * 2010-12-06 2012-07-11 乐金显示有限公司 薄膜晶体管基板及其制造方法
CN102569307B (zh) * 2010-12-06 2014-12-03 乐金显示有限公司 薄膜晶体管基板及其制造方法
CN102738002A (zh) * 2011-04-06 2012-10-17 株式会社半导体能源研究所 半导体装置的制造方法
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
CN102738002B (zh) * 2011-04-06 2017-05-31 株式会社半导体能源研究所 半导体装置的制造方法
CN104272443B (zh) * 2013-02-06 2016-11-30 深圳市柔宇科技有限公司 一种薄膜晶体管及其像素单元的制造方法
CN104272443A (zh) * 2013-02-06 2015-01-07 深圳市柔宇科技有限公司 一种薄膜晶体管及其像素单元的制造方法
WO2015192397A1 (zh) * 2014-06-19 2015-12-23 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法
CN104091783A (zh) * 2014-06-26 2014-10-08 京东方科技集团股份有限公司 Tft阵列基板的制作方法、tft阵列基板和显示面板
CN105470195B (zh) * 2016-01-04 2018-11-09 武汉华星光电技术有限公司 Tft基板的制作方法
CN105470195A (zh) * 2016-01-04 2016-04-06 武汉华星光电技术有限公司 Tft基板的制作方法
CN105527771A (zh) * 2016-02-18 2016-04-27 武汉华星光电技术有限公司 阵列基板及液晶显示装置
CN106098616B (zh) * 2016-07-26 2019-06-04 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN106098616A (zh) * 2016-07-26 2016-11-09 京东方科技集团股份有限公司 一种阵列基板及其制作方法
WO2019056657A1 (zh) * 2017-09-20 2019-03-28 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制备方法和阵列基板
US10424668B2 (en) 2017-09-20 2019-09-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Low temperature polysilicon thin film transistor and fabricating method thereof and array substrate
CN110534528A (zh) * 2018-05-25 2019-12-03 乐金显示有限公司 Tft基板和包括该tft基板的显示装置
CN110534528B (zh) * 2018-05-25 2023-06-09 乐金显示有限公司 Tft基板和包括该tft基板的显示装置
US11710793B2 (en) 2018-05-25 2023-07-25 Lg Display Co., Ltd. TFT substrate and display device including the same
CN112133708A (zh) * 2018-09-30 2020-12-25 厦门天马微电子有限公司 一种显示面板、显示装置及显示面板的制作方法
CN112133708B (zh) * 2018-09-30 2022-07-29 厦门天马微电子有限公司 一种显示面板、显示装置及显示面板的制作方法
WO2020113856A1 (zh) * 2018-12-05 2020-06-11 武汉华星光电半导体显示技术有限公司 阵列基板的制备方法、阵列基板、显示面板和显示装置
CN112309990A (zh) * 2020-10-30 2021-02-02 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
US20070262317A1 (en) 2007-11-15
KR101287198B1 (ko) 2013-07-16
US7476901B2 (en) 2009-01-13
KR20070109589A (ko) 2007-11-15
CN100517733C (zh) 2009-07-22

Similar Documents

Publication Publication Date Title
CN100517733C (zh) 多晶硅薄膜晶体管阵列基板及其制造方法
JP3747360B2 (ja) アクティブマトリクス電気光学装置
US7612836B2 (en) Liquid crystal display device and fabrication method thereof
JP4282954B2 (ja) ポリシリコン結晶化方法、そして、これを用いたポリシリコン薄膜トランジスタの製造方法及び液晶表示素子の製造方法
KR100966420B1 (ko) 폴리실리콘 액정표시소자 및 그 제조방법
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
US7927930B2 (en) Method for fabricating a liquid crystal display device
KR20040024711A (ko) 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법
JP2006209130A (ja) 薄膜トランジスタ表示板、該表示板を有する液晶表示装置及びその製造方法
KR100525436B1 (ko) 다결정화 방법과 이를 이용한 액정표시장치 제조방법
KR20080000691A (ko) 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법
US8018545B2 (en) Method of fabricating a liquid crystal display device
US7701524B2 (en) LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof
KR100508057B1 (ko) 박막트랜지스터기판및박막트랜지스터액정표시장치제조방법
KR100266216B1 (ko) 박막트랜지스터구조및그제조방법
KR101040490B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100459211B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법
KR20070109612A (ko) 폴리실리콘 ｔｆｔ 어레이 기판의 제조방법
KR20040058699A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR101018271B1 (ko) 다결정 실리콘 박막트랜지스터 제조방법
KR20050047711A (ko) 액정표시소자의 제조방법
KR20060133711A (ko) 액정 표시 장치용 박막 트랜지스터 기판 제조 방법
KR20060010442A (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
KR20050028530A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050054264A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant