JPH04119670A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH04119670A JPH04119670A JP24059190A JP24059190A JPH04119670A JP H04119670 A JPH04119670 A JP H04119670A JP 24059190 A JP24059190 A JP 24059190A JP 24059190 A JP24059190 A JP 24059190A JP H04119670 A JPH04119670 A JP H04119670A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- thin film
- film transistor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 45
- 239000010408 film Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 230000001678 irradiating effect Effects 0.000 claims description 8
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 238000001947 vapour-phase growth Methods 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- -1 silicon ions Chemical class 0.000 description 5
- 238000003949 trap density measurement Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- SXAAVRUIADQETA-UHFFFAOYSA-N 2-chloro-n-(2-methoxyethyl)-n-(2-methylphenyl)acetamide Chemical group COCCN(C(=O)CCl)C1=CC=CC=C1C SXAAVRUIADQETA-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、シリコン半導体層の形成方法、特に薄膜トラ
ンジスタを製造する際の能動領域となる薄膜半導体層を
形成するのに好適なシリコン半導体層の形成方法に関す
る。
ンジスタを製造する際の能動領域となる薄膜半導体層を
形成するのに好適なシリコン半導体層の形成方法に関す
る。
本発明は、例えば薄膜トランジスタなどを製造する際に
適用されるシリコン半導体層の形成方法に於て、基板上
の多結晶シリコン層を、減圧化学気相成長法によって形
成し、エネルギー密度２００ｍＪ／ｃ−以上である波長
３６０ ｎａ＋以下の紫外光を照射して上記多結晶シリ
コン層を再結晶化させ、結晶粒径の増大及び、粒界のト
ラップ密度を減少することに依って、低温プロセスで電
気的特性のよいシリコン半導体層が得られるようにした
ものである。
適用されるシリコン半導体層の形成方法に於て、基板上
の多結晶シリコン層を、減圧化学気相成長法によって形
成し、エネルギー密度２００ｍＪ／ｃ−以上である波長
３６０ ｎａ＋以下の紫外光を照射して上記多結晶シリ
コン層を再結晶化させ、結晶粒径の増大及び、粒界のト
ラップ密度を減少することに依って、低温プロセスで電
気的特性のよいシリコン半導体層が得られるようにした
ものである。
一般に薄膜トランジスタは、石英ガラスや耐熱ガラス（
例えば歪点が７００℃）などの絶縁基板上にシリコンな
どの半導体膜を被着形成し、この薄膜半導体層に例えば
チャンネルが形成される活性領域や低抵抗のソース領域
、ドレイン領域をそれぞれ形成して電界効果形トランジ
スタを形成するようにしている。
例えば歪点が７００℃）などの絶縁基板上にシリコンな
どの半導体膜を被着形成し、この薄膜半導体層に例えば
チャンネルが形成される活性領域や低抵抗のソース領域
、ドレイン領域をそれぞれ形成して電界効果形トランジ
スタを形成するようにしている。
従来のシリコン半導体層の製造方法としては、公開特許
公報昭６２−１０４０２１の様に、比較的高融点の耐熱
性ガラス（例えば歪み点が７００℃）を基板に用い、基
板上に減圧化学気相成長法により多結晶シリコン層を被
着形成した後、上記多結晶シリコン層にシリコンイオン
をイオン注入して非晶質シリコン層を形成し、上記非晶
質シリコン層を６００℃、３０時間の熱処理を施して結
晶成長させ結晶粒の大きな多結晶シリコン層を形成し、
燐酸でエツチング処理を施し超薄膜化した多結晶シリコ
ン層を形成し、上記多結晶シリコン層に対して多結晶シ
リコンが溶融しない程度のエネルギーをもって短波長を
可とするレーザーを照射して疑似高温熱処理を施し、粒
界トラップ密度を減少せしめる方法だった。
公報昭６２−１０４０２１の様に、比較的高融点の耐熱
性ガラス（例えば歪み点が７００℃）を基板に用い、基
板上に減圧化学気相成長法により多結晶シリコン層を被
着形成した後、上記多結晶シリコン層にシリコンイオン
をイオン注入して非晶質シリコン層を形成し、上記非晶
質シリコン層を６００℃、３０時間の熱処理を施して結
晶成長させ結晶粒の大きな多結晶シリコン層を形成し、
燐酸でエツチング処理を施し超薄膜化した多結晶シリコ
ン層を形成し、上記多結晶シリコン層に対して多結晶シ
リコンが溶融しない程度のエネルギーをもって短波長を
可とするレーザーを照射して疑似高温熱処理を施し、粒
界トラップ密度を減少せしめる方法だった。
しかしながら、前述の従来技術では安価な耐熱ガラス基
板（例えば歪点が６５０℃以下）上に特性の良好な活性
領域を得ることは困難である。すなわち、基板上に被着
形成した多結晶シリコンをシリコンイオンの注入により
、上記多結晶シリコン層を非晶質化し、上記非晶質化し
たシリコン層を６００℃、３０時間の熱処理することに
よる活性領域を得る方法は、製造コストの安い歪点が６
５０以下のガラス基板を使用することができない。
板（例えば歪点が６５０℃以下）上に特性の良好な活性
領域を得ることは困難である。すなわち、基板上に被着
形成した多結晶シリコンをシリコンイオンの注入により
、上記多結晶シリコン層を非晶質化し、上記非晶質化し
たシリコン層を６００℃、３０時間の熱処理することに
よる活性領域を得る方法は、製造コストの安い歪点が６
５０以下のガラス基板を使用することができない。
なぜなら、上記熱処理後のカラス基板の収縮率が１１０
０ｐｐ以上となり、従来例による多結晶シリコンのリソ
グラフィー法によるバターニングが著しく困難になるか
らである。そこで、上記従来例の多結晶シリコンの形成
方法では、歪点が７００℃以上の大変製造コストのかか
る耐熱ガラスを基板としなければならない問題点がある
。
０ｐｐ以上となり、従来例による多結晶シリコンのリソ
グラフィー法によるバターニングが著しく困難になるか
らである。そこで、上記従来例の多結晶シリコンの形成
方法では、歪点が７００℃以上の大変製造コストのかか
る耐熱ガラスを基板としなければならない問題点がある
。
さらに、多結晶シリコン層が溶融しない程度のエネルギ
ーをもって短波長を可とするレーザーを照射して疑似高
温熱処理を施しているため、結晶粒界のシリコン原子と
水素原子の結合を切断するためトラップ密度を必ずしも
減少させるきは限らないという問題点がある。
ーをもって短波長を可とするレーザーを照射して疑似高
温熱処理を施しているため、結晶粒界のシリコン原子と
水素原子の結合を切断するためトラップ密度を必ずしも
減少させるきは限らないという問題点がある。
さらに、化学気相成長法で多結晶シリコン層を形成した
後シリコンイオンを注入して非晶質シリコン層を得るた
めにシリコンイオンを注入しているが、これは工程の増
加になるばかりか、大面積の基板にシリコンを注入する
ことは非常に困難である問題点がある。
後シリコンイオンを注入して非晶質シリコン層を得るた
めにシリコンイオンを注入しているが、これは工程の増
加になるばかりか、大面積の基板にシリコンを注入する
ことは非常に困難である問題点がある。
さらに、公開特許公報昭６２−１０４０２１の実施例に
いわゆる三次元半導体デバイスの形成の適用を上げてい
る。しかし、多結晶シリコン層を非晶質シリコン層にす
るために、打ち込みエネルギーを５０〜６０ＫｅＶの条
件では、実施例の１０００Ａのシリコン層をシリコンイ
オンが突き抜ける確率が大きく、シリコン層よりも基板
側の近くにある薄膜に損傷を与えることになり、応用が
著しく限定される問題点がある。
いわゆる三次元半導体デバイスの形成の適用を上げてい
る。しかし、多結晶シリコン層を非晶質シリコン層にす
るために、打ち込みエネルギーを５０〜６０ＫｅＶの条
件では、実施例の１０００Ａのシリコン層をシリコンイ
オンが突き抜ける確率が大きく、シリコン層よりも基板
側の近くにある薄膜に損傷を与えることになり、応用が
著しく限定される問題点がある。
さらに、活性領域とゲート絶縁膜の間の界面に損傷を与
えるため逆スタガー構造の薄膜トランジスタの適用には
著しく困難である問題点がある。
えるため逆スタガー構造の薄膜トランジスタの適用には
著しく困難である問題点がある。
この原因は、イオン注入されたシリコンイオンが、活性
領域とゲート絶縁膜の間の界面に到達して界面ばかりか
ゲート絶縁膜まで損傷を与えるからである。
領域とゲート絶縁膜の間の界面に到達して界面ばかりか
ゲート絶縁膜まで損傷を与えるからである。
そこで、本発明はこのような問題点を一挙に解決するも
ので、その目的とするところは、非常に簡単な方法で、
歪点か６５０℃以下の安価な大面積のガラス基板が使用
でき、かつトラップ密度を減少し、活性領域よりも基板
の近くに形成されている薄膜に損傷を与えずに、電気的
特性の良好な薄膜シリコン半導体層を低温プロセスで形
成し得るようなシリコン半導体層の形成方法を提供する
ところにある。
ので、その目的とするところは、非常に簡単な方法で、
歪点か６５０℃以下の安価な大面積のガラス基板が使用
でき、かつトラップ密度を減少し、活性領域よりも基板
の近くに形成されている薄膜に損傷を与えずに、電気的
特性の良好な薄膜シリコン半導体層を低温プロセスで形
成し得るようなシリコン半導体層の形成方法を提供する
ところにある。
薄膜トランジスタの製造方法において、透明基板上に多
結晶シリコン膜を形成する工程と、 上記多結晶シリコン膜に紫外光を照射して上記多結晶シ
リコン層を溶融して再結晶化させる工程と、 上記結晶化されたシリコン膜上にゲート絶縁膜およびゲ
ート電極を形成する工程と、 上記結晶化されたシリコン膜中に上記ゲート電極に対し
て自己整合的に不純物をイオン注入する工程と、 上記不純物を熱アニールにより活性化してソース領域及
びドレイン領域を形成する工程とを有することを特徴と
する薄膜トランジスタの製造方法〔作 用〕 基板上の多結晶シリコン層に、上記多結晶シリコン層の
吸収係数が１０５ｃｍ−’である３６０ｎａ＋以下の紫
外光を、上記多結晶シリコン層が溶融する２００ｅ＋Ｊ
／ｃｄ以上のエネルギー密度で照射することにより、多
結晶シリコン層が溶融再結晶され結晶粒径が大きくなり
、粒界のトラップ密度か少なくなる。従って、低温プロ
セスにおいてゲート絶縁膜に損傷を与えずに簡便な方法
で、電気的特性の良好な多結晶シリコン半導体層か得ら
れる。
結晶シリコン膜を形成する工程と、 上記多結晶シリコン膜に紫外光を照射して上記多結晶シ
リコン層を溶融して再結晶化させる工程と、 上記結晶化されたシリコン膜上にゲート絶縁膜およびゲ
ート電極を形成する工程と、 上記結晶化されたシリコン膜中に上記ゲート電極に対し
て自己整合的に不純物をイオン注入する工程と、 上記不純物を熱アニールにより活性化してソース領域及
びドレイン領域を形成する工程とを有することを特徴と
する薄膜トランジスタの製造方法〔作 用〕 基板上の多結晶シリコン層に、上記多結晶シリコン層の
吸収係数が１０５ｃｍ−’である３６０ｎａ＋以下の紫
外光を、上記多結晶シリコン層が溶融する２００ｅ＋Ｊ
／ｃｄ以上のエネルギー密度で照射することにより、多
結晶シリコン層が溶融再結晶され結晶粒径が大きくなり
、粒界のトラップ密度か少なくなる。従って、低温プロ
セスにおいてゲート絶縁膜に損傷を与えずに簡便な方法
で、電気的特性の良好な多結晶シリコン半導体層か得ら
れる。
以下、図面を参照して本発明に係わるシリコン半導体層
の形成方法を、薄膜トランジスタの製造に適用した一実
施例について説明する。
の形成方法を、薄膜トランジスタの製造に適用した一実
施例について説明する。
先ず、第１図に示すように基板（１）として例えば耐熱
ガラスより成る絶縁基板上に膜厚２００ＯＡ程度の５ｉ
０２膜（２）上に膜厚５００Ａ程度の多結晶シリコン層
（３）を減圧化学気相成長法により被着形成する。次に
、第２図に示すように、この多結晶シリコン層に、紫外
光（４）を照射して、上記多結晶シリコン膜を再結晶化
したシリコン層（５）にする。この時の紫外光としては
、たとえば波長３０８ｎｍパルスのＸｅＣル−ザーを用
いることができる。照射条件は、例えば、パルスの半値
幅５０ｎＩ１１で２５０ｍＪ／ｃｍのエネルギー密度で
あるレーザー光を照射する。多結晶シリコン膜の膜厚が
これより厚い場合は、照射するパルスの数を増やせばよ
い。この時のレーザー照射による熱処理は、薄膜のシリ
コンの融点（約１４３０℃）以上の温度となる。このよ
うにして得られた多結晶シリコン層は結晶粒径が大きく
、且つ粒界トラップが少ないシリコン層であり、電気的
特性の高いものとなっている。
ガラスより成る絶縁基板上に膜厚２００ＯＡ程度の５ｉ
０２膜（２）上に膜厚５００Ａ程度の多結晶シリコン層
（３）を減圧化学気相成長法により被着形成する。次に
、第２図に示すように、この多結晶シリコン層に、紫外
光（４）を照射して、上記多結晶シリコン膜を再結晶化
したシリコン層（５）にする。この時の紫外光としては
、たとえば波長３０８ｎｍパルスのＸｅＣル−ザーを用
いることができる。照射条件は、例えば、パルスの半値
幅５０ｎＩ１１で２５０ｍＪ／ｃｍのエネルギー密度で
あるレーザー光を照射する。多結晶シリコン膜の膜厚が
これより厚い場合は、照射するパルスの数を増やせばよ
い。この時のレーザー照射による熱処理は、薄膜のシリ
コンの融点（約１４３０℃）以上の温度となる。このよ
うにして得られた多結晶シリコン層は結晶粒径が大きく
、且つ粒界トラップが少ないシリコン層であり、電気的
特性の高いものとなっている。
次に、上記再結晶化された多結晶シリコン層（５）を、
第３図のように、必要とする薄膜トランジスタの能動領
域を形成するためのパターンエツチングを施す。多結晶
シリコン膜を再結晶化するためのレーザー照射する工程
は、上記の例のように多結晶シリコン膜をパターンエツ
チングした後でもよい。上記のレーザー照射では、ガラ
ス基板（１）が損傷あるいは変形することはない。
第３図のように、必要とする薄膜トランジスタの能動領
域を形成するためのパターンエツチングを施す。多結晶
シリコン膜を再結晶化するためのレーザー照射する工程
は、上記の例のように多結晶シリコン膜をパターンエツ
チングした後でもよい。上記のレーザー照射では、ガラ
ス基板（１）が損傷あるいは変形することはない。
さらに、第４図のように、上記パターニングされた多結
晶シリコン膜（５）を覆うようにＳｉＯ□膜（６）を常
圧化学気相成長法で例えば厚さ２０００八被着形成し、
更に上記５ｉｎ２膜上に、ゲート電極や配線となる低抵
抗の不純物ドープ多結晶シリコン層を減圧化学気相成長
法で、例えば４００ＯＡの厚さで被着形成し、さらにパ
ターニングして、ゲート電極となる領域（７）を形成す
る。
晶シリコン膜（５）を覆うようにＳｉＯ□膜（６）を常
圧化学気相成長法で例えば厚さ２０００八被着形成し、
更に上記５ｉｎ２膜上に、ゲート電極や配線となる低抵
抗の不純物ドープ多結晶シリコン層を減圧化学気相成長
法で、例えば４００ＯＡの厚さで被着形成し、さらにパ
ターニングして、ゲート電極となる領域（７）を形成す
る。
次に、第５図に示すように上記ゲート電極をマスクとし
て、いわゆるセルファライン法により不純物をイオン注
入法で、上記再結晶化された多結晶シリコン膜に導入し
て薄膜トランジスタのソース領域（８）とトルイン領域
（９）を形成する。
て、いわゆるセルファライン法により不純物をイオン注
入法で、上記再結晶化された多結晶シリコン膜に導入し
て薄膜トランジスタのソース領域（８）とトルイン領域
（９）を形成する。
このイオン注入の条件は例えば、３１ｐ”を１．００Ｋ
ｅＶの加速電圧で３ Ｘ １０−１５ｃｍ ’（７）密
度で注入する。このソース領域（８）及びドレイン領域
（９）の間のゲート下の領域はチャンネルが形成される
活性領域となる。このイオン注入後熱処理を施して不純
物の活性化処理をする。この熱処理の条件は例えば６０
０℃、２時間で充分である。
ｅＶの加速電圧で３ Ｘ １０−１５ｃｍ ’（７）密
度で注入する。このソース領域（８）及びドレイン領域
（９）の間のゲート下の領域はチャンネルが形成される
活性領域となる。このイオン注入後熱処理を施して不純
物の活性化処理をする。この熱処理の条件は例えば６０
０℃、２時間で充分である。
波長３６０ ｎｓ＋以下の紫外光をエネルギー密度２゜
ＯｍＪ／ｃ−以上の強度で照射する方法でソース領域と
ドレイン領域の不純物を活性化してもよい。
ＯｍＪ／ｃ−以上の強度で照射する方法でソース領域と
ドレイン領域の不純物を活性化してもよい。
次に、第６図のように、全体に例えば５ｉｎ２膜（１０
）を５０００Ａ被着形成しソース領域（８）、ドレイン
領域（９）に対応する５ｉｎ２に配線のコンタクト用の
窓部を設ける。さらに電極となるＡ１層を被着形成し、
パターニングしてソース電極（１１）及びドレイン電極
（１２）をそれぞれ形成する。
）を５０００Ａ被着形成しソース領域（８）、ドレイン
領域（９）に対応する５ｉｎ２に配線のコンタクト用の
窓部を設ける。さらに電極となるＡ１層を被着形成し、
パターニングしてソース電極（１１）及びドレイン電極
（１２）をそれぞれ形成する。
さらに、フォーミングガス雰囲気中で３００℃の熱処理
を施して目的の薄膜トランジスタを得る。
を施して目的の薄膜トランジスタを得る。
なお、上側では基板（１）として耐熱ガラス基板を用い
、この上に薄膜トランジスタを形成したが、そのほか例
えば半導体素子を形成したシリコン半導体基板上に、５
ｉｎ２膜等の絶縁膜を形成した基板を用い、この上に上
述と同様の低温プロセスで薄膜トランジスタを形成して
いわゆる３次元素子デバイスを形成する場合にも本発明
は適用できる。
、この上に薄膜トランジスタを形成したが、そのほか例
えば半導体素子を形成したシリコン半導体基板上に、５
ｉｎ２膜等の絶縁膜を形成した基板を用い、この上に上
述と同様の低温プロセスで薄膜トランジスタを形成して
いわゆる３次元素子デバイスを形成する場合にも本発明
は適用できる。
本発明によるシリコン半導体層の形成方法によれば、基
板上に減圧化学気相成長法により、多結晶シリコンを形
成し、エネルギー密度２００ｍＪ／Ｃ−以上である３６
０ｎｍ以下の紫外光を照射して上記多結晶シリコン層を
再結晶化することにより、粒径が大きく粒界トラップ密
度が少ないシリコン層を得ることかできる。従って、低
温プロセスで高温プロセス以上の電気的特性の良好なシ
リコン半導体層を容易に得ることができるものである。
板上に減圧化学気相成長法により、多結晶シリコンを形
成し、エネルギー密度２００ｍＪ／Ｃ−以上である３６
０ｎｍ以下の紫外光を照射して上記多結晶シリコン層を
再結晶化することにより、粒径が大きく粒界トラップ密
度が少ないシリコン層を得ることかできる。従って、低
温プロセスで高温プロセス以上の電気的特性の良好なシ
リコン半導体層を容易に得ることができるものである。
従って、例えば薄膜トランジスタに適用した場合に、移
動度が大きく、閾値電圧Ｖ ｌ ｈが小さく、リーク電
流が小さく、また弱反転領域の立ち上がりが鋭くなるな
ど、高性能の薄膜トランジスタが得られる。
動度が大きく、閾値電圧Ｖ ｌ ｈが小さく、リーク電
流が小さく、また弱反転領域の立ち上がりが鋭くなるな
ど、高性能の薄膜トランジスタが得られる。
第１図乃至第６図は本発明を薄膜トランジスタの製法に
適用した実施例を示す製造工程図である。 ・基板 ・ＳｉＯ２ ・多結晶シリコン層 ・紫外光 ・再結晶された多結晶シリコン層 ・ゲート絶縁膜 ・ゲート電極 ・ソース領域 ・ドレイン領域 ・５ｉｎ２膜 ・ソース電極 ・ドレイン電極 出願人 セイコーエプソン株式会社
適用した実施例を示す製造工程図である。 ・基板 ・ＳｉＯ２ ・多結晶シリコン層 ・紫外光 ・再結晶された多結晶シリコン層 ・ゲート絶縁膜 ・ゲート電極 ・ソース領域 ・ドレイン領域 ・５ｉｎ２膜 ・ソース電極 ・ドレイン電極 出願人 セイコーエプソン株式会社
Claims (1)
- 【特許請求の範囲】 薄膜トランジスタの製造方法において、 透明基板上に多結晶シリコン膜を形成する工程と、 上記多結晶シリコン膜に紫外光を照射して上記多結晶シ
リコン層を溶融して再結晶化させる工程と、 上記結晶化されたシリコン膜上にゲート絶縁膜およびゲ
ート電極を形成する工程と、 上記結晶化されたシリコン膜中に上記ゲート電極に対し
て自己整合的に不純物をイオン注入する工程と、 上記不純物を熱アニールにより活性化してソース領域及
びドレイン領域を形成する工程とを有することを特徴と
する薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24059190A JPH04119670A (ja) | 1990-09-11 | 1990-09-11 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24059190A JPH04119670A (ja) | 1990-09-11 | 1990-09-11 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04119670A true JPH04119670A (ja) | 1992-04-21 |
Family
ID=17061785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24059190A Pending JPH04119670A (ja) | 1990-09-11 | 1990-09-11 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04119670A (ja) |
-
1990
- 1990-09-11 JP JP24059190A patent/JPH04119670A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3182893B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JP3315191B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| US5770486A (en) | Method of forming a transistor with an LDD structure | |
| KR930010093B1 (ko) | 반도체박막의 형성방법 | |
| JPH08204208A (ja) | 結晶性シリコン半導体装置の製造方法 | |
| JP3287834B2 (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JP3203706B2 (ja) | 半導体層のアニール処理方法および薄膜トランジスタの製造方法 | |
| JP3146702B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
| JPH04119670A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04340724A (ja) | 薄膜トランジスタの製造方法 | |
| JP3031398B2 (ja) | Ｍｉｓトランジスタの作製方法 | |
| JP2771812B2 (ja) | 半導体装置の製造方法 | |
| JP3032542B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JP2554055B2 (ja) | 低抵抗多結晶シリコン薄膜の形成方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JP3370029B2 (ja) | 半導体装置の作製方法 | |
| JP3567937B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 |