CN1054235C - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN1054235C
CN1054235C CN95117312A CN95117312A CN1054235C CN 1054235 C CN1054235 C CN 1054235C CN 95117312 A CN95117312 A CN 95117312A CN 95117312 A CN95117312 A CN 95117312A CN 1054235 C CN1054235 C CN 1054235C
Authority
CN
China
Prior art keywords
silicon fiml
deposit
film
impurity
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95117312A
Other languages
English (en)
Other versions
CN1128898A (zh
Inventor
三浦英生
守部俊二
加藤久幸
小池淳义
池田修二
西村朝雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1128898A publication Critical patent/CN1128898A/zh
Application granted granted Critical
Publication of CN1054235C publication Critical patent/CN1054235C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45512—Premixing before introduction in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

一种包含多晶硅薄膜的半导体器件，在这种多晶硅薄膜中硅薄膜的晶粒主要具有圆柱形结构且各个晶粒的晶向几乎为均一的方向。这种膜可以这样制作；在基底薄膜的界面上先淀积一层无掺杂硅薄膜或者先淀积一层杂质层，然后淀积掺杂的硅薄膜，如果需要，接下来进行热处理使之多晶化。

Description

半导体器件及其制作方法
本发明涉及一种半导体器件。这种器件可防止在硅薄膜中内部应力的变化和由这种内部应力的变化所引起的晶体缺陷的产生。本发明还涉及到这种器件的工艺，以及制作一种硅薄膜的工艺和适合于形成这样一种硅薄膜的化学气相淀积设备。
在半导体器件的制作中，把硅薄膜用作电极和/或布线材料。由于硅薄膜是一种半导体材料，故当把它用作布线材料时，必须减小其电阻。一般说，要用扩散法掺入III族或V族(即硼和磷等等)元素。在掺入这样的杂质时，人们一直采用从薄膜表面上进行热扩散或离子注入的方法。
最近，由于半导体器件构造的复杂化，要把将在其上淀积薄膜的表面的高度差异做得尽可能地小，以便改善薄膜淀积的平坦性。因而，趋势是减少包括硅薄膜在内的各种薄膜的厚度。当膜厚减小之后，又出现了一些问题，诸如含有杂质的基底薄膜的污染的问题，以及当应用从膜表面进行热扩散或离子注入方法时，在靠近基底薄膜的交界面处杂质的浓度和不平坦淀积的问题等等。为了解决这样的问题，采用了一种就地掺杂技术，在这种技术中，在淀积硅薄膜的同时进行杂质掺入并已用于生产产品。
作为淀积硅薄膜的工艺，有两种人们熟知的工艺。一种是先在无定形状态下淀积硅然后用热处理使之多晶化。另一种工艺是从一开始就在多晶态下进行淀积。一般来说，在先以无定形状态进行淀积然后用热处理使之多晶化的情况下，有加大晶粒大小的倾向，故为了降低薄膜的电阻更可取的是用这种工艺形成多晶硅。因此，先淀积同时掺入某种杂质的非晶态(无定形)硅再经热处理使之多晶化的多晶硅膜形成工艺被广为应用。例如，在日本专利公开出版物第(JP-A)62-54423和4-137724上就已公开了这样一种技术。
但是，若应用这样的技术，还存在着下列问题。当用热处理使非晶(包括细粒的结晶态)硅薄膜结晶化时，大家都知道在基底薄膜与硅薄膜之间的交界处将长出晶核。因此，晶体生长的状态将经常改变(比如说，因晶核的产生密度和晶核生成温度、晶粒大小和正在生长的晶面指数而改变)，这取决于靠近基底薄膜界面处的非晶硅薄膜中杂质的浓度或它的分布情况。
而且，在进行结晶反应时，由于薄膜的体积会发生变化，故薄膜中的应力状态也将产生很大的变化。还有，在形成单晶时所产生的应力的方向(即张力强度或者压缩应力)也由于正在进行生长的晶体状态而产生很大的变化。结果，存在着下列各种问题：已经在硅薄膜中产生的内部应力将变得更大；或者，在其上淀积了薄膜的晶片上，薄膜中的内部应力和正在生长的晶面是不相同的；在靠近薄膜端部所产生的应力的密度的晶体状态也不相同；诸如位错等晶体缺陷产生于硅单晶衬底上；在一个包括硅单晶的晶片上，半导体器件的电学性能也将不同，等等。
本发明的目的是提供一种可靠地消除了上述那些缺点的半导体器件，以及一种以高成品率生产这种半导体器件的工艺。
本发明的另外一个目的是给出一种在可选择的衬底上制作多晶硅薄膜的工艺和一种用于形成这种硅薄膜的化学气相淀积设备。
本发明所提供的半导体器件由下述部分组成：一个半导体衬底，一个形成于上述衬底上的基底薄膜和形成于上述基底薄膜上的掺有选自III族和V族元素的一种杂质的硅薄膜，具有主要为圆柱形构造的上述硅薄膜的晶粒从基底薄膜的一个界面上生长到硅薄膜的表面，单个晶粒在薄膜表面上的晶体取向几乎为均匀的。
本发明还提供一种生产半导体器件的工艺，它包括下述工序：在半导体衬底上形成一个基底薄膜；在上述基底薄膜上用淀积法形成一层无杂质的硅薄膜，该硅薄膜厚等于或大于1nm，是用SiH4气体或Si2H6气体形成的，然后再淀积上掺有一种选自III族和V族元素的杂质的硅薄膜。在淀积一层非晶硅薄膜时，进行热处理以最终产生一层多晶硅薄膜。
本发明还是供了一种生产半导体器件的工艺，它包括下述工序：在半导体衬底上形成基底薄膜的工序；应用选自III族和V族元素的杂质气体形成杂质层的工序，上述杂质层的杂质浓度比将形成于基底薄膜界面上的硅薄膜的平均杂质浓度要高；以及用掺入了这种杂质的SiH4气体或Si2H6气体淀积一层硅薄膜的工序。当淀积非晶态硅薄膜时，进行热处理以最终形成一个多晶硅薄膜。
本发明还提供用于生产硅薄膜的一种工艺。这种工艺包括：把从SiH4气体和Si2H6气体中选出一种原料气体导入到反应室中以淀积一层厚度大于等于1nm的无杂质的硅膜，然后导入从III族和V族元素中选择出来的一种杂质气体和一种原料气体以淀积掺有杂质的硅膜。当淀积非晶硅薄膜时，进行热处理以最终给出一个多晶硅薄膜。
本发明还提供一种用于生产硅薄膜的工艺，它包括：把从III族和V族元素选出的一种杂质气体导入到反应室中去以形成一种杂质层，该杂质层的杂质浓度比将形成于基底薄膜上的硅薄膜的平均杂质浓度高；把选自SiH4和Si2H6的原料气体和含有杂质的气体一起导入以形成掺有杂质的硅薄膜。当淀积非晶态的硅薄膜时，进行热处理以最终给出一个多晶硅薄膜。
本发明还提供一种用于形成硅薄膜的化学气相淀积设备，它由下述部分组成：
一个反应室，
一个气体导入单元，用于向反应室中导入原料气体和杂质气体，
一个用于在反应室内控制膜淀积的控制单元，以及
一个排气单元，用于从反应室中排出气体，
上述用于控制薄膜淀积的单元的构成要使
(i)仅仅在导入从SiH4和Si2H6中选出的原料气体的一个预定时间之后导入从III族和V族元素中挑选出来的杂质气体和原料气体，或者，
(ii)在一起导入从SiH4和Si2H6气体中选出的原料气体和杂质气体之前仅仅在一个预定时间内导入从III族和V族元素中选择出的杂质气体。
下边对附图进行简单的说明
图1是根据本发明的刚进行完薄膜淀积之后的一例半导体器件的剖面图。
图2是本发明的同一例半导体器件在完成热处理之后的剖面图。
图3的电子显微镜照片示出了P型掺杂非晶硅薄膜的一个剖面上生长的晶体的构造。
图4的电子显微镜照片示出了在P型掺杂非晶硅薄膜的一个面上生长的晶体的构造。
图5的电子显微镜照片示出了当形成无掺杂层时P型掺杂非晶硅薄膜的一个剖面上正在生长的晶体的构造。
图6是一个电子显微镜照片，它示出了当形成无掺杂层时在P型掺杂非晶硅薄膜的一个面上生长的晶体的构造。
图7是说明用于淀积薄膜的工艺的一个例子的流程图。
图8是说明用于淀积薄膜的工艺的另一个例子的流程图。
图9为示出本发明的另一例半导体器件在刚进行完薄膜淀积之后的剖面图。
图10为示出本发明的同一例半导体器件在热处理之后的剖面图。
图11为示出本发明的又一例半导体器件在刚进行完薄膜淀积之后的剖面图。
图12是本发明的晶体管的剖面图。
图13是一个剖面图，它示出了本发明的半导体器件的再一个例子在刚进行完薄膜淀积之后的剖面。
图14是本发明的半导体器件的一个例子的剖面图。
图15是本发明的栅极电极的剖面图。
图16示出了本发明的高速存储器的剖面。
图17为本发明的化学气相淀积设备的示意图。
为了解决现有技术中存在的问题，本发明人发现在靠近非晶(包括细粒结晶状态)硅薄膜与基底薄膜(即二氧化硅膜)的界面处的杂质浓度及其分布(或浓度的差别)被控制在使得产生晶核的状态几乎是均匀的，并使得热处理之后的多晶膜的结晶状态(晶粒大小和晶向)稳定(或均匀)。
而且，为了控制靠近基底薄膜界面处杂质的浓度及其分布，本发明人发现，有效的方法是：或者在靠近基底薄膜的界面处(即在基底薄膜上边)形成一个不含杂质的层，或者在靠近基底薄膜的界面处(即在基底薄膜上边)形成杂质浓度异乎寻常之高的层。靠应用这样一种方法，在单晶化之后多晶层的晶体平面的取方将变为几乎是均匀的，由于结晶状态的稳定化而可以达到上述目的。
本发明的半导体器件包括一个半导体衬底、一个形成于上述衬底之上的基底薄膜和一个多晶硅薄膜，该多晶硅薄膜形成在基底薄膜之上而且掺杂有选自III族和V族元素的某种杂质。上述硅薄膜的晶粒主要具有从基底薄膜的界面上向硅薄膜的表面方向生长的圆柱形的构造，单个晶粒在膜表面上的结晶方向几乎为一个均一的方向。
作为半导体衬底，可以应用常规的一种衬底，诸如硅单晶衬底、所谓的SOI(绝缘物上的硅)的衬底、一种用外延生长法所得到的晶片等等。作为基底薄膜，可以利用的有SiO2膜、SiN膜、N2O膜(氮氧化合物膜)、Ta2O5膜、铁电体材料PZT(Pb、Zr和Ti的氧化物的复合物)膜，或者它们的迭层构造。作为杂质，可用选自III族和V族的一种元素，例如P(磷)、B(硼)、As(砷)等或者它们的混合物。再者，“为一个几乎均一的方向”这种说法意味着多晶晶粒的晶体图解方向(crystal graphic direction)有60％或60％以上是相同的，理想的情况是80％或80％以上相同，更为理想的是90％或90％以上相同。
在制作一种金属—氧化物—硅(MOS)场效应晶体管的情况下，栅极氧化膜被用作基底薄膜，而栅极电极则用多晶硅薄膜制作。这就是说，这种半导体器件由一个硅单晶衬底、一个栅极氧化膜和一个形成于栅极氧化膜之上的栅极电极构成。上述栅极电极由掺有选自III族和V族元素的一种杂质的硅薄膜构成，上述硅薄膜淀积在栅极氧化物膜上，上述硅薄膜的晶粒主要具有从栅极氧化膜的界面向硅薄膜的表面方向生长的圆柱形的构造，而单个晶粒在薄膜表面的晶体取方是几乎均一的方向。
这样的半导体器件可以这样制作：应用常规方法在半导体衬底上形成一个基底薄膜；并通过淀积厚度大于等于1nm的硅薄膜在基底薄膜上形成一个硅薄膜，该硅薄膜没有源于原料气体(诸如SiH4气体或者Si2H6气体)的杂质；接着淀积掺有选自III族和V族元素的杂质的硅薄膜；之后，当被淀积的硅薄膜为非晶硅膜时，在550℃到1000℃进行热处理以形成一个多晶硅薄膜。
作为一种代替方法，还可以用下述方法制作这种半导体器件：用常规方法在半导体衬底上形成基底薄膜，然后通过用选自III族或V族元素的杂质气体形成一个杂质层而在基底薄膜上形成一层硅薄膜，上述杂质层的杂质浓度高于将被形成于基底薄膜界面上的硅薄膜中的平均杂质浓度，并用掺有杂质的诸如SiH4气体或者Si2H6气体之类的原料气体淀积硅膜，之后，当所淀积的硅膜是非晶硅膜时，在550℃到1000℃进行热处理以形成多晶硅薄膜。
在单晶硅薄膜的情况下，在500℃到700℃进行硅薄膜的淀积，在非晶硅薄膜的情况下，在500℃到600℃进行淀积。
薄膜中的平均杂质浓度约为1018-1021/cm3，而硅薄膜中的硅浓度为大约5×1022/cm3。
如上所述，(i)通过淀积一层不含杂质的硅薄膜使其首先淀积到使得晶体生长模式均匀的厚度，然后淀积掺入杂质的硅薄膜，或者，(ii)通过先淀积一个杂质浓度比将要淀积于基底薄膜界面上的硅薄膜中的平均杂质浓度高的杂质层，接着淀积掺入杂质的硅薄膜，可以克服现有技术的那些问题，以高成品率生产改善了可靠性的半导体器件。
下边参考用热处理使非晶硅薄膜多晶化来解释对单晶化过程中在该膜的剖面上的晶体构造的观察。例如，在硅的热氧化膜(作为基底薄膜)上形成约100nm厚的非晶硅薄膜。发现部分非晶状态为结晶化的。
人们认为在多晶化的薄膜中单个晶粒在靠近基底薄膜处开始生长而且向薄膜的表面圆柱状地生长。换句话说，在靠近薄膜和基底薄膜的交界面处生成单个晶粒的晶核。但是当从薄膜的表面方向观察时，应该注意到有两种晶粒的平面形状。也就是说，有以“星状”的形状生长的晶粒和以“椭球”的形状生长的晶粒。
以椭球形状生长的晶粒是硅单晶，而且硅单晶的(311)面一直生长到薄膜顶部表面。这种情况已由电子衍射法得到证实。另一方面，以星状生长的晶粒是多晶硅，而且星的每个手柄部(handportion)都呈现出具有(111)晶面的单晶态。这种事实也已为电子衍射法所证实。
还有，分析表明在星状晶粒中，每个手柄都从星的中心部分生长出来，而且杂质(诸如P)的浓度在靠近中心部分处要比薄膜的平均P浓度高30％到50％。这些结果使人联想到这些晶粒的核似乎是由非平坦分布的高的P浓度形成的。其他的证明是星状晶体的晶粒密度几乎从晶体生长的开始就不变化。
在晶粒生长过程中，首先生长星状晶粒，接着生长椭球状晶粒。但是，椭球状晶粒密度似乎随着时间的流逝而单调增加。从这种观点来看，在星状晶粒和椭球状晶粒之间晶体生长的形式大不相同。由于在硅晶体的物理特性方面存在着晶体各向异性的现象，故当具有不同晶面取方的晶粒混合存在时，薄膜中的物理性质将因地而异。
在半导体器件中存在这样的薄膜是不希望有的。人们希望晶粒取方几乎为一个均一的方向。而且薄膜中的内部应力状态依赖于晶面方向而改变。当于(111)晶面生长时内部应力最高，而随着晶面指数的增加内部应力减小(方向从(111)面到(211)面和(311)面)。内部应力的测定值在晶面指数为(111)面时是1200MPa，在(211)面时是1000MPa，在(311)面时是800MPa。这是因为在硅晶体中，由于(111)晶面在最高稠密度的平面上有最高的原子密度，所以薄膜的收缩程度比在别的晶面上生长时相对地要大一些。
当薄膜作为一个单个个体自由地收缩时，没有应力产生。但是，在实际上由于硅薄膜附着于(或者粘贴于)基底薄膜上，薄膜的自由收缩受到了抑制，于是在薄膜中就产生了应力。所产生的应力值似乎是随着薄膜收缩程度的增大而变高。因此，当在(111)晶面上生长时，在薄膜中的内部应力就将变成为最高。
上述的薄膜中的内部应力值是简单的晶面生长情况的。当混合存在不同的晶面方向上生长的晶粒时，将取决于单个晶粒的晶面方向上的占有率而取一个中间值。在这种情况下，控制薄膜的内部应力是极其困难的。而且，即使是当(111)晶面(它的内部应力值最高)生长时，也可能防止由于改变半导体器件的构造或所用材料的组合而产生的整个半导体器件的内部应力所引起的失效的产生。所以，如果已知将要产生的应力值，则有可能避开那些不可能用的情况。重要的是通过避开那种具有不同的生长晶面的晶粒混合存在的办法来建立薄膜(包括各种应力值)的均质性。
当积极地控制靠近基底薄膜界面处的杂质(即磷，P)浓度时淀积薄膜时，晶体的生长情况如下。在形成掺P硅薄膜的情况下，硅薄膜的晶体生长可通过积极地控制靠近基底薄膜界面处的P浓度来控制硅薄膜的晶体生长。
靠应用这种薄膜淀积法，可以生长一种特定的晶面。所以，这就有可能通过用这一淀积方法形成非晶硅薄膜，再由热处理结晶化得到一种几乎具有均匀晶体状态的电阻充分低的多晶硅薄膜。就是说得到具有无弥散或者无内部应力变化的多晶硅薄膜。
如上所述，重要的是控制薄膜的晶体生长以得到具有高度均质性和几乎均一生长的晶面的多晶膜。还有，即便是在从淀积薄膜伊始就生长多晶层的情况下，从控制晶体生长的观点看，从淀积薄膜的最初就控制P浓度也是至关重要的。因此，从控制多晶薄膜的生长面的观点来看，这种薄膜淀积方法是很重要的。
根据本发明的应用了掺杂有III族和V族元素的硅薄膜的半导体器件的特征在于：该半导体是通过把靠近基底薄膜和硅薄膜之间的界面处的杂质浓度控制得明显地低于(理想的是为零或几乎为零)或足够地高于薄膜中的平均杂质浓度而得到的；因而，在晶化之后，多晶硅薄膜中的晶面方向几乎是均一的方向。
上述用于形成硅薄膜的步骤还可以用于在任选衬底上生产硅薄膜的工艺。
用于生产本发明的这种硅薄膜的化学气相淀积设备由下列部分组成：
一个内装用于放置衬底(诸如一个大片)的支承的反应室；
一个用于把原料气体(如SiH4或Si2H6气体)和杂质气体(选自III族和V族元素)导入反应室的气体导入单元；
一个用于控制反应室中膜淀积的单元；
一个用于从反应室内排出气体的气体排出单元；
上述用于控制薄膜淀积的单元要制做得或者
(i)仅仅在导入原料气体的一个预定时间之后导入杂质气体和原料气体，或者
(ii)在导入原始材料气体和杂质气体之前仅仅在一个预定的时间内导入杂质气体。
本发明用下述例子进行说明。
例1
这个例子说明了把不向靠近基底薄膜界面处导入杂质作为一种控制靠近基底薄膜的界面处处杂质浓度和杂质分布的方法的情况。
参照图1到图7对本例进行说明。本例适合于制作MOS(金属一氧化物—半导体)晶体管的栅极电极。图1是一个在刚作完薄膜淀积(图形化之后)之后的剖面图。图2是形成了多晶膜和形成了一个绝缘膜6之后的剖面图。在图1和图2中，数字1表示硅衬底，数字2表示硅氧化膜，数字3表示未掺杂的非晶硅层，数字4表示掺P的非晶硅层，数字5表示掺P的多晶硅膜，数字30表示基底薄膜的界面。图3至图6是透射电子显微镜的照片，这些照片示出了在靠近基底薄膜界面处以原子浓度4×1020/cm3的平均浓度向厚约500nm的非晶硅薄膜中掺入诸如P(磷)杂质、随后进行热处理使之多晶化时的晶体生长情况。图3和图5是薄膜的剖视图，图4和图6是该薄膜的表面视图。而图5和图6表示的是形成未掺杂层时的情况。图7的流程图示出了制作栅极电极薄膜的工艺。
下面参考图7说明用于在其上形成有硅氧化膜2的硅衬底1上淀积掺P硅薄膜的工艺。在步骤(i)，开始淀积掺P硅薄膜。首先在一个预定的时间内只导入原料气体(例如，SiH4气体或者Si2H3气体)以淀积非晶硅膜(步骤ii)。用这种方法，形成了示于图1没有掺P的未掺杂层3(步骤iii)。在经过了预定的时间之后，导入一种掺P气体(例如PH3气体)(步骤(iv)。然后，连续进行掺P非晶硅膜4的淀积直到一个预定的厚度(步骤V)。在这种情况下，薄膜的总厚度和平均P浓度和没有主动控制靠近基底薄膜处的P浓度的情况相等。用这种办法，形成了示于图1的非晶硅薄膜(步骤vi)。在热处理之后，通过结晶化形成了掺P的多晶硅薄膜5。
通过最初从靠近基底薄膜界面处生长单个晶粒和继而向薄膜表面生长圆柱状构造而获得了这样的多晶化了的薄膜。这可以用从剖面所观察到的图3和图5来确认。换句话说，单个晶粒的晶核产生于靠近基底薄膜的界面处。但是应该注意到，当从薄膜的表面方向观察时，晶粒的晶面形状在未掺杂膜尚未形成时如图4所示那样分为两类。这就是说以相混合的形式存在着以星状形状生长的晶粒和以椭球状生长的晶粒。与此相对，当形成了未掺杂层时，就如图6所示那样认为没有具有星状形状的晶粒而只有具有椭圆球状的晶粒。椭球状晶体具有一直生长到薄膜表面的(311)晶面。这一点可以用电子衍射仪所测定的结果来证实。
根据这些测定结果这一点是清楚的：通过形成不在靠近基底薄膜的界面处主动地掺杂P的未掺杂层，能够形成一个其中只生长(311)晶面的薄膜。
另一方面，为了减少整个薄膜的电阻率，不能不导入杂质而无限制地加大层的厚度。因而，为了使得晶体生长模式均匀并使得用于掺入薄膜的上层中的杂质量为一个用于控制电阻率整体上达到预定值的足够的量，不掺杂质的层的厚度应尽可能地小。
从实验数据得知，当未掺杂层的厚度小于1nm时，上述效果减小了。这是因为P掺杂是在未掺杂层形成之后才开始，故当未掺杂层的厚度小于1nm时，在淀积掺P薄膜期间，P似乎扩散到未掺杂层中去了。因此，特定的晶面的生长未占支配地位，因而就像在已知的生产工艺中那样难以控制内部应力。当厚度等于或大于1nm时，即使在淀积掺P薄膜期间存在着P扩散，影响也不会到达靠近基底薄膜界面处的未掺杂层，因而不会影响晶体生长。而且这一事实得到了实验的确认：要给出上述效果，10nm或者小于10nm的厚度是足够的。当厚度大于10nm时，特定晶面的生长性能不会改变，但硅薄膜的电阻率却令人失望地增加了。因此，为了减少硅薄膜的电阻率，不含杂质的层的理想厚度是1到10nm。于是淀积非晶薄膜的预定时间意味着淀积其膜厚在上述范围之内的膜所需要的时间。
另一方面，即便是在淀积膜的最初就生长多晶硅层的情况下，借助于在淀积膜的最初就控制P浓度就可以控制晶体生长。例如，当应用SiH4气体在硅氧化膜上形成了多晶层时通过使导入P的时间有一个延迟，使得(311)晶面的生长占支配地位，而当主动地导入P时则占支配地位的是(211)晶面的生长。
具有上述构造的薄膜可以无需分成两个步骤来形成。在用就地掺杂法形成掺有杂质的硅薄膜的情况下，从用于形成硅薄膜的原料气体流开始流入经过预定时间之后，杂质气体就可以开始流入。用这种办法可以连续地形成一个不含杂质的硅薄层和掺有杂质的硅薄层。
用作掺杂物的杂质不局限于P，也可以使用B(硼)或As(砷)。因此，杂质气体、被掺杂的非晶硅膜和多晶硅薄膜可以用B或As来代替P。这一点也可以用于下述的各个例子。
在本例中，结晶化是在非晶硅薄膜图形化(图1所示状态)之后进行的，但并不限于此，在图形化之前进行也是可以的。还有，作为杂质，也可以用B或As代替P。这一点也可以用于下述各个例子。
再有，本例的工艺并不限于制作MOS晶体管构造的栅极电极，还可以用于制作双极型晶体管的发射极电极、基极电极和集电极电极，或者用于快速存储器结构的栅极电极、浮置电极和控制电极。
例2
本例给出了把靠近基底薄膜界面处的杂质浓度控制到足够高的值的情况。
本例将参照图8到图10进行说明。本例也像例1那样给出了在MOS晶体管中制作栅极电极的情况。图8是一说明淀积步骤的流程图。图9是一个刚进行过膜淀积(膜淀积和图形化)之后的剖视图，其中数字7表示P高浓度层。图10是在形成多晶膜并且接着形成绝缘膜6之后的剖视图。
为了把靠近基底薄膜和硅薄膜之间的界面处的杂质浓度控制到一个足够高的值，最好在导入诸如SiH4气体或Si2H6气体等原料气体之前，先在预定时间内仅仅导入杂质气体，以便在靠近基底薄膜界面处形成一个杂质层，然后再淀积掺有杂质的硅薄膜。
本例参照流程图8进行说明。在本例中，在其上形成有硅氧化膜2的硅衬底1上淀积一层掺P非晶硅薄膜4(步骤i)。首先，在开始之后立即只导入含P气体(步骤ii)。通过在预定的时间内导入P杂质而形成高P浓度的层7(步骤iii)。接着，导入用于形成硅薄膜原料气体(例如SiH4气体或Si2H6气体)(步骤iv)。为了得到预定的厚度，连续进行掺P硅膜4的淀积(步骤v)。在这种情况下，使整个薄膜的厚度和其中的平均P浓度与靠近基底薄膜的界面处未主动控制P浓度时的P浓度相等。用这种方法，形成了具有图9所示结构的非晶硅薄膜(步骤vi)。在用热处理结晶化之后形成掺P的多晶硅膜5。
借助于应用这种淀积方法，在形成了高P掺杂层(层中在靠近基底硅氧化膜2的界面处杂质的存在是不均匀的)之后，形成一个P掺杂的非晶硅膜4。通过使所得到的薄膜经受热处理，形成一个多晶硅层，层中的非均匀淀积的高浓度P将形成为晶核以进行晶体生长而且星状晶粒以实质占90％或90％以上的支配优势进行生长，因而，晶粒将在(111)晶面的方向上进行生长。因此，多晶膜在结晶化反应之后具有均一的(111)晶面的晶面取向。因而，内部应力被减小到一个稳定的预定值。
本例的工艺并不局限于MOS晶体管结构的栅极电极的制作方法，它可以应用于制作双极晶体管的发射极电极、基极电极和集电极电极，或者应用于制作高速存储器结构的栅极电极、浮置电极和控制电极。
例3
参照图7、11和12对本例进行说明。在本例中，本发明用于制作形成诸如晶体管和二极管等半导体器件的多晶硅薄膜。
图7是一个给出形成多晶硅薄膜所用步骤的流程图。图11是一个示出了刚刚完成薄膜淀积之后的状态的剖视图，图12是一个形成于多晶硅薄膜之中的晶体管的剖视图。其中数字8表示基底薄膜，数字9表示发射极电极，数字10表示基极电极，数字11表示集电极电极，而数字12表示衬底。在本例中，省略了导入用以形成晶体管的杂质的步骤，因为它对于本例的实质没有什么直接的关系。
在本例中，在硅衬底1上形成用不同于硅的材料(例如SiN)制作的基底薄膜8。在这个基底薄膜上，形成一个掺P硅薄膜(i)。首先，仅导入原料气体(例如SiH4气体或者Si2H6气体)(ii)。在经过预定的时间之后，形成一个具有预定厚度的未掺杂非晶硅层3(iii)。接着，导入作为掺杂气体的杂质P(iv)。连续进行掺P非晶硅薄膜4的淀积以便获得预定的厚度(v)。使整个薄膜的厚度和其中的平均P浓度与未主动控制靠近基底薄膜的界面处的浓度的情况时的相等。图11是这样制作出来的薄膜的剖视图(vi)。
在本例中，由于在最初的未掺杂层中(311)晶面已开始生长，故在掺P层中(311)晶面的生长继续进行一直到最终得到了一个具有均一(311)晶面取向的多晶膜。而且，当像例1那样主动地导入P时，(211)晶面将占优势地生长。用热处理进行结晶化反应之后，就形成了掺P多晶硅膜5。此后，形成晶体管以给出一个具有图12所示剖面构造的半导体器件。
在本例中，由于形成了一个双极型晶体管，故形成了基极电极10、发射极电极9和集电极电极11等等。这些电极并不总是需要靠近地形成，且它们的位置次序是任选的。此外，形成于多晶硅薄膜中的晶体管并不总是局限于双极型晶体管，它也可以是二极管或其他类型的晶体管和类似的半导体器件。
在本例中，由于未掺杂层存在于掺P非晶硅薄膜之下靠近基底薄膜界面的地方，故那儿可以得到一个取向以(311)晶向或(211)晶向占主导地位(等于或大于90％)的多晶层。此外，由于可以得到内部应力稳定的掺P硅薄膜，故形成于各个晶粒之上的半导体器件(例如晶体管)的性能变化很低，因此明显地稳定化了。
例4
参照图8、13和14对本例进行说明。本例适用于制作其上形成有诸如晶体管或二极管等半导体器件的多晶硅薄膜，图13是在刚淀积完薄膜之后的剖视图。图14是形成在多晶硅薄膜中的晶体管的剖视图。在本例中，省略掉导入用于形成晶体管的杂质的步骤，因为它对本例的实质没有什么直接的关系。
参照图8的流程图对本例进行说明。在本例中，在硅衬底12上边形成由不同于硅的材料(例如SiN)制作的基底薄膜，再在其上形成一个掺P硅薄膜4(i)。一开始，只导入P掺杂物(ii)。在经过了预定的时间之后，形成一个高P浓度层7(iii)。接着，导入用于淀积硅薄膜的一种原料气体(例如SiH4气体或者Si2H6气体)(iv)。连续淀积P掺杂非晶硅膜以得到预定的厚度(v)。在这种情况下，使整个薄膜的厚度和薄膜中平均P浓度与在靠近基底薄膜界面处未主动控制P浓度时的情况下的相等。用这种办法，形成具有图13所示结构的非晶硅薄膜(vi)。
通过使所得到的薄膜经受热处理，在此处形成掺P多晶硅膜5，在该膜中，通过用以高浓度不均匀淀积的P作为晶核进行晶体生长，在(111)晶向上进行晶粒生长。这样，在结晶化反应之后得到的多晶硅膜是一个取向为(111)晶向的均匀而均质的薄膜。此外，由于能获得内部应力稳定的掺P的硅薄膜，故以各个晶粒形成的半导体器件(例如晶体管)的性能变化很小，因而器件明显地稳定化了。
图14是一个在多晶层中形成有一个晶体管的半导体器件的剖视图。在本例中，由于已经形成了一个双极型晶体管，故形成了一个基极电极10、一个发射极电极9和一个集电极11等。这些电极并不总是需要相互靠近地形成，且它们的位置顺序也是可任选的。此外，形成于多晶硅薄膜中的晶体管也不总局限于双极型晶体管，它可以是二极管，或者其他类型的晶体管和类似的半导体器件。另外，可以用B或As来代替P作为掺杂剂。
例5
这个例子要参照图7和图15进行说明。图15是MOS晶体管中栅极电极的剖视图，该MOS晶体管是用依据本发明淀积的多晶硅薄膜制得的。
在本例中，用SiH4气体在形成于硅衬底1上的硅氧化膜之上淀积一层掺P的硅薄膜(i)。首先仅仅导入用于淀积硅薄膜的原料气体(SiH4气体)(ii)。在一预定时间之后，形成具有预定厚度的未掺杂非晶硅层3。用这种方法，形成取向为(311)晶向的膜(iii)。接着，导入带有掺杂剂P的气体(iv)。然后，连续淀积掺P非晶硅膜4以获得预定的厚度(v)。在这种情况下，使整个薄膜的厚度和膜中P浓度与在靠近基底薄膜界面处不主动控制P浓度时的情况下的相等(vi)。随后，进行用于结晶化的加热处理以形成掺P多晶硅膜5。用这种方法，将形成具有图15所示结构的多晶层。
在本例中，由于(311)晶面已经在最初的未掺杂层上开始生长，故在掺P层中(311)晶面的生长将继进行以最终获得具有一个(311)晶面取向的均质多晶硅薄膜。由于这种薄膜是均质的，故这种薄膜通过控制内部应力被稳定化了。此外，可以把B或P用作掺杂剂来代替P。
例6
本例要参照图8和图15进行说明。图15是MOS晶体管中栅极电极的剖视图。上述MOS晶体管是用依据本发明淀积的多晶硅薄膜制得的。
如图8所示，在本例中，在形成于硅衬底上的硅氧化膜2的上边用SiH4气体淀积上一层掺P的硅薄膜(i)。首先，在开始之后立即仅仅导入P为掺杂物的气体(ii)。在经过预定的时间之后，形成了一个高P浓度层7(iii)。接着，导入用于淀积硅薄膜的原料气体(SiH4)气体(iv)。继续进行掺P的非晶硅薄膜4的淀积以得到预定的厚度(v)。在这种情况下，整个薄膜的厚度和膜内平均P浓度都被制作成与在靠近基底薄膜的界面处不主动控制P浓度的情况下的相等。
使用这种淀积方法，在靠近基底硅氧化膜2的界面处制得其中形成有含P浓度高且不均匀的层的多晶硅薄膜。通过把高浓度且存在不均匀的P作为晶核进行晶体生长，生长出具有(211)晶面取向的晶粒。因此，示于图5的掺P多晶硅膜5在完成结晶化之后交变成一个均质薄膜，这一薄膜在其表面上均匀地具有(211)晶面，并给出一个稳定的内部应力值。
在本例中，可把B或As用作代替P的掺杂剂。
例7
参照图8和图12对本例进行说明。在本例中，先淀积一个多晶硅薄膜，然后在多晶硅薄膜中形成晶体管。图12是一个半导体器件的剖视图，该半导体器件的一个晶体管形成在多晶硅层中。图8是一个流程图，它表明了用于形成多晶硅薄膜的步骤。另外，由于导入杂质的步骤对于形成晶体管没有直接关系，故予以省略。
如图8所示，在本例中，在由与硅衬底1不同材料形成的衬底12上形成了硅氧化膜，在该膜上再形成一个掺P的硅薄膜(i)。在开始之后立即先只导入含P掺杂剂的气体(ii)。在经过预定的时间之后，形成一个高P浓度层7(iii)。接着，导入一种用于淀积硅薄膜的原料气体(SiH4)(iv)。连续地进行掺P非晶硅膜4的淀积以得到预定的厚度(v)。在这种情况下，整个薄膜的厚度和膜内平均P浓度被制成与在靠近基底薄膜界面处不主动控制P浓度时的情况下的相等。应用本淀积方法在此处形成多晶硅薄膜，在靠近氧化硅膜2的界面处形成了高含P浓度层之后，在上述多晶硅膜中形成掺P多晶硅膜5。
通过把以高浓度淀积的P用作晶核来进行晶体生长，晶粒在(211)晶向上生长。因而，在结晶化反应之后，多晶膜将变成具有均一的(211)晶面取向并显示出一个稳定的内部应力值的均质膜。在本例中，可以用B或As代替P来作为掺杂剂。
在本例中，由于形成了一个双极型晶体管，所以就形成了一个基极电极10、一个发射极电极9和一个集电极电极11等。这些电极并不总是要求相互靠近地形成，它们的配置顺序也是可任选的。另外，形成于多晶硅薄膜中的晶体管并不局限于双极型晶体管，它可以是二极管、其他类型的晶体管和类似的半导体器件。
在本例中，由于未掺杂层处于靠近基底薄膜界面处掺P的非晶硅薄膜的下边，所以在用热处理进行结晶化反应时，(211)晶面占优势地生长以形成一个均质的多晶硅层。此外，由于制成了具有稳定的内部应力值的掺P硅薄膜，所以形成于各个晶粒上的半导体器件(例如晶体管)的性能的差异小，因而是稳定的。
例8
对于本例我们参照图16进行说明。在本例中，本发明被用于高速存储器。图16是高速存储器的剖视图。图中数字27表示浮置电极，数字28表示多晶硅热氧化膜。高速存储器由下述部分组成：硅衬底1、形成于上述硅衬底上的硅氧化层2(一种超薄氧化膜)、一个形成于硅氧化膜上的掺P的多晶硅膜5、一个通过使多晶硅薄膜的表面热氧化而形成的多晶硅热氧化膜28，以及一个导电性薄膜27，它将成为形成在多晶硅热氧化膜28上边的浮置电极。
掺P的多晶硅膜5可通过如例1所述那样在靠近基底氧化膜的地方制作一个未掺杂层；或者如例2所述那样制作一个高P浓度掺杂层而制得。不论是哪一种情况，如从前说过的那样，最终制得的掺P多晶硅膜都有一个几乎均一的取向。
在采用使掺P多晶硅薄膜5的表面热氧化的方法来形成硅氧化膜28的情况下，由于多晶薄膜具有几近均一的晶面取向，故在单个晶粒上生长起来的热氧化膜的厚度将是均匀的。这是由于没有各向异性的影响的结果，各向异性在硅晶体热氧化的情况下使氧化膜的生长速度在各个晶向上不同。因此，可以制得均匀的膜厚。
在本例中，热氧化膜28仅仅形成在掺P多晶硅薄膜5和浮置电极27之间，但是，为了增加介电常数，可以在热氧化膜28和浮置电极27之间形成一个氮化硅膜或者形成一个氮化硅膜和氧化硅的迭层。还可以用B或As来代替P。
在本例中，由于热氧化膜的厚度可以在掺P多晶硅膜5和浮置电极28之间局部地(以每一晶粒为单位)均匀地形成，故可以控制因氧化膜的厚度变化引起的压阻的变化，并可以把氧化膜的厚度设计为尽可能地薄。
例9
本例参照图7、8和17进行说明。本例示出了实现本发明的薄膜淀积结构和淀积工艺的薄膜淀积设备的构造。图17是一个化学气相淀积(CVD)设备的原理图。图中数字20表示用于淀积薄膜的反应室，数字21表示一个气体导入单元，数字22表示一个气流控制阀，数字23表示用于淀积硅薄膜的气体源(gas bomb)，数字24表示用于导入杂质元素的气体源，数字25为反应室中的薄膜淀积控制单元，数字31是晶片，数字32是舟。在图17中，画的是一个直立式CVD设备(图中没有画出加热器)，但也可以使用卧式CVD设备或者采用薄层处理(sheet treating)的设备。
在反应室20中，晶片31放在舟32的上边。薄膜淀积控制单元25用于控制反应室中的温度，它还控制传送其上将要淀积薄膜和衬底。气体源23用于存放用于淀积硅薄膜的原料气体(例如SiH4气体或Si2H6气体)。气体源24用于存放如P、B、As等作为掺杂剂的杂质气体。
气体导入单元21根据图7或图8所示的工艺控制把每种气体导入反应室20的时序和打开或关闭气流控制阀22的时序以淀积掺P的硅薄膜。
在图17中，画出了导入原料气体和掺杂气体的各自的一条路径，但是，也可以用多根管子把这些气体导入反应室20中去。不管是哪种情况，气体导入路径和气体导入时序都要由气体导入单元21控制，在本设备中，被掺杂的硅薄膜可以是一个非晶硅层，也可以是一个多晶硅层。
通过应用示于图17的设备，可以在靠近基底薄膜界面处形成未掺杂层或高杂质浓度层。因此，使得可以控制多晶硅薄膜的结晶取向，结果以稳定的高成品率制得具有稳定的内部应力值的多晶硅薄膜。
在上边的各个例子中，说明的是(311)面、(211)面或(111)面的晶体取向，但并不局限于这些。晶面还可以包括(100)面、(110)面等等。
如上所述，可以把多晶硅薄膜和应用此硅薄膜晶体的半导体器件控制为具有几乎均一的晶面取向，因而，可以以高成品率稳定地生产具有稳定的内部应力值的均质多晶硅薄膜。

Claims (14)

1.一种用于制造半导体器件而淀积硅膜的方法，包括一个在淀积硅膜的同时掺入III族和V族元素中选择的一种杂质的就地掺杂步骤，其特征在于：所述就地掺杂步骤包括在使用SiH4和Si2H6中选择的一种气体淀积硅膜的同时改变杂质掺入量的步骤。
2.如权利要求1所述的方法，其特征在于所述淀积硅膜的步骤包括：在淀积硅膜的同时掺入III族和V族元素中选择的一种杂质，然后在淀积硅膜的同时改变杂质的掺入量。
3.如权利要求1所述的方法，其特征在于所述淀积硅膜的步骤包括：淀积硅膜直到未掺杂层的厚度到达1-10nm，然后在淀积硅膜的同时掺入III族和V族元素中选择的一种杂质。
4.如权利要求1所述的方法，其特征在于所述淀积硅膜的步骤包括：使用用于淀积硅膜的SiH4和Si2H6中选择的一种气体和一种掺入III族和V族元素中选择的一种杂质的气体来淀积硅膜，之后通过改变用于淀积硅膜的气体和用于掺入杂质的气体的比例来淀积薄膜。
5.如权利要求1所述的方法，其特征在于所述淀积硅膜的步骤包括：淀积硅膜的同时掺入III族和V族元素中选择的一种杂质，然后在淀积硅膜的同时掺入该杂质并使其浓度高于之前所掺入的杂质浓度。
6.如权利要求1所述的方法，其特征在于所述淀积硅膜的步骤包括：使用用于淀积硅膜的SiH4和Si2H6中选择的一种气体淀积硅膜直到未掺杂层的厚度到达1-10nm，然后用该淀积硅膜的气体和一种掺入III族和V族元素中选择的一种杂质的气体淀积硅膜。
7.如权利要求1所述的方法，其特征在于所述淀积硅膜的步骤包括：在淀积一非晶态硅膜的同时以500～600℃掺入III族和V族元素中选择的一种杂质；然后在淀积非晶态硅膜的同时以高于之前淀积的硅膜中的杂质浓度掺入该杂质；以及在该淀积步骤之后还提供一个步骤，在550～1000℃下将上述非晶态硅膜转变成多晶硅膜。
8.如权利要求1所述的方法，其特征在于所述淀积硅膜的步骤包括：以500～600℃淀积一非晶态硅膜直到未掺杂层的厚度到达1-10nm；之后在淀积非晶态硅膜的同时掺入III族和V族元素中选择的一种杂质，以及，在所述淀积步骤之后提供一个步骤，在550～1000℃下使所述非晶态硅膜转变成多晶硅膜。
9.如权利要求1所述的方法，其特征在于所述淀积硅膜的步骤包括：在淀积硅膜的同时掺入III族和V族元素中选出的一种杂质元素，之后在淀积硅膜的同时掺入该杂质，使其浓度高于之前所淀积的硅膜中的杂质浓度。
10.如权利要求1所述的方法，其特征在于所述淀积硅膜的步骤包括：淀积一硅膜直到未掺杂层的厚度到达1-10nm，之后于淀积硅膜的同时掺入III族和V族元素中选出的一种杂质元素。
11.如权利要求1所述的方法，其特征在于所述淀积硅膜的步骤包括：在淀积一非晶态硅膜的同时掺入磷，之后在淀积非晶态硅膜的同时掺入磷，并使其掺磷的浓度大于之前所淀积的非晶态硅膜中的磷浓度，然后进行热处理将非晶态转变为多晶态。
12.如权利要求1所述的方法，其特征在于所述淀积硅膜的步骤包括：淀积一非晶态硅膜直到未掺杂层的厚度到达1-10nm，之后于淀积非晶态硅膜的同时掺入磷，然后进行热处理将非晶态转换为多晶态。
13.如权利要求1所述的方法，其特征在于所述淀积硅膜的步骤包括：使用用于淀积硅膜的SiH4和Si2H6中选择的一种气体将硅膜淀积到厚度为1nm～10nm；以及，用上述淀积硅膜的气体和一种掺入III族和V族元素中选择的一种杂质的气体淀积硅膜。
14.如权利要求1所述的方法，其特征在于所述淀积硅膜的步骤包括：用SiH4和Si2H6中选择的一种气体淀积非晶态硅膜直至未掺杂层的厚度到达1-10nm；之后用SiH4和Si2H6中选择的一种气体以及PH3气体淀积非晶态硅膜，然后，将该非晶态硅膜转变为多晶硅膜。
CN95117312A 1994-09-19 1995-09-19 半导体器件及其制作方法 Expired - Fee Related CN1054235C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP24831094A JP3599290B2 (ja) 1994-09-19 1994-09-19 半導体装置
JP248310/94 1994-09-19
JP248310/1994 1994-09-19

Publications (2)

Publication Number Publication Date
CN1128898A CN1128898A (zh) 1996-08-14
CN1054235C true CN1054235C (zh) 2000-07-05

Family

ID=17176178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95117312A Expired - Fee Related CN1054235C (zh) 1994-09-19 1995-09-19 半导体器件及其制作方法

Country Status (7)

Country Link
US (5) US5670793A (zh)
EP (2) EP0707344B1 (zh)
JP (1) JP3599290B2 (zh)
KR (3) KR100270192B1 (zh)
CN (1) CN1054235C (zh)
DE (1) DE69527827T2 (zh)
TW (2) TW475252B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108149216A (zh) * 2017-12-07 2018-06-12 上海申和热磁电子有限公司 一种改善低压化学气相淀积多晶硅薄膜质量的方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3599290B2 (ja) * 1994-09-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
JPH11145056A (ja) * 1997-11-07 1999-05-28 Sony Corp 半導体材料
US6429101B1 (en) * 1999-01-29 2002-08-06 International Business Machines Corporation Method of forming thermally stable polycrystal to single crystal electrical contact structure
JP4389359B2 (ja) * 2000-06-23 2009-12-24 日本電気株式会社 薄膜トランジスタ及びその製造方法
US6621114B1 (en) * 2002-05-20 2003-09-16 Advanced Micro Devices, Inc. MOS transistors with high-k dielectric gate insulator for reducing remote scattering
JP2004133329A (ja) * 2002-10-15 2004-04-30 Hitachi Ltd 非線形光学薄膜及びそれを用いた非線形光学素子並びにそれを用いた光スイッチ
US7180160B2 (en) * 2004-07-30 2007-02-20 Infineon Technologies Ag MRAM storage device
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8278739B2 (en) * 2006-03-20 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor film, semiconductor device, and method for manufacturing thereof
US7935584B2 (en) * 2006-08-31 2011-05-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor device
US7662703B2 (en) * 2006-08-31 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and semiconductor device
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
CN102154629B (zh) * 2011-05-30 2013-03-13 上海森松化工成套装备有限公司 多晶硅cvd炉混合气进出量调节装置及其调节方法
KR101706747B1 (ko) * 2015-05-08 2017-02-15 주식회사 유진테크 비정질 박막의 형성방법
KR102426015B1 (ko) * 2015-09-24 2022-07-27 삼성디스플레이 주식회사 다결정 규소막 검사 장치 및 검사 방법
CN106876249B (zh) * 2017-02-23 2019-04-26 河南仕佳光子科技股份有限公司 一种二氧化硅厚膜的制备方法
EP3599290A3 (en) 2018-07-24 2020-06-03 Lg Electronics Inc. Chemical vapor deposition equipment for solar cell and deposition method thereof
EP4129382A1 (en) 2018-09-10 2023-02-08 Boston Scientific Scimed, Inc. Introducer with expandable capabilities
KR20200073715A (ko) * 2018-12-14 2020-06-24 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0370126A (ja) * 1989-08-10 1991-03-26 Nippon Telegr & Teleph Corp <Ntt> 多結晶シリコン電極およびその製造方法
JPH0697082A (ja) * 1992-09-11 1994-04-08 Fuji Electric Co Ltd 半導体装置の製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244500A (en) * 1983-10-05 1993-09-14 Toshiba Kikai Kabushiki Kaisha Process control system of semiconductor vapor phase growth apparatus
CA1239706A (en) * 1984-11-26 1988-07-26 Hisao Hayashi Method of forming a thin semiconductor film
JPS61237420A (ja) * 1985-04-13 1986-10-22 Oki Electric Ind Co Ltd Ｐ型アモルフアスシリコン薄膜の製造方法
US5769950A (en) * 1985-07-23 1998-06-23 Canon Kabushiki Kaisha Device for forming deposited film
JPS6254423A (ja) 1985-08-23 1987-03-10 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS6276677A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体装置の製造方法
JPS63236310A (ja) * 1987-03-25 1988-10-03 Nippon Soken Inc 半導体素子及びその製造方法
US5153702A (en) * 1987-06-10 1992-10-06 Hitachi, Ltd. Thin film semiconductor device and method for fabricating the same
EP0332101B1 (en) * 1988-03-11 1997-06-04 Fujitsu Limited Semiconductor device having a region doped to a level exceeding the solubility limit
US5518937A (en) * 1988-03-11 1996-05-21 Fujitsu Limited Semiconductor device having a region doped to a level exceeding the solubility limit
EP0383230B1 (en) * 1989-02-14 1997-05-28 Seiko Epson Corporation Manufacturing Method of a Semiconductor Device
EP0390608B1 (en) * 1989-03-31 1999-06-09 Canon Kabushiki Kaisha Method for forming semiconductor thin-film and resulting semiconductor thin-film
CA2031254A1 (en) * 1989-12-01 1991-06-02 Kenji Aoki Doping method of barrier region in semiconductor device
US5254208A (en) * 1990-07-24 1993-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5318919A (en) * 1990-07-31 1994-06-07 Sanyo Electric Co., Ltd. Manufacturing method of thin film transistor
JPH04137724A (ja) 1990-09-28 1992-05-12 Tonen Corp 多結晶シリコン薄膜
JPH04151823A (ja) * 1990-10-15 1992-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2875380B2 (ja) * 1990-11-19 1999-03-31 三菱電機株式会社 半導体装置およびその製造方法
JP2875379B2 (ja) * 1990-11-19 1999-03-31 三菱電機株式会社 半導体装置およびその製造方法
JPH04196311A (ja) * 1990-11-28 1992-07-16 Fujitsu Ltd 半導体装置の製造方法
KR920020763A (ko) * 1991-04-19 1992-11-21 김광호 반도체장치 및 그 제조방법
KR970009976B1 (ko) * 1991-08-26 1997-06-19 아메리칸 텔리폰 앤드 텔레그라프 캄파니 증착된 반도체상에 형성된 개선된 유전체
JPH05343316A (ja) * 1991-09-30 1993-12-24 Nec Corp 半導体装置の製造方法
JPH0621460A (ja) * 1992-07-03 1994-01-28 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JPH0620990A (ja) * 1992-07-03 1994-01-28 Nec Corp 半導体装置の製造方法
KR940003085A (ko) * 1992-07-15 1994-02-19 김광호 고압 및 저압용 mos 트랜지스터 반도체 장치 제조방법 및 그 장치
US5444302A (en) * 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
US5563093A (en) * 1993-01-28 1996-10-08 Kawasaki Steel Corporation Method of manufacturing fet semiconductor devices with polysilicon gate having large grain sizes
KR960002086B1 (ko) * 1993-04-16 1996-02-10 엘지전자주식회사 박막 트랜지스터의 제조방법
JP3322440B2 (ja) * 1993-06-24 2002-09-09 三洋電機株式会社 薄膜多結晶シリコンの製造方法
JP2771472B2 (ja) * 1994-05-16 1998-07-02 松下電器産業株式会社 半導体装置の製造方法
US5438019A (en) * 1994-07-11 1995-08-01 Micron Semiconductor, Inc. Large area thin film growing method
JP3599290B2 (ja) * 1994-09-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
US5753555A (en) * 1995-11-22 1998-05-19 Nec Corporation Method for forming semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0370126A (ja) * 1989-08-10 1991-03-26 Nippon Telegr & Teleph Corp <Ntt> 多結晶シリコン電極およびその製造方法
JPH0697082A (ja) * 1992-09-11 1994-04-08 Fuji Electric Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108149216A (zh) * 2017-12-07 2018-06-12 上海申和热磁电子有限公司 一种改善低压化学气相淀积多晶硅薄膜质量的方法

Also Published As

Publication number Publication date
TW475252B (en) 2002-02-01
TW541684B (en) 2003-07-11
JP3599290B2 (ja) 2004-12-08
JPH0888173A (ja) 1996-04-02
US6187100B1 (en) 2001-02-13
KR100396400B1 (ko) 2003-09-03
US6559037B2 (en) 2003-05-06
EP0707344B1 (en) 2002-08-21
KR100270192B1 (ko) 2000-12-01
DE69527827T2 (de) 2003-04-03
US6204155B1 (en) 2001-03-20
EP0707344A2 (en) 1996-04-17
EP1209726A2 (en) 2002-05-29
CN1128898A (zh) 1996-08-14
EP1209726A3 (en) 2002-10-09
US20020013038A1 (en) 2002-01-31
US6080611A (en) 2000-06-27
US5670793A (en) 1997-09-23
EP0707344A3 (en) 1996-08-28
KR960012313A (ko) 1996-04-20
DE69527827D1 (de) 2002-09-26
KR100397086B1 (ko) 2003-09-06

Similar Documents

Publication Publication Date Title
CN1054235C (zh) 半导体器件及其制作方法
CN100352061C (zh) 半导体器件及其制造方法
CN1249779C (zh) 制造晶体半导体材料的方法和制作半导体器件的方法
CN103781947B (zh) 晶体层叠结构体
CN1431716A (zh) 半导体装置及半导体装置的制造方法
CN1197169C (zh) 薄膜晶体管及其制造方法
CN1237272A (zh) 碳化硅衬底及其制造方法以及使用碳化硅衬底的半导体元件
CN1650407A (zh) 其上具有半导体器件的单晶氧化物的生长方法
CN1427453A (zh) 半导体器件及其生产工艺
CN1711625A (zh) 通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层
CN1706030A (zh) 氮化物半导体生长用衬底
CN1723545A (zh) 用于高迁移率器件的SiGe应变弛豫缓冲层及其制造方法
CN1487563A (zh) 电子器件基片结构和电子器件
CN1748312A (zh) Soi晶片的制造方法及soi晶片
US7553742B2 (en) Method(s) of forming a thin layer
CN100347822C (zh) 制造显示器件的方法
CN1779976A (zh) 电容绝缘膜及其制造方法、电容元件及其制造方法和半导体存储装置及其制造方法
CN1320603C (zh) 在绝缘体上的外延半导体结构和器件
CN1155995C (zh) 叠层体、叠层体的制备方法及半导体元件
CN1806313A (zh) 制造硅外延晶片的方法和硅外延晶片
JP2002203809A (ja) 半導体装置及びその製造方法
CN1165073C (zh) 半导体装置的制造方法
CN1282990C (zh) 在绝缘体上制造应变结晶层的方法及其半导体结构
CN1496584A (zh) 金属氧化物介电膜气相生长方法和pzt膜
CN103668443B (zh) 第iii族氮化物半导体单晶、其制造方法、自立式衬底和半导体器件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: HITACHI, LTD.

Effective date: 20121109

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121109

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan

Patentee before: Hitachi Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20000705

Termination date: 20130919