CN1165073C - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1165073C
CN1165073C CNB008074054A CN00807405A CN1165073C CN 1165073 C CN1165073 C CN 1165073C CN B008074054 A CNB008074054 A CN B008074054A CN 00807405 A CN00807405 A CN 00807405A CN 1165073 C CN1165073 C CN 1165073C
Authority
CN
China
Prior art keywords
layer
semiconductor
nonmetalloid
cobalt
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008074054A
Other languages
English (en)
Other versions
CN1360734A (zh
Inventor
桥本伸
信
岸田刚信
子
江头恭子
哉
畑良文
西胁彻
田中知哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1360734A publication Critical patent/CN1360734A/zh
Application granted granted Critical
Publication of CN1165073C publication Critical patent/CN1165073C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26526—Recoil-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/046—Electron beam treatment of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体装置的制造方法，在半导体层表面附近的区域分布非金属元素后，在半导体层上沉积金属膜。然后，对金属膜实施热处理使构成半导体层的元素和构成金属膜的金属反应，以在半导体层的表面外延生长半导体金属层间化合物层。

Description

半导体装置的制造方法
技术领域
本发明涉及一种在半导体表面部的半导体金属层间的化合物层，特别是具有高结晶定向性的半导体金属层间的化合物层的外延生长方法。
背景技术
在有必要进行高速动作的半导体集成电路装置中，伴随近年来的半导体元件的微细化，扩散杂质而形成的半导体层的薄膜电阻及接触电阻的增加越来越成为问题。
作为解决这个问题的方法之一，提出了在半导体的表面部形成硅化层的方法。作为用于形成硅化物层的金属，虽然提出了各种物质的方案，但是用钴形成的二硅化钴(CoSi2)层，由于具有热稳定性及电阻率两方面的优点，受到特别的关注。
但是，对硅基片的表面部用钴进行硅化时，在钴原子和硅原子之间的反应过程中，硅化钴层会凝结或在硅化钴层产生毛刺缺陷(IEDM1995-449 K.Goto)。若硅化钴层产生凝结就会发生断线的问题，若产生毛刺缺陷就会引起结漏的问题。
因此，为了防止硅化钴层的凝结及毛刺缺陷的产生，在论文(Appl.Phys.Lett.68、1996、June)中，如以下说明所述，提出了通过外延生长形成硅化钴层的方法。也就是说，提出了在由硅结晶形成的半导体层上形成0.5～1.5nm厚的SiOX(X＜2)膜后，在该SiOX膜上超高真空状态下沉积约几个nm厚的钴膜，之后，通过进行热处理，使钴原子和硅原子反应、外延生长硅化钴层的技术(Oxide Mediated Epitaxy；OME技术)。并且，说明了通过这个技术，SiOX膜在促进硅化钴层的生长中所起的作用。
但是，通过外延生长法形成硅化钴层的所述方法，钴膜的沉积需要超高真空装置，由于该超高真空装置在通常的硅半导体的制造中未被采用，所以有不适用于批量生产的问题。
另外，所述的方法，在半导体层上，形成极薄的膜厚的同时通过比化学理论组成过剩的硅的SiOX(X＜2)膜形成钴膜，因此，由SiOX膜的膜质及膜厚的参差不齐引发出种种问题。也就是说，在SiOX膜上有气泡时，由于通过该气泡钴和硅会产生剧烈反应，所以产生不能进行外延生长硅化钴层的问题，以及在SiOX膜的膜厚有参差不齐时，在膜厚薄的部位、钴原子和硅原子间的反应会一气进行下去，所以产生不能良好地进行外延生长硅化钴层的问题。
发明内容
鉴于上述原因，本发明的目的在于使用在半导体装置的批量制造过程中通常采用的、真空度区域或者制造装置，可以稳定地外延生长没有凝结及毛刺缺陷的半导体金属层间化合物层如硅化钴层。
为了达到所述目的，本申请的发明者们，对通过外延生长形成的硅化钴层中产生凝结及毛刺缺陷的原因进行探讨的结果，得出下列的见解。即钴原子和硅原子反应形成硅化钴的机理，从热力学角度考虑，是Co2Si→CoSi→CoSi2的反应进程。但是，在Co2Si→CoSi→CoSi2的反应路径中，由于界面能量不稳定且不均匀，所以硅化钴产生多晶化，由此引起凝结及毛刺缺陷的发生。
因此，就可得出在含有硅的半导体层和钴膜的界面形成由CoSi2形成的薄膜层后进行外延生长时，不经过Co2Si→CoSi→CoSi2的反应路径而可以形成CoSi2的结论。
由此，关于对含有硅的半导体层和钴膜的界面形成CoSi2的薄膜层的方法进行各种探讨的结果，发现了控制半导体层和钴膜之间存在的氧原子的浓度，就可以形成由CoSi2形成的薄膜层的方法。具体地说，发现了在表面附近的区域分布有氧原子的半导体层上沉积钴膜时，半导体层和钴膜之间存在的氧原子的量，与半导体层和钴膜之间是SiOX膜时相比有所减少，因此半导体层和钴膜之间可以形成由CoSi2形成的薄膜层。
本发明是基于上述见解而形成的，具体地说，本发明涉及的第1种半导体装置的制造方法，包括在半导体表面附近的区域分布非金属元素的工序；在半导体层上沉积金属膜的工序；通过对金属膜实施热处理使构成半导体层的元素和构成金属膜的金属层间反应，以在半导体表面部外延生长半导体金属层间化合物层的工序。
根据本发明涉及的第1种半导体装置的制造方法，在半导体层靠近表面的区域分布非金属元素后再在半导体层上沉积金属膜，之后，对金属膜实施热处理使构成半导体层的元素和构成金属膜的金属起反应，因此可以避免构成半导体层的元素和构成金属膜的金属的一气反应，就可以防止半导体金属层间化合物层的多晶化。为此，根据本发明，就可以用半导体批量制造中通常采用的真空度区域并且在低温下，稳定地形成没有凝结及毛刺缺陷的半导体金属层间化合物层。
在第1种半导体装置的制造方法中，理想的分布非金属元素的工序，应包括：在半导体层上形成由半导体元素和非金属元素构成的化合物层的工序；和通过对化合物层照射粒子能线、使化合物中含有的非金属元素反冲，在半导体层的表面附近的区域进行分布的工序；以及除去化合物层的工序。
这样，就可以通过粒子能线照射所产生的反冲，使化合物中含有的非金属元素能可靠地分布于半导体层的表面附近的区域。
另外，在第1种半导体装置的制造方法中，理想的分布非金属元素的工序，应包括：在半导体层上形成由半导体元素和非金属元素构成的化合物层的工序，和通过对化合物层照射粒子能线、使化合物中含有的非金属元素反冲，在半导体层的表面附近的区域进行分布的同时除去化合物层的工序。
这样做的结果，就可以通过粒子能线照射所产生的反冲，使化合物中含有的非金属元素能可靠地分布于半导体表面附近的区域的同时，省略除去化合物层的工序。
在这些情况下，可以采用具有面心立方型结晶结构的半导体层，具有面心立方型结晶结构的半导体金属层间化合物层及非晶质的化合物层。
另外，在这些情况下，理想的粒子能线为由非金属元素而成。
这样做，可以防止构成粒子能线的元素对半导体层产生不良影响。
在第1种半导体装置的制造方法中，可以采用具有面心立方型结晶结构的半导体层及面心立方型结晶结构的半导体金属层间化合物层。
在第1种半导体装置的制造方法中，可以采用具有钻石型或闪锌矿型结晶结构的半导体层及氟化钙型半导体金属层间化合物层。
在第1种半导体装置的制造方法中，理想状态是半导体层为硅层、非金属元素为氧、金属膜为钴膜、半导体金属层间化合物层为硅化钴层。
这样做，在半导体层的表面，就可以可靠地外延生长具有热稳定性且薄膜电阻低的硅化钴层。
这时，理想的氧浓度为4×1014～4×1015cm-2。
这样做，因钴原子和硅原子间可进行良好的反应，在硅层的表面就可良好地外延生长硅化钴层。
另外，这时，分布非金属元素的理想的工序，是在硅层上形成氧化硅膜后，对该氧化硅膜进行粒子能线照射，使氧化硅膜中含有的氧分布于硅层表面附近的区域的工序。
这样做的结果，在硅层表面附近的区域就能可靠地分布氧。
本发明涉及的第2种半导体装置的制造方法，包括：在半导体层上形成栅极的工序；在半导体层中栅极的两侧形成杂质层的工序；在半导体层表面附近的区域分布非金属元素的工序；在半导体层上沉积金属膜的工序，以及对金属膜实施热处理使构成半导体层的元素和构成金属膜的金属反应、在半导体层的表面外延生长半导体金属层间化合物层的工序。
本发明涉及的第2种半导体装置的制造方法，在形成源极或漏极的半导体层的表面，可以形成具有热稳定性且薄膜电阻及接触电阻低的硅化钴层的同时，在栅极的表面可形成优质的硅化层，因此，就可以做到在不增加工序个数的情况下，提高MOSFET半导体集成电路装置的性能。
在第2种半导体装置的制造方法中，理想的分布非金属元素的工序，包括：在半导体层上形成由半导体元素和非金属元素形成的化合物层的工序；对化合物层照射粒子能线、通过反冲使化合物中含有的非金属元素，在半导体层的表面附近的区域进行分布的工序；以及除去化合物层的工序。
这样做，就可以通过粒子能线照射所产生的反冲，使化合物中含有的非金属元素能可靠地分布于半导体表面附近的区域。
另外，在第2种半导体装置的制造方法中，理想状态是半导体层为硅层、非金属元素为氧、金属膜为钴膜、半导体金属层间化合物层为硅化钴层。
这样做，在半导体层的表面，就可以可靠地外延生长具有热稳定性且薄膜电阻低得硅化钴层。
这时，理想的氧浓度为4×1014～14×1015cm-2。
这样做，因钴原子和硅原子间可进行良好的反应，在硅层的表面就可良好地外延生长硅化钴层。
附图说明
图1(a)为表示涉及实施形态1的半导体装置的平面结构图。
图1(b)为图1中Ib-Ib线的剖面图。
图2(a)～(c)为涉及实施形态2的半导体装置的制造方法的各工序的剖面图。
图3(a)～(c)为涉及实施形态2的半导体装置的制造方法的各工序的剖面图。
图4(a)及(b)为涉及实施形态2的半导体装置的制造方法的各工序的剖面图。
图5(a)～(c)为涉及实施形态3的半导体装置的制造方法的各工序的剖面图。
图6(a)～(c)为涉及实施形态3的半导体装置的制造方法的各工序的剖面图。
图7(a)及(b)为涉及实施形态3的半导体装置的制造方法的各工序的剖面图。
图8为用低能SIMS测出的氧原子的浓度的结果，表示氧浓度和外延成长状况的关系特性图。
具体实施方式
实施形态1
以下，对涉及本发明实施形态1的半导体装置、参照图1(a)及(b)加以说明。
图1(a)表示涉及实施形态1的半导体装置的平面结构、图1(b)为图1(a)中Ib-Ib线的剖面结构。
涉及实施形态1的半导体装置，CMOS、pMOS或nMOS中任一类型的晶体管都可以，在其中，对n型MOS晶体管加以说明。
如图1(a)及(b)所示，在由n型硅晶体形成的电阻率为数Ω·cm的半导体基片10的表面，形成有n型沟道截断环11的同时在该沟道截断环11的上面形成成为元素分割区域的场绝缘膜13，在半导体基片10上的被11包围的区域形成有p型阱区12。
在p型阱区12的内部成为源极或者漏极的区域，形成有构成LDD结构的n型低浓度杂质扩散层16及n型高浓度杂质扩散层18。另外，在半导体基片10上的源极区域和漏极区域之间经过由氧化硅膜形成的栅极绝缘膜14设有由多晶硅膜形成的栅极15，该栅极15的侧面形成由氧化硅膜形成的侧壁17。
作为实施形态1的特征，在n型高浓度杂质扩散层18的表面上形成由二硅化钴(CoSi2)而成的外延生长层的同时，在栅极15的表面，对于多晶硅的每个结晶粒，以在n型高浓度杂质扩散层18之上形成的外延生长层的同等条件、同时形成与外延相关的多晶二硅化钴层。n型高浓度杂质扩散层18及栅极15的各表面部生长成的硅化物层的膜厚如约30～50nm。因此，n型高浓度杂质扩散层18及栅极15的电阻值被充分减小、提高涉及实施形态1的具有MOSFET的半导体集成电路装置的性能。
在半导体基片10上沉积有层间绝缘膜22，该层间绝缘膜22上形成有如由铝合金膜形成的金属布线24，该金属布线24被保护绝缘膜25所覆盖。金属布线24经在层间绝缘膜22上形成的接触孔23、与在n型高浓度杂质扩散层18的表面形成的外延硅化物层21相联接。因此，充分减低n型高浓度杂质扩散层18和金属布线24间的接触电阻。
实施形态2
以下，作为本发明的实施形态2，对涉及实施形态1中的半导体装置的制造方法、参照图2(a)～(c)、图3(a)～(c)、及图4(a)、(b)加以说明。
首先，在图2(a)所示的n型硅结晶形成的半导体基片100的表面上形成薄的膜厚的氧化硅膜后，在该氧化硅膜上沉积硅氮化膜，之后，采用周知的光刻技术及蚀刻技术对硅氮化膜进行图形化，在硅氮化膜中除去场绝缘膜形成区域。
其次，对半导体基片100上形成图案的硅氮化膜进行掩膜，把磷或砷等n型杂质高浓度离子注入形成沟道截断环101后，对半导体基片100离子注入硼等p型杂质形成p型阱区102。之后，对半导体基片100进行热处理、对半导体基片100的表面未被硅氮化膜覆盖的区域采取LOCOS法进行氧化、半导体基片100的表面上形成如400nm厚的场绝缘膜103。另外，通过热处理激活沟道截断环101及p型阱区102。之后，除去氧化硅膜及硅氮化膜。
其次，通过如热氧化法在半导体基片100的表面全体形成如具有5～10nm膜厚的由氧化硅膜而成的栅极绝缘膜104后，通过如CVD法在栅极绝缘膜104上沉积多晶硅膜后，采用周知的光刻技术及蚀刻技术对多晶硅膜进行图形化、形成栅极105。
其次，在半导体基片100上栅极105作为掩膜以低浓度离子注入砷或磷等n型杂质，如图2(b)所示，形成n型低浓度杂质层106。
其次，在半导体基片100上全面地沉积氧化硅膜后，相对于该氧化硅膜进行各向异性蚀刻，如图2(c)所示，在栅极105的侧面形成侧壁阱107。之后，在半导体基片100上将栅极105及侧壁阱107作为掩膜，高浓度离子注入砷或磷等n型杂质，形成n型的高浓度杂质层108后，对半导体基片100进行热处理，激活n型的低浓度杂质层106及高浓度杂质层108。
另外，侧壁阱107也可用硅氮化膜代替氧化硅膜。并且，为了激活的热处理也可在后述的第1次及第2次热处理工序中实施。
其次，如图3(a)所示，在半导体基片100上，把非金属元素离子如氧离子用如100～500eV的低加速能量离子注入，如图3(b)所示，n型的高浓度杂质层108的表面附近的区域及栅极105的表面附近区域，氧原子在基片面方向分布形成氧原子分布区域109。另外，作为氧原子分布区域109的形成方法，替代氧离子的注入，也可采用等离子参杂分布氧原子。
作为构成氧原子分布区域109的氧原子的分布深度，从n型高浓度杂质层108或栅极105的表面开始0.5～5nm为理想范围，作为氧原子分布区域109的氧原子的浓度，以4×1014cm-2～4×1015cm-2为理想范围。这样做的理由将在后面叙述。
其次，通过在腔室的内部保持为1×10-5～1×10-7Pa真空度的溅射装置中采用溅射法，如图3(c)所示，在半导体基片100的上面全面地沉积金属膜如钴膜110。
在钴膜110和n型高浓度杂质层108或栅极105之间形成有氧原子分布区域109，氧原子分布在n型高浓度杂质层108或栅极105的表面开始0.5～5nm的深度范围。为此，构成钴膜110的钴原子向半导体基片100中的扩散受到氧原子分布区域109的抑制。另外，由于从构成钴膜110的钴原子，可看到存在于氧原子分布区域109下侧的硅晶格，氧原子分布区域109上侧的区域即使因离子注入或等离子参杂等原因处于杂乱、不稳定状态，钴原子在受到半导体基片100的氧原子分布区域109的下侧区域的结晶结构的影响的同时也能进行反应，所以在n型高浓度杂质层108和钴膜110的界面，形成硅晶体和晶格常数相近的二硅化钴(CoSi2)的核(图中省略)。另外，栅极105虽由多晶硅形成，但相对每个晶粒而言、与在n型高浓度杂质层108的钴原子和硅原子的反应一样形成二硅化钴(CoSi2)的晶核。
其次，把半导体基片100在500℃的温度下保持10秒钟进行第1次热处理(RTA：Rapid Thermal Anneal)。这样做，构成钴膜110的钴原子经二硅化钴的核向硅区域扩散开的同时因钴原子和硅原子起反应，如图3(c)所示，在n型高浓度杂质层108及栅极105的表面，形成与已形成的二硅化钴的核的结晶结构对应的二硅化钴(CoSi2)的外延生长层(以下称为第1外延硅化层)111A。
还有，在钴膜110的膜厚为5nm时第1外延硅化层111A的膜厚约为17～18nm、在钴膜110的膜厚为10nm时第1外延硅化层111A的膜厚约为34～36nm。
并且，在半导体基片100的结晶结构为面心立方型时，第1外延硅化层111A的结晶结构也成为面心立方型；在半导体基片100的结晶结构为钻石型或闪锌矿型时，第1外延硅化层111A的结晶结构成为氟化钙型(荧石)。
如上所述，在n型高浓度杂质层108及栅极105的表面附近的区域，形成有从表面开始0.5～5nm深的氧原子分布区域109，因为构成钴膜110的钴原子和构成n型高浓度杂质层108或栅极105的硅原子没有直接接触，钴原子和硅原子不会一气反应，就可防止第1外延硅化层111A凝聚或多晶化。
但是，构成氧原子分布区域109的氧原子的浓度低于4×1014cm-2时，钴原子和硅原子就会一气反应完，第1外延硅化层111A恐怕会产生凝聚或多晶化，还有，氧原子的浓度比4×1015cm-2还高时，因钴原子和半导体基片100的晶格的距离变大，钴原子和硅原子的反应就有可能无法良好地进行。因此，构成氧原子分布区域109的氧原子的浓度在4×1014cm-2～4×1015cm-2的范围为理想。
再者，在第1外延硅化层111A中，所有的层既可以均由二硅化钴(CoSi2)形成，也可以是下层(与硅层的界面)为二硅化钴(CoSi2)上层(钴膜110侧)为硅化钴(CoSi)。在实施形态2的第1外延硅化层111A中，下层为二硅化钴并且上层为硅化钴。至少在与硅层的界面形成有二硅化钴层时，由于硅化钴层不会凝聚，就可以减低漏电流。
其次，如图4(a)所示，把在第1次热处理中未反应的钴膜110，例如通过氨液和过氧化氢水的混合液或者盐酸系混酸液组成的腐蚀液除去后，把半导体基片100放在800℃的温度下保持10秒进行第2次热处理(RTA)。如此处理，第1外延硅化层111A的上层的硅化钴也生长成二硅化钴，因此第1外延硅化层111A的所有的层变成由二硅化钴形成的第2外延硅化层111B。
另外，第1外延硅化层111A的所有的层均变成二硅化钴(CoSi2)时，可以省去第2次热处理。在这种情况下，以下的说明中把第2外延硅化层111B替换为第1外延硅化层111A。
其次，如图4(b)所示，通过采用如TEOS(四乙氧基硅烷)的CVD法，在半导体基片100上全面地沉积由氧化硅膜组成的层间绝缘膜112后，采用周知的光刻技术及蚀刻技术在层间绝缘膜112形成接触孔113。
其次，通过如溅射法在半导体基片100上全面地沉积如铝合金膜使之能填埋接触孔113后，采用周知的光刻技术及蚀刻技术通过对铝合金膜进行图形化、形成金属配线114。其次，采用如等离子CVD法在金属配线114上，沉积由如氧化硅膜和硅氮化膜的层叠形成的保护绝缘膜115时，就可得到与实施形态1有关的半导体装置。
另外，作为金属配线114，替代铝合金膜，也可采用铝合金膜和氮化钛膜或钨膜等层叠膜。
根据实施形态2，在N型高浓度杂质层108及栅极105的表面部因形成有由二硅化钴形成的第2外延生长层111B，可以将N型高浓度杂质层108及栅极105的薄膜电阻减低到约5Ω/□，因此，与未形成第2外延生长层111B时的薄膜电阻(100Ω/□)相比可有大幅度减低的同时，接触电阻也可减低，因而就可提高具有MOSFET的半导体集成电路装置的性能。
另外，根据实施形态2，在n型高浓度杂质层108的表面附近的区域及栅极105表面附近的区域分布非金属元素如氧原子109后沉积金属膜如钴膜110，之后，进行第1次及第2次热处理，为了在n型高浓度杂质层108的表面及栅极105表面形成了由二硅化钴而成的第2外延硅化层111B，可以避免钴原子和硅原子一气反应完，所以就可避免第2外延硅化层111B的凝聚或多晶体化的同时、也可避免在第2外延硅化层111B形成毛刺缺陷。因此，可以防止外延硅化层的凝结或多晶化引起的断线的同时，也可以防止毛刺缺陷引起的结漏。
而且，根据实施形态2，在n型高浓度杂质层108的表面附近的区域及栅极105的表面附近的区域分布氧原子的状态，也就是n型高浓度杂质层108及栅极105和钴膜110之间存在有低浓度氧原子109的状态下进行第1次热处理，因此可以将该第1次热处理在低温如500℃的温度下进行。
再者，在实施形态2中，在n型高浓度杂质层108的表面部及栅极105的表面部的双方形成由二硅化钴形成的第2外延硅化层111B，取代这个，也可以只在n型高浓度杂质层108的表面部及栅极105的表面部中的单方形成第2外延硅化层111B。
并且，在实施形态2中，在n型高浓度杂质层108的表面附近的区域及栅极105的表面附近的区域分布了非金属元素的氧原子，但取代氧原子，也可以分布氮原子或氟原子。
另外，在实施形态2中，沉积金属膜钴膜110，形成由二硅化钴形成的第2外延硅化层111B，但取代钴膜110，也可以沉积由镍或铁等过渡金属形成的金属膜，形成构成该金属膜的由过渡金属和硅而成的外延硅化层。
实施形态3
以下，作为本发明的实施形态3，对于涉及实施形态1的半导体装置的制造方法，参照图5(a)～(c)、图6(a)～(c)及图7(a)、(b)加以说明。
首先，与实施形态2一样，如图5(a)所示，在n型的硅结晶形成的半导体基片200上，离子注入硼等p型杂质形成p型阱区202后，用LOCOS法在半导体基片200的表面部形成如400nm厚的场绝缘膜203。其次，在半导体基片200的表面全面地形成具有如5～10nm膜厚的由氧化硅膜形成的栅极绝缘膜204后，通过如CVD法在栅及绝缘膜204上沉积多晶硅膜后，对该多晶硅膜进行图形化，形成栅极205。
其次，在半导体基片200中栅极205作为掩膜低浓度离子注入砷或磷等n型杂质，如图5(b)所示，形成n型低浓度杂质层206。
其次，在半导体基片200上全面地沉积氧化硅膜后，对该氧化硅膜进行各向异性蚀刻，如图5所示，在栅极205的侧面形成侧壁阱207后，在半导体基片200上将栅极205及侧壁207作为掩膜高浓度离子注入砷或磷等n型杂质，形成n型高浓度杂质层208后，对半导体基片200施行热处理，激活n型低浓度杂质层206及高浓度杂质层208。
其次，如图6所示，在半导体基片200上全面地形成由半导体元素和非金属元素形成的约10nm厚的化合物层如氧化硅膜209。
作为氧化硅膜209的形成方法，可以举出在半导体基片200的表面供给具有氧化力的溶液(如氨、过氧化氢及纯水组成的混合溶液)形成所谓的化学氧化(Chemical Oxide)(SiO2)膜的第1种方法；对半导体基片200的表面照射氧等离子形成约10nm厚的氧化硅膜的第2种方法；和把半导体基片200在氧化性气氛中加热至750～900℃形成约10nm厚的热氧化膜的第3种方法。
其次，如图6(b)所示，对氧化硅膜209低能照射由非金属元素形成的粒子能线，如Ar离子线。这样做，由于粒子能线的反弹(Recoil)，如图6(c)所示，构成氧化硅膜209的氧原子，在n型高浓度杂质层208表面附近的区域及栅极205表面附近的区域向基片面方向分布形成氧原子分布区域210。这时，由于粒子能线的照射，构成氧化硅膜209的氧原子即使被溅射也没有关系。
另外，作为构成氧原子分布区域210的氧原子的分布深度，从n型高浓度杂质层208或栅极205的表面起0.5～5nm为理想范围，作为构成氧原子分布区域210的氧原子的浓度，4×1014cm-2～4×1015cm-2为理想范围。关于这样做的理由与实施形态2同样。
再者，作为粒子能线照射进行Ar离子照射时，Ar的加速能为100eV时，在氧原子分布区域210中氧原子的分布峰值为从硅区域的表面起1nm的深度，而Ar离子的加速能为300eV时，氧原子的分布峰值为从硅区域的表面起2nm的深度。
其次，如图7(a)所示，除去氧化硅膜209后，通过在腔室的内部保持为1×10-5～1×10-7Pa真空度的溅射装置内进行溅射，半导体基片200全面地沉积金属膜如钴膜211。这样做的结果，与实施形态2同样，构成钴膜211的钴原子由于被插入硅晶格，在n型高浓度杂质层208和钴膜210的界面形成二硅化钴(CoSi2)的核的同时，对于栅极205的每一个晶粒也形成二硅化钴(CoSi2)的晶核。
然后，把半导体基片200在500℃的温度下保持10秒进行第1次热处理(RTA)，在n型高浓度杂质层208及栅极205的表面部形成第1外延硅化层212。
在实施形态3中，在n型高浓度杂质层208及栅极205的表面附近的区域，由于从表面起0.5-5nm的深度形成有氧原子分布区域210，钴原子和硅原子就不会一气反应，就可防止第1外延硅化层212凝结或多晶体化。
在此，对于构成氧原子分布区域210的氧原子浓度的测量结果加以说明。
图8表示用低能SIMS测量的氧原子浓度的结果，横轴表示氧浓度(单位：原子数/cm2)，纵轴表示外延生长的状态。外延成长的状态可用强度表示，这个强度的值越大可以说外延生长的状态也越大。在此，纵轴表示CoSi2(400)的峰值强度。
从图8所示的数据可知，在半导体基片200的表面附近以怎样的浓度分布，才能形成由二硅化钴(CoSi2)形成的第1外延硅化层212A。另外，从图8可以看出，实际应用中、二硅化钴无耐热性问题的外延生长是在纵轴值大于100的时候。也就是说，纵轴值大于100时，即使约800℃的高温，二硅化钴也具有耐热性，即使高温也可防止凝结。使纵轴的值大于100，是氧浓度在4×1014cm-2～4×1015cm-2atoms/cm2的范围。
因此可知，将氧原子分布区域210的氧原子浓度控制为4×1014cm-2～4×1015cm-2atoms/cm2时，可防止二硅化钴(CoSi2)的凝结，就可良好地生长第1外延硅化层212A。
另外，在第1外延硅化层212A，既可以所有的层均由二硅化钴形成，也可以是下层(和硅层的界面侧)为二硅化钴(CoSi2)，而上层(硅膜110侧)为硅化钴(CoSi)。这样做的结果，由于不会产生硅化钴层的凝结，就可以达到减低漏电流的目的。
其次，如图7(b)所示，把第1次热处理中未反应的钴膜211，用由如氨液和过氧化氢水的混合液或盐酸系混酸液组成的腐蚀液除去后，把半导体基片200在800℃的温度下保持10秒进行第2次热处理(RTA)，把第1外延硅化层212A，变化成所有的层均由二硅化钴形成的第2外延硅化层212B。
另外，第1外延硅化层212A的所有的层均由二硅化钴形成时，可以省略第2次热处理。在这种情况下，以下的说明中把第2外延硅化层212B替换为第1外延硅化层212A。
其次，图中虽然没有表示，与实施形态2同样，层间绝缘膜、接触孔、金属配线及保护绝缘膜形成后，就得到与实施形态1有关的半导体装置。
根据实施形态3，由于在n型高浓度杂质层208及栅极205的表面部形成有由二硅化钴形成的第2外延硅化层212B，可把n型高浓度杂质层208及栅极205的薄膜电阻减低到约5Ω/□的同时，也可减低接触电阻，因此可以提高具有MOSFET半导体集成电路装置的性能。
另外，根据实施形态3，在半导体基片200上沉积氧化硅膜209后用粒子能线照射，因此可以可靠地将构成氧化硅膜209的氧原子210分布在n型高浓度杂质层208表面附近的区域及栅极205的表面附近的区域。
另外，在n型高浓度杂质层208表面附近的区域及栅极205的表面附近的区域分布非金属元素如氧原子210后沉积金属膜如钴膜211，之后，进行第1次及第2次热处理，在n型高浓度杂质层208表面部及栅极205的表面部形成由二硅化钴形成的第2外延硅化层212B，因而可避免钴原子和硅原子的一气反应，因此，既可避免第2外延硅化层212B的凝集和多晶化，又可避免在第2外延硅化层212B形成毛刺缺陷。为此，就可以防止因外延硅化层的凝集或多晶化引起的断线的同时，也可防止因毛刺缺陷引起的结漏。
进而，通过实施形态3，为了在n型高浓度杂质层208表面附近区域及栅极205的表面附近区域分布氧原子后的状态进行第1次热处理，因此可将该第1次热处理在低温如500℃的温度下进行。
另外，在实施形态3中，在n型高浓度杂质层208表面部及栅极205的表面部的双方形成了由二硅化钴形成的第2外延硅化层212B，但取代这个，也可以只在n型高浓度杂质层208表面部及栅极205的表面部的单方形成第2外延硅化层212B。
另外，在实施形态3中，在半导体基片200上形成了氧化硅膜209，但取代这个，也可沉积硅氮化膜或硅氟化膜，把把氮原子或氟原子分布在n型高浓度杂质层208表面附近区域及栅极205的表面附近区域。
另外，在实施形态3中，沉积钴膜211作为金属膜，形成由二硅化钴形成的第2外延硅化层212B，但取代钴膜211，也可以沉积由镍或铁等其他过渡金属形成的金属膜，构成该金属膜的过渡金属和硅形成的外延硅化层。
实施形态3的变形例
在实施形态3中，对氧化硅膜209用由非金属元素组成的粒子能线如Ar离子进行照射，把氧原子210分布于n型高浓度杂质层208表面附近区域及栅极205的表面附近区域后，除去了氧化硅膜209，而在实施形态3的变形例中，控制粒子能线所用的粒子如Ar离子的质量及能量，把氧原子210分布于n型高浓度杂质层208表面附近区域及栅极205的表面附近区域时，通过粒子能线的照射除去氧化硅膜209。这样做的结果，可以省略除去氧化硅膜的工序。
应用于产业的可能性
根据本发明涉及的第1种或第2种半导体装置的制造方法，在半导体层表面附近的区域分布非金属元素的状态下，施行热处理使构成半导体层的元素和构成金属膜的金属反应，因此可以避免构成金属膜的金属和构成半导体层的元素不会一气反应，就可以防止外延生长半导体金属层间化合物层的多晶体化。
因此，根据本发明，用在半导体的批量制造过程中通常采用的真空度区域、并且在低温中可以稳定地形成没有凝结及毛刺缺陷的外延生长半导体金属层间化合物层。

Claims (14)

1.一种半导体装置的制造方法，其特征在于包括：
在半导体层表面附近的区域中，在基片内部的方向分布非金属元素的工序；在所述的半导体层上沉积金属膜的工序；通过对所述金属膜实施热处理使构成所述半导体层的元素和构成所述金属膜的金属反应、在所述半导体层的表面外延生长半导体金属层间化合物层的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于所述分布非金属元素的工序包括：在所述半导体层上，形成由半导体元素和所述非金属元素构成的化合物层的工序；通过对所述化合物层进行粒子能线照射使所述化合物层中所含的所述非金属元素反冲分布于所述半导体层表面附近的区域的工序；以及除去所述化合物层的工序。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于所述分布非金属元素的工序，包括：在所述半导体层上，形成由半导体元素和所述非金属元素构成的化合物层的工序；通过对所述化合物层进行粒子能线照射使所述化合物层中所含的所述非金属元素反冲分布于所述半导体层表面附近的区域的同时除去所述化合物层的工序。
4.根据权利要求2或3所述的半导体装置的制造方法，其特征在于所述半导体层具有面心立方型结晶结构，所述半导体金属层间化合物层具有面心立方型结晶结构，所述化合物层为非晶质。
5.根据权利要求2或3所述的半导体装置的制造方法，其特征在于所述粒子能线由非金属元素而成。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于所述半导体层具有面心立方型结晶结构，所述半导体金属层间化合物层具有面心立方型结晶结构。
7.根据权利要求1所述的半导体装置的制造方法，其特征在于所述半导体层具有钻石型或闪锌矿型的结晶结构，所述半导体金属层间化合物层具有氟化钙型的结晶结构。
8.根据权利要求1所述的半导体装置的制造方法，其特征在于所述半导体层为硅层，所述的非金属元素为氧，所述的金属膜为钴膜，所述的半导体金属层间化合物层为硅化钴层。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于所述氧的浓度为4×1014～4×1015cm-2。
10.根据权利要求8所述的半导体装置的制造方法，其特征在于在基片内部的方向分布所述非金属元素的工序包括：在所述硅层上形成氧化硅膜后，对所述氧化硅膜进行粒子能线照射，使所述氧化硅膜中所含的氧在基片内部的方向分布于所述硅层表面附近的区域的工序。
11.一种半导体装置的制造方法，其特征在于包括：在半导体层上形成栅极的工序；在所述半导体层中所述栅极的两侧形成杂质层的工序；在所述半导体层表面附近的区域中，在基片内部的方向分布非金属元素的工序；在所述半导体层上沉积金属膜的工序；通过对所述金属膜实施热处理使构成所述半导体层的元素和构成所述金属膜的金属反应，在所述半导体层的表面外延生长半导体金属层间化合物层的工序。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于所述分布非金属元素的工序包含：在所述半导体层上，形成由半导体元素和所述非金属元素构成的化合物层的工序；通过对所述化合物层进行粒子能线照射使所述化合物层中所含的所述非金属元素反冲分布于所述半导体层表面附近的区域的工序；以及除去所述化合物层的工序。
13.根据权利要求11所述的半导体装置的制造方法，其特征在于所述半导体层为硅层，所述的非金属元素为氧，所述的金属膜为钴膜，所述的半导体金属层间化合物层为硅化钴层。
14.根据权利要求13所述的半导体装置的制造方法，其特征在于所述氧的浓度为4×1014～4×1015cm-2。
CNB008074054A 1999-10-04 2000-10-03 半导体装置的制造方法 Expired - Fee Related CN1165073C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP282668/1999 1999-10-04
JP28266899 1999-10-04
JP282668/99 1999-10-04
JP263467/2000 2000-08-31
JP2000263467 2000-08-31
JP263467/00 2000-08-31

Publications (2)

Publication Number Publication Date
CN1360734A CN1360734A (zh) 2002-07-24
CN1165073C true CN1165073C (zh) 2004-09-01

Family

ID=26554704

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008074054A Expired - Fee Related CN1165073C (zh) 1999-10-04 2000-10-03 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US7037371B1 (zh)
EP (1) EP1220306A4 (zh)
KR (2) KR100478680B1 (zh)
CN (1) CN1165073C (zh)
WO (1) WO2001026143A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6878415B2 (en) * 2002-04-15 2005-04-12 Varian Semiconductor Equipment Associates, Inc. Methods for chemical formation of thin film layers using short-time thermal processes
KR100956154B1 (ko) * 2003-02-24 2010-05-06 매그나칩 반도체 유한회사 반도체 장치의 실리사이드 형성 방법
US7338512B2 (en) * 2004-01-22 2008-03-04 Rex Medical, L.P. Vein filter
US7803702B2 (en) * 2008-08-11 2010-09-28 United Microelectronics Corp. Method for fabricating MOS transistors
JP2010206174A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびその製造方法ならびにカメラ
JP2010206172A (ja) 2009-02-06 2010-09-16 Canon Inc 撮像装置およびカメラ
JP2010206173A (ja) * 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびカメラ
US8304319B2 (en) * 2010-07-14 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a disilicide
TWI441262B (zh) * 2011-11-18 2014-06-11 Anpec Electronics Corp 蕭基二極體元件的製作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3044723C2 (de) 1980-11-27 1984-01-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung eines mit einer niederohmigen aktiven Halbleiterschicht versehenen hochohmigen Substratkörpers
JPS57210635A (en) * 1981-06-19 1982-12-24 Tokyo Daigaku Manufacture of semiconductor device
JPH0770711B2 (ja) * 1986-06-05 1995-07-31 株式会社日本自動車部品総合研究所 半導体装置
DE3877405T2 (de) 1987-04-20 1993-05-06 Nissin Electric Co Ltd Verfahren zur herstellung einer supraleitenden duennen schicht und anordnung zu seiner durchfuehrung.
US6100575A (en) * 1987-08-19 2000-08-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor switching device having different carrier lifetimes between a first portion serving as a main current path and the remaining portion of the device
US4992298A (en) 1988-10-11 1991-02-12 Beamalloy Corporation Dual ion beam ballistic alloying process
US5010037A (en) * 1988-10-14 1991-04-23 California Institute Of Technology Pinhole-free growth of epitaxial CoSi2 film on Si(111)
JP3109081B2 (ja) * 1990-06-01 2000-11-13 ソニー株式会社 半導体装置
JPH04120732A (ja) * 1990-09-12 1992-04-21 Hitachi Ltd 固体素子及びその製造方法
US5930608A (en) * 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
US5639698A (en) * 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US5344793A (en) * 1993-03-05 1994-09-06 Siemens Aktiengesellschaft Formation of silicided junctions in deep sub-micron MOSFETs by defect enhanced CoSi2 formation
JP3221159B2 (ja) 1993-06-21 2001-10-22 ソニー株式会社 半導体装置における配線構造及び配線形成方法並びにｍｏｓ型トランジスタ
JP3514500B2 (ja) * 1994-01-28 2004-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH0923005A (ja) * 1995-07-06 1997-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5728625A (en) * 1996-04-04 1998-03-17 Lucent Technologies Inc. Process for device fabrication in which a thin layer of cobalt silicide is formed
US5830775A (en) * 1996-11-26 1998-11-03 Sharp Microelectronics Technology, Inc. Raised silicided source/drain electrode formation with reduced substrate silicon consumption
JP3191728B2 (ja) * 1997-06-23 2001-07-23 日本電気株式会社 半導体装置及びその製造方法
US5874342A (en) * 1997-07-09 1999-02-23 Lsi Logic Corporation Process for forming MOS device in integrated circuit structure using cobalt silicide contacts as implantation media
US6017826A (en) * 1998-10-05 2000-01-25 Chartered Semiconductor Manufacturing, Ltd. Chlorine containing plasma etch method with enhanced sidewall passivation and attenuated microloading effect
US6077750A (en) * 1998-10-27 2000-06-20 Lg Semicon Co., Ltd. Method for forming epitaxial Co self-align silicide for semiconductor device

Also Published As

Publication number Publication date
KR20020043609A (ko) 2002-06-10
WO2001026143A1 (fr) 2001-04-12
KR100478680B1 (ko) 2005-03-28
EP1220306A1 (en) 2002-07-03
EP1220306A4 (en) 2007-10-03
US7037371B1 (en) 2006-05-02
CN1360734A (zh) 2002-07-24
KR20050013669A (ko) 2005-02-04

Similar Documents

Publication Publication Date Title
CN1222986C (zh) 半导体装置的制造方法和半导体装置
CN1150595C (zh) 半导体器件的制造方法
CN1191622C (zh) 半导体装置的制造方法
CN1160759C (zh) 半导体器件及其制造方法
CN1052110C (zh) 制造半导体器件的方法
CN1197169C (zh) 薄膜晶体管及其制造方法
CN1156894C (zh) 薄膜半导体装置的制造方法
CN1118864C (zh) 利用相变来制造半导体器件的方法
CN1107344C (zh) 利用有选择的外延生长方法的半导体器件制造方法
CN1361551A (zh) 一种半导体器件的制造方法
KR20070089073A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN1841771A (zh) p沟道MOS晶体管、半导体集成电路器件及其制造工艺
CN1716553A (zh) 半导体元件及其制造方法
CN1574387A (zh) 载流子迁移率提高的双栅极晶体管
CN1574395A (zh) 用于提高mos性能的引入栅极的应变
JP2006505116A (ja) 半導体デバイス製造のためのゲート材料
CN1838434A (zh) 半导体器件及其制造方法
CN1165073C (zh) 半导体装置的制造方法
CN101043037A (zh) 半导体器件及其制造方法
CN1230769A (zh) 半导体器件制造方法
CN1237620C (zh) 半导体装置和半导体装置的制造方法
CN1842919A (zh) 薄膜晶体管及其制造方法
CN1787177A (zh) 半导体器件及其制造方法
CN1255865C (zh) 半导体装置的制造方法
CN1774795A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040901

Termination date: 20091103