JP3109081B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3109081B2 JP3109081B2 JP02144056A JP14405690A JP3109081B2 JP 3109081 B2 JP3109081 B2 JP 3109081B2 JP 02144056 A JP02144056 A JP 02144056A JP 14405690 A JP14405690 A JP 14405690A JP 3109081 B2 JP3109081 B2 JP 3109081B2
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- layer
- silicide layer
- impurity diffusion
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコン基板の不純物拡散層にシリサイド
層が裏打ちされている半導体装置及びその製造方法に関
するものである。
層が裏打ちされている半導体装置及びその製造方法に関
するものである。
本願の第１発明は、上記の様な半導体装置において、
コバルトシリサイド、ニッケルシリサイド、白金シリサ
イドまたはパラジウムシリサイドの何れかから成ってい
て単結晶である第１のシリサイド層とこの第１のシリサ
イド層よりも抵抗率の低い第２のシリサイド層とを積層
させることによって、信頼性を高めると共に不純物拡散
層の抵抗を十分に低くすることができる様にしたもので
ある。
コバルトシリサイド、ニッケルシリサイド、白金シリサ
イドまたはパラジウムシリサイドの何れかから成ってい
て単結晶である第１のシリサイド層とこの第１のシリサ
イド層よりも抵抗率の低い第２のシリサイド層とを積層
させることによって、信頼性を高めると共に不純物拡散
層の抵抗を十分に低くすることができる様にしたもので
ある。
本願の第２発明は、上記の様な半導体装置の製造方法
において、第１及び第２の金属膜を順次に堆積させ、第
１及び第２のシリサイド層を同時に形成し、残っている
第１及び第２の金属膜を同時に除去することによって、
信頼性が高く不純物拡散層の抵抗も十分に低い半導体装
置を低コストで製造することができる様にしたものであ
る。
において、第１及び第２の金属膜を順次に堆積させ、第
１及び第２のシリサイド層を同時に形成し、残っている
第１及び第２の金属膜を同時に除去することによって、
信頼性が高く不純物拡散層の抵抗も十分に低い半導体装
置を低コストで製造することができる様にしたものであ
る。
MOSトランジスタ等の微細化に伴い、短チャネル効果
等を軽減するために、浅い接合の形成が必要とされてい
る。しかし浅い拡散層では、シート抵抗及びコンタクト
抵抗が著しく高くなる。このため、拡散層の表面にシリ
サイド層を裏打ちする構造が採用されている（例えば、
特開昭63−84064号公報）。
等を軽減するために、浅い接合の形成が必要とされてい
る。しかし浅い拡散層では、シート抵抗及びコンタクト
抵抗が著しく高くなる。このため、拡散層の表面にシリ
サイド層を裏打ちする構造が採用されている（例えば、
特開昭63−84064号公報）。
第３図は、この様な構造の半導体装置の一従来例を示
している。即ち、単結晶Si基板11に素子分離用のSiO2膜
12が形成されており、このSiO2膜12に囲まれている素子
形成領域13に不純物拡散層14が形成されている。そして
更に、この不純物拡散層14の表面部に、TiSi2層等であ
るシリサイド層15が形成されている。
している。即ち、単結晶Si基板11に素子分離用のSiO2膜
12が形成されており、このSiO2膜12に囲まれている素子
形成領域13に不純物拡散層14が形成されている。そして
更に、この不純物拡散層14の表面部に、TiSi2層等であ
るシリサイド層15が形成されている。
一方、不純物拡散層14のシート抵抗をできる限り低く
するためには、不純物拡散層14とSi基板11との接合面16
にできる限り近い位置にまで、シリサイド層15と不純物
拡散層14との界面17を近付ける必要がある。
するためには、不純物拡散層14とSi基板11との接合面16
にできる限り近い位置にまで、シリサイド層15と不純物
拡散層14との界面17を近付ける必要がある。
ところが、従来例におけるシリサイド層15は多結晶で
あり、界面17は凹凸状態になっている。このため、スパ
イク現象や電界集中等が生じ易く、界面17を接合面16に
近接させると、シリサイド層15とSi基板11との間で接合
リークが生じ易かった。
あり、界面17は凹凸状態になっている。このため、スパ
イク現象や電界集中等が生じ易く、界面17を接合面16に
近接させると、シリサイド層15とSi基板11との間で接合
リークが生じ易かった。
従って、不純物拡散層14のシート抵抗を低くしようと
した従来例では、信頼性が必ずしも高くなかった。
した従来例では、信頼性が必ずしも高くなかった。
本願の第１発明による半導体装置は、単結晶シリコン
基板11の不純物拡散層14の表面部に形成されておりコバ
ルトシリサイド、ニッケルシリサイド、白金シリサイド
またはパラジウムシリサイドの何れかから成っていて単
結晶である第１のシリサイド層24と、この第１のシリサ
イド層24上に形成されておりこの第１のシリサイド層24
よりも抵抗率の低い第２のシリサイド層32とを具備して
いる。
基板11の不純物拡散層14の表面部に形成されておりコバ
ルトシリサイド、ニッケルシリサイド、白金シリサイド
またはパラジウムシリサイドの何れかから成っていて単
結晶である第１のシリサイド層24と、この第１のシリサ
イド層24上に形成されておりこの第１のシリサイド層24
よりも抵抗率の低い第２のシリサイド層32とを具備して
いる。
本願の第１発明による半導体装置の製造方法は、不純
物拡散層14が露出している単結晶シリコン基板11上に、
コバルト、ニッケル、白金またはパラジウムの何れかか
ら成る第１の金属膜23と、この第１の金属膜23のシリサ
イドよりも抵抗率の低いシリサイドを形成する第２の金
属膜31とを順次に堆積させる工程と、前記不純物拡散層
14のシリコンと前記第１及び第２の金属膜23、31とを反
応させて、前記不純物拡散層14の表面部の第１のシリサ
イド層24と、この第１のシリサイド層24上の第２のシリ
サイド層32とを形成する工程と、前記反応後に前記単結
晶シリコン基板11上に残っている前記第１及び第２の金
属膜23、31を除去する工程とを具備している。
物拡散層14が露出している単結晶シリコン基板11上に、
コバルト、ニッケル、白金またはパラジウムの何れかか
ら成る第１の金属膜23と、この第１の金属膜23のシリサ
イドよりも抵抗率の低いシリサイドを形成する第２の金
属膜31とを順次に堆積させる工程と、前記不純物拡散層
14のシリコンと前記第１及び第２の金属膜23、31とを反
応させて、前記不純物拡散層14の表面部の第１のシリサ
イド層24と、この第１のシリサイド層24上の第２のシリ
サイド層32とを形成する工程と、前記反応後に前記単結
晶シリコン基板11上に残っている前記第１及び第２の金
属膜23、31を除去する工程とを具備している。
本願の第２発明による半導体装置では、不純物拡散層
14の表面部に形成されている第１のシリサイド層24がコ
バルトシリサイド、ニッケルシリサイド、白金シリサイ
ドまたはパラジウムシリサイドの何れかから成っていて
単結晶であるので、この第１のシリサイド層24と不純物
拡散層14との界面17が平滑である。このため、スパイク
現象や電界集中等が生じにくく、第１のシリサイド層24
とシリコン基板11との間で接合リークが生じにくい。し
かも、第１のシリサイド層24よりも抵抗率の低い第２の
シリサイド層32が第１のシリサイド層24上に形成されて
いるので、第１及び第２のシリサイド層24、43の全体の
抵抗が第１のシリサイド層24のみの抵抗よりも低い。
14の表面部に形成されている第１のシリサイド層24がコ
バルトシリサイド、ニッケルシリサイド、白金シリサイ
ドまたはパラジウムシリサイドの何れかから成っていて
単結晶であるので、この第１のシリサイド層24と不純物
拡散層14との界面17が平滑である。このため、スパイク
現象や電界集中等が生じにくく、第１のシリサイド層24
とシリコン基板11との間で接合リークが生じにくい。し
かも、第１のシリサイド層24よりも抵抗率の低い第２の
シリサイド層32が第１のシリサイド層24上に形成されて
いるので、第１及び第２のシリサイド層24、43の全体の
抵抗が第１のシリサイド層24のみの抵抗よりも低い。
本願の第２発明による半導体装置の製造方法では、第
１及び第２の金属膜23、31をシリコン基板11上に順次に
堆積させ、この状態から第１及び第２のシリサイド層2
4、32を同時に形成し、シリコン基板11上に残っている
第１及び第２の金属膜23、31を同時に除去するので、第
１及び第２のシリサイド層24、32の形成とその後の第１
及び第２の金属膜23、31の除去とを別個に行う場合に比
べて製造工程が少ない。
１及び第２の金属膜23、31をシリコン基板11上に順次に
堆積させ、この状態から第１及び第２のシリサイド層2
4、32を同時に形成し、シリコン基板11上に残っている
第１及び第２の金属膜23、31を同時に除去するので、第
１及び第２のシリサイド層24、32の形成とその後の第１
及び第２の金属膜23、31の除去とを別個に行う場合に比
べて製造工程が少ない。
以下、MOSトランジスタに適用した本発明の参考例及
び一実施例を、第１図及び第２図を参照しながら説明す
る。
び一実施例を、第１図及び第２図を参照しながら説明す
る。
第１図が、参考例の製造工程を示している。この製造
工程でも、第1A図に示す様に、ゲート電極21、LDD構造
用の側壁スペーサ22及びソース／ドレインとしての不純
物拡散層14を形成するまでは、従来公知の工程によって
行う。
工程でも、第1A図に示す様に、ゲート電極21、LDD構造
用の側壁スペーサ22及びソース／ドレインとしての不純
物拡散層14を形成するまでは、従来公知の工程によって
行う。
次に、第1B図に示す様に金属膜23を堆積させるが、こ
のための金属としては下記の表に記載されている金属
等、例えばNiを用いる。
のための金属としては下記の表に記載されている金属
等、例えばNiを用いる。
次に、熱処理を施して不純物拡散層14のSiと金属膜23
とを反応させ、SiO2膜12上の未反応の金属膜23をエッチ
ングすることによって、第1C図に示す様に、不純物拡散
層14の表面部にのみ自己整合的にシリサイド層24を形成
する。
とを反応させ、SiO2膜12上の未反応の金属膜23をエッチ
ングすることによって、第1C図に示す様に、不純物拡散
層14の表面部にのみ自己整合的にシリサイド層24を形成
する。
ところで、単結晶Si基板11のSiの格子定数は5.43035
Åであり、上記の表の何れのシリサイドの格子定数もSi
の格子定数に近い。このため、シリサイド層24はエピタ
キシャル成長し、このシリサイド層24も単結晶である。
Åであり、上記の表の何れのシリサイドの格子定数もSi
の格子定数に近い。このため、シリサイド層24はエピタ
キシャル成長し、このシリサイド層24も単結晶である。
その後は、第1D図に示す様に、層間絶縁膜としてのSi
O2膜25の堆積、シリサイド層24に達するコンタクト孔26
の開孔及びAl配線27のパターニング等を、従来公知の工
程によって行う。
O2膜25の堆積、シリサイド層24に達するコンタクト孔26
の開孔及びAl配線27のパターニング等を、従来公知の工
程によって行う。
以上の様にして製造した参考例では、シリサイド層24
が単結晶であるので、不純物拡散層14との界面17が平滑
である。
が単結晶であるので、不純物拡散層14との界面17が平滑
である。
しかも、上述の様にシリサイド層24がエピタキシャル
成長するので、このシリサイド層24の厚さを原子のオー
ダで制御することができる。従って、接合面16の深さが
100Å程度と浅くても、厚さが80Å程度のシリサイド層2
4を制御性良く形成することができる。
成長するので、このシリサイド層24の厚さを原子のオー
ダで制御することができる。従って、接合面16の深さが
100Å程度と浅くても、厚さが80Å程度のシリサイド層2
4を制御性良く形成することができる。
第２図は、一実施例の製造工程を示している。この製
造工程でも、Ni膜等である金属膜23の堆積までは、上述
の参考例の場合と同様に行う。
造工程でも、Ni膜等である金属膜23の堆積までは、上述
の参考例の場合と同様に行う。
しかしこの一実施例では、第2A図に示す様に、金属膜
23とは別の金属膜31を金属膜23上に更に堆積させる。こ
のための金属としては、シリサイドの抵抗率が特に低い
金属、例えばTiを用いる。
23とは別の金属膜31を金属膜23上に更に堆積させる。こ
のための金属としては、シリサイドの抵抗率が特に低い
金属、例えばTiを用いる。
その後、この状態で熱処理を施す。すると、不純物拡
散層14のSiと金属膜23の金属とが拡散して、第2B図に示
す様に、NiSi2層等であるシリサイド層24が形成され
る。
散層14のSiと金属膜23の金属とが拡散して、第2B図に示
す様に、NiSi2層等であるシリサイド層24が形成され
る。
そして、このシリサイド層24を通って更にSiが拡散
し、このSiと金属膜31とが反応して、TiSi2層等である
シリサイド層32がシリサイド層24上に形成される。
し、このSiと金属膜31とが反応して、TiSi2層等である
シリサイド層32がシリサイド層24上に形成される。
なお、シリサイド層24は上述の様に単結晶であるが、
TiSi2等はSiと格子定数の差が大きく、シリサイド層32
はエピタキシャル成長しない。従って、このシリサイド
層32は多結晶である。
TiSi2等はSiと格子定数の差が大きく、シリサイド層32
はエピタキシャル成長しない。従って、このシリサイド
層32は多結晶である。
次いで、SiO2膜12上の未反応の金属膜23、31をエッチ
ングすることによって、第2B図に示す様に、不純物拡散
層14の表面部にのみ自己整合的に２層のシリサイド層2
4、32を形成する。
ングすることによって、第2B図に示す様に、不純物拡散
層14の表面部にのみ自己整合的に２層のシリサイド層2
4、32を形成する。
その後は、第2C図に示す様に、参考例の場合と同様の
工程によって、Al配線27等を形成する。
工程によって、Al配線27等を形成する。
ところで、例えばNiSi2の抵抗率が50〜60μΩcm程度
であるのに対して、例えばTiSi2の抵抗率は15μΩcm程
度とNiSi2に比べて相当に低い。
であるのに対して、例えばTiSi2の抵抗率は15μΩcm程
度とNiSi2に比べて相当に低い。
従って、参考例の様にシリサイド層24のみでは不純物
拡散層14の抵抗は必ずしも十分には低くならないが、こ
の一実施例の様にシリサイド層24を不純物拡散層14との
境界層にすると共にシリサイド層32を伝導層として機能
させれば、不純物拡散層14の抵抗を十分に低くすること
ができる。
拡散層14の抵抗は必ずしも十分には低くならないが、こ
の一実施例の様にシリサイド層24を不純物拡散層14との
境界層にすると共にシリサイド層32を伝導層として機能
させれば、不純物拡散層14の抵抗を十分に低くすること
ができる。
本願の第１発明による半導体装置では、第１のシリサ
イド層とシリコン基板との間で接合リークが生じにくい
ので、信頼性が高い。しかも、第１及び第２のシリサイ
ド層の全体の抵抗が第１のシリサイド層のみの抵抗より
も低いので、不純物拡散層の抵抗が十分に低い。
イド層とシリコン基板との間で接合リークが生じにくい
ので、信頼性が高い。しかも、第１及び第２のシリサイ
ド層の全体の抵抗が第１のシリサイド層のみの抵抗より
も低いので、不純物拡散層の抵抗が十分に低い。
本願の第２発明による半導体装置の製造方法では、第
１及び第２のシリサイド層の形成とその後の第１及び第
２の金属膜の除去とを別個に行う場合に比べて製造工程
が少ないので、信頼性が高く不純物拡散層の抵抗も十分
に低い半導体装置を低コストで製造することができる。
１及び第２のシリサイド層の形成とその後の第１及び第
２の金属膜の除去とを別個に行う場合に比べて製造工程
が少ないので、信頼性が高く不純物拡散層の抵抗も十分
に低い半導体装置を低コストで製造することができる。
第１図及び第２図は本発明の夫々参考例及び一実施例の
製造工程を順次に示す側断面図である。 第３図は本発明の一従来例の側断面図である。 なお図面に用いた符号において、 11……単結晶Si基板 14……不純物拡散層 24……シリサイド層 である。
製造工程を順次に示す側断面図である。 第３図は本発明の一従来例の側断面図である。 なお図面に用いた符号において、 11……単結晶Si基板 14……不純物拡散層 24……シリサイド層 である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−248562（ＪＰ，Ａ) 特開 平３−248464（ＪＰ，Ａ) 特開 平２−68946（ＪＰ，Ａ) 特開 平２−66973（ＪＰ，Ａ) 特開 昭64−37050（ＪＰ，Ａ) 特開 昭63−237564（ＪＰ，Ａ) 特開 昭61−212017（ＪＰ，Ａ) 特開 昭61−135156（ＪＰ，Ａ) 特開 昭61−105846（ＪＰ，Ａ) 特開 昭61−19179（ＪＰ，Ａ) 特開 昭60−213058（ＪＰ，Ａ) 特開 昭60−97668（ＪＰ，Ａ) 特開 昭59−227119（ＪＰ，Ａ) 特開 昭59−123273（ＪＰ，Ａ) 特開 昭58−161371（ＪＰ，Ａ) 特開 昭58−161369（ＪＰ，Ａ) 特開 昭58−63165（ＪＰ，Ａ) 実開 平１−89758（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/43 H01L 21/28 301 H01L 21/336 H01L 21/768 H01L 29/78
Claims (2)
- 【請求項１】単結晶シリコン基板の不純物拡散層の表面
部に形成されておりコバルトシリサイド、ニッケルシリ
サイド、白金シリサイドまたはパラジウムシリサイドの
何れかから成っていて単結晶である第１のシリサイド層
と、 この第１のシリサイド層上に形成されておりこの第１の
シリサイド層よりも抵抗率の低い第２のシリサイド層と を具備する半導体装置。 - 【請求項２】不純物拡散層が露出している単結晶シリコ
ン基板上に、コバルト、ニッケル、白金またはパラジウ
ムの何れかから成る第１の金属膜と、この第１の金属膜
のシリサイドよりも抵抗率の低いシリサイドを形成する
第２の金属膜とを順次に堆積させる工程と、 前記不純物拡散層のシリコンと前記第１及び第２の金属
膜とを反応させて、前記不純物拡散層の表面部の第１の
シリサイド層と、この第１のシリサイド層上の第２のシ
リサイド層とを形成する工程と、 前記反応後に前記単結晶シリコン基板上に残っている前
記第１及び第２の金属膜を除去する工程と を具備する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02144056A JP3109081B2 (ja) | 1990-06-01 | 1990-06-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02144056A JP3109081B2 (ja) | 1990-06-01 | 1990-06-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0437167A JPH0437167A (ja) | 1992-02-07 |
| JP3109081B2 true JP3109081B2 (ja) | 2000-11-13 |
Family
ID=15353288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02144056A Expired - Fee Related JP3109081B2 (ja) | 1990-06-01 | 1990-06-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3109081B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0584835U (ja) * | 1992-04-20 | 1993-11-16 | アツミ電気株式会社 | ビームセンサの円筒カバー |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100478680B1 (ko) | 1999-10-04 | 2005-03-28 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치의 제조방법 |
-
1990
- 1990-06-01 JP JP02144056A patent/JP3109081B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0584835U (ja) * | 1992-04-20 | 1993-11-16 | アツミ電気株式会社 | ビームセンサの円筒カバー |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0437167A (ja) | 1992-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5027185A (en) | Polycide gate FET with salicide | |
| US5217923A (en) | Method of fabricating a semiconductor device having silicided source/drain regions | |
| JP2986363B2 (ja) | シリサイド接点を有する半導体デバイス及び製造方法 | |
| KR930004295B1 (ko) | Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법 | |
| US5346860A (en) | Method for fabricating an interconnect structure in an integrated circuit | |
| JP3676276B2 (ja) | 半導体装置及びその製造方法 | |
| JP3109081B2 (ja) | 半導体装置 | |
| US6291890B1 (en) | Semiconductor device having a silicide structure | |
| JP2570179B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS59207623A (ja) | 半導体装置の製造方法 | |
| US6214710B1 (en) | Method for a semiconductor device having reduced contact resistance and leakage | |
| JPH07115196A (ja) | 半導体装置及びその製造方法 | |
| JPH06342804A (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| US5395798A (en) | Refractory metal silicide deposition process | |
| JP3110054B2 (ja) | 半導体装置及びその製造方法 | |
| US6140232A (en) | Method for reducing silicide resistance | |
| JP3044849B2 (ja) | 半導体装置の製造方法 | |
| JP2698585B2 (ja) | ポリサイド電極の形成方法 | |
| JP3095452B2 (ja) | 半導体素子の製造方法 | |
| JP2886174B2 (ja) | 半導体装置の製造方法 | |
| US6221725B1 (en) | Method of fabricating silicide layer on gate electrode | |
| JP2586816B2 (ja) | 半導体装置の製造方法 | |
| JP2874885B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0324733A (ja) | 半導体装置及びその製造方法 | |
| JP2944125B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |