CN1779976A - 电容绝缘膜及其制造方法、电容元件及其制造方法和半导体存储装置及其制造方法 - Google Patents

电容绝缘膜及其制造方法、电容元件及其制造方法和半导体存储装置及其制造方法 Download PDF

Info

Publication number
CN1779976A
CN1779976A CNA2005101136989A CN200510113698A CN1779976A CN 1779976 A CN1779976 A CN 1779976A CN A2005101136989 A CNA2005101136989 A CN A2005101136989A CN 200510113698 A CN200510113698 A CN 200510113698A CN 1779976 A CN1779976 A CN 1779976A
Authority
CN
China
Prior art keywords
mentioned
film
insulating film
capacitor insulating
crystallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101136989A
Other languages
English (en)
Inventor
林慎一郎
那须彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1779976A publication Critical patent/CN1779976A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Abstract

本发明公开了一种电容绝缘膜及其制造方法、电容元件及其制造方法和半导体存储装置及其制造方法。本发明的目的在于：提供一种即使被细微化，也具有充分的极化特性的电容绝缘膜。电容绝缘膜，为由形成在半导体衬底11上的铁电膜构成的电容绝缘膜21；铁电膜，含有发挥使结晶取向成为随机结晶取向的结晶生长的结晶核作用的元素。

Description

电容绝缘膜及其制造方法、电容元件及其制造方法 和半导体存储装置及其制造方法
技术领域
本发明涉及一种由铁电构成的电容绝缘膜及其制造方法、使用了由铁电构成的电容绝缘膜的电容元件及其制造方法、和具有使用了由铁电构成的电容绝缘膜的电容元件的半导体存储装置及其制造方法。
背景技术
近年来，为了将以往没有的低电压的且能够高速进行写入及读出动作的永久性RAM实用化，正在盛行与具有自发极化特性的铁电膜有关的研究开发。特别是，为了实现在设计规格小于等于0.18μm的由CMOS构成的LSI上装载的兆比特级半导体存储装置，必须制造具有小面积且能够确保大容量的所谓的栈结构的电容元件。并且，在制造具有立体型栈结构(以下，记载为立体栈结构)的电容元件时，必须要在形成在具有凹状或者凸状的底层上的下部电极上将为电容绝缘膜的铁电膜成膜。
并且，由于设计规格小于等于0.18μm的由CMOS构成的LSI的电源电压小于等于2V，因此必须加大对铁电膜施加的电场。因此，必须要将铁电膜的膜厚薄膜化，使其为大约小于等于90nm。
在立体栈结构中，由于必须要在具有段差的下部电极上形成由铁电膜构成的电容绝缘膜，因此迫切要求使用段差遮盖性优异的CVD法来形成由铁电膜构成的电容绝缘膜的方法的实用化。特别是，例如，公开了下述方法(例如，参照专利文献1)作为利用有机金属汽相沉积法(以下，记为MOCVD法)，形成由ABi2B2O9(A为Sr或者Ba，B为Nb或者Ta)形成的铁电膜构成的电容绝缘膜的方法。
向热CVD装置内，导入使作为A及B原料的用A〔B(OR)6〕2表示的双乙醇盐(double ethoxide)或者双异丙醇盐(double isopropoxide)蒸发或者升华的气体，同时，导入使作为铋(Bi)原料的例如叔丁氧铋或者叔五氧化铋升华的气体。藉此方法，在热CVD装置内，向被加热的衬底上导入这些原料气体，在分解沉积后，在含臭氧的环境下进行热处理，形成由ABi2B2O9形成的铁电膜构成的电容绝缘膜。
以下，参照在专利文献1中公开的实施例，对使用了以往的MOCVD法的由铁电膜构成的电容绝缘膜的形成方法的一个例子加以具体说明。
向减压热CVD装置体系(总压力6.65×10-3Pa)的第1原料容器内，充填10gSr〔Ta(OiPr)6〕2(这里，OiPr表示异丙基)，将第1原料容器保持在180℃的恒温。并且，用90ml/min的流量向第1原料容器内导入氩，将其与Sr〔Ta(OiPr)6〕2升华的蒸气一起送到热分解炉。同时，向减压热CVD装置体系(总压力6.65×10-3Pa)的第2原料容器内，充填10gBi〔OC(CH3)2C2H5)3，将第2原料容器保持在80℃的恒温。并且，用30ml/min的流量向第2原料容器内导入氩，将其与Bi〔OC(CH3)2C2H5〕3升华的蒸气一起送到热分解炉。在热分解炉中，Pt/SiO2/Si衬底被加热到320℃，将上述两种源气体混合导入到该衬底上，用20分钟，使这些源气体分解沉积。其次，流入由20vol％的臭氧气体和80vol％的氧气体构成的混合气体，使其升温，进行750℃、30分钟的热处理。藉此方法，在衬底上形成由具有250nm的膜厚度的铁电膜构成的电容绝缘膜。
记载有利用XRD(X线衍射装置)，对通过上述以往方法形成的铁电膜构成的电容绝缘膜的结晶结构进行分析的结果，是构成铁电膜的结晶为SrBi2Ta2O9的内容。并且，记载有对铁电膜中的残留碳成分进行分析的结果，是在检测灵敏度以下的内容。而作为比较例，记载有在利用100vol％的氧气体来代替由20vol％的臭氧气体和80vol％的氧气体构成的混合气体，这以外与上述专利文献1的实施例进行同样的操作后，发现能够获得具有250nm的膜厚度的SrBi2Ta2O9膜，在膜中有微量的残留碳的内容。
【专利文献】特开平09-110429号公报
但是，作为具备通过上述以往的方法形成的由铁电膜构成的电容绝缘膜的电容元件的特性，不能获得优良的特性。特别是，当使铁电膜的膜厚度小于等于90nm时，由于铁电膜的结晶取向为C轴取向的倾向较强，因此其结果造成不能获得充分的铁电特性。本案发明者们是通过实验得出上述事实的。以下，加以详细说明。
在上述以往的方法中，着眼于降低铁电膜中的残留碳，进行铁电膜的成膜。为了此目的，通过对衬底进行750℃的热处理，来使在将具有钙钛矿型结构的薄膜铁电膜成膜时，成为结晶化的基点的结晶核存在于铁电膜与其底层之间的界面附近。因此，铁电膜的结晶化，是从铁电膜与其底层之间的界面开始发生的，所以能够获得朝着为与底层垂直的方向的C轴方向上的结晶取向较强的SrBi2Ta2O9膜。但是，由于此SrBi2Ta2O9膜在C轴方向不保持极化成分，因此不能获得充分的铁电特性。
所以，由于铁电膜的膜厚度越薄，该膜厚度中的与底层之间的界面附近区域所占的比例越大，因此SrBi2Ta2O9膜中的C轴取向的结晶所占的比例增加。从而造成铁电特性更低。
如上所述，在上述以往方法中，难以获得既具有充分的极化特性又被细微化的电容元件。也就是说，难以获得既可对应于设计规格的细微化又具有优良电特性的电容元件。
发明内容
如上所鉴，本发明的目的在于：提供一种即使被细微化，也具有充分的极化特性的电容绝缘膜。并且，本发明的目的在于：提供一种既可对应于设计规格的细微化又具有优良电特性的电容元件以及具有其的半导体存储装置。
为了达到上述目的，本发明所涉及的电容绝缘膜是由形成在衬底上的铁电膜构成的电容绝缘膜，其特征在于，铁电膜含有发挥使结晶取向成为随机取向的结晶生长的结晶核作用的元素。
根据本发明所涉及的电容绝缘膜，铁电膜在其内部含有发挥使结晶取向成为随机取向的结晶生长的结晶核作用的元素。所以，由于结晶生长以在铁电膜内部所含的发挥结晶核作用的元素为基点进行生长，因此该结晶生长难以受到成为底层的膜的影响。因而，构成结晶化形成的铁电膜的结晶，不是均取向为C轴方向，而是取向为随机方向。并且，由于该结晶生长，与以在成为底层的膜、和铁电膜之间的界面存在的结晶核为基点的结晶生长相比，以在铁电膜的内部存在的结晶核为基点的结晶生长为主要结晶生长，因此即使铁电膜的膜厚度较薄，也没有在铁电膜内C轴取向的结晶为主要结晶的情况。从而，能够实现即使被细微化也具有充分的极化特性的电容绝缘膜。特别是，当使用有机金属化学汽相沉积法(MOCVD：Metal Organic Vapor Phase Deposition)或者原子层沉积法(ALD：Atomic Layer Deposition)等汽相沉积法作为形成由铁电膜构成的电容绝缘膜的方法时，能够更显著地获得上述效果。
在本发明所涉及的电容绝缘膜中，若作为结晶核发挥作用的元素，或者是碳(C)元素，或者是由碳(C)元素和从氢(H)元素、氧(O)元素及氮(N)元素构成的族中选出的一种或一种以上的元素构成的碳化合物的话，则能够很容易地使随机方向取向的结晶从该结晶核生长。
在本发明所涉及的电容绝缘膜中，最好含在铁电膜中的碳(C)量，大于等于1×1018/cm3且小于等于1×1021/cm3。
该值较理想的理由是，当不满该值时，难以在铁电膜的内部获得充分的结晶核，而当在该值以上时，恐怕会因残留在铁电膜中的碳导致漏电流的增大，而产生绝缘被破坏的现象之故。
在本发明所涉及的电容绝缘膜中，最好铁电膜，由具有用下述化学式Am-1S2BmO3m+3(A为位于钙钛矿型结构中的A位置的元素，B为位于钙钛矿型结构中的B位置的元素，S为形成层状结构的元素，m为2～5中的任一整数)表示的层状钙钛矿型结构的铁电构成。
这样一来，通过将构成铁电膜的结晶取向为随机方向而获得的使极化特性改善的效果将更加显著。
在本发明所涉及的电容绝缘膜中，最好铁电膜，来自C面中的X线衍射峰值强度最大的次序面的X线衍射峰值强度与来自(1、1、2m+1)面的X线衍射峰值强度的比小于等于1。
在本发明所涉及的电容绝缘膜中，由于构成铁电膜的结晶晶粒大小，为大于等于50nm且小于等于170nm，因此结晶间的间隙变少。并且，由于抑制了构成铁电膜的结晶的结晶取向为C轴取向的现象，因此抑制了成为C轴取向的结晶所特有的异常大晶粒大小那样的结晶生长。所以，实现了由在结晶之间间隙较少、晶粒大小几乎相同的结晶构成的铁电膜，因此大大地提高了铁电膜的应力迁移(stress migration)耐性。
为了解决上述课题，本发明所涉及的电容元件的特征在于，包括：形成在衬底上的下部电极、形成在下部电极上的电容绝缘膜、以及形成在电容绝缘膜上的上部电极。电容绝缘膜，为本发明所涉及的电容绝缘膜。
根据本发明所涉及的电容元件，由于具备能够获得上述效果的本发明所涉及的电容绝缘膜，因此实现了即使被细微化也具有充分的极化特性的电容元件，同时，实现了能够与设计规格的细微化相对应的电容元件。
在本发明所涉及的电容元件中，最好该电容元件，具有立体结构。
这样一来，能够在小面积上实现数据存储特性极其优异的具有大容量的永久性半导体存储装置。特别是，由于主要通过汽相沉积法形成构成立体结构的电容元件的电容绝缘膜，如上所述，即使被细微化也具有充分的极化特性，因此实现了既细微化又具有充分的极化特性的电容元件。
在本发明所涉及的电容元件中，最好还包括形成在衬底上的具有凸起部分的绝缘膜，下部电极沿着绝缘膜中的凸起部分形成，凸起部分中的从段差底面到顶面的高度、与凸起部分中的顶面的宽度比大于等于1。
这样一来，由于下部电极的表面面积变大，因此在该下部电极上形成的电容绝缘膜能够积累的电荷量变大。从而，实现了具有大容量且极化特性优良的电容元件。
在本发明所涉及的电容元件中，最好还包括形成在衬底上的具有凹部的绝缘膜，下部电极沿着绝缘膜中的凹部形成，凹部中的深度、与凹部中的孔径的比大于等于1。
这样一来，由于下部电极的表面面积变大，因此在该下部电极上形成的电容绝缘膜能够积累的电荷量变大。从而，实现了具有大容量且极化特性优良的电容元件。
为了达到上述目的，本发明所涉及的半导体存储装置的特征在于，包括：包含形成在衬底上的源极区域及漏极区域的晶体管，形成在衬底上的覆盖晶体管的层间绝缘膜，形成在层间绝缘膜中的、下端与晶体管的源极区域或者漏极区域电连接的柱塞，以及形成在层间绝缘膜上的、底部与柱塞的上端电连接的电容元件。电容元件，为本发明所涉及的电容元件。
根据本发明所涉及的半导体存储装置，由于设置具有能够获得上述效果的本发明所涉及的电容绝缘膜的电容元件，因此在较小的面积上实现了数据存储特性极其优良的具有大容量的永久性半导体存储装置。
为了达到上述目的，本发明所涉及的电容绝缘膜的制造方法的特征在于，包括：利用汽相沉积法，在衬底上形成前驱体膜的工序；以及通过使前驱体膜结晶化，来形成由结晶取向为随机取向的铁电膜构成的电容绝缘膜的工序。前驱体膜含有碳(C)元素，或者由碳(C)元素和从氢(H)元素、氧(O)元素及氮(N)元素构成的族中选出的一种或一种以上的元素构成的碳化合物。
根据本发明所涉及的电容绝缘膜的制造方法，当通过例如MOCVD法或者ALD法等汽相沉积法形成前驱体膜时，能够在前驱体膜的内部形成结晶核。所以，当将前驱体膜结晶化形成铁电膜时，由于结晶生长以在铁电膜的内部存在的结晶核为基点进行生长，因此该结晶生长难以受到成为底层的膜的影响。因而，构成被结晶化形成的铁电膜的结晶，不是均取向为C轴方向，而是取向为随机方向。并且，由于该结晶生长，与以在成为底层的膜、和铁电膜之间的界面存在的结晶核为基点的结晶生长相比，以在铁电膜的内部存在的结晶核为基点的结晶生长为主要结晶生长，因此即使铁电膜的膜厚度较薄，也没有在铁电膜内C轴取向的结晶为主要结晶的情况。因此，能够形成即使被细微化也具有充分的极化特性的电容绝缘膜。
在本发明所涉及的电容绝缘膜的制造方法中，最好前驱体膜是在衬底温度高于等于200℃且低于等于300℃的条件下形成的。
这样一来，能够抑制在成为底层的膜和前驱体膜之间生成结晶核的现象。因而，从存在于铁电膜的内部的结晶核开始的结晶生长更容易变为主要结晶生长。
在本发明所涉及的电容绝缘膜的制造方法中，最好前驱体膜是在非氧环境中形成的。
这样一来，由于构成用于汽相沉积法中的原料的碳(C)很容易残留在前驱体膜的内部，因此能够在前驱体膜的内部形成足够量的结晶核。特别是，当使用由有机金属构成的原料时，构成有机金属的C(碳)很容易残留在前驱体膜的内部。
在本发明所涉及的电容绝缘膜的制造方法中，最好含在前驱体膜中的碳的量，为大于等于1×1019/cm3且小于等于1×1022/cm3。
这样一来，很容易使随机方向取向的结晶生长。
在本发明所涉及的电容绝缘膜的制造方法中，最好铁电膜，由具有用下述化学式Am-1S2BmO3m+3(A为位于钙钛矿型结构中的A位置的元素，B为位于钙钛矿型结构中的B位置的元素，S为形成层状结构的元素，m为2～5中的任一整数)表示的层状钙钛矿型结构的铁电构成。
这样一来，由于通过将构成铁电膜的结晶取向为随机方向而获得的使极化特性改善的效果更加显著，因此能够形成极化特性优良的电容绝缘膜。
在本发明所涉及的电容绝缘膜的制造方法中，最好铁电膜，来自C面中的X线衍射峰值强度最大的次序面的X线衍射峰值强度与来自(1、1、2m+1)面的X线衍射峰值强度的比小于等于1。
这样一来，由于构成铁电膜的结晶中的、朝向出现较大极化的结晶轴取向的结晶较多，因此极化特性被改善的效果极其显著。
在本发明所涉及的电容绝缘膜的制造方法中，由于构成铁电膜的结晶晶粒大小，为大于等于50nm且小于等于170nm，因此结晶之间的间隙较少。并且，由于抑制了构成铁电膜的结晶的结晶取向为C轴取向的现象，因此抑制了成为C轴取向结晶所特有的异常大晶粒大小那样的结晶生长。所以，实现了由结晶之间间隙较少、晶粒大小几乎相同的结晶构成的铁电膜，因此极大地提高了铁电膜的应力迁移耐性。
本发明所涉及的电容元件的制造方法的特征在于，包括：在衬底上形成下部电极的工序；利用汽相沉积法，在下部电极上形成前驱体膜的工序；以及通过使前驱体膜结晶化，来形成由结晶取向为随机取向的铁电膜构成的电容绝缘膜的工序。前驱体膜含有碳(C)元素，或者由碳(C)元素和从氢(H)元素、氧(O)元素及氮(N)组成的族中选出的一种或一种以上的元素构成的碳化合物。
根据本发明的电容元件的制造方法，如上所述，能够形成既细微化又具有充分的极化特性的电容绝缘膜。所以，能够形成既细微化又具有充分的极化特性的电容元件，因此能够实现可与设计规格的细微化相对应的电容元件。特别是，当下部电极由白金构成时，其效果更加显著。
在本发明所涉及的电容元件的制造方法中，最好还包括，在形成前驱体膜的工序后且形成电容绝缘膜的工序前，在前驱体膜上形成上部电极的工序。
这样一来，当将前驱体膜结晶化时，由于在前驱体膜上存在上部电极，因此与在前驱体膜上没有上部电极存在的时候相比，抑制了因结晶化而朝向铁电膜的结晶生长朝着上部电极方向的体积变化。所以，能够抑制铁电膜的表面粗躁度，因此能够抑制漏电流的劣化。从而，能够实现数据存储特性极其优良的具有大容量的永久性半导体存储装置。
在本发明所涉及的电容元件的制造方法中，最好该电容元件，具有立体结构。
这样一来，能够实现既细微化又具有充分的极化特性的电容元件。因而，能够用小面积实现数据存储特性极其优良的具有大容量的永久性半导体存储装置。
在本发明所涉及的电容元件的制造方法中，最好还包括，在形成下部电极的工序前，在衬底上形成具有凸起部分的绝缘膜的工序。下部电极，沿着绝缘膜中的凸起部分形成，凸起部分中的从段差底面到顶面的高度、与凸起部分中的顶面的宽度比大于等于1。
这样一来，由于下部电极的表面面积变大，因此在该下部电极上形成的电容绝缘膜能够积累的电荷量变大。从而，能够制造具有大容量且极化特性优良的电容元件。
在本发明所涉及的电容元件的制造方法中，最好还包括，在形成下部电极的工序前，在衬底上形成具有凹部的绝缘膜的工序。下部电极沿着绝缘膜中的凹部形成，凹部中的深度与凹部中的孔径的比大于等于1。
这样一来，由于下部电极的表面面积变大，因此在该下部电极上形成的电容绝缘膜能够积累的电荷量变大。从而，能够制造具有大容量且极化特性优良的电容元件。
在本发明所涉及的电容元件的制造方法中，最好铁电膜，由具有用化学式Am-1S2BmO3m+3(A为位于钙钛矿型结构中的A位置的元素，B为位于钙钛矿型结构中的B位置的元素，S为形成层状结构的元素，m为2～5中的任一整数)表示的层状钙钛矿型结构的铁电构成。
这样一来，通过将构成铁电膜的结晶取向为随机方向而获得的使极化特性改善的效果更加显著。因此，能够形成极化特性优良的电容元件。
为了达到上述目的，本发明所涉及的半导体存储装置的特征在于，包括：在衬底上形成具有源极区域及漏极区域的晶体管的工序；在衬底上形成覆盖晶体管的层间绝缘膜的工序；在层间绝缘膜中，形成下端与晶体管的源极区域或者漏极区域电连接的柱塞的工序；以及在层间绝缘膜上形成底部与柱塞的上端电连接的电容元件的工序。电容元件，是通过本发明所涉及的电容元件的制造方法形成的。
根据本发明所涉及的半导体存储装置的制造方法，由于构成半导体存储装置的电容元件是使用具有上述效果的本发明的电容元件的制造方法形成的，因此能够用小面积实现数据存储特性极其优良的具有大容量的永久性半导体存储装置。
(发明的效果)
根据本发明所涉及的电容绝缘膜及其制造方法，在用例如MOCVD法或者ALD法等汽相沉积法形成前驱体膜时，能够在前驱体膜的内部形成结晶核。所以，由于当将前驱体膜结晶化形成铁电膜时，结晶生长以存在于铁电膜内部的结晶核为基点进行生长，因此该结晶生长难以受到成为底层的膜的影响。因而，构成被结晶化形成的铁电膜的结晶，不是均取向为C轴方向，而是取向为随机方向。并且，由于该结晶生长，与以在成为底层的膜、和铁电膜之间的界面存在的结晶核为基点的结晶生长相比，以在铁电膜的内部存在的结晶核为基点的结晶生长为主要结晶生长，因此即使铁电膜的膜厚度较薄时，也没有在铁电膜内C轴取向的结晶为主要结晶的情况。因而，能够形成即使被细微化也具有充分的极化特性的电容绝缘膜。
并且，由于能够实现既细微化又具有充分的极化特性的电容元件，因此实现了能够与设计规格的细微化相对应的电容元件。
并且，在小面积上实现了数据存储特性极其优良的具有大容量的永久性半导体存储装置。
附图的简单说明
图1为本发明的第1实施例所涉及的半导体存储装置的结构的要部剖面图，图1(a)为沿着字线的剖面，图1(b)为图1(a)的lb-lb线中的剖面。
图2(a)～图2(d)为示出了本发明的第1实施例所涉及的半导体存储装置的制造方法的主要工序剖面图。
图3(a)～图3(d)为示出了本发明的第1实施例所涉及的半导体存储装置的制造方法的主要工序剖面图。
图4(a)～图4(d)为示出了本发明的第1实施例所涉及的半导体存储装置的制造方法的主要工序剖面图。
图5(a)及图5(b)为示出了本发明的第1实施例所涉及的半导体存储装置的制造方法的主要工序剖面图。
图6(a)及图6(b)为用以说明构成本发明的第1实施例所涉及的电容绝缘膜的结晶的结晶取向原理的模式图。
图7为示出了构成本发明的第1实施例所涉及的电容绝缘膜的结晶晶粒大小的分布图。
图8为示出了本发明的第2实施例所涉及的半导体存储装置的结构的要部剖面图。
图9(a)～图9(c)为示出了本发明的第2实施例所涉及的半导体存储装置的制造方法的主要工序剖面图。
图10(a)～图10(c)为示出了本发明的第2实施例所涉及的半导体存储装置的制造方法的主要工序剖面图。
(符号的说明)
11、31-硅衬底；12、32-元件隔离区域；13a、13b、33-栅极绝缘膜；14a、14b、34-栅电极；15a、15b、15c、35-杂质扩散区域；16a、36-存储单元晶体管；16b-存储单元阳极驱动用晶体管；17、37-第1层间绝缘膜；18a-第1接触柱塞；18b-第2接触柱塞；18c-第3接触柱塞；19-埋入型绝缘膜；20、40-下部电极；21、41-电容绝缘膜；21a、41a-前驱体膜；22、42-上部电极；23、43-电容元件；24、39-第2层间绝缘膜；25-布线层；38-柱塞；39a-开口部。
具体实施方式
以下，参照附图对本发明的各实施例加以说明。
(第1实施例)
以下，参照附图对本发明的第1实施例所涉及的电容绝缘膜及其制造方法、电容元件及其制造方法和半导体存储装置及其制造方法加以说明。
第1，参照附图对本发明的第1实施例所涉及的电容绝缘膜、具备该电容绝缘膜的电容元件及半导体存储装置加以说明。
图1(a)及图1(b)为示出了本发明的第1实施例所涉及的电容绝缘膜、具备该电容绝缘膜的电容元件及半导体存储装置的结构的剖面图，图1(a)为沿着字线方向的剖面结构，图1(b)为沿着图1(a)的lb-lb线的剖面，也就是，示出了沿着比特线的剖面结构。
如图1(a)及图1(b)所示，在由硅构成的半导体衬底11上，形成有存储单元晶体管16a、存储单元阳极驱动用晶体管16b和电容元件23。以下，加以详细说明。
存储单元晶体管16a，形成在半导体衬底11上的被元件隔离区域12区划的元件形成区域中，由在半导体衬底11上从下开始依次形成的栅极绝缘膜13a及栅电极14a、和形成在半导体衬底11的表层部的杂质扩散区域15a构成。并且，存储单元晶体管16a，在字线方向及比特线方向形成有多个，成为矩阵状。
并且，存储单元阳极驱动用晶体管16b，形成在半导体衬底11上的被元件隔离区域12区划的元件形成区域中，由在半导体衬底11上从下开始依次形成的栅极绝缘膜13b及栅电极14b、和形成在半导体衬底11的表层部的杂质扩散区域15b及杂质扩散层15c构成。而且，存储单元阳极驱动用晶体管16b，形成在布置在比特线方向的存储单元晶体管16a的末端。
另外，各存储单元晶体管16a之间、各存储单元阳极驱动用晶体管16b之间、以及存储单元晶体管16a和存储单元阳极驱动用晶体管16b之间，被上述元件隔离区域12分离开。
在半导体衬底11及元件隔离区域12上，形成有覆盖存储单元晶体管16a及存储单元阳极驱动用晶体管16b的、由具有500nm的膜厚度且被添加了磷或者硼的氧化硅膜(BPSG膜)构成的第1层间绝缘膜17。并且，在第1层间绝缘膜17上，形成有多个与各存储单元晶体管16a相对应的电容元件23。
电容元件23，由从下开始依次形成的下部电极20、电容绝缘膜21及上部电极22构成，形成有多个，以使其与各存储单元晶体管16a成对。下部电极20，是从下开始依次叠层由钛及铝构成的氮化物(TiAlN)、铱(Ir)和氧化铱(IrO2)而成的叠层膜，各层的膜厚度从下开始依次为100nm、50nm及50nm～100nm。另外，可以在氧化铱(IrO2)上再叠层具有100nm左右的膜厚度的白金(Pt)。并且，下部电极20也具有发挥阻挡氧的作用。
并且，下部电极20，以形成在第1层间绝缘膜17中的第1接触柱塞18a介在的形式，与存储单元晶体管16a的杂质扩散层15a电连接。并且，下部电极20对于各电容元件23是一对一设置的，在各下部电极20之间，形成有由在第1层间绝缘膜17上形成的具有300nm的膜厚度的氧化硅膜构成的埋入型绝缘膜19，各下部电极20相互绝缘。
电容绝缘膜21由为具有90nm的膜厚度的铁电的SrBi2Ta2O9(SBT)构成，上部电极22由具有50nm的膜厚度的氧化铱(IrO2)或者白金(Pt)构成。并且，电容绝缘膜21及上部电极22，作为在比特线方向排列的各电容元件23所共同的电容绝缘膜21及上部电极22形成。并且，上部电极22，在没有形成电容绝缘膜21的区域中，直接形成在下部电极20上，以下部电极20和在形成第1层间绝缘膜17中的第2接触柱塞18b介在的形式，与存储单元阳极驱动用晶体管16b的杂质扩散区域15b电连接。
在埋入型绝缘膜19上，形成有覆盖电容元件23的、由具有300nm的膜厚度的O3及TEOS构成的氧化硅膜(O3-TEOS膜)形成的第2层间绝缘膜24。在第2层间绝缘膜24上，形成有含铝(Al)的布线层25。
布线层25，以贯穿第1层间绝缘膜17、第2层间绝缘膜24和埋入型绝缘膜19形成的由钨构成的第3接触柱塞18c介在的形式，与存储单元阳极驱动用晶体管16b的杂质扩散区域15c电连接。
第2，参照图2(a)～图2(d)、图3(a)～图3(d)、图4(a)～图4(d)和图5(a)及图5(b)对本发明的第1实施例所涉及的电容绝缘膜的制造方法、使用了该电容绝缘膜的电容元件的制造方法和半导体存储装置的制造方法加以说明。
图2(a)～图2(d)、图3(a)～图3(d)、图4(a)～图4(d)和图5(a)及图5(b)为示出了本发明的第1实施例所涉及的电容绝缘膜的制造方法、使用了该电容绝缘膜的电容元件的制造方法和半导体存储装置的制造方法的主要工序剖面图。另外，图2(a)及图2(c)、图3(a)及图3(c)、图4(a)及图4(c)、和图5(a)示出了沿着字线的剖面图，图2(b)及图2(d)、图3(b)及图3(d)、图4(b)及图4(d)、和图5(b)示出了沿着比特线的剖面图。
首先，如图2(a)及图2(b)(需提一下，图2(b)为图2(a)的llb-llb线中的剖面图)所示，在由硅构成的半导体衬底11中形成由氧化硅膜构成的元件隔离区域12。接着，在半导体衬底11上的被元件隔离区域12区划的元件形成区域中，从下开始依次形成栅极绝缘膜13a、13b和栅电极14a、14b后，在半导体衬底11的表层部形成杂质扩散层15a、15b、15c。这样一来，由栅极绝缘膜13a、栅电极14a及杂质扩散层15a构成的存储单元晶体管16a，和由栅极绝缘膜13b、栅电极14b、杂质扩散层15b及杂质扩散层15c构成的存储单元阳极驱动用晶体管16b，沿着比特线及字线分别仅形成所规定的数量。接着，在半导体衬底11，杂质扩散层15a、15b、15c和元件隔离区域12上，形成覆盖各存储单元晶体管16a和各存储单元阳极驱动用晶体管16b的由BPSG膜构成的第1层间绝缘膜17。
其次，如图2(c)及图2(d)(需提一下，图2(d)为图2(c)的lld-lld线中的剖面图)所示，通过对第1层间绝缘膜17进行蚀刻，来形成使杂质扩散层15a露出的第1接触孔(contact hole)和使杂质扩散层15b露出的第2接触孔。接着，在第1接触孔及第2接触孔的内部、和第1层间绝缘膜17上沉积钨，然后，利用CMP法，对被沉积的钨中的存在于第1层间绝缘膜17上的部分进行研磨，形成多个第1接触柱塞18a和第2接触柱塞18b。
其次，如图3(a)及图3(b)(需提一下，图3(b)为图3(a)的lllb-lllb线中的剖面图)所示，通过在第1层间绝缘膜17上，形成覆盖第1接触柱塞18a和第2接触柱塞18b的上面的叠层膜，其中，该叠层膜是将具有100nm的膜厚度的TiAlN、具有50nm的膜厚度的铱(Ir)和具有50nm～100nm的膜厚度的氧化铱(IrO2)从下开始依次叠层而成，然后，将该叠层膜图案化来形成下部电极20。这里，IrO2是用有机金属汽相沉积法(以下，记为MOCVD法)沉积的。另外，也可以在IrO2上再叠层具有100nm左右的膜厚度的Pt。接着，在第1层间绝缘膜17上的从各下部电极20之间露出的区域中，埋入由氧化硅构成的埋入型绝缘膜19。
其次，如图3(c)及图3(d)(需提一下，图3(d)为图3(c)的llld-llld线中的剖面图)所示，利用MOCVD法，在埋入型绝缘膜19及下部电极20上，形成由是铁电的SBT构成的前驱体膜21a。然后，将前驱体膜21a图案化，以使形成在第2接触柱塞18b上的下部电极20露出。作为利用MOCVD法形成前驱体膜21a时所用的原料，例如，可以从由Sr〔Ta(OC2H5)5(OC2H4OCH3〕2、Ta(OC2H5)5及Bi〔OC(CH3)2OCH3〕3构成的族中选用。
这里，前驱体膜21a形成为在膜中含有成为结晶核的C(碳)元素，或者成为结晶核的碳化合物。这里，碳化合物可以由C(碳)和从H(氢)、O(氧)及N(氮)构成的族中选出的一种或多于一种的元素构成。
具体地说，通过用MOCVD法，将衬底温度保持在高于等于200℃且低于等于300℃的状态下，沉积前驱体膜21a，能够形成含上述结晶核的前驱体膜21a。
并且，最好是通过成为前驱体膜21a的原料的有机金属化学反应，为了使C(碳)很容易地残留在该膜中，而在不含氧的例如Ar或者N2环境下(非氧环境中)，沉积前驱体膜21a。
其次，如图4(a)及图4(b)(需提一下，图4(b)为图4(a)的lVb-lVb线中的剖面图)所示，在埋入型绝缘膜19、前驱体膜21a及露出的下部电极20上，沉积IrO2膜或者Pt膜。然后，通过将所沉积的IrO2膜或者Pt膜图案化为所规定的形状，来形成上部电极22。另外，IrO2膜是用MOCVD法沉积的。
其次，如图4(c)及图4(d)(需提一下，图4(d)为图4(c)的lVd-lVd线中的剖面图)所示，在高于等于600℃且低于等于750℃的温度下进行决定铁电膜中的结晶核密度的热处理，然后，用800℃的温度使前驱体膜21a结晶化，形成电容绝缘膜21。这样一来，就形成了由下部电极20、电容绝缘膜21及上部电极22构成的电容元件23。另外，结晶粒直径(以下，记为晶粒大小)的数值范围是由结晶核密度决定的，这次，通过在决定结晶核密度的热处理的温度范围是高于等于600℃且低于等于750℃的温度范围下进行热处理，能够将晶粒大小设定在大于等于50nm且小于等于170nm的范围内。并且，通过将热处理的温度范围设定为高于等于650℃且低于等于750℃，也能够将晶粒大小设定在大于等于50nm且小于等于170nm的范围内。
这里，在前驱体膜21a的结晶化中，构成铁电膜的结晶，是通过以存在于前驱体膜21a的膜中的结晶核为基点的结晶生长形成的。由于此时的结晶生长难以受到底层(下部电极20的最上层)的影响，因此结晶取向取向在不均为C轴方向的随机方向上。另外，以后再对该原理加以详细说明。
其次，如图5(a)及图5(b)(需提一下，图5(b)为图5(a)的Vb-Vb线的剖面图)所示，通过在上部电极22及埋入型绝缘膜19上，形成由O3-TEOS膜构成的第2层间绝缘膜24后，对第2层间绝缘膜24、埋入型绝缘膜19及第1层间绝缘膜17进行蚀刻，来形成到达存储单元阳极驱动用晶体管16b的杂质扩散区域15c的第3接触孔。其次，通过用钨填埋第3接触孔，来形成第3接触柱塞18c。之后，在第2层间绝缘膜24上，形成与第3接触柱塞18c接触的含铝的布线层25。
另外，在本发明的第1实施例中，例如，如图5(b)所示，上部电极22和第2接触柱塞18b之间夹着下部电极20连接在一起，也可以是中间没有下部电极20介在，使上部电极22和第2接触柱塞18b直接连接的结构。不过，由于前驱体膜21a的烧结是在氧环境下进行的，因此为了不使第2接触柱塞18b被氧化，使具有阻挡氧的作用的下部电极20介于上部电极22和第2接触柱塞18b之间，由于较易集成化，因而更受欢迎。
并且，为了进行上部电极22和布线层25之间的电连接，设置有存储单元阳极驱动用晶体管16b，也可以是不设置存储单元阳极驱动用晶体管16b，将第2接触柱塞18b和第3接触柱塞18c连接在同一杂质扩散区域的结构，也就是说，也可以是使杂质扩散区域15b和杂质扩散区域15c为同一杂质扩散区域的结构。
并且，作为构成为电容绝缘膜21的铁电膜的元素，可以用Ca或者Ba代替Sr，也可以用任意的比率将Sr、Ca或者Ba混合。而且，可以用Nb或者V代替Ta，也可以用任意的比率将Ta、Nb或者V混合。
当使用上述方法时，由于能够使第2接触柱塞18b与第1接触柱塞18a的形成同时进行，因此能够排除成为因氢而造成铁电特性劣化的原因的、形成将上部电极22和布线层25直接连接的柱塞的工序。
以下，参照图6(a)及图6(b)对将构成电容绝缘膜2l的铁电膜的结晶形成为取向于随机方向的方法加以详细说明。
例如，当利用MOCVD法形成由铁电构成的前驱体膜21a时，在将前驱体膜(铁电)21a结晶化，形成由铁电膜构成的电容绝缘膜21的过程中，发生以结晶核为基点的结晶生长，进行前驱体膜21a的结晶化。成为结晶生长的基点的结晶核，存在于上部电极22或者下部电极20和前驱体膜(铁电)21a之间的界面上。并且，若在铁电中含有杂质的话，则杂质作为结晶核发挥作用。这样一来，结晶核就存在于前驱体膜21a和异种膜(异种元素)接触的部分上。
首先，如图6(a)所示，当结晶核存在于下部电极20和前驱体膜21b之间的界面上时，由于以结晶核为基点的结晶生长，较易与底层(下部电极20的最上层)平行地生长，因此构成铁电的结晶6a很容易取向于C轴方向。而如图6(b)所示，由于以存在于前驱体膜21a的内部的结晶核为基点的结晶生长不受结晶生长方向的限制，因此结晶6b～6f分别取向于随机方向。另外，图6(a)中的箭头方向示出了C轴方向。
这里，在使用MOCVD法沉积前驱体膜21a时，当将衬底温度设为不满200℃时结晶核的形成不充分，而将衬底温度设为超过300℃时，在底层(下部电极20的最上层)和前驱体膜21a的界面上较易形成结晶核。因此，作为使用MOCVD法沉积前驱体膜21a时的衬底温度，最好保持在高于等于200℃且低于等于300℃。
以下，对评价本发明的第1实施例中的由铁电膜构成的电容绝缘膜21的结果加以说明。
图7示出了对将含在电容绝缘膜21内的C(碳)量设定为5×1021/cm3时(含在前驱体膜21a内的C(碳)量为5×1022/cm3)的构成铁电膜的结晶的晶粒大小的分布进行了评价的结果。另外，图7也示出了对用以往的方法形成的铁电膜(电容绝缘膜)进行了相同评价的结果。并且，用以往的方法形成的铁电膜中的C(碳)量低于等于检测范围。这里，C(碳)量是通过二次离子质量分析(SIMS)法进行评价的。并且，构成铁电膜的结晶的晶粒大小分布，是通过对铁电膜的剖面拍摄电子扫描显微镜(SEM)照片来进行评价的。
如图7所明确示出的，得知：在用以往的方法形成的铁电膜中，晶粒大小的分布，作为大分类，含有两种分布。判明了：较大的晶粒大小的分布相当于C轴取向的结晶分布，并且，较小的晶粒大小的分布相当于随机方向取向的结晶分布。
另一方面，如图7所明确示出的，得知：在本发明的第1实施例所涉及的铁电膜中，晶粒大小的分布具有一种分布。判明了：该晶粒大小的分布相当于随机方向取向的结晶分布。
基于上述评价结果，能够对晶粒大小和结晶取向性之间的关系进行下述说明。
在本发明的第1实施例中，由于前驱体膜21a在其内部含有成为结晶核的C(碳)元素或者碳化合物，因此当通过对前驱体膜21a进行热处理形成电容绝缘膜21时，以前驱体膜21a中的结晶核为基点的结晶生长，是以来自前驱体膜21a的内部的结晶生长为主要结晶生长的。并且，由于来自成为结晶核的C(碳)元素或者碳化合物的结晶生长，如上所述，是以来自前驱体膜21a的内部的结晶生长为主要结晶生长的，因此能够认为该结晶生长速度不受底层的电极等的限制，比来自存在于电极附近的结晶核的结晶生长快。其结果，产生取向于随机方向的结晶生长。因而，得知：当为本发明的第1实施例所涉及的铁电膜时，由于抑制了C轴取向的结晶所特有的异常大的结晶的生长，因此如图7所示，晶粒大小分布在随机方向取向的大于等于50nm且小于等于170nm的范围内。这样一来，由于晶粒大小分布为大于等于50nm且小于等于170nm，因此结晶之间的间隙(空穴)变少，且抑制了成为C轴取向的结晶所特有的异常大的晶粒大小那样的结晶生长。所以，实现了由结晶之间间隙较少的、晶粒大小几乎相同的结晶构成的铁电膜，从而大大提高了铁电膜的应力迁移耐性。
以下，对于本发明的第1实施例所涉及的电容绝缘膜(铁电膜)，用X线衍射法测定结晶轴的取向的结果加以说明。另外，通过X线衍射法进行的测定，是使用Cu线，在加速电压为45kV、加速电流为40mA的条件下进行的。
对于本发明的第1实施例所涉及的电容绝缘膜的SrBi2Ta2O9，来自是C面中的X线衍射峰值强度最强的次序面的(0、0、10)面的X线衍射峰值强度，与来自(1、1、5)面的X线衍射峰值强度的比(X线衍射强度比(0、0、10)/(1、1、5))小于等于1。从此结果，得知：在本发明的第1实施例所涉及的电容绝缘膜中，抑制了C轴取向，且含有很多向出现了较大极化的结晶轴取向的结晶。
如上所述，根据本发明的第1实施例所涉及的电容绝缘膜及其制造方法，当用MOCVD法或者ALD法等汽相沉积法形成前驱体膜21a时，通过将结晶核形成在此前驱体膜21a的内部，能够在将前驱体膜21a结晶化时，以形成在前驱体膜21a的内部的结晶核为基点的结晶生长来形成由铁电膜构成的电容绝缘膜。如上所述，由于此时的结晶生长难以受到底层(下部电极20的最上层)的影响，因此作为该结晶取向，能够使其取向于不均为C轴方向的随机方向。并且，如上所述，由于以存在于前驱体膜21a的内部的结晶核为基点的结晶生长，与以在成为底层的下部电极20和前驱体膜21a的界面上存在的结晶核为基点的结晶生长相比，为主要结晶生长，因此即使在形成由膜厚度较薄的铁电膜构成的电容绝缘膜21时，在电容绝缘膜21中也没有C轴取向的结晶成为主要结晶的现象。所以，能够实现细微且具有充分的极化特性的电容绝缘膜21。并且，由于能够实现即使被细微化也具有充分的极化特性的电容元件23，因此能够实现可与设计规格的细微化相对应的电容元件23。而且，能够用小面积实现数据存储特性极其优良的具有大容量的永久性半导体存储装置。
另外，在本实施例中，对于将含在前驱体膜21a内的C(碳)量设为5×1022/cm3的情况(含在电容绝缘膜21内的C(碳)量为5×1021/cm3)加以了说明，通过将含在前驱体膜21a内的C(碳)量设为大于等于1×1019/cm3且小于等于1×1022/cm3，能够获得与本实施例一样的效果(需提一下，使含在电容绝缘膜21内的C(碳)量大于等于1×1018/cm3且小于等于1×1021/cm3)。这里，当C(碳)量不满1×1019/cm3时，难以在前驱体膜21a的内部获得足够量的结晶核，而当C(碳)量超过1×1022/cm3时，很容易因残留在电容绝缘膜(铁电膜)中的C(碳)而使漏电流增大，发生绝缘被破坏的现象。
所以，能够防止因漏电流的增加或者耐压的低下而产生的不良影响且能够实现具有优良的电子迁移耐性的可靠性较高的电容元件。因而，能够实现可靠性高且可高集成的半导体存储装置。
并且，在本实施例中，对于构成电容绝缘膜21的铁电膜是由SrBi2Ta2O9构成的情况加以了说明，也能够将具有用化学式Am-1S2BmO3m+3(A为位于钙钛矿型结构中的A位置的元素，B为位于钙钛矿型结构中的B位置的元素，S为形成层状结构的元素，m为2～5中的任一整数)表示的层状钙钛矿型结构的铁电膜作为电容绝缘膜21使用。并且，作为用A表示的元素，只要是从由Sr、Ca、Ba、Bi及Pb构成的族中选出的一种或一种以上的元素就行；作为用B表示的元素，只要是从由Ti、Ta、Hf、V、W、Nb及Zr构成的族中选出的一种或一种以上的元素就行；作为用S表示的元素，只要是从由Y、Sc、La、Sb、Cr及Tl构成的族中选出的一种或一种以上的元素就行。
另外，在本实施例中，通过在上部电极22或者下部电极20中的与电容绝缘膜21接触的部分上，使用IrO2、RuO2或者SrRuO3等导电性氧化物，来提高电极附近的界面平滑度，因此也能够抑制在上部电极22或者下部电极20、和电容绝缘膜21之间的界面中的结晶核的产生。所以，构成电容绝缘膜21的铁电膜含有更多的随机取向的结晶，因此能够实现具有更优良的铁电特性的电容绝缘膜21。
(第2实施例)
以下，参照附图对本发明的第2实施例所涉及的电容绝缘膜及其制造方法、使用了该电容绝缘膜的电容元件及其制造方法和半导体存储装置及其制造方法加以说明。另外，在本发明的第2实施例中，如后述的例如图8所示，对于形成具有凹型的立体结构的电容元件的情况加以说明。
第1，参照附图对本发明的第2实施例所涉及的电容绝缘膜、使用了该电容绝缘膜的电容元件及半导体存储装置的结构加以说明。
图8为示出了本发明的第2实施例所涉及的电容绝缘膜、使用了该电容绝缘膜的电容元件及半导体存储装置的结构的要部剖面图，示出了沿字线方向的剖面结构。
如图8所示，在由硅构成的半导体衬底31上，形成有一组存储单元晶体管36和电容元件43。
存储单元晶体管36，形成在半导体衬底31上的被元件隔离区域32区划的元件形成区域中，由在半导体衬底31上从下开始依次形成的栅极绝缘膜33及栅电极绝缘膜34、和形成在半导体衬底31上的表层部的杂质扩散区域35构成。各个存储单元晶体管36之间被元件隔离区域32分离开。
在半导体衬底31及元件隔离区域32上，形成有覆盖存储单元晶体管36的、具有500nm的膜厚度且由氧化硅(SiO2)或者氮化硅(SiN)构成的第1层间绝缘膜37。并且，在第1层间绝缘膜37中，形成有贯穿该第1层间绝缘膜37的由钨构成的柱塞38。并且，在第1层间绝缘膜37上，形成有具有300nm的膜厚度的由氧化硅(SiO2)或者氮化硅(SiN)构成的第2层间绝缘膜39。
在第2层间绝缘膜39中，形成有使第1层间绝缘膜37和柱塞38露出的开口部39a，下部电极40形成为沿着开口部39a的底部及侧壁。下部电极40，由单层膜或者叠层膜构成，其中，上述单层膜由Ir、IrO2、Ru、RuO2、TiAIN、TaAIN、TiSiN或TaAIN构成，上述叠层膜含有从由Ir、IrO2、Ru、RuO2、TiAIN、TaAIN、TiSiN及TaAIN构成的族中选出的至少一种。当下部电极40由叠层膜构成时，最好下部电极40具有至少含有下层膜和上层膜(与电容绝缘膜接触的膜)的结构，上述下层膜由作为阻挡氧的作用的膜构成，上述上层膜由IrO2、RuO2或者SrRuO3等导电性金属氧化物构成，此时，最好与电容绝缘膜41接触的上层膜的膜厚度为10nm～200nm。
在第2层间绝缘膜39上，形成有遮盖形成在开口部39a内的下部电极40的、具有12.5nm～90nm的膜厚度且由为(BixLa1-x)4Ti3O12(BLT：0≤x≤1)的铁电膜构成的电容绝缘膜41。
在电容绝缘膜41上，形成有具有10nm～200nm的膜厚度的由IrO2、RuO2或者SrRuO3等导电性氧化物构成的上部电极42。藉此方法，形成由下部电极40、电容绝缘膜41及上部电极42构成的电容元件43，电容元件43通过柱塞38与存储单元晶体管36的杂质扩散层35连接。
第2，参照附图对本发明的第2实施例所涉及的电容绝缘膜的制造方法、使用了该电容绝缘膜的电容元件的制造方法和半导体存储装置的制造方法加以说明。
图9(a)～图9(c)及图10(a)～图10(c)为示出了本发明的第2实施例所涉及的电容绝缘膜的制造方法、使用了该电容绝缘膜的电容元件的制造方法和半导体存储装置的制造方法的工序剖面图。
首先，如图9(a)所示，在由硅构成的半导体衬底31上的被元件隔离区域32区划的元素形成区域中，在半导体衬底31上形成多个由从下开始依次形成的栅极绝缘膜33及栅电极34、和在半导体衬底31的表层部形成的杂质扩散层35构成的存储单元晶体管36。另外，多个存储单元晶体管36的每一个，被元件隔离区域32分离开。接着，在半导体衬底31及元件隔离区域32上，形成覆盖存储单元晶体管36的由SiO2或者SiN构成的第1层间绝缘膜37。接着，在第1层间绝缘膜37中，形成多个贯穿该第1层间绝缘膜37且与各存储单元晶体管36的杂质扩散层35电连接的由钨构成的柱塞38。
其次，如图9(b)所示，通过在第1层间绝缘膜37及柱塞38上形成第2层间绝缘膜39后，对第2层间绝缘膜39进行蚀刻，来形成多个使柱塞38露出其中每一个的开口部(凹部)39a。这样一来，设置在第2层间绝缘膜39中的开口部39a，就成了用以形成后述电容元件43的孔(hole)，该开口部39a的直径及深度只要均在0.2μm～1.0μm的范围内就行，为了尽量增大后述下部电极40的表面面积，以便能够积累更多的电荷量，最好使开口部39a中的深度与孔径(直径)的比大于等于1。
其次，如图9(c)所示，在第2层间绝缘膜39上、和开口部39a的底部及侧壁上，形成沿着开口部39a的内面且与柱塞38接触的由IrO2、RuO2或者SrRuO3等导电性金属氧化物构成的下部电极40。这里，构成下部电极40的由导电性金属氧化物构成的上层是使用MOCVD法沉积的。
其次，如图10(a)所示，使用段差遮盖性优良的MOCVD法，在衬底温度为300℃的条件下，在第2层间绝缘膜39上，沉积覆盖下部电极40的上面及侧面的、是铁电的(BixLa1-x)4Ti3O12(x满足0≤x≤1的关系)的前驱体膜41a。作为用MOCVD法形成前驱体膜41a时的原料，例如，可以从由La〔OC(CH3)2CH2OC3H7)〕3、La(OC2H5)3、Ti(OC2H5)4、Ti〔OC(CH3)2CH2OC3H7)〕4、Ti〔OC(CH3)2CH2OCH3)〕4、Bi(C6H5)3及Bi〔OC(CH8)2CH2OCH8)〕3构成的族中选出。
这里，前驱体膜41a形成为在其内部含有成为结晶核的C(碳)元素、或者碳化合物。并且，作为碳化合物，可以由C(碳)和从H(氢)、O(氧)及N(氮)构成的族中选出的一种或多于一种的元素构成。为了形成含有这样的结晶核的前驱体膜41a，通过用MOCVD法，将衬底温度保持在高于等于200℃且低于等于300℃的状态下，沉积前驱体膜41a来实现。
并且，为了通过成为原料的有机金属化学反应使C(碳)较易残留，最好在不含氧的例如由Ar或者N2构成的环境下(非氧环境中)，沉积前驱体膜41a。
其次，如图10(b)所示，用MOCVD法，在前驱体膜41a上形成由IrO2、RuO2或者SrRuO3等导电性金属氧化物构成的上部电极42。
其次，如图10(c)所示，通过用热处理使前驱体膜41a结晶化，来形成电容绝缘膜41。这样一来，就完成了同图所示的半导体存储装置。
这里，电容绝缘膜41的膜厚度，是通过调整利用MOCVD法的前驱体膜41a的沉积时间，来将其设定在12.5～90nm的范围内的。并且，有关晶粒大小，是通过在将前驱体膜41a成膜后，例如，在高于等于500℃且低于等于650℃的温度范围内进行决定结晶核密度的热处理，然后，进行例如700℃的热处理，来将构成铁电膜的结晶的晶粒大小设定在大于等于50nm且小于等于170nm的范围内的。另外，由于晶粒大小的数值范围是由结晶核密度决定的，因此，这次，通过在决定结晶核密度的热处理的温度范围是高于等于500℃且低于等于650℃的温度范围下进行热处理，能够将晶粒大小设定在大于等于50nm且小于等于170nm的范围内。并且，通过将热处理的温度范围设定为高于等于600℃且低于等于650℃来进行热处理，也能够将晶粒大小准确地设定在大于等于50nm且小于等于170nm的范围内。这里，晶粒大小(结晶粒直径)，是指电容绝缘膜41的任意剖面中的最长直径的意思。并且，通过使晶粒大小几乎相同，还能够更进一步地抑制因每个结晶的晶粒大小的不同而造成的是结晶之间的间隙的空穴的产生。并且，由于晶粒大小大于等于50nm且小于等于170nm，因此结晶间的间隙(空穴)变少，并且，抑制了成为C轴取向的结晶中特有的异常大晶粒大小那样的结晶生长。所以，由于实现了由在结晶之间间隙较少的、晶粒大小几乎相同的结晶构成的铁电膜，因此大大地提高了铁电膜的应力迁移耐性。
并且，对本发明的第2实施例所涉及的电容绝缘膜41，与上述第1实施例一样，通过X线衍射法对结晶轴的取向进行评价的结果是：为电容绝缘膜41的(BixLa1-x)4Ti3O12的X线衍射强度比(0、0、10)/(1、1、7)小于等于1。从此结果得知：在本发明的第1实施例所涉及的电容绝缘膜中，抑制了C轴取向，且含有很多向出现了较大极化的结晶轴取向的结晶。
根据本发明的第2实施例所涉及的电容元件的制造方法，即使在具有剖面形状为凹型的立体结构的电容元件中，也能够实现与第1实施例一样的效果。
因此，在前驱体膜41a的结晶化时，作为结晶取向，抑制了C轴取向而形成了由为随机取向的结晶构成的铁电膜(电容绝缘膜41)，因而形成了铁电特性优良的电容元件43。所以，能够防止因漏电流的增加或者耐压的低下而产生的不良影响且能够实现具有优良的电子迁移耐性的可靠性较高的电容元件。从而，能够实现可靠性高且可高集成的半导体存储装置。
另外，在本实施例中，对形成剖面形状是凹型形状的下部电极40的情况加以了说明，在形成剖面形状是凸型形状的下部电极40时，本发明也同样能够实现。此时，最好该凸型形状中的从段差底面到顶面的高度(距离)与凸型形状中的顶面的宽度比(高度/宽度)大于等于1。
另外，对将上述第1及第2实施例中的电容绝缘膜作为构成电容元件的电容绝缘膜使用的情况加以了说明，也能够作为设置在铁电FET等栅电极下的栅极绝缘膜使用。
并且，在上述第1及第2实施例中，使用了有机金属化学汽相沉积法(MOCVD法)作为段差遮盖特性优良的铁电膜的形成方法，使用ALD法也能够与本发明获得同样的效果。
(实用性)
本发明所涉及的电容绝缘膜、电容元件及半导体存储装置，具有由极化特性充分的铁电构成的电容绝缘膜，其结果，实现了良好的数据存储特性。因此，本发明对具备了由铁电构成的电容绝缘膜的电容元件和使用了其的半导体存储装置比较实用。

Claims (25)

1、一种电容绝缘膜，由形成在衬底上的铁电膜构成，其特征在于：
上述铁电膜，含有发挥使结晶取向成为随机结晶取向的结晶生长的结晶核作用的元素。
2、根据权利要求1所述的电容绝缘膜，其特征在于：
发挥上述结晶核作用的元素，或者是碳(C)元素，或者是由碳(C)元素和从氢(H)元素、氧(O)元素及氮(N)元素构成的族中选出的一种或一种以上的元素构成的碳化合物。
3、根据权利要求2所述的电容绝缘膜，其特征在于：
含在上述铁电膜中的上述碳(C)量，为大于等于1×1018/cm3且小于等于1×1021/cm3。
4、根据权利要求1所述的电容绝缘膜，其特征在于：
上述铁电膜，由具有用下述化学式Am-1S2BmO3m+3表示的层状钙钛矿型结构的铁电构成，其中，A为位于钙钛矿型结构中的A位置的元素，B为位于钙钛矿型结构中的B位置的元素，S为形成层状结构的元素，m为2～5中的任一整数。
5、根据权利要求4所述的电容绝缘膜，其特征在于：
上述铁电膜，来自C面中的X线衍射峰值强度最大的次序面的X线衍射峰值强度与来自(1、1、2m+1)面的X线衍射峰值强度的比小于等于1。
6、根据权利要求5所述的电容绝缘膜，其特征在于：
构成上述铁电膜的结晶晶粒大小，为大于等于50nm且小于等于170nm。
7、一种电容元件，其特征在于：
包括：形成在衬底上的下部电极、
形成在上述下部电极上的电容绝缘膜、以及
形成在上述电容绝缘膜上的上部电极；
上述电容绝缘膜，由含有发挥使结晶取向成为随机结晶取向的结晶生长的结晶核作用的元素的铁电膜构成。
8、根据权利要求7所述的电容元件，其特征在于：
该电容元件，具有立体结构。
9、根据权利要求8所述的电容元件，其特征在于：
还包括：形成在上述衬底上的具有凸起部分的绝缘膜；
上述下部电极，沿着上述绝缘膜中的上述凸起部分形成；
上述凸起部分中的从段差底面到上述顶面的高度、与上述凸起部分中的顶面的宽度的比大于等于1。
10、根据权利要求8所述的电容元件，其特征在于：
还包括：形成在上述衬底上的具有凹部的绝缘膜；
上述下部电极，沿着上述绝缘膜中的上述凹部形成；
上述凹部中的深度、与上述凹部中的孔径的比大于等于1。
11、一种半导体存储装置，其特征在于：
包括：包含形成在衬底上的源极区域及漏极区域的晶体管，
形成在上述衬底上的覆盖上述晶体管的层间绝缘膜，
形成在上述层间绝缘膜中的、下端与上述晶体管的源极区域或者漏极区域电连接的柱塞，以及
形成在上述层间绝缘膜上的、底部与上述柱塞的上端电连接的电容元件；
上述电容元件，由形成在上述衬底上的下部电极、形成在上述下部电极上的电容绝缘膜、以及形成在上述电容绝缘膜上的上部电极构成；
上述电容绝缘膜，由含有发挥使结晶取向成为随机结晶取向的结晶生长的结晶核作用的元素的铁电膜构成。
12、一种电容绝缘膜的制造方法，其特征在于：
包括：利用汽相沉积法、在衬底上形成前驱体膜的工序，以及
通过使上述前驱体膜结晶化、来形成由结晶取向为随机结晶取向的铁电膜构成的电容绝缘膜的工序；
上述前驱体膜，含有碳(C)元素，或者含有由碳(C)元素和从氢(H)元素、氧(O)元素及氮(N)元素构成的族中选出的一种或一种以上的元素构成的碳化合物。
13、根据权利要求12所述的电容绝缘膜的制造方法，其特征在于：
上述前驱体膜，是在衬底温度大于等于200℃且小于等于300℃的条件下形成的。
14、根据权利要求13所述的电容绝缘膜的制造方法，其特征在于：
上述前驱体膜，是在非氧环境中形成的。
15、根据权利要求12所述的电容绝缘膜的制造方法，其特征在于：
含在上述前驱体膜中的上述碳量，为大于等于1×1019/cm3且小于等于1×1022/cm3。
16、根据权利要求12所述的电容绝缘膜的制造方法，其特征在于：
上述铁电膜，由具有用下述化学式Am-1S2BmO3m+3表示的层状钙钛矿型结构的铁电构成，其中，A为位于钙钛矿型结构中的A位置的元素，B为位于钙钛矿型结构中的B位置的元素，S为形成层状结构的元素，m为2～5中的任一整数。
17、根据权利要求16所述的电容绝缘膜的制造方法，其特征在于：
上述铁电膜，来自C面中的X线衍射峰值强度最大的次序面的X线衍射峰值强度与来自(1、1、2m+1)面的X线衍射峰值强度的比小于等于1。
18、根据权利要求12所述的电容绝缘膜的制造方法，其特征在于：
构成上述铁电膜的结晶晶粒大小，为大于等于50nm且小于等于170nm。
19、一种电容元件的制造方法，其特征在于：
包括：在衬底上形成下部电极的工序，
利用汽相沉积法、在上述下部电极上形成前驱体膜的工序，以及
通过使上述前驱体膜结晶化、来形成由结晶取向为随机取向的铁电膜构成的电容绝缘膜的工序；
上述前驱体膜，含有碳(C)元素，或者含有由碳(C)元素和从氢(H)元素、氧(O)元素及氮(N)元素构成的族中选出的一种或一种以上的元素构成的碳化合物。
20、根据权利要求19所述的电容元件的制造方法，其特征在于：
还包括：在上述形成前驱体膜的工序后且上述形成电容绝缘膜的工序前，在上述前驱体膜上形成上部电极的工序。
21、根据权利要求19所述的电容元件的制造方法，其特征在于：
该电容元件，具有立体结构。
22、根据权利要求21所述的电容元件的制造方法，其特征在于：
还包括：在上述形成下部电极的工序前，在上述衬底上形成具有凸起部分的绝缘膜的工序；
上述下部电极，沿着上述绝缘膜中的上述凸起部分形成；
上述凸起部分中的从段差底面到上述顶面的高度、与上述凸起部分中的顶面的宽度的比大于等于1。
23、根据权利要求21所述的电容元件的制造方法，其特征在于：
还包括：在上述形成下部电极的工序前，在上述衬底上形成具有凹部的绝缘膜的工序；
上述下部电极，沿着上述绝缘膜中的上述凹部形成；
上述凹部中的深度、与上述凹部中的孔径的比大于等于1。
24、根据权利要求19～23中的任意一项所述的电容元件的制造方法，其特征在于：
上述铁电膜，由具有用下述化学式Am-1S2BmO3m+3表示的层状钙钛矿型结构的铁电构成，其中，A为位于钙钛矿型结构中的A位置的元素，B为位于钙钛矿型结构中的B位置的元素，S为形成层状结构的元素，m为2～5中的任一整数。
25、一种半导体存储装置的制造方法，其特征在于：
包括：形成在衬底上具有源极区域及漏极区域的晶体管的工序，
在上述衬底上形成覆盖上述晶体管的层间绝缘膜的工序，
在上述层间绝缘膜中、形成下端与上述晶体管的源极区域或者漏极区域电连接的柱塞的工序，以及
在上述层间绝缘膜上形成底部与上述柱塞的上端电连接的电容元件的工序；
上述形成电容元件的工序，具有：在上述衬底上形成下部电极的工序，利用汽相沉积法、在上述下部电极上形成前驱体膜的工序，以及通过使上述前驱体膜结晶化、来形成由结晶取向为随机取向的铁电膜构成的电容绝缘膜的工序；
上述前驱体膜，含有碳(C)元素，或者含有由碳(C)元素和从氢(H)元素、氧(O)元素及氮(N)元素构成的族中选出的一种或一种以上的元素构成的碳化合物。
CNA2005101136989A 2004-11-24 2005-10-12 电容绝缘膜及其制造方法、电容元件及其制造方法和半导体存储装置及其制造方法 Pending CN1779976A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004339472A JP4376761B2 (ja) 2004-11-24 2004-11-24 容量素子及び半導体記憶装置
JP2004339472 2004-11-24

Publications (1)

Publication Number Publication Date
CN1779976A true CN1779976A (zh) 2006-05-31

Family

ID=35560457

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101136989A Pending CN1779976A (zh) 2004-11-24 2005-10-12 电容绝缘膜及其制造方法、电容元件及其制造方法和半导体存储装置及其制造方法

Country Status (5)

Country Link
US (2) US20060108621A1 (zh)
EP (1) EP1662551A3 (zh)
JP (1) JP4376761B2 (zh)
KR (1) KR20060058007A (zh)
CN (1) CN1779976A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625893B (zh) * 2008-07-09 2012-04-25 台湾积体电路制造股份有限公司 用于压缩存储单元阵列的带状接触孔方案
CN101320577B (zh) * 2007-02-23 2012-07-04 三星电子株式会社 铁电信息存储介质的制造方法
WO2017133169A1 (zh) * 2016-02-05 2017-08-10 中国科学院微电子研究所 连接有负电容的多栅FinFET及其制造方法及电子设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842990B2 (en) * 2006-02-17 2010-11-30 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device including trench capacitor
JP2008071897A (ja) * 2006-09-13 2008-03-27 Toshiba Corp 半導体メモリ及び半導体メモリの製造方法
JP2009105388A (ja) * 2007-10-05 2009-05-14 Toshiba Corp 半導体装置及びその製造方法
JP2009135216A (ja) * 2007-11-29 2009-06-18 Nec Electronics Corp 半導体装置
US10282108B2 (en) 2016-08-31 2019-05-07 Micron Technology, Inc. Hybrid memory device using different types of capacitors
KR102451638B1 (ko) * 2020-06-12 2022-10-06 충남대학교산학협력단 고유전막 및 이를 포함하는 반도체 또는 커패시터 소자

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174564B1 (en) * 1991-12-13 2001-01-16 Symetrix Corporation Method of making metal polyoxyalkylated precursor solutions
US6664115B2 (en) * 1992-10-23 2003-12-16 Symetrix Corporation Metal insulator structure with polarization-compatible buffer layer
US5691219A (en) * 1994-09-17 1997-11-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor memory device
US6303391B1 (en) * 1997-06-26 2001-10-16 Advanced Technology Materials, Inc. Low temperature chemical vapor deposition process for forming bismuth-containing ceramic films useful in ferroelectric memory devices
US6313539B1 (en) * 1997-12-24 2001-11-06 Sharp Kabushiki Kaisha Semiconductor memory device and production method of the same
JP3630551B2 (ja) * 1998-04-02 2005-03-16 株式会社東芝 半導体記憶装置及びその製造方法
TW404021B (en) * 1998-04-09 2000-09-01 Hitachi Ltd Semiconductor memory device and manufacturing method thereof
US6284655B1 (en) * 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6191054B1 (en) * 1998-10-08 2001-02-20 Matsushita Electric Industrial Co., Ltd. Method for forming film and method for fabricating semiconductor device
US6545856B1 (en) * 1998-11-30 2003-04-08 Interuniversitair Microelectronica Centrum (Imec) Method of fabrication of a ferro-electric capacitor and method of growing a PZT layer on a substrate
JP2001196547A (ja) * 2000-01-12 2001-07-19 Fujitsu Ltd 半導体装置
JP3976462B2 (ja) * 2000-01-26 2007-09-19 エルピーダメモリ株式会社 半導体装置の製造方法
JPWO2002058129A1 (ja) * 2001-01-18 2004-05-27 株式会社渡邊商行 強誘電体薄膜、金属薄膜又は酸化物薄膜及びその製造方法、製造装置並びに該薄膜を用いた電子・電気デバイス
US6831313B2 (en) * 2001-05-10 2004-12-14 Symetrix Corporation Ferroelectric composite material, method of making same and memory utilizing same
JP2002368200A (ja) * 2001-06-08 2002-12-20 Sony Corp 半導体記憶装置
JP4331442B2 (ja) * 2002-06-14 2009-09-16 富士通マイクロエレクトロニクス株式会社 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320577B (zh) * 2007-02-23 2012-07-04 三星电子株式会社 铁电信息存储介质的制造方法
CN101625893B (zh) * 2008-07-09 2012-04-25 台湾积体电路制造股份有限公司 用于压缩存储单元阵列的带状接触孔方案
WO2017133169A1 (zh) * 2016-02-05 2017-08-10 中国科学院微电子研究所 连接有负电容的多栅FinFET及其制造方法及电子设备
US10797178B2 (en) 2016-02-05 2020-10-06 Institute of Microelectronics Chinese Academy of Sciences Multi-gate FinFET including negative capacitor, method of manufacturing the same, and electronic device
US11245035B2 (en) 2016-02-05 2022-02-08 Institute of Microelectronics, Chinese Academy of Sciences Multi-gate FinFET including negative capacitor, method of manufacturing the same, and electronic device
US11569388B2 (en) 2016-02-05 2023-01-31 Institute of Microelectronics, Chinese Academy of Sciences Multi-gate FinFET including negative capacitor, method of manufacturing the same, and electronic device

Also Published As

Publication number Publication date
KR20060058007A (ko) 2006-05-29
US20060108621A1 (en) 2006-05-25
EP1662551A3 (en) 2009-02-18
US20090321801A1 (en) 2009-12-31
JP4376761B2 (ja) 2009-12-02
JP2006148025A (ja) 2006-06-08
EP1662551A2 (en) 2006-05-31

Similar Documents

Publication Publication Date Title
CN1779976A (zh) 电容绝缘膜及其制造方法、电容元件及其制造方法和半导体存储装置及其制造方法
CN1290194C (zh) 电容元件、半导体存储器及其制备方法
CN1204625C (zh) 铁电电容器和半导体器件
TWI330391B (en) Method for producing gate stack sidewall spacers
CN1184348C (zh) 选择性沉积铋基铁电薄膜的方法
CN1170316C (zh) 半导体装置及其制造方法
CN1925160A (zh) 铁电存储器件及其制造方法和半导体器件的制造方法
TWI731109B (zh) 鋁化合物、使用其形成薄膜之方法與製造積體電路元件之方法
CN1179232A (zh) 具有混合层状超点阵材料的集成电路及用于制备该电路的前体溶液
CN1618123A (zh) 用于集成电路应用的镧系分层超晶格材料
CN1292571A (zh) 具有电容器保护层的半导体存储器件及其制备方法
CN1284747A (zh) 半导体器件和制造这种半导体器件的方法
CN1905213A (zh) 非易失性半导体存储器、半导体器件和非易失性半导体存储器的制造方法
CN1292431A (zh) 利用原子层沉积法形成薄膜的方法
CN1384549A (zh) 半导体装置、互补型半导体装置
JP2005183842A (ja) 半導体装置の製造方法
CN1216296A (zh) 一种生产铋层结构的铁电薄膜的方法
CN107619419A (zh) 铝化合物以及使用其形成薄膜和制造集成电路器件的方法
CN100343976C (zh) 铁电随机存取存储器的制作方法
CN1848409A (zh) 铁电体存储装置及其制造方法
CN1841746A (zh) 半导体器件及其制造方法
CN1674286A (zh) 铁电存储器元件及其制造方法
CN1155995C (zh) 叠层体、叠层体的制备方法及半导体元件
CN1496584A (zh) 金属氧化物介电膜气相生长方法和pzt膜
CN102044569B (zh) 电容器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned