CN1216296A - 一种生产铋层结构的铁电薄膜的方法 - Google Patents

一种生产铋层结构的铁电薄膜的方法 Download PDF

Info

Publication number
CN1216296A
CN1216296A CN98120287A CN98120287A CN1216296A CN 1216296 A CN1216296 A CN 1216296A CN 98120287 A CN98120287 A CN 98120287A CN 98120287 A CN98120287 A CN 98120287A CN 1216296 A CN1216296 A CN 1216296A
Authority
CN
China
Prior art keywords
structured ferroelectric
bismuth
layer structured
buffer layer
bismuth layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98120287A
Other languages
English (en)
Other versions
CN1114577C (zh
Inventor
长谷卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Simple Trex Co
NEC Corp
Original Assignee
Simple Trex Co
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Simple Trex Co, NEC Corp filed Critical Simple Trex Co
Publication of CN1216296A publication Critical patent/CN1216296A/zh
Application granted granted Critical
Publication of CN1114577C publication Critical patent/CN1114577C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)
  • Non-Volatile Memory (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Formation Of Insulating Films (AREA)
  • Laminated Bodies (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

在硅基片的表面上涂上一层作为下层电极的贵金属(Pt),然后电极上由包含铋元素的氧化薄膜构成的缓冲层。在该缓冲层的表面上形成铋层结构的铁电物质的薄膜。这样,在低温度进行的结晶过程中,可以避免铋层结构的铁电物质与涂在硅基片上的贵金属之间发生反应。因此,可以抑制如此形成的薄膜中的构成成分逸出,以提供具有高密度的薄膜。

Description

一种生产铋层结构的铁电薄膜的方法
本发明涉及一种在基片上产生一种铋层结构的铁电薄膜(即一种由(Bi2O2)2+(AmBnOl)2-表示的铋层结构的铁电薄膜)，特别是涉及一种能够补偿和抑制铋层结构的铁电薄膜的成分逸出并能够防止其电子特性降质的铋层结构的铁电薄膜的生产方法。
一般来说，现有的铋层结构的铁电薄膜生长方法有有机金属溶液涂层、化学气相淀积(在下文中称CVD)以及激光烧蚀等方法。在此所用的基片为一种典型的带有氧化表面及高熔点贵金属(如淀积于氧化硅基片上的铂或铱)薄层的硅基片，或带有氧化硅层、高熔点贵金属薄膜、以及在它们之间的合适的附着层。
如图11所示，传统的铋层结构的铁电薄膜生产方法是直接在镀于淀积在氧化硅层2上的钛附着层3的下层铂电极4上表面形成铋层结构的铁电薄膜6。
一种用于在上述工艺中获得优良的铁电特性的典型方法是在生长薄膜的过程中或之后在不低于750℃的温度下对基片加热。
例如，在由Watanabe等人所著的《制备铋层结构的铁电薄膜化合物的方法》(《应用物理》，第34卷、第一部分、第9B号、第5240-5244页、1995)中所述的在涂上有机金属溶液之后在800℃的有氧环境下加热的金属有机物分解方法(在下文中称“MOD”)。
另外，在Hironake等人所著的《用快速MOCVD形成SrBi2Ta2O9薄膜的方法》(《应用电子学》，物理属性方面的技术会议，1995年11月22日、第15-20页)中所述的在用CVD工艺在基片上淀积薄膜，然后用类似于上述方法在800℃的温度下的有氧环境中进行后退火处理。
在一些上述生产铋层结构的铁电薄膜的传统方法中，该所淀积的薄膜通常经过热处理使其结晶。这样，所获得的铋层结构的铁电薄膜由颗粒组成，通常在薄膜中含有不需要的空洞或气孔。这样所产生的问题是与其它种类的铁电薄膜相比，该薄膜的绝缘性能下降。
另外，该铋层结构的铁电薄膜退火温度不低于750℃。这样所产生的问题是作为铁电薄膜的一种构成元素的Bi与作为下层电极的贵金属、附着层、或氧化硅层之间相互渗透，并破坏基片的平整性。如果电路元件形成于该硅基片中，其性能可能会由于该渗透作用下降。
考虑到电容是由铋层结构的铁电薄膜形成的并通过多晶硅塞电连接到形成于硅基片中的其它部件的这种情况。在这种情况中，多晶硅表面在不低于750℃的温度下在有氧环境中的热处理所氧化。这种多晶硅表面的氧化作用使得不可能进行电连接。
为了解决上述问题，本发明的目的在于提供一种能够补偿和抑制铋层结构的铁电薄膜的成分逸出、能够防止其电子特性降质并获得良好的电连接的铋层结构的铁电薄膜的生产方法。
本发明的第一个方面是一种生产铋层结构的铁电薄膜的方法，其中包括如下步骤：提供一块基片；在该基片上形成一层包含铋的氧化薄膜的缓冲层；形成一层铋层结构的铁电薄膜，其中该铋层结构的铁电物质由化学式(Bi2O2)2+(AmBnOl)2-表示。
本发明的第二个方面是在该缓冲层上涂上一层用于形成铋层结构的铁电物质的溶液涂层，并对该涂层进行退火处理以形成铋层结构的铁电薄膜。
本发明的第三个方面是该缓冲层的厚度不大于由铋层结构的铁电薄膜与缓冲层组成的层状结构的总厚度的5％。
本发明的第四个方面是该缓冲层的制备温度低于铋层结构的铁电薄膜的制备温度。该铋层结构的铁电薄膜的制备温度最好不高于650℃。
本发明的第五个方面是该铋层结构的铁电物质中包括如化学式(Bi2O2)2+(AmBnOl)2-中表示的元素A和B，其中该缓冲层选自由“AxBiyOz”或“BxBiyOz”所组成的组的化学式表示，该缓冲层中只包括铋层结构的铁电物质的构成元素。
本发明的第六方面是铋层结构的铁电物质中包括如化学式(Bi2O2)2+(AmBnOl)2-中表示的构成元素A和B，其中构成元素A从锶和钡的组合以及锶和铅的组合所构成的组中选择，构成元素B是从钽和铌构成的组中选出的至少一个，并且，氧化薄膜的缓冲层含有包含所述两个构成元素A和B的铋层结构的铁电物质。
在下文中结合附图的说明中本发明的其它方面、目的和优点将变得更加清楚。
图1为说明根据本发明一个实施例的薄膜的制备方法的剖面图。
图2为根据本发明的一个实施例的SBO缓冲层的X-射线衍射图案。
图3为根据本发明的SBT薄膜的X-射线衍射图案的一个实例与不带有SBO缓冲层的SBT薄膜的X-射线衍射图案的一个实例之间的比较图。
图4是根据本发明的SBT薄膜的衍射图案的一个实例。
图5是根据本发明的薄膜工艺所生产的薄膜的P-E磁滞曲线。
图6表示由本发明薄膜工艺所生产的SBT的薄膜结构的构成成分的剖面曲线图。
图7表示由传统方法在800℃的温度下形成于铂基片上的SBT薄膜结构的构成成分的剖面曲线图。
图8为用于说明根据本发明的一个实施例用溅射工艺生产图1所示的SBT薄膜的方法的剖面图。
图9为用于说明带有的不同于图1和图8的基片结构的本发明另一个实施例的剖面图。
图10为用于说明带有不同于图1、图8、图9所示的基片结构的本发明的又一实施例的剖面图。
图11为传统实例的剖面图。
应当知道图1、8-10所示的铁电集成电路的剖面并不是实际集成电路器件中任何特定部位的实际截面图。在实际的器件中，其各层面不象图中所示的那样规则，并且其厚度具有不同的比例。
在实际器件中的各层通常为弯曲的并且具有相互重叠的边缘。图中所示的例子是用于更加清楚和完整地描述本发明的方法的理想例子。类似的，用本发明的方法所制造的其它集成电路还可以包括其它元素和构成材料。
根据本发明，一种生产由式(Bi2O2)2+(AmBnOl)2-表示的铋层结构的铁电薄膜的方法包括在基片上形成由包含铋元素的氧化薄膜组成的缓冲层的步骤。在该方法包括多次重复地通过溶液涂布把铋层结构的铁电物质施加到基片上并通过使该物质进行退火处理形成铋层结构的铁电薄膜的步骤的情况下，还可包括至少在其中一个上述溶液施加步骤之前在基片上形成由包含铋元素的氧化薄膜组成的缓冲层的步骤。
在上述结构中，该薄膜的结晶过程从由形成于基片附近的内部中的氧化薄膜组成的缓冲层的表面上的晶核位置处开始。这样就消除了从随机位置结晶的颗粒的形成过程中产生的空洞。另外，包含于缓冲层中的铋元素用于补偿在铋层结构的铁电物质的结晶过程中，由于该铋层铁电物质与下层电极、内部附着层或硅氧化层之间发生反应所引起的铋含量的减少。
该至少包括一个层面的缓冲层的总厚度最好不大于铋层结构的铁电薄膜与该缓冲层总厚度的5％。当上述结构的薄膜被用作为电容时，由于该缓冲层的插入所引起的电子特性降质可以被限制在最小限度。
另外，该缓冲层的制备温度最好低于铋层结构的铁电薄膜的制备温度。如上文所述，通过使该缓冲层在低于铋层结构的铁电薄膜温度下进行结晶，可以防止铋元素从该缓冲层中向外扩散。另外，在接下来的在更高温度中进行的热处理的过程中，该结晶化的缓冲层防止铋元素向外扩散。因此，可以使该铋层结构的铁电物质进行结晶而不会由于下层电极、附着层和硅氧化膜与铋元素发生反应使平整度和特性下降。而且在这种情况中，该缓冲层用于提供结晶过程所需的晶核位置，因此降低结晶温度，并抑制铋层结构的铁电物质被逸出。
该铋层结构的铁电薄膜的制备温度最好不高于650℃。当该制备温度不高于650℃时，通过在多晶硅上淀积作为阻止氧扩散的阻挡层的氮化钛(TiN)可以防止由于多晶硅的氧化而造成的接触不良。
该缓冲层最好由式“AxBiyOz”或“BxBiyOz”表示的物质构成，它只包括包含于作为铋层结构的铁电薄膜的必要构成成分的铋层结构的铁电物质内的构成元素，其中，铋层结构的铁电物质的构成元素A至少为锶和钡之一或至少为锶和铅之一，而元素B至少为钽和铌之一。
如上文所述，该缓冲层的构成元素中包括一些铋层结构的铁电物质的构成元素。在这种结构中，缓冲层与铋层结构的铁电薄膜之间的组成和晶体结构的相似性增加，从而结晶能降低。另外，当与铋层结构的铁电薄膜相比该缓冲层的厚度极薄，并且该铋层结构的铁电薄膜的适当构成成分略微过量，在该缓冲层的作用完成之后大部分缓冲层可被结晶为铋层结构的铁电薄膜。这样就可以避免电容的电子特性质量下降。
接着参照附图具体说明本发明的实施例。
图1用于说明根据本发明一个实施例的生产铋层结构的铁电薄膜的方法的剖面图。如图1所示，所用基片包括硅基片1、在其表面通过热氧化形成的二氧化硅层2、在二氧化硅层上的Ti下层电极附着层3、以及通过DC溅射工艺淀积的铂下层电极4。
因此，该铋层结构的铁电薄膜的基底层就形成于该基片表面上。
为了在上述表面形成铋层结构的铁电薄膜，首先形成包含铋元素的氧化缓冲层5。接着，在该缓冲层表面上堆积铋层结构的铁电物质6，以形成铋层结构的铁电薄膜。在图1所示的例子中，铋层结构的铁电薄膜的双层结构是通过在该缓冲层5的表面上再堆积铋层结构的铁电物质6而形成的。在该生产工艺中，在不高于600℃或700℃温度下进行必要的热处理。该热处理用于避免在硅基片1中的元件连接由于高温而导致的性能下降。另外，该铋层结构的铁电层6是在与含铋元素的氧化缓冲层5的表面相接触进行处理的。结果，用这种方法生产的铋层结构的铁电薄膜可以避免其中的铋元素逸出。
实施例1
现在参照图1具体说明本发明的第一实施例。
如上文所述，一块基片中包括硅基片1、在其表面通过热氧化形成的二氧化硅层2、在二氧化硅层上的下层Ti电极附着层3、以及通过DC溅射工艺淀积的下层铂电极4。
下文叙述是针对形成铋层结构的铁电薄膜的情况。为了在上述表面上形成铋层结构的铁电薄膜，首先用MOD(金属有机物分解)方法形成“Sr3Bi2O6”(在下文中称为“SBO”)作为包含铋元素的氧化缓冲层5。然后，通过MOD方法在该缓冲层5上形成“SrBi2Ta2O9”(在下文中称为“SBT”)作为铋层结构的铁电物质6。
在第一步骤中，为了形成SBO缓冲层，使作为有机金属材料的锶和铋以SBO的化学剂量率混合起来。该混合材料由适当的有机溶剂所溶化并形成溶液。作为含有锶和铋的有机金属材料，可以使用，例如，它们的烃氧化物和有机盐。可以用1-甲氧基-2-丙醇、有机酸、以及二甲苯作为溶剂。
在本实施例中，以二异丙氧锶(diisoprorpoxy strontium)和2-乙基己酸铋作为有机金属材料。以2-乙基己酸和二甲苯作为溶剂。在把上述材料按比例混合之后，在干燥的氮气环境中，在120℃的温度下循环流动一个小时。这样就获得一种浓度为0.13mol/kg的涂料溶液。
在下一步骤中，通过以1500转/分旋转的旋涂器把该溶液加到上述基片上，接着进行必要的热处理。所有这样热处理都在有氧环境中进行。特别地，按顺序进行把该溶剂在250℃下烘干10分钟，在400℃下用10分钟把该有机成分分解并除去，并且在600℃或700℃用一个小时进行结晶退火。
图2表示该在完成上述结晶退火操作后的SBO缓冲层的X射线衍射图。在图中所示的峰值可以被认为是SBO结晶开始的位置。应当知道该SBO是通过在600℃或700℃下的热处理进行结晶的。
接下来的步骤是通过铋层结构的铁电物质6形成一层薄膜。通过利用作为锶、铋、钽的有机金属材料的烃氧化物或有机盐以及溶剂(如1-甲氧基-2-丙醇、有机酸、以及二甲苯)制备用于形成SBT薄膜的涂料溶液。
以二异丙氧锶，戊乙氧钽、以及2-乙基己酸铋作为有机金属材料。以2-乙基己酸和二甲苯作为溶剂。把上述材料按比例混合之后，制成了在干燥的氮气环境中，在120℃的温度下循环流动一个小时。这样就获得一种浓度为0.13mol/kg的涂料溶液。
在下一步骤中，通过以1500转/分旋转的旋涂器把该溶液加到上述基片上，接着进行必要的热处理。所有这样热处理都在有氧环境中进行。具体地说，按顺序进行把该溶剂在250℃下烘干10分钟，在650℃下用1小时把该有机成分分解并除去，并且在650℃用一个小时进行结晶退火。
在上述依次进行的步骤中，可以形成厚度为90-100nm的SBT薄膜。为了增加其厚度，可以按图1所示的方式重复进行上述顺序步骤，以获得最终厚度为250nm的薄膜。
为进一步增加薄膜的厚度，可以多次重复作为缓冲层5的SBO薄膜的形成和退火处理以及铋层结构的铁电物质6的SBT薄膜的形成和退火处理，直到获得所需的厚度。按这种方法，在每次SBT薄膜形成时，在形成SBT薄膜之前形成SBO缓冲层5。这样，每个SBO缓冲层5可以有效的影响每个SBT薄膜层。
图3表示通过上述步骤获得并且不带有SBO缓冲层的SBT薄膜的X射线衍射图案。如该图所示，当没有SBO缓冲层时峰值可能表示氟化态。但是该状态为仲电态，并且没有铁电特性。在相对于有铁电性的铋层结构的钙钛矿相的SBT的位置没有出现峰值。因此，没有获得所需的铁电薄膜。另一方面，当把SBO缓冲层插入后在相对于铋层结构的钙钛矿相的SBT的位置出现表示铁电态的峰值。因此，可以实现获得铁电薄膜的目的。
从上述实验结果来看，显然SBO缓冲层促进了作为SBT的铁电态的铋层结构的钙钛矿相的产生。但是由于SBO缓冲层与SBT薄膜的厚度之比为60nm/200nm(=0.3)，并且，作为仲电材料的SBO的相对介电常数(大约15)比SBT的相对介电常数小，则当在SBT上形成电极时不能观察到表示铁电性的剩余极化。
下面说明按上述方法产生的SBT薄膜的晶状颗粒的结构。在SBO缓冲层上的SBT薄膜中，在该薄膜的整个表面均匀地产生颗粒尺寸为0.1-0.2μm的圆柱状颗粒(结晶状态)。与不带有缓冲层并在不低于750℃温度下产生的SBT薄膜相比，可以肯定该薄膜内的空洞减少。
实施例2
下面参照图1说明第二实施例。该用于SBO缓冲层5的涂料溶液的浓度改为0.13mol/kg(与实施例1中的0.02mol/kg不同)，并且在700℃中进行用于结晶的退火。结果所形成的作为缓冲层5的SBO薄膜的厚度约为2nm。
图4表示以类似于实施例1的方法在SBO缓冲层5上产生的SBT薄膜的X射线衍射图案。
如图中所示，即使在本例中该SBO缓冲层的总厚度约为4nm，该铋层结构的钙钛矿相的SBT薄膜以上述第一实施例的方式进行结晶。这样，显然SBT薄膜的铋层结构的钙钛矿相的结晶作用增强。
图5表示当电极形成于这样获得的薄膜的表面上时的典型的P-E磁滞曲线以及加在两电极之间的幅值为±5伏的正弦波。如下文中的表1所示，该SBO缓冲层与SBT薄膜之间的厚度比值小到4nm/200nm(=0.02)。因此，该具有较小相对介电常数的SBO缓冲层对电子特性的影响比较微弱。因此，可以清楚的观察到具有铁电特性的磁滞现象。从测量的结果可知，该样本的剩余极化值为4.2μC/cm2。
该SBT薄膜的晶状颗粒结构不是与实施例1中不同，其中该SBO缓冲层的厚度约为60nm。请注意，如表1中“参考”项下所列的，与不带有SBO缓冲层的SBT薄膜相比该泄漏电流的密度减小。
实施例3
下面参照图1说明第三实施例。用于结晶的退火过程是在600℃下进行的(与实施例2在700℃下进行的退火不同)，并且用于SBO缓冲层5的涂料溶液的浓度等于0.02mol/kg。结果，该作为缓冲层5的SBO薄膜的厚度约为2nm，这与实施例2相同。
当以类似于实施例1所述的方法在SBO缓冲层上形成SBT薄膜时，该铋层结构的钙钛矿相的SBT薄膜按实施例2中方式进行结晶。因此，显然该SBT薄膜的铋层结构的钙钛矿相的结晶作用增强。
图6和图7分别表示在本例中产生的带有SBO缓冲层的SBT薄膜结构中在深度方向上的构成成分的分析结果，以及用传统方法在800℃下在铂基片上形成SBT薄膜结构在深度方向上构成成分的分析结果。
在由根据图6所示的本实施例的方法产生的结构中，该基片的铂表面与由铁电物质和缓冲层构成的SBT薄膜之间的分界面十分清晰，并且没有发现铋元素向铂层中扩散的现象产生。另一方面，在如图7所示不带有缓层的传统方法中，可以观察到铋元素向铂层中扩散的现象产生。从该构成成分分析的结果可知，该SBO缓冲层不再保持为一个可以明显区分的层面。
如下文中的表1所示，该样本在5伏电压下具有4.0μC/cm2剩余极化。尽管与该SBO缓冲层的结晶退火在700℃的情况相比该剩余极化值比较低，显然由该实施例的方法所产生的SBT薄膜具有铁电性。另外，该SBT薄膜晶状颗粒结构与实施例1中的基本相同，其中的SBO缓冲层的厚度为60nm。
实施例4
下面参照图8说明第四实施例，在本实施例中，铋层结构的铁电物质6在以实施例3中的MOD方法形成SBO缓冲层5之后，由RE(射频)磁控电子管溅射到基片上形成。
标靶由具有摩尔比为“Sr/Bi/Ta=1/2.5/2”的成分的陶瓷构成。典型的溅射条件为：RF功率为500W，气压为40乇，气体构成比例为“Ar/O2=9/1”，并且不对基片加热。在这些条件下，形成厚度约为200nm的SBT薄膜。在淀积该薄膜之后，在有氧环境中，用1个小时，在650℃下进行后退火。
在该通过溅射产生的SBT薄膜层中，整个薄膜可以立即结晶(这与用MOD方法的生产过程不同)。因此，如图8所示，该SBO缓冲层5可以只一次施加到在该基片上作为下层电极4的铂上。因此，该SBO缓冲层5的总厚度约为2nm。
在本实施例中所获得的薄膜具有5.1μC/cm2剩余极化值。因此，与在表1中在“参考”项下的用于通过MOD方法形成的不带有SBO缓冲层的SBT薄膜的0.5μC/cm2剩余极化值相比，其铁电性明显增强。
实施例5
在第5实施例中，以“Bi4Ti3O12”(在下文中称“BIT”)作为图1所示的包含铋元素的氧化缓冲层5,BIT为铋层结构的铁电性的一个类型。
该铋层结构的铁电薄膜，分别通过以BIT和SBT作为缓冲层5和铋层结构的铁电物质6，用MOD方法形成。
首先，作为有机金属材料，按BIT化学计量成分混合的钛和铋由适当的有机溶剂溶解，以形成BIT溶液。可以用例如烃氧化物和有机盐作为包括钛和铋的有机金属材料。可以用1-甲氧基-2-丙醇、有机酸和二甲苯作为溶剂。
在本实施例的BIT溶液中，以四异丙氧钛和2-乙基己酸铋用作有机金属材料，以2-乙基己酸和二甲苯作为溶剂。
在把上述材料按比例混合后，使其在120℃下在干燥的环境中，循环流动1个小时。这样可以获得浓度为0.013mol/kg的涂料溶液。
通过以1500转/分旋转的旋涂器把该溶液加到作为图1中基片的下层电极的铂上作为缓冲层5，接着进行必要的热处理。所有这样热处理都在有氧环境中进行。特别地，按顺序进行把该溶剂在250℃下烘干10分钟，在400℃下用10分钟把该有机成分分解并除去，并且在600℃用一个小时进行结晶退火。所获得的BIT缓冲层5的厚度约为7nm。
该SBT薄膜的形成方法与实施例1所述的方法相类似。该工艺与BIT淀积工艺一同重复两遍。结果，该BIT缓冲层的总厚度约为14nm，该层状结构的总厚度约为210nm。
如表1所示，该电容的剩余极化值为4.5μC/cm2。因此，象SBO缓冲层一样，显然该该BIT缓冲层能够使铋层结构的钙钛矿相的结晶作用增强。由于该BIT缓冲层具有如在SBT中的晶体状铋层结构的钙铋矿结构，该BIT的晶状结构与SBT晶状结构相类似，这有助于增强SBT的结晶作用。
在该BIT缓冲层的实例中，其相对介电常数(120-140)大于SBO缓冲层的介电常数。因此，即使在该缓冲层厚度变厚时，该层状结构的铁电性不会降级。另外，该SBT薄膜由直径约为0.1-0.2μm的均匀且精细的柱状颗粒构成。
实施例6
在本第六实施例中，用RF磁控电子管在作为图1的基片的下层电极的铂上溅射形成BIT缓冲层5，如实施例5中所示。
对于该BIT缓冲层，其典型的溅射条件为：溅射标板由“Bi/Ti=1∶1”的成分比例构成；RF功率为250W；气压40毫乇；气体构成比例为“Ar/O2=9∶1”；并且不需要对该基片加热。在上述条件下在溅射之后在600℃下进行结晶退火一个小时，这样形成厚度为5nm的BIT缓冲层。
通过利用MOD方法在图1中的BIT缓冲层5上淀积铋层结构的铁电物质6，形成铋层结构的铁电薄膜，其生产条件为实施例1中相同。
在本例中，利用MOD方法产生BIT缓冲层的工艺与产生铋层结构的铁电薄膜的工艺，以及用于SBT结晶的热处理被执行两次。该BIT缓冲层总厚度约为10nm，该层状结构总厚度约为210nm。
如表1所示，在实施例6一项中，电容的剩余极化值为4.0μC/cm2。因此，通过溅射形成的BIT缓冲层具有类似于通过MOD方法形成的BIT缓冲层的增强在SBT薄膜中铋层结构的钙钛矿相的结晶作用。该SBT薄膜的晶状颗粒结构类似于通过MOD方法形成于BIT缓冲层上的SBT薄膜的晶状颗粒结构，只是在本实施例中的晶状颗粒尺寸较小。
实施例7
下面参照图9说明第7实施例。如图9所示，在该基片的最上表面上形成有导电氧化物形成金属构成的层面9，其中在该基片上铋层结构的铁电薄膜形成于包含铋的氧化缓冲层5的表面上。在本实施例中，以钌作为导电氧化物形成金属9。除钌外，也可以用铱或其它类似元素作为该导电氧化物形成金属9。
在本第7实施例中，为了使该基片的最上表面与该硅基片1电连接，执行如下步骤，首先，在硅基片1上形成二氧化硅层2。在硅氧化层2上形成接触孔之后，形成一个扩散层。该接触孔中填满多晶硅7。
接着，通过蚀刻技术对该多晶硅进行腐蚀。在一个曝露表面上，依次淀积厚度分别为20nm、50nm、50nm的作为下层电极附着层3的钛、氮化钛层8、以及作为导电氧化物形成金属9的钌。
在本实施例中，在有氧环境下进行热处理的最高温度为650℃。这样，该氮化钛层8和作为导电氧化物形成金属9的钌层可以防止氧气从表面向内扩散。因此，多晶硅7或氮化钛层8的表面不被氧化。这样就有可能使硅基片1的扩散层电连接到形成于该基片最上表面的由钌构成的导电氧化物形成金属9。
当铋层结构的铁电物质6的薄膜是形成于该由钌构成的导电氧化物形成金属9的表面上时，钌向铋层结构的铁电薄膜6的内部扩散通常成为一个问题。但是这种扩散在600℃的温度下不会造成引起问题，在该温度下SBO缓冲层5进行结晶。结果，该SBO缓冲层5用作导电氧化物形成金属钌9的隔离层，这样能防止钌扩散到作为铋层结构的铁电物质6的SBT中。相应地，该铋层结构的铁电薄膜的性能不会有下降。
在该第7实施例的结构中，剩余极化值为3.8μC/cm2，这与实施例3基本相同。
实施例8
下参照图10说明第八实施例。在图10中，在该基片的最上表面形成金属氧化层10，在其上铋层结构的铁电薄膜形成于包含铋元素的氧化缓冲层5的表面上。在本实施例中，氧化钌(RuO2)作为导电氧化物10。除了RuO2外，还可以用氧化依(IrO2)或其它类似氧化物作为导电氧化物10。
在本实施例中，通过溅射工艺在该基片最上表面上形成作为导电氧化物形成金属9的钌，这与实施例7相同。然后，使用反应性溅射进行下一个步骤，在上述表面上进一步形成RuO2，作为导电氧化物10。
在本实施例中，氧的扩散在TiN层8和RuO2层中被阻止，这与实施例7相同。另外，该SBO缓冲层5作为钌元素的隔离层，从而防止钌元素扩散到作为铋层结构的铁电物质6的SBT中。相应地，该铋层结构的铁电薄膜的性能不会下降。
在本实施例的结构中，其剩余极化值3.7μC/cm2，这于实施例3基本相同。
在表1中，实施例1-8的试验测量值被列出用于在材料、生产方法、及性能方面与传统实例(“参考”)进行比较。
表1
实施例 1  2  3  4  5  6  7  8  参考
基片 Pt/Ti  Pt/Ti  Pt/Ti  Pt/Ti  Pt/Ti  Pt/Ti  Ru  RuO2  Pt/Ti
缓冲层 SBO  SBO  SBO  SBO  BIT  SBO  SBO  SBO  -
缓冲层产生方法 MOD  MOD  MOD  MOD  MOD  SP  MOD  MOD  -
缓冲层的制备温度(℃) 600/700  700  600  600 600  600  600  600  -
缓冲层厚度(nm) 60  4  4  2  14  10  4  4  -
铋结构铁电物质 SBT  SBT  SBT  SBT  SBT  SBT  SBT  SBT  SBT
铋层结构铁电物质的产生方法 MOD  MOD  MOD  SP  MOD  MOD  MOD  MOD  MOD
在5伏电压处的剩余极化(μC/cm2) 0  4.2  4.0  5.1  4.5  4.0  3.8  3.7  0.5
在5伏电压处的泄漏电流密度 -  1E-7  1E-7  4E-7  3E-7  2E-7  4E-7  4E-7  3E-7
在以上描述中，SBO或BIT和SBT分别被用作缓冲层和铋层结构的铁电物质。请注意，可以用BiTaO4作为缓冲层，以及用SrBi2Nb2O9、SrBi2(Nb1Ta1)O9、(Sr0.9Pb0.1)Bi2Ta2O9、或(Sr0.9Ba0.1)Bi2Ta2O9作为铋层结构的铁电物质，也可以获得类似的效果。
可以用CVD或激光烧蚀方法代替MOD方法和溅射方法形成缓冲层薄膜和铋层结构的铁电薄膜。另外，尽管在上述实施例中该缓冲层的结晶温度为600℃或700℃，但是在施加该缓冲层后通过以下步骤也可以获得类似的效果，对该有机成分进行热分解之后形成铋层结构的铁电薄膜，在铋层结构的铁电物质受到结晶热处理时，使该缓冲层结晶。
如上文所述，根据本发明可以如下效果。
第一个效果是可以抑制该构成铋层结构的铁电薄膜中的成分溢出，并防止其性能下降。
特别地，把由包含铋元素的氧化薄膜形成的缓冲层置于该基片表面上，铋层结构的铁电物质淀积于该缓冲层的上表面上，接着进行结晶。在这种结构中，包含于上述缓冲层中的铋元素用作补偿铋元素与下层电极的贵金属发生反应而引起的铋层结构的铁电薄膜中铋元素的损失的补充来源，该贵金属在结晶过程中位于表面部分上或在附着层上，和在热氧化硅上。这样，铋层结构的铁电物质的结晶作用得到加强，而构成成分的逸出受到抑制。另外，该缓冲层不高于700℃温度下进行结晶。因此，当铂层直接与包含铋元素的缓冲层直接接触的情况下，由于上述温度低于形成Bi-Pt化合物的温度730℃，则铂与铋之间的反应得到抑制。
第二个效果是该铋层结构的铁电薄膜的结晶作用在较低温度下进行。从而产生第一效果。
特别地，该缓冲层与用作铋层结构的铁电薄膜的铋层结构的铁电物质在构成成分方面相类似。因此，该缓冲层作为该铋层结构的铁电物质结晶过程的晶核位置。
这有效地加强在低温度下的铋层结构的铁电薄膜的结晶作用，从而形成精细的颗粒结构。
第三个效果是可以减小或避免电容电子性能下降。其原因是该缓冲层的厚度不大于该铋层结构的铁电薄膜的厚度的5％，并可用于电容中。另外，该缓冲层的构成元素与铋层结构的铁电物质的构成元素十分相似。因此，在铋层结构的铁电薄膜形成过程中，在该缓冲层完成其作用后，该缓冲层可以被结晶为铋层结构的铁电薄膜。
第四个效果是可以避免由于多晶硅氧化而引起的接触不良。当该淀积温度不高于650℃，该导电氧化金属或导电氧化物与氮化钛之后的结合可以被淀积在多晶硅上，并作为防止氧元素扩散的隔离层。
该本发明的方法可以单独使用也可以与其它用于防止或补偿氢退化所造成的有害影响的方法、设备及其结合一同使用。本发明的方法对防止氢退化非常有用，而不管这种退化是由于什么原因引起的。在集成电路的生产过程中，在许多情况下都可能出现减少和其它破坏条件；即使在正常的对基片处理的过程中也可能会造成其电子性能下降。
在上文中介绍了一种生产铁电集成电路的方法，使得该集成电路在曝露于氢气下仍能使铁电器件保持良好的电子性能。应当知道，该说明书与附图中所述的实施例仅用于说明本发明实例，而不是对本发明限制，本发明由下文的权利要求所限定。另外，在领域中的技术人员可以不脱离的本发明技术范围内对该所述实施例进行各种改进和使用。并且在一些实例中其步骤也可以按其它次序进行；其它结构和工艺也可以代替所述的各种结构和工艺。这样，本发明涵盖所述的制造工艺和电子结构所具有的或/和体现的每个创新的特征以及其结合。

Claims (14)

1、一种产生铋层结构的铁电薄膜的方法，其特征在于包括以下步骤：
提供一块基片；
在所述基片上形成包含铋的氧化薄膜的缓冲层；
在所述氧化层上形成铋层结构的铁电物质的薄膜，所述铋层结构的铁电物质由化学式(Bi2O2)2+(AmBnOl)2-表示。
2、如权利要求1所述的产生铋层结构的铁电薄膜的方法，其特征在于，所述形成缓冲层的步骤以及在所述缓冲层上形成铋层结构的铁电物质的薄膜的步骤，不只是进行一次。
3、如权利要求1所述的产生铋层结构的铁电薄膜的方法，其特征在于，所述缓冲层的厚度不大于包括所述铋层结构的铁电薄膜和所述缓冲层的层状结构总厚度的5％。
4、如权利要求1所述的产生铋层结构的铁电薄膜的方法，其特征在于，所述缓冲层的制备温度低于铋层结构的铁电薄膜的制备温度。
5、如权利要求1所述的产生铋层结构的铁电薄膜的方法，其特征在于，所述铋层结构的铁电薄膜的制备温度不高于650℃。
6、如权利要求1所述的产生铋层结构的铁电薄膜的方法，其特征在于，
所述铋层结构的铁电物质包括在所述化学式(Bi2O2)2+(AmBnOl)2-中表示的构成元素A和B；
所述缓冲层由选自“AxBiyOz”或“BxBiyOz”构成的组的化学式表示，所述缓冲层中只包括所说的铋层结构的铁电物质的所说的构成元素。
7、如权利要求1所述的产生铋层结构的铁电薄膜的方法，其特征在于，
所述铋层结构的铁电物质的薄膜中包括在所述化学式(Bi2O2)2+(AmBnOl)2-中表示的构成元素A和B；
所述构成元素A选自锶和钡的组合以及锶和铅的组合所构成的组，构成元素B是从钽和铌构成的组中选出的至少一种；
所述氧化薄膜的缓冲层含有包含所述构成元素A和B的铋层结构的铁电物质。
8、一种产生铋层结构的铁电薄膜的方法，其特征在于包括以下步骤：
提供一块基片；
在所述基片上形成包含铋的氧化薄膜的缓冲层；
把用于形成铋层结构的铁电物质的涂料溶液加到所述缓冲层上；
使该涂层退火以形成包含所述铋层结构的铁电物质的所述铋层结构的铁电薄膜，所述铋层结构的铁电物质由化学式(Bi2O2)2+(AmBnOl)2-表示。
9、如权利要求8所述的产生铋层结构的铁电薄膜的方法，其特征在于，所述缓冲层的厚度不大于包括所述铋层结构的铁电薄膜和所述缓冲层的层状结构总厚度的5％。
10、如权利要求8所述的产生铋层结构的铁电薄膜的方法，其特征在于，所述缓冲层的制备温度低于铋层结构的铁电薄膜的制备温度。
11、如权利要求8所述的产生铋层结构的铁电薄膜的方法，其特征在于，所述铋层结构的铁电薄膜的制备温度不高于650℃。
12、如权利要求8所述的产生铋层结构的铁电薄膜的方法，其特征在于，
所述铋层结构的铁电物质中包括在所述化学式(Bi2O2)2+(AmBnOl)2-中表示的构成元素A和B；
所述缓冲层由选自“AxBiyOz”或“BxBiyOz”构成的组的化学式表示，所述缓冲层中只包括所说的铋层结构的铁电物质的所说的构成元素。
13、如权利要求8所述的产生铋层结构的铁电薄膜的方法，其特征在于，
所述铋层结构的铁电物质的薄膜中包括在所述化学方程式(Bi2O2)2+(AmBnOl)2-中表示的构成元素A和B；
所述构成元素A选自锶和钡的组合以及锶和铅的组合所构成的组，构成元素B是从钽和铌所构成的组中选出的至少一种；
所述氧化薄膜的缓冲层含有包含所述构成元素A和B的铋层结构的铁电物质。
14、如权利要求8所述的产生铋层结构的铁电薄膜的方法，其特征在于，所述形成缓冲层的步骤以及在所述缓冲层上形成涂层并使该涂层退火的步骤重复进行。
CN98120287A 1997-10-15 1998-10-14 一种生产铋层结构的铁电薄膜的方法 Expired - Fee Related CN1114577C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP28153197A JP3549715B2 (ja) 1997-10-15 1997-10-15 Ｂｉ層状強誘電体薄膜の製造方法
JP281531/1997 1997-10-15
JP281531/97 1997-10-15

Publications (2)

Publication Number Publication Date
CN1216296A true CN1216296A (zh) 1999-05-12
CN1114577C CN1114577C (zh) 2003-07-16

Family

ID=17640480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98120287A Expired - Fee Related CN1114577C (zh) 1997-10-15 1998-10-14 一种生产铋层结构的铁电薄膜的方法

Country Status (5)

Country Link
US (1) US6194227B1 (zh)
EP (1) EP0910120A3 (zh)
JP (1) JP3549715B2 (zh)
KR (1) KR100478748B1 (zh)
CN (1) CN1114577C (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520403B2 (ja) 1998-01-23 2004-04-19 セイコーエプソン株式会社 圧電体薄膜素子、アクチュエータ、インクジェット式記録ヘッド、及びインクジェット式記録装置
JP3768357B2 (ja) * 1998-12-01 2006-04-19 富士通株式会社 高誘電体キャパシタの製造方法
US6495878B1 (en) 1999-08-02 2002-12-17 Symetrix Corporation Interlayer oxide containing thin films for high dielectric constant application
JP2001237384A (ja) 2000-02-22 2001-08-31 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR100612561B1 (ko) * 2000-06-19 2006-08-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
CN100441543C (zh) * 2000-06-21 2008-12-10 精工爱普生株式会社 一种陶瓷膜的制造方法
DE10041699A1 (de) 2000-08-24 2002-03-21 Infineon Technologies Ag Niedertemperatur-Prozessierung ferroelektrischer Strontium-Wismuth-Tantalat-Schichten und Herstellung ferroelektrischer Bauelemente daraus
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
US6489645B1 (en) * 2001-07-03 2002-12-03 Matsushita Electric Industrial Co., Ltd. Integrated circuit device including a layered superlattice material with an interface buffer layer
KR20030039893A (ko) * 2001-11-16 2003-05-22 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 제조방법
US6876536B2 (en) * 2002-12-27 2005-04-05 Tdk Corporation Thin film capacitor and method for fabricating the same
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
JPWO2004075296A1 (ja) * 2003-02-19 2006-06-01 富士通株式会社 強誘電体キャパシタの製造方法
US6891714B2 (en) * 2003-02-26 2005-05-10 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US20040164416A1 (en) * 2003-02-26 2004-08-26 Tdk Corporation Multi-layered unit
US7067458B2 (en) * 2003-02-26 2006-06-27 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6977806B1 (en) 2003-02-26 2005-12-20 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6958900B2 (en) * 2003-02-26 2005-10-25 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6885540B2 (en) * 2003-02-26 2005-04-26 Tdk Corporation Multi-layered unit including electrode and dielectric layer
CN1754261A (zh) * 2003-02-27 2006-03-29 Tdk株式会社 薄膜电容元件和包括它的电子电路和电子器件
WO2004077566A1 (ja) * 2003-02-27 2004-09-10 Tdk Corporation 高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサおよび薄膜容量素子の製造方法
US6930875B2 (en) * 2003-06-12 2005-08-16 Tdk Corporation Multi-layered unit
JP6308554B2 (ja) * 2014-08-26 2018-04-11 国立研究開発法人物質・材料研究機構 誘電体薄膜
CN112331620A (zh) * 2020-11-04 2021-02-05 福建华佳彩有限公司 一种柔性薄膜封装结构及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519234A (en) 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US5468679A (en) 1991-02-25 1995-11-21 Symetrix Corporation Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
US5434102A (en) 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
JP3113141B2 (ja) 1993-12-28 2000-11-27 シャープ株式会社 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス
US5426075A (en) * 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
JP3363301B2 (ja) * 1995-03-08 2003-01-08 シャープ株式会社 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JP3180642B2 (ja) 1995-11-29 2001-06-25 三菱マテリアル株式会社 Ｂｉ系強誘電体薄膜及びその形成方法
US5833745A (en) * 1995-11-15 1998-11-10 Mitsubishi Materials Corporation Bi-based ferroelectric composition and thin film, method for forming the thin film, and non-volatile memory
US5824590A (en) * 1996-07-23 1998-10-20 Micron Technology, Inc. Method for oxidation and crystallization of ferroelectric material
US5784310A (en) 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US5902639A (en) * 1997-03-31 1999-05-11 Advanced Technology Materials, Inc Method of forming bismuth-containing films by using bismuth amide compounds

Also Published As

Publication number Publication date
CN1114577C (zh) 2003-07-16
EP0910120A3 (en) 2000-02-02
JPH11121703A (ja) 1999-04-30
KR100478748B1 (ko) 2005-09-12
EP0910120A2 (en) 1999-04-21
KR19990037121A (ko) 1999-05-25
US6194227B1 (en) 2001-02-27
JP3549715B2 (ja) 2004-08-04

Similar Documents

Publication Publication Date Title
CN1114577C (zh) 一种生产铋层结构的铁电薄膜的方法
JP4011334B2 (ja) 強誘電体キャパシタの製造方法およびターゲット
CN1085411C (zh) 电介质电容器及其制造方法
CN1610025A (zh) 电容器用薄膜电介体及其制备方法
KR100325048B1 (ko) 박막 캐패시터 및 그 제조 방법
CN1165925C (zh) 薄膜电容器及其制造方法
CN1790674A (zh) 具有氧化锆的电容器及其制造方法
CN1231973C (zh) 薄膜电容器及其制造方法
WO2004049441A2 (en) Low thermal budget fabrication of ferroelectric memory using rtp
CN1234137A (zh) 氧化物电介质元件的制造方法、采用该元件的存储器及半导体装置
CN1790569A (zh) 电介质薄膜、薄膜电介质元件及其制造方法
CN1201250A (zh) 带电容的半导体器件的制造方法
CN1674286A (zh) 铁电存储器元件及其制造方法
CN1215549C (zh) 用于形成半导体器件电容器的方法
CN1302151C (zh) 强介电体的制法及其制造装置
CN1311896A (zh) 制造叠层超晶格材料和制造包括该材料的电子器件的低温处理方法
JP4488661B2 (ja) 強誘電体キャパシタの製造方法
JP2004022702A (ja) 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ
KR100395507B1 (ko) 반도체 소자 및 그 제조방법
CN1270383C (zh) 半导体存储设备及其制造方法
KR20020078811A (ko) 열적 산화에 의한 금속층의 표면 모폴로지 특성 열화방지법 및 그러한 금속층을 갖는 반도체 장치의 제조 방법
US6440751B1 (en) Method of manufacturing thin film and thin film capacitor
JP2007184442A (ja) 強誘電体キャパシタ
KR20030010852A (ko) 반도체 장치의 제조 방법
CN1620719A (zh) 制造具有超薄顶层的层状超点阵材料的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030716

Termination date: 20171014