KR20020078811A - 열적 산화에 의한 금속층의 표면 모폴로지 특성 열화방지법 및 그러한 금속층을 갖는 반도체 장치의 제조 방법 - Google Patents

열적 산화에 의한 금속층의 표면 모폴로지 특성 열화방지법 및 그러한 금속층을 갖는 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20020078811A
KR20020078811A KR1020010018961A KR20010018961A KR20020078811A KR 20020078811 A KR20020078811 A KR 20020078811A KR 1020010018961 A KR1020010018961 A KR 1020010018961A KR 20010018961 A KR20010018961 A KR 20010018961A KR 20020078811 A KR20020078811 A KR 20020078811A
Authority
KR
South Korea
Prior art keywords
metal layer
oxygen
metal
temperature
plasma
Prior art date
Application number
KR1020010018961A
Other languages
English (en)
Other versions
KR100378197B1 (ko
Inventor
정은애
황두섭
유차영
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR10-2001-0018961A priority Critical patent/KR100378197B1/ko
Priority to US10/101,353 priority patent/US6683001B2/en
Publication of KR20020078811A publication Critical patent/KR20020078811A/ko
Application granted granted Critical
Publication of KR100378197B1 publication Critical patent/KR100378197B1/ko
Priority to US10/690,763 priority patent/US6927166B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

금속층의 증착 후 산소 분위기에서의 열공정을 진행하기 이전에, 상기 열공정보다 낮은 온도에서 금속층을 산소 성분은 포함하되 아르곤 성분이 배제된 플라즈마 등에 노출시켜, 금속층의 상단에 금속-산소 성분의 혼합상을 형성한다. 금속-산소의 혼합상에 의해 후속 열공정에 의한 금속 산화물의 생성이 억제되어, 금속층의 표면 거칠기 및 모폴로지 특성을 개선할 수 있다.

Description

열적 산화에 의한 금속층의 표면 모폴로지 특성 열화 방지법 및 그러한 금속층을 갖는 반도체 장치의 제조 방법{Method for suppressing degration of surface morphology property of metal layer and method for manufacturing semiconductor device having metal layer resulted from the same}
본 발명은 열적 산화에 의한 표면 모폴로지의 변화가 억제된 금속층의 제조 방법 및 그러한 금속층을 가지는 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치에서는 절연층과 도전층이 수직 및 수평 방향으로 일정한 룰에 의해 배치되어 있으며, 이러한 배치에 의해, 트랜지스터, 캐패시터, 배선층 및 배선층을 연결하는 플러그 등의 소자가 형성되어 있다. 그런데, 일부의 반도체 소자에서 어느 하나가 먼저 형성되고 그 상부에 다른 소자가 형성되므로, 뒤에 형성되는 소자의 형성 공정에 의해 앞에 형성된 소자의 전기적 특성이 변화되고 열화되는 경우가 있다.
후속 공정에 의한 소자의 특성 변화의 일예는 캐패시터에서 찾아 볼 수 있다. 통상 캐패시터를 제조하기 위해서는, 먼저 기판 상에 도전물질로 이루어진 하부 전극을 형성하고, 이어 그 상부에 유전막을 형성한다. 유전막 상에 상부 전극을 형성하기 이전에 유전막을 결정화시켜 캐패시터의 유전특성을 증가시키기 위해 약 700℃에서 어닐링을 실시한다. 다음, 도전물질로 이루어진 상부 전극을 형성한다. 그리고 캐패시터 형성 이후에 700℃의 결정화 어닐링에 의한 누설 전류를 감소시키기 위해 약 400℃ 및 산소 분위기에서 큐어링을 실시한다.
종래에는 하부 전극용 도전 물질로 반도체인 폴리 실리콘을 사용하고 상부 전극용 도전 물질로 금속을 사용한 MIS(Metal-Insulator-Semiconductor) 캐패시터가 주류를 이루었으나, 집적도의 증가에 따라 하부 전극 및 상부 전극을 금속으로 형성하는 MIM(Metal-Insulator-Metal)캐패시터의 사용이 증가하고 있다. 최근에는, 유전막과의 반응이 없고 일함수 값이 높은 Pt, Ru, Ir, Rh, Os와 같은 귀금속이 캐패시터의 상부 및/또는 하부 전극으로 사용되고 있다.
이들 중, Pt는 산소와의 반응성이 거의 없어 산화계인 유전체막과의 계면에서 산화화합물을 형성하지 않으며 유전체 특성을 향상시키기 위한 결정화 어닐링 및 큐어링 처리가 행해지는 산소 분위기의 고온 열공정에서도 표면이 산화되지 않는 특성을 가지고 있다. 그러나, Ru, Ir, Pd, Rh 또는 Os등은 결정화 어닐링 및/또는 큐어링 공정 조건에서 그 표면이 쉽게 산화되므로, 부피가 팽창된 금속 산화물이 형성되고 그에 따라 표면 거칠기가 증가하며 표면 모폴로지가 변하고, 큐어링에 의한 금속층으로의 산소 확산이 방해되는 문제가 있다. 따라서, 유전막의 절연/누설전류 특성을 향상시키기 위한 산소 분위기에서의 열공정이 제한을 받게 되고, 특히 상부 전극과 유전막의 계면 특성을 향상시키기 위한 큐어링 공정을 400℃이상에서 실시하는 것이 곤란하게 되었다.
한편, 집적도의 증가에 따라 캐패시터의 전극의 두께도 얇아지게 되어, 종래에는 산화가 일어나지 않던 온도 조건에서도 금속 산화물이 형성된다. 예를 들면 1000Å두께의 루테늄막을 400℃의 산소분위기에서 열처리(큐어링) 한 후의 상태를 촬영한 사진이 도 1a에 나타나 있고, 루테늄막이 300Å이고 동일한 온도에서 열처리(큐어링)를 한 경우의 상태를 촬영한 사진이 도 1b에 나타나 있다. 도 1a 및 도 1b에 나타난 바와 같이, 막의 두께가 얇아지면 동일한 온도에서도 표면 거칠기가증가하고 표면 모폴로지가 변하게 되어 막의 저항값 및 캐패시터 누설 전류값이 증가하게 된다. 이는 도 2에 도시된 것과 같이, 열산화에 의해 루테늄막(1)의 표면에 RuO2로 이루어진 혹(2)이 형성되기 때문이다.
따라서, Ru, Ir, Pd, Rh 또는 Os 등의 금속을 캐패시터의 전극으로 사용하면서 원하는 누설 전류 값과 저항값을 얻기 위해서는, 이들 금속의 표면에 열산화막이 형성되는 것을 억제할 수 있는 기술이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 열공정에 의한 금속 산화막의 형성을 억제할 수 있는 금속층의 제조 방법 및 그러한 금속층을 포함하는 반도체 장치의 제조 방법을 제공하는 것이다.
도 1a와 도 1b는 두께 변화에 따른 루테늄막의 표면 모폴로지를 보여주는 주사 전자 현미경 촬영 사진들이다.
도 2는 종래의 산소 열처리에 따라 형성된 루테늄막 상에 형성된 RuO2로 이루어진 혹을 보여주는 도면이다.
도 3a 내지 도 3c는 본 발명의 2 단계 열처리에 따른 금속층 형성 방법을 보여주는 도면들이다.
도 4a 내지 도 4e는 본 발명의 사상을 적용하되 플라즈마 어닐 시간의 변화에 따른 루테늄막의 표면 모폴로지 상태를 보여주는 주사 전자 현미경 촬영 사진들이다.
도 5는 도 4d의 루테늄막의 표면을 엑스선 회절 분석법으로 분석한 결과를 보여주는 그래프이다.
도 6은 RuO2를 엑스선 회절 분석법으로 분석한 결과를 보여주는 그래프이다.
본 발명이 이루고자 하는 기술적 과제를 달성하기 위해, 반도체 기판 상에 금속층을 형성하고, 금속층을 제 1 온도로, 예를 들면 약 150℃에서 저온 산화시켜 금속층의 표면을 금속층을 이루는 금속과 산소의 혼합상이 포함되게 변환시킨다. 다음, 산소 분위기에서 금속-산소 혼합상을 갖는 금속층을 제 1 온도보다 높은 제 2 온도로, 예를 들면 약 400℃에서 열처리한다. 특히 저온 산화 공정의 하나로, 산소 성분을 포함하되(질소 성분이 추가될 수도 있음) 아르곤 성분은 포함하지 않는 플라즈마에 금속층을 노출시키거나, 금속층을 오존 또는 H2O처리한다. 이러한 금속층은 Ru, Ir, Rh, Pd, Os 및 이들의 결합물로 이루어진 군에서 선택된 어느 하나로이루어질 수 있다. 한편, 산소 성분을 포함하되 아르곤 성분이 배제된 플라즈마는 He와 산소의 혼합 가스, N2와 산소의 혼합 가스, N2O, NO 또는 NO2가스를 사용하거나 이들 중의 한 가지 이상의 혼합 가스를 포함할 수 있다.
한편, 금속층이 캐패시터의 상부 전극인 경우에는 금속층 하부에 유전막을 형성하는단계를 더 구비한다. 금속층은 Ru, Ir, Rh, Pd, Os 및 이들의 결합물로 이루어진 군에서 선택된 어느 하나로 이루어진다. 금속층이 Ru인 경우 Ru는 산소와 질소가 포함되되 아르곤성분이 배제된 플라즈마에 약 300초 이상 노출되고 400℃이상에서 열처리될 수 있다. 한편, 유전막으로는 Ta2O5, SrTiO3(STO), (Ba, Sr)TiO3(BST), PbTiO3, Pb(Zr,Ti)O3(PZT), SrBi2Ta2O5(SBT), (Pb, La)(Zr, Ti)O3, Bi4Ti3O12및 BaTiO3(BTO)로 이루어진 군에서 어느 하나를 선택한다.
이하에서는 본원 발명을 도면을 참조로 상세히 설명한다.
본 발명에서는 금속층의 증착 후 행해지는 열처리 공정을, 상대적으로 저온상태에서 실시하는 전처리공정과 상대적으로 고온 상태에서 실시하는 주처리공정으로 구성된 2단계로 실시하여, 금속층 표면에 산화물이 생성되는 것을 억제한다.
도 3a에서 반도체 기판(도시되지 않음) 상에 형성된 절연층(3) 상에 금속층(4)을 형성한다. 금속층(4)의 두께는 반도체 장치의 집적화에 따라 박막화되는 추세에 있으므로, 금속층(4)은 화학기상증착법을 사용하여 형성한다.
도 3b에서, 금속층(4)을 저온 산화시킨다. 저온 산화란, 이후에 형성되는 큐어링 시의 산화에 비해 낮은 온도에서 실시되는 산화를 의미한다. 저온 산화의 방법으로, 산소 성분을 포함하되 아르곤 성분이 제외된 플라즈마에 금속층을 소정 시간 노출시켜 금속층(4)의 상단을 산소와 금속의 혼합상으로 이루어진 부분(5)으로 변환시킨다. 저온 산화의 방법으로 플라즈마 이외에 오존 또는 H2O 처리를 행할 수 있다. 산소 성분을 포함하되 아르곤 성분이 배제된 플라즈마는 He와 산소의 혼합 가스, N2와 산소의 혼합 가스, N2O, NO 또는 NO2가스를 사용하거나 이들 중의 한 가지 이상의 혼합 가스를 포함할 수 있다.
도 3c에서는 금속층(4a)과 그 하부의 절연층(3)과의 계면 특성을 향상시키기 위해 금속층(4a+5)을 산소 분위기에서 큐어링을 위한 열처리를 실시한다. 큐어링 온도는 저온 산화를 위한 온도 보다 높다. 금속층의 상단(5)의 성분은 큐어링에 의해 산화되지 않으므로, 상단(5) 표면에는 금속 산화물이 형성되지 않는다.
금속층으로는 Ru, Ir, Rh, Pd, Os 또는 이들의 결합물로 이루어진 금속을 사용할 수 있다. 한편, 전술한 Ru을 포함한 Ir, Rh, Pd, Os 또는 이들의 결합물로 이루어진 금속을 캐패시터의 상부 전극으로 사용할 경우에는, 금속층 하부의 절연막은 BST 외에 Ta2O5, SrTiO3(STO), PbTiO3, Pb(Zr,Ti)O3(PZT), SrBi2Ta2O5(SBT), (Pb, La)(Zr, Ti)O3, Bi4Ti3O12및 BaTiO3(BTO)로 이루어진 군에서 어느 하나가 사용될 수 있다.
저온 산화를 위한 온도와 큐어링 온도는 사용되는 금속의 종류와 금속층의 두께, 금속층 하부의 절연막의 종류와 두께 또는 그밖의 공정 조건에 따라 다양하게 결정될 수 있다.
본 발명의 사상을 300Å Ru에 적용한 결과가 도 4a 내지 도 4d 및 도 5에 나타나 있다.
먼저 300Å의 Ru막을 BaxSr(1-x)TiO3(BST) 상에 형성하고, Ru막을 150℃에서 50, 100, 200, 300 및 400초 동안 O2(5%)와 N2(95%)의 플라즈마에 노출시켜 저온 산화시키고 400℃의 산소 분위기에서 큐어링 열처리를 행한 결과가 도 4a 내지 도 4e에 각각 나타나 있다. 도 4a 내지 도 4e에 나타난 바와 같이, 플라즈마 처리 시간이 길어질수록 표면 거칠기가 개선됨을 알 수 있다. 특히 300초 이상(도 4d 및 도 4e)일 경우에는 Ru의 표면 모폴로지가 변하지 않음을 알 수 있다. 이는 Ru 상단에 플라즈마 처리에 의해 내산화성이 강한 Ru-O혼합상이 균일하게 형성되어지며, 이러한 Ru-O혼합상이 이후에 실시되는 큐어링시에 RuO2가 생성되는 것을 억제하는 것으로 생각된다.
한편, Ru의 표면에 RuO2가 형성되지 않음은 도 5를 보면 알 수 있다. 즉, 도 5의 그래프는 RuO2의 엑스레이 회절법에 의해 각 방향의 성장률을 분석한 그래프인 도 6과 다른 모양을 보인다. 그리고, 플라즈마처리 이전의 Ru과 플라즈마 처리 이후의 Ru의 각 방향의 성장 형태가 유사함을 알 수 있다.
금속층의 증착 후 산소 분위기에서의 열공정을 진행하기 이전에, 상기 열공정보다 낮은 온도에서 금속층을 산화시켜, 금속층의 상단에 금속-산소 성분의 혼합상을 형성한다. 따라서, 후속 열공정에 의한 금속 산화물의 생성이 억제되고 금속층의 표면 거칠기 증가가 억제되고 표면 모폴로지 특성이 개선된다. 특히 금속층이 캐패시터의 상부 전극일 경우에는 상부 전극 하부에 형성되는 유전막과의 계면 특성이 향상되고 캐패시터의 누설 전류가 감소하는 효과가 있다.

Claims (13)

  1. (a) 반도체 기판 상에 금속층을 형성하는 단계,
    (b) 상기 금속층을 제 1 온도에서 산화시켜 상기 금속층의 상단을, 상기 금속층을 이루는 금속과 산소의 혼합상이 포함되게 변환하는 단계 및
    (c) (b)단계 후에 산소 분위기에서 상기 금속-산소 혼합상을 갖는 금속층을 상기 제 1 온도보다 높은 제 2 온도로 열처리하는 단계를 포함하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서, 상기 (b) 단계는 산소 성분을 포함하되 아르곤 성분은 포함하지 않는 플라즈마에 상기 금속층을 노출시키는 단계를 포함하는 반도체 장치의 제조 방법.
  3. 제 2 항에 있어서, 상기 금속층은 300초 이상 플라즈마에 노출되는 반도체 장치의 제조 방법.
  4. 제 2 항에 있어서, 상기 산소 성분을 포함하되 아르곤 성분은 포함하지 않는플라즈마는 He와 산소의 혼합 가스, N2와 산소의 혼합 가스, N2O, NO 또는 NO2가스를 포함하거나 이들 중의 한 가지 이상의 혼합 가스를 포함하는 반도체 장치의 제조 방법.
  5. 제 1 항에 있어서, 상기 (b) 단계는 상기 금속층을 오존 또는 H2O처리하는 단계를 포함하는 반도체 장치의 제조 방법.
  6. 제 1 항에 있어서, 상기 제 1 온도는 약 150℃인 반도체 장치의 제조 방법.
  7. 제 1 항에 있어서, 상기 제 2 온도는 약 400℃인 반도체 장치의 제조 방법.
  8. 제 1 항에 있어서, 상기 금속층은 Ru, Ir, Rh, Pd, Os 및 이들의 결합물로 이루어진 군에서 선택된 어느 하나인 반도체 장치의 제조 방법.
  9. 제 1 항에 있어서, (a) 단계 이전에 상기 금속층 하부에 유전막을 형성하는 단계를 더 구비하는 반도체 장치의 제조 방법.
  10. 제 9항에 있어서, 상기 금속층은 캐패시터의 상부 전극인 반도체 장치의 제조 방법.
  11. 제 10 항에 있어서, 상기 금속층은 Ru, Ir, Rh, Pd, Os 및 이들의 결합물로 이루어진 군에서 선택된 어느 하나인 반도체 장치의 제조 방법.
  12. 제 9항에 있어서, 상기 유전막은 Ta2O5, SrTiO3(STO), (Ba, Sr)TiO3(BST), PbTiO3, Pb(Zr,Ti)O3(PZT), SrBi2Ta2O5(SBT), (Pb, La)(Zr, Ti)O3, Bi4Ti3O12및 BaTiO3(BTO)로 이루어진 군에서 선택된 어느 하나인 반도체 장치의 제조 방법.
  13. 제 2 항에 있어서, 상기 금속층은 Ru로 이루어지고, 상기 금속층은 질소 성분과 산소 성분으로 이루어지는 플라즈마에 300초 이상 노출되고, 400℃이상의 산소 분위기에서 열처리되는 반도체 장치의 제조 방법.
KR10-2001-0018961A 2001-04-10 2001-04-10 열적 산화에 의한 금속층의 표면 모폴로지 특성 열화방지법 및 그러한 금속층을 갖는 반도체 장치의 제조 방법 KR100378197B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0018961A KR100378197B1 (ko) 2001-04-10 2001-04-10 열적 산화에 의한 금속층의 표면 모폴로지 특성 열화방지법 및 그러한 금속층을 갖는 반도체 장치의 제조 방법
US10/101,353 US6683001B2 (en) 2001-04-10 2002-03-19 Method for manufacturing a semiconductor device whereby degradation of surface morphology of a metal layer from thermal oxidation is suppressed
US10/690,763 US6927166B2 (en) 2001-04-10 2003-10-22 Method for manufacturing semiconductor devices and integrated circuit capacitors whereby degradation of surface morphology of a metal layer from thermal oxidation is suppressed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0018961A KR100378197B1 (ko) 2001-04-10 2001-04-10 열적 산화에 의한 금속층의 표면 모폴로지 특성 열화방지법 및 그러한 금속층을 갖는 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020078811A true KR20020078811A (ko) 2002-10-19
KR100378197B1 KR100378197B1 (ko) 2003-03-29

Family

ID=19708032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0018961A KR100378197B1 (ko) 2001-04-10 2001-04-10 열적 산화에 의한 금속층의 표면 모폴로지 특성 열화방지법 및 그러한 금속층을 갖는 반도체 장치의 제조 방법

Country Status (2)

Country Link
US (2) US6683001B2 (ko)
KR (1) KR100378197B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9775908B2 (en) 2007-07-10 2017-10-03 Egis Gyogyszergyar Nyilvanosan Mukodo Reszvenytarsasag Pharmaceutical preparations containing highly volatile silicones

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378197B1 (ko) * 2001-04-10 2003-03-29 삼성전자주식회사 열적 산화에 의한 금속층의 표면 모폴로지 특성 열화방지법 및 그러한 금속층을 갖는 반도체 장치의 제조 방법
US7049192B2 (en) * 2003-06-24 2006-05-23 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectrics
KR100647318B1 (ko) * 2005-02-03 2006-11-23 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
WO2011033637A1 (ja) * 2009-09-17 2011-03-24 株式会社 東芝 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100207467B1 (ko) * 1996-02-29 1999-07-15 윤종용 반도체 장치의 커패시터 제조 방법
JP3512959B2 (ja) * 1996-11-14 2004-03-31 株式会社東芝 半導体装置及びその製造方法
US6184073B1 (en) * 1997-12-23 2001-02-06 Motorola, Inc. Process for forming a semiconductor device having an interconnect or conductive film electrically insulated from a conductive member or region
EP0947245B1 (en) * 1998-02-05 2004-04-07 Motorola Semiconducteurs S.A. Method of forming metal colloids and method of forming a metal oxide sensitive layer for a chemical sensor device
US5972722A (en) * 1998-04-14 1999-10-26 Texas Instruments Incorporated Adhesion promoting sacrificial etch stop layer in advanced capacitor structures
JP2000012796A (ja) * 1998-06-19 2000-01-14 Hitachi Ltd 半導体装置ならびにその製造方法および製造装置
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
KR100321694B1 (ko) 1998-12-30 2002-03-08 박종섭 반도체소자의캐패시터전극용백금막형성방법
US6281543B1 (en) * 1999-08-31 2001-08-28 Micron Technology, Inc. Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same
KR100390938B1 (ko) * 2000-02-09 2003-07-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100378197B1 (ko) * 2001-04-10 2003-03-29 삼성전자주식회사 열적 산화에 의한 금속층의 표면 모폴로지 특성 열화방지법 및 그러한 금속층을 갖는 반도체 장치의 제조 방법
US7037730B2 (en) * 2001-07-11 2006-05-02 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9775908B2 (en) 2007-07-10 2017-10-03 Egis Gyogyszergyar Nyilvanosan Mukodo Reszvenytarsasag Pharmaceutical preparations containing highly volatile silicones

Also Published As

Publication number Publication date
US6683001B2 (en) 2004-01-27
US20040097033A1 (en) 2004-05-20
US6927166B2 (en) 2005-08-09
KR100378197B1 (ko) 2003-03-29
US20020146913A1 (en) 2002-10-10

Similar Documents

Publication Publication Date Title
US6144060A (en) Integrated circuit devices having buffer layers therein which contain metal oxide stabilized by heat treatment under low temperature
WO2002067302A2 (en) Rhodium-rich oxygen barriers
KR100360413B1 (ko) 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법
KR20010063450A (ko) 반도체 소자의 캐패시터 제조방법
US5824590A (en) Method for oxidation and crystallization of ferroelectric material
KR100235949B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100284737B1 (ko) 고유전율의유전막을갖는반도체장치의커패시터제조방법
KR100455287B1 (ko) 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를채용하고 있는 전자 소자
KR100378197B1 (ko) 열적 산화에 의한 금속층의 표면 모폴로지 특성 열화방지법 및 그러한 금속층을 갖는 반도체 장치의 제조 방법
JPH09246496A (ja) 誘電体薄膜形成方法及びこれを用いた半導体装置の製造方法
KR100517782B1 (ko) 기판상에귀금속함유구조물을만들기위한방법및상기구조물을가진반도체소자
KR100624904B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100464404B1 (ko) 반도체 장치의 제조 방법
KR20020078810A (ko) 후속 열처리 공정에 기인한 금속층의 결정립 성장을억제하는 방법 및 이러한 방법에 의해 형성된 금속층을포함하는 반도체 장치의 제조방법
KR19980037961A (ko) 반도체 소자의 커패시터 제조방법
KR100671605B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100219518B1 (ko) 반도체 장치 커패시터의 제조방법
KR100265333B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
KR100646921B1 (ko) 커패시터 제조 방법
KR20020002722A (ko) 반도체 소자의 커패시터 제조 방법
KR100944323B1 (ko) 반도체 메모리 장치의 고유전체 캐패시터의 제조방법
KR100671634B1 (ko) 반도체 소자의 캐패시터 제조방법
US20070082502A1 (en) Method for producing a dielectric layer on a carrier material and an integrated circuit comprising a capacitor incorporating a dielectric layer
KR20010016811A (ko) 반도체 소자의 캐패시터 제조 방법
KR20020047515A (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 18