CN1165925C - 薄膜电容器及其制造方法 - Google Patents

薄膜电容器及其制造方法 Download PDF

Info

Publication number
CN1165925C
CN1165925C CNB991034201A CN99103420A CN1165925C CN 1165925 C CN1165925 C CN 1165925C CN B991034201 A CNB991034201 A CN B991034201A CN 99103420 A CN99103420 A CN 99103420A CN 1165925 C CN1165925 C CN 1165925C
Authority
CN
China
Prior art keywords
conductive layer
film capacitor
top electrode
electrode layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991034201A
Other languages
English (en)
Other versions
CN1228602A (zh
Inventor
有田幸司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1228602A publication Critical patent/CN1228602A/zh
Application granted granted Critical
Publication of CN1165925C publication Critical patent/CN1165925C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

本发明提供采用具有良好的容量性并且在施以高温磁滞时也可保持良好的泄漏特性的高绝缘氧化物层的薄膜电容器。是在半导体基板101上按顺序形成下部电极层102、高绝缘氧化物膜层103、上部电极层105，以此形成的薄膜电容器1，是该上部电极层105由多个电极层104、107构成的薄膜电容器1。

Description

薄膜电容器及其制造方法
技术领域
本发明涉及薄膜电容器及其制造方法，详细地说特别涉及作为半导体装置用、集成电路用而使用的薄膜电容器。
背景技术
目前，伴随着以DRAM(Dynamic Random Access Memories)为开始的半导体记忆元件的集成度的提高，作为容量绝缘膜，对取代硅氧化膜和硅氮化膜，以(Ba，Sr)TiO3开始的各种高绝缘氧化物进行了大量研究。
在容量膜上使用氧化物时，直至目前可以采用的聚硅电极由于和高绝缘氧化物发生界面氧化等问题而不能使用，对于电极，正在大量研究Pt、Ru等金属电极和导电性的一些金属氧化物、TiN等导电性氮化物。
另一方面，对具有上部电极/高绝缘氧化物/下部电极构造的薄膜电容器一直进行着各种研究，给出报告。这基本上是关于该薄膜电容器重要特性的容量特性和泄漏特性改进方法的报告。
例如，作为上部电极的现有技术，给出下面的报告。即，作为第一个现有技术，在第44界应用物理学关系联合讲演会予稿集(1997)NO.2，398页中报告了薄膜电容器具有Ru/(Ba，Sr)TiO3/Ru的构造，在通过包括采用MOCVD方法将(Ba，Sr)TiO3成膜的工序和采用DC溅射法将由Ru构成的上下电极成膜的工序的制造方法制造的薄膜电容器，获得了换算成硅的薄膜厚度为0.34纳米，泄漏特性为～10-8A/cm2的良好容量特性和泄漏特性。
作为第2个现有技术，在JJAP(Japanese Journal ofAppliedPhysics，vol，36，No.98)5860～5865页中记载了具有Pt/(Ba，Sr)TiO3/Pt构造的薄膜电容器，在通过包括采用RF磁控管溅射法将(Ba，Sr)TiO3成膜的工序和将由Pt构成的上下电极成膜的工序的制造方法制造的薄膜电容器上，测定作为上部电极的Pt的溅射成膜条件变化时，泄漏特性的变化，与溅射DC功率为0.5kW和1.0kW时相比，0.2kW时的泄漏特性在施加-1V时，要好2～3位的程度。
其原因是因为上部电极表面粗糙减少了上部电极和BST界面(和高绝缘氧化物层的界面)的肖特基势垒高度。
另外，对于目前的这些薄膜电容器，发现有许多关于该高绝缘氧化物层和该下部电极的构造的专利，而关于在该薄膜电容器的上部电极的专利则不多见。
其缘由是该下部电极和该高绝缘氧化物层由于受到后面的加工工序的很大影响，所以进行了很多开发和研究，而对于该上部电极，由于其主要用途是与地连接，所以对该上部电极的关注薄弱。
本发明者努力研究了所说薄膜电容器中的上部电极对该薄膜电容器的特性产生影响的各种因素，结果发现该高绝缘氧化物层和该上部电极界面的状态对该薄膜电容器的泄漏特性、密合性等产生很大影响。
即，在上述第一个现有例子中，通过将Ru作为该上部电极使用，可得到～10-8A/cm2的良好的泄漏特性。
但是，应用上述第一个现有例子，形成由Ru/(Ba，Sr)TiO3/Ru构造构成的薄膜电容器，在O2、N2气体中在500℃下施以30分钟的温度磁滞。
其结果是泄漏特性恶化。究其原因，结果发现，根据TEM观察和局部EDX分析的结果，显然是由于在Ru和(Ba，Sr)TiO3的界面上的Ru的氧化和Ru向由(Ba，Sr)TiO3构成的高绝缘氧化物膜层侧扩散的缘故。
通常，在形成该上部电极之后，由于承受布线和形成保护膜时的退火等的高温磁滞、一般是在350℃以上的加热处理，所以在采用容易氧化的金属作为该上部电极时，由该热处理引起的泄漏特性恶化是无法回避的实事。
在形成该上部电极膜层时，例如，在溅射时施加电力高的条件下，该上部电极一被成膜，在不施以热处理的状态下，必定存在Ru的氧化和Ru向由(Ba，Sr)TiO3等构成的高绝缘氧化物膜层侧扩散。
另一方面，在第2个现有技术中，通过降低实施DC溅射方法时的功率，即通过降低成膜速度，缓慢地进行成膜处理，可判断泄漏特性可以改善2～3位的程度，在所说的条件下，成膜速度(成膜速度)大约减少1/4，记载在JJAP(JapaneseJournal of Applied Physics)5860页的表1中，因此，引起充放电能力降低，降低了生产率。
应用上述第2个现有例子，形成由Pt/(Ba，Sr)TiO3/Pt构造构成的薄膜电容器，评价密合性的结果是可确定对于DC溅射方法，不降低功率，膜的这种的密合力也会降低。
即，密合性的降低会引起半导体装置的可靠性和有效利用降低的问题。
另一方面，作为该上部电极，从防止氧化或者防止扩散的观点来看，使用Pt是较好的，在使用Pt时，由于从Pt放射出α射线，在由厚度厚的Pt形成的膜层形成该上部电极时，在该α射线的影响下，发生软化误差，因此还存在所谓的不可能使由该Pt构成的上部电极的膜厚变得更厚的问题。
在特开平7-221197号公报中，揭示了将钌(Ru)作为下部电极使用的技术，没有对上部电极的构成作任何说明。
在特开平8-17806号公报中，说明了关于具有Pt/(Ba，Sr)TiO3/Pt构造的薄膜电容器的制造方法，但是也没有对在使用Pt作为上部电极时对该薄膜电容器的容量特性产生不良影响有任何说明，也没有发现对于通过调整上部电极的构成来改进薄膜电容器特性的技术思想有任何暗示。
发明内容
本发明的目的在于提供在改进上述现有技术的缺点，具有良好容量特性的同时，可以在施以高温磁滞之后仍保持良好泄漏特性的、采用高绝缘氧化物层的薄膜电容器，和在提高该薄膜电容器的充放电能力的同时，通过改变密合性提高有效利用的薄膜电容器的制造方法。
为了达到本发明的上述目的，基本上采用下面记载的技术构成。
即，本发明的第一个方案是在半导体基板上按顺序形成至少由下部电极层、高绝缘氧化物层、上部电极层构成的薄膜电容器，是该上部电极层由更多个电极层构成的薄膜电容器。而本发明的第2个方案是在包括在半导体基板上将由单层或者多层构成的下部电极层成膜的第1个工序，和在该下部电极层上将高绝缘氧化物膜成膜的第2个工序，和在该高绝缘氧化物膜上将由多个电极膜层构成的上部电极层成膜的第3个工序的薄膜电容器的制造方法中，该第3个工序包括通过选自溅射法或者化学气相成长法(CVD法)或者蒸镀法中一种方法形成该上部电极连接在该高绝缘氧化物上的第1上部电极膜层的第1电极膜成形工序，和采用与该第1上部电极膜层不同的成膜条件，将在该第1上部电极膜层上形成的第2上部电极膜层或者在第2上部电极膜层上面进而形成的其它上部膜层的任意一层的第2个电极膜成形工序的薄膜电容器的制造方法。
本发明的该薄膜电容器和该薄膜电容器的制造方法，由于采用上述技术构成，所以可提供即使以容易氧化并通过在高绝缘氧化物膜内容易扩散的反应性离子腐蚀加工的导电性材料作为上部电极在高绝缘氧化物膜层上成膜，也具有良好的容量特性和在施加高温磁滞之后保持良好泄漏特性的薄膜电容器。
在本发明中，如上所述，用至少第1上部电极层104和第2上部电极层107构成该上部电极层，通过特定组合各上部电极层的使用材料，可以解决现有的问题。
换言之，在上述现有方法中，由于薄膜电容器的上部电极是单层的，在后续工序中的高温热磁滞影响下，由于该上部电极被氧化，该上部电极的构成成分在高绝缘氧化物膜102内扩散，容量特性、特别是泄漏电流密度恶化，与此不同，在本发明中，与现有薄膜电容器相比，泄漏电流密度可以保持良好且稳定。
如上面的现有例子所示，在上部电极使用Pt时，不仅成本增大，还会发生所谓的由α射线引起的程序误差的不良影响，进而出现所谓Pt是难加工材料的问题，但是在本发明中，在第1上部电极层104中使用Pt时，由于其厚度可以变薄，所以可充分发挥作为本发明目的的作用效果，因此，不会出现上述的所有现有问题，而且也解决了向该高绝缘氧化物膜102扩散或者由高温热磁滞引起的氧化的问题。
附图说明
图1是表示本发明薄膜电容器的具体实例的构成截面图。
图2是现有技术的薄膜电容器和本发明薄膜电容器的泄漏特性的比较曲线图。
图3是表示本发明薄膜电容器的具体实例的制造方法顺序流程图。
图4是表示本发明所使用的溅射装置的具体实例分析图。
图5是现有技术的薄膜电容器和本发明薄膜电容器的泄漏特性的比较曲线。
符号的说明
1-薄膜电容器
2-真空室
3-基板夹
4-被加工基板
5-高频电极板
6-靶子
7-开关装置
8-控制装置
9-电压控制装置
10-高频电源
11-惰性气体供给装置
12-真空状态调整装置
20-溅射装置
101-硅基板
102-下部电极层
103-高绝缘氧化物膜层
104-第1上部电极层
105-上部电极层
107-第2上部电极层
具体实施方式
下面参照附图详细说明本发明的薄膜电容器和薄膜电容器的制造方法的具体例子。
图1是说明本发明薄膜电容器构造的概要截面图，图中表示是在半导体基板101上至少由下部电极层102、高绝缘氧化物膜层103和上部电极层105按照该顺序形成的薄膜电容器1，该上部电极层105由进而多个电极层104、107构成的薄膜电容器1。
在本发明的该薄膜电容器1中，构成与该高绝缘氧化物膜层103接触的该上部电极层105的第1上部电极层104最好含有以难以被氧化，或者向该高绝缘氧化物膜层103的扩散性低的物质为主的物质。
而且，在本发明中，希望该高绝缘氧化物膜层103使用含有以(Ba，Sr)TiO3为主的物质。
另一方面，希望本发明中该第1上部电极层104含有Pt、Au、Ag、Pd、Ni、Co中至少一种金属或者其合金，由构成该上部电极层105的第1上部电极层104构成上层的第2上部电极层107或者由该第2上部电极层107构成上层的其它上部电极层(未图示)，最好采用比该第1上部电极层加工性好的高导电性材料进行构成。
在本发明中，由构成该上部电极层105的第1上部电极层104构成上层的第2上部电极层107或者由该第2上部电极层107构成上层的其它上部电极层(未图示)，最好采用通过反应性离子腐蚀可加工的导电性材料进行构成。
作为可通过该反应性离子腐蚀加工的导电性材料，例如，至少要含有Ru、RuO2、Ir、IrO2中的任意一个。
在本发明的该薄膜电容器1中，对该下部电极层102没有特别限定，希望使用在该上部电极上所使用的导电性材料来形成，而该下部电极102可以以单层构成，而且，可以由多个下部电极层构成。
在本发明的该薄膜电容器1中，构成该上部电极层的第1上部电极层的厚度，相对于由第1上部电极层构成上层的第2上部电极层或者该由第2上部电极层构成上层的其它上部电极层的厚度来说，最好设定为其厚度的约十分之一至二十分之一。
作为一个本发明薄膜电容器1的基本构成的实例是与在基板101上形成的任意下部电极102的上层上形成的高绝缘氧化物膜层103上进行直接接触的该第1上部电极层104受到该高绝缘氧化物膜102中所含氧等的影响，即使在经过承受后加工工序中特别是350℃以上的加热处理的高温热磁滞之后，仍保持不被氧化的特性，而且没有在该高绝缘氧化物膜102内部扩散，例如，使用由选自Pt、Au、Ag、Pd、Ni、Co中至少一种金属和其合金的金属材料构成的物质，在该第2上部电极层107上，作为可通过反应性离子腐蚀加工的导电性材料，例如，可使用由含有Ru、RuO2、Ir、IrO2中任意一个的金属材料构成的物质。
该上部电极层由至少第1上部电极层104和第2上部电极层107构成，通过特定组合各上部电极层中的使用材料，可以解决现有的问题。
在上述现有方法中，由于薄膜电容器的上部电极为单层，在后续工序的高温热磁滞影响下，该上部电极被氧化，该上部电极层的构成成分在高绝缘氧化物膜102内扩散，因此容量特性，特别是泄漏电流密度产生恶化，与此不同，在本发明中，如后面所述，与现有薄膜电容器相比，可更好更稳定地维持泄漏电流密度。
如上述现有例子所述，上部电极使用Pt时，不仅成本增高，还会发生所谓的由α射线引起程序误差的不良影响，进而存在所谓的Pt是难以加工材料的问题，在本发明中，第1上部电极层104使用Pt时，即使其厚度薄，也可充分发挥本发明目的的作用效果，因此，不会发生上述所有现有问题，并且也解决了向该高绝缘氧化物膜102扩散或者由高温热磁滞引起的氧化问题。
参照图3说明本发明的薄膜电容器制造方法的具体实例，例如，构成薄膜电容器的制备方法在包括在半导体基板101上将由单层或者多层构成的下部电极层102成膜的第1工序(步骤(1))，在该下部电极102上将高绝缘氧化物膜层103成膜的第2工序(步骤(2))和在该高绝缘氧化物膜层103上将由多层电极膜层形成的上部电极层105成膜的第3工序(步骤(3))的薄膜电容器制造方法中，该第3个工序是由通过选自溅射法或者化学气相成长法(CVD法)或者蒸镀法的方法形成该上部电极层105连接在该高绝缘氧化物膜层103上的第1上部电极膜层104的第1电极膜成形工序(步骤(4))，和采用与该第1上部电极膜层104不同的成膜条件，在该第1上部电极膜层104上形成的第2上部电极膜层107或者第2上部电极膜层107上形成其它上部膜层(未图示)的任意一层的第2个电极膜成形工序(步骤(5))。
作为在本发明薄膜电容器的制造方法中使用的成膜条件，应考虑分条件是基板温度、成膜材料的选择、膜厚度、成膜速度、成膜温度、在靶子上施加的溅射电压、气体压力、成膜方法等，根据成膜方法，本发明中最重要的是成膜速度或者给靶子施加的溅射电压。
例如，在本发明中，使用Pt形成在高绝缘氧化物膜102上形成的上部电极层105的第1上部电极层104，使用Ru形成该上部电极105的第2上部电极层107时，由于Pt加工很难，并出现α射线的问题，所以该第1上部电极层104需要尽可能薄地成形。
在该高绝缘氧化物膜层103上形成第1上部电极层104时，在使用溅射方法的情况下，如果使用更高的能量，由于对该高绝缘氧化物膜层有损伤，所以必须在尽可能降低电压的状态下进行溅射。
为此，较好的是，例如，在使用Pt形成该第1上部电极层104的情况下，通过将向溅射用靶子上施加的电压，例如设定在5.1W/cm2以下，以缓慢的成膜速度形成很薄的层，从而，上述问题可全部解决。
对于所采用的条件，如后面所描述的，如图2所示，对于由Ru构成单层形成上部电极105的现有技术制造的薄膜电容器，热磁滞后的特性来说，本发明薄膜电容器的热磁滞后的泄漏特性得到很大改善。
在本发明中，希望尽可能降低溅射靶子的施加电压，本发明者们的试验表明对该靶子施加的电压在1.7W/cm2以下，最好在0.6W/cm2以下，可获得良好的结果。
根据本发明者们的试验，如果对溅射用靶子施加的电压在5.1W/cm2以上，可判断具有与图2所示现有例子的热磁滞泄漏特性大致相同的特性，因此，对靶子施加的电压也可以在5.1W/cm2以上。
在后面描述本发明的第1实施例中，作为该第1上部电极104，使用DC溅射法，在Pt成膜速度为36纳米的条件下，可形成膜厚度为5纳米的膜层，在其上，作为第2上部电极层107，使用溅射法，以21纳米的成膜速度将Ru形成厚度保持在50纳米的膜层。
在具体例中，设定该第2电极膜成形工序的成膜速度比该第1电极膜成形工序的成膜速度更快，本发明并不受具体实例的限定，根据情况，可以设定该第1上部电极成膜工序的成膜速度比该第2上部电极成膜工序的成膜速度更快。
在本发明中，该第1上部电极膜成形工序和该第2上部电极膜成形工序中的成膜方法，在采用溅射法的情况下，施加到靶子上的溅射电压可设定成与该第1上部电极膜成形工序和该第2上部电极膜成形工序中的不同，由此可以改变上述成膜速度(成膜速度)。
作为本发明中最好的具体实例，上述第1上部电极104，通过上面所记载的高温热处理难以被氧化，使用在该高绝缘氧化物膜103中不扩散的导电性材料，并且可以采用低能量的成膜条件。
下面，以实施例的形式说明本发明薄膜电容器的制造方法。
实施例1
图1是为说明本发明第1实施例的薄膜电容器的截面图。
在图1中，在电阻率为0.1Ω.cm的n型硅基板101上，通过DC溅射法，形成200纳米厚的由RuO2构成的下部电极层102。
在该薄片上，采用将Ba(DPM)2、Sr(DPM)2、Ti(i-OC3H7)和氧气作为原料，使用Electron Cyclotron Resonance(ECR)-CVD法，在基板温度为500℃，气压为7毫乇，等离子体激发的微波功率为500W的条件下，堆积成30纳米作为高绝缘氧化物膜层的(Ba，Sr)TiO3层103。
堆积作为该高绝缘氧化物膜层103的(Ba，Sr)TiO3之后，采用DC溅射法，在成膜温度为25℃，气压为4毫乇，DC电压为5.1W/cm2，在成膜速度为36纳米/分钟的条件下，堆积5纳米的Pt为第1上部电极层104。
对Pt的膜厚度没有特别限定，如果考虑到加工工序可以较薄。
采用溅射法，在成膜温度为25℃，气压为4毫乇，DC电压为4.5W/cm2，成膜速度为21纳米/分钟的条件下，堆积50纳米的Ru层为第2上部电极层107，制成薄膜电容器。最后，在该薄膜电容器上，在O2、N2中500℃下施以30分钟的温度磁滞。
通过用Ru单层形成上部电极105的现有技术制备的薄膜电容器和采用以上工序制备的本发明薄膜电容器的热磁滞泄漏特性比较示于图2。
在该具体例中，成形第1上部电极层104的成膜速度也可以比成形该第2上部电极层107的成膜速度慢。
从图2可见，在现有技术中，由热磁滞产生的泄漏特性，例如泄漏电流密度，即使驱动电压为0V，泄漏电流密度也在1×10-6A/cm2以上，随着该驱动电压升高，该泄漏电流密度会更加恶化，与此相反，本发明的该薄膜电容器，即使驱动电压为0V，泄漏电流密度在1×10-8A/cm2以下，然而，即使该驱动电压为2V，泄漏电流密度在1×10-8A/cm2以下，也表现出稳定的良好的低泄漏电流特性。
本发明生产的薄膜电容器显然具有良好的泄漏特性。将第1上部电极层104的膜厚度变至5～20纳米来评价密合性。
其结果是该第1上部电极层104的膜厚度越薄，越能提高密合性。因此，第1上部电极层104最好在10纳米以下。
对上述本发明的薄膜电容器，实施溅射方法的溅射装置没有特别限定，可以使用目前通常使用的溅射装置。
本发明所使用的溅射装置构造简图示于图4，本发明对溅射装置没有特别限定。
本发明所使用的溅射装置20，在真空室2内，设置形成该薄膜电容器的被加工基板4的基板夹3，同时，与该基板夹3相对，以给定的间隔设置固定给定靶子6的高频电极板5。
在该高频电极板5上，也可以同时固定不同的靶子6，在溅射不同金属的情况下，设置多个不同的高频电极板5，可以分别固定所给的靶子6。
在该基板夹3和该高频电极板5之间可以安装合适的开关装置7。
在该真空室2内，为了从外部向该真空室2内供给合适的惰性气体，安装惰性气体的供给装置11，为了保持该真空室2内处于一定的真空状态，安装真空状态调节装置12。
在该真空室2内安装的该高频电极板5的构成是由从合适的高频电源10开始，通过合适的电压控制装置9，施加调整到给定电压的高频电压。
因此，对于本具体例，在该靶子上过多地施加电压，通过任意调节该电压控制装置9就可以实现。
该溅射处理的时间或者真空度等是通过适当设置的控制装置8，通过调节作为供电装置的电压控制装置9或者真空状态调节装置12来实施。
实施例2
说明本发明薄膜电容器的第2个实施方案。
如图1所示，在电阻率为0.1Ω.cm的n型硅基板101上，通过DC溅射法，形成200纳米厚的由RuO2构成的下部电极层102。
在该薄片上，采用将Ba(DPM)2、Sr(DPM)2、Ti(i-OC3H7)和氧气作为原料，使用Electron Cyclotron Resonance(ECR)-CVD法，在基板温度为500℃，气压为7毫乇，等离子体激发的微波功率为500W的条件下，堆积成30纳米高绝缘氧化物膜层(Ba，Sr)TiO3层103。
堆积该高绝缘氧化物膜层103(Ba，Sr)TiO3之后，采用DC溅射法，在成膜温度为25℃，气压为4毫乇，DC电压为0.6W/cm2，成膜速度为9纳米/分钟的条件下，堆积层5纳米第1上部电极层104的Pt层。
对Pt的膜厚度没有特别限定，如果考虑到加工工序，最好较薄些。
最后，采用溅射法，在成膜温度为25℃，气压为4毫乇，DC电压为4.5W/cm2，成膜速度为21纳米/分钟的条件下，堆积成50纳米第2上部电极层107的Ru层，制成薄膜电容器。
通过以上工序制造的电容器显示出与实施例1同样良好的泄漏特性。
对该薄膜电容器于O2、N2中500℃下施以30分钟的温度磁滞之后，仍保持良好的泄漏特性。
通过剥离进行录离试验，密合性良好。并在第1上部电极层104上，用Pt和Ru的合金进行同样的研究。
与Pt一样，于O2、N2中，在500℃下施以温度磁滞前后，显示出与实施例1同样良好的泄漏特性。即使加工的面也是良好的。
由本发明制备的该薄膜电容器具有所谓在施加驱动电压为0～2V时泄漏电流密度为1×10-8A/cm2以下的特性。
在上述第1和第2个具体例中，作为下部电极，讲述RuO2的例子，作为该下部电极102，只要在高绝缘氧化物形成过程的氧气气氛下不丧失导电性，并且不形成低导电率层的都可以。
例如，采用选自Ru、Ir、Re、Os、Rh的金属或者其氧化物、硅化物中至少一种以上的材料，或者选自Pt、Au、Ag、Pd、Ni、Co中至少一种以上的材料都是有效的。
在上述实施例中，对以RuO2的单层形成该下部电极102的情况进行了描述，即使是采用多层下部电极构造，也可获得同样的效果。
在上面记载的各实施方案中，作为高绝缘氧化物，虽然列举使用(Ba，Sr)TiO3的情况，但本发明的高绝缘氧化物层用化学式ABO3来表示，作为A，为Ba、Sr、Pb、Ca、La、Li、K中的至少一种以上，作为B，为Ti、Zr、Ta、Nb、Mg、Fe、Zn、W中的至少一种以上，例如SrTiO3、(Sr，Ca)TiO3、(Ba，Sr，Ca)TiO3、PbTiO3、Pb(Zr，Ti)O3、(Pb，La)(Zr，Ti)O3、Pb(Mg，Nb)O3，Pb(Mg，W)O3，Pb(Zn，Nb)O3LiTaO3，LiNbO3，KTaO3，KNbO3等，或者用化学式(Bi2O2)(Am-1BmO3m+1)(m＝1，2，3，4，5)表示，作为A，为Ba、Sr、Pb、Ca、K、Bi中的至少一种以上，作为B，为Nb、Ta、Ti、W中的至少一种以上，例如Bi4Ti3O12、SrBi2Ta2O9、SrBi2Nb2O9，或者具有与上述化学式不同的化学组成的Ta2O5，也可获得同样的效果。
虽然在实施例中对(Ba，Sr)TiO3单层进行了描述，担在2层以上的多层高绝缘氧化物层的情况下，也可获得同样的效果。
下面，说明本发明的薄膜电容器的第3个实施方案。
即，在制造具有如图1所示的构造的薄膜电容器时，先在电阻率为0.1Ω.cm的n型硅基板101上，通过DC溅射法，形成200纳米厚的由RuO2构成的下部电极层102。
在该薄片上，用Ba(DPM)2、Sr(DPM)2、Ti(i-OC3H7)和氧气作为原料，使用Electron Cyclotron Resonance(ECR)-CVD法，在基板温度为500℃，气压为7毫乇，等离子体激发的微波功率为500W的条件下，堆积成30纳米高绝缘氧化物膜层的(Ba，Sr)TiO3层103。
堆积高绝缘氧化物膜层103的(Ba，Sr)TiO3之后，采用DC溅射法，在成膜温度为25℃，气压为4毫乇，DC电压为1.7W/cm2，成膜速度为16纳米/分钟的条件下，堆积成5纳米第1上部电极层104的Pt层。
对Pt层的膜厚度没有特别限定，如果考虑到加工工序，最好薄些。
最后，采用溅射法，在成膜温度为25℃，气压为4毫乇，DC电压为4.5W/cm2，成膜速度为21纳米/分钟的条件下，堆积成50纳米第2上部电极层107的Ru层，制成薄膜电容器。
最后，对该薄膜电容器，于O2、N2中500℃下施以30分钟的温度磁滞之后，进行与上述各实施例相同的热处理，测定该热磁滞后的泄漏电流特性，结果示于图5。
由图5的曲线可知道，与图2的现有例子相比，即使在热处理之后，仍保持良好的泄漏特性，同时，具有比实施例1的情况更好的泄漏特性。
接着对本发明薄膜电容器的第4个实施方案进行说明。
在制造具有如图1所示构造的薄膜电容器时，先在电阻率为0.1Ω.cm的n型硅基板101上，通过DC溅射法，形成200纳米厚的由RuO2构成的下部电极层102。
在该薄片上，用Ba(DPM)2、Sr(DPM)2、Ti(i-OC3H7)和氧气作为原料，使用Electron Cyclotron Resonance(ECR)-CVD法，在基板温度为500℃，气压为7毫乇，等离子体激发的微波功率为500W的条件下，堆积成30纳米的高绝缘氧化物膜层(Ba，Sr)TiO3层103。
堆积高绝缘氧化物膜层103(Ba，Sr)TiO3之后，采用DC溅射法，成膜温度为25℃，在气压为4毫乇，DC电压为1.7W/cm2，成膜速度为16纳米/分钟的条件下，堆积成5纳米的第1上部电极层104Pt层。
最后，采用溅射法，在成膜温度为25℃，气压为4毫乇，DC电压为4.5W/cm2，成膜速度为21纳米/分钟的条件下，堆积成100纳米第2上部电极层107的Ru层，制成薄膜电容器。
最后，对该薄膜电容器，于O2、N2中500℃下施以30分钟的温度磁滞之后，进行与上述各实施例相同的热处理，测定该热磁滞后的泄漏电流特性，结果示于图5。
由图5的曲线可知道，与图2的现有例子相比，即使在热处理之后仍保持良好的泄漏特性，同时，具有比实施例1的情况更好的泄漏特性。
至于与本发明的该薄膜电容器有关的泄漏电流特性可判定与第2上部电极层的膜厚度没有必然关系。
据测本发明的该第2上部电极层的膜厚度也可以为150～200纳米。
通过上面的工序制备的薄膜电容器具有与实施例1同样良好的泄漏特性。
在对该薄膜电容器，于O2、N2中500℃下施以30分钟的温度磁滞之后，仍保持良好的泄漏特性。
本发明的薄膜电容器由于采用了上面所述的技术构成，可获得的第1个效果是薄膜电容器具有良好的电特性。
其理由是通过在第1上部电极层上采用反应性低、不易氧化的材料和难以向该高绝缘氧化物膜层扩散的材料，防止了在该高绝缘氧化物膜层和该第1上部电极层的界面上的反应和(Ba，Sr)TiO3的损伤。
本发明获得的第2效果是缩短形成上部电极的时间，提高充放电能力。
其理由是通过提出第2上部电极层的成膜速度，缩短了成膜时间。
本发明的第3个效果是通过抑制剥离，提高了该薄膜电容器的有效利用。
其理由是通过在第2上部电极层上设置难以剥离的电极层，从而抑制了剥离。
另一方面，本发明的第4个效果是提高该薄膜电容器的加工性。
其理由是第2上部电极层107采用可通过反应性离子腐蚀的导电性材料，而且，通过使第1上部电极层104变薄，使加工性变得容易。

Claims (20)

1.一种薄膜电容器，包括：
绝缘氧化物层；
在所述绝缘氧化物层上的第一导电层；和
在所述第一导电层上的第二导电层；
其特征在于：所述第一导电层具有比所述第二导电层较低的氧化性和较低的扩散性二者至少之一，所述第一导电层具有的厚度在所述第二导电层厚度的十分之一至二十分之一范围内。
2.权利要求1所述的薄膜电容器，其特征在于，所述第一导电层具有比所述第二导电层较低的氧化性和较低的扩散性。
3.权利要求2所述的薄膜电容器，其特征在于，所述第一导电层含有Pt、Au、Ag、Pd、Ni、Co中至少一种金属或者其合金。
4.权利要求1所述的薄膜电容器，其特征在于，所述第二导电层具有比所述第一导电层较高的可成型性。
5.权利要求4所述的薄膜电容器，其特征在于，所述第二导电层具有比所述第一导电层对于反应性离子腐蚀较高的可成型性。
6.权利要求5所述的薄膜电容器，其特征在于，所述第二导电层包括Ru、RuO2、Ir、IrO2中至少一种或者其合金。
7.权利要求1所述的薄膜电容器，其特征在于，所述绝缘氧化物层包括高绝缘性氧化物层。
8.权利要求7所述的薄膜电容器，其特征在于，所述高绝缘性氧化物层主要由(Ba，Sr)TiO3构成。
9.权利要求1所述的薄膜电容器，其特征在于，所述第一导电层含有Pt，所述第二导电层含有Ru和Ir之一。
10.权利要求1所述的薄膜电容器，其特征在于，所述第二导电层具有单层结构。
11.一种薄膜电容器的上部电极层结构，所述结构包括：
与所述绝缘氧化物层接触并直接在其上的插入导电层；和
与所述插入导电层接触并直接在其上的上部电极层，所述上部电极层比所述插入导电层厚，
其特征在于，所述插入导电层具有比所述上部电极层较低的扩散性。
12.权利要求11所述的结构，其特征在于，所述插入导电层含有Pt、Au、Ag、Pd、Ni、Co中至少一种金属或者其合金。
13.权利要求11所述的结构，其特征在于，所述上部电极层具有比所述插入导电层较高的可成型性。
14.权利要求13所述的结构，其特征在于，所述上部电极层具有比所述插入导电层对于反应性离子腐蚀较高的可成型性。
15.权利要求14所述的结构，其特征在于，所述上部电极层包括Ru、RuO2、Ir、IrO2中至少一种或者其合金。
16.权利要求11所述的结构，其特征在于，所述绝缘氧化物层包括高绝缘性氧化物层。
17.权利要求16所述的结构，其特征在于，所述高绝缘性氧化物层主要由(Ba，Sr)TiO3构成。
18.权利要求11所述的结构，其特征在于，所述插入导电层含有Pt，所述第二导电层含有Ru和Ir之一。
19.权利要求11所述的结构，其特征在于，所述上部电极层具有单层结构。
20.一种薄膜电容器的上部电极层结构，所述结构包括：
在绝缘氧化物层上的插入导电层；和
在所述插入导电层上的上部电极层，所述上部电极层比所述插入导电层厚，
其特征在于：所述插入导电层具有比所述上部电极层较低的氧化性和较低的扩散性二者至少之一，所述插入导电层具有的厚度在所述上部电极层厚度的十分之一至二十分之一范围内。
CNB991034201A 1998-02-23 1999-02-23 薄膜电容器及其制造方法 Expired - Fee Related CN1165925C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP40472/1998 1998-02-23
JP40472/98 1998-02-23
JP04047298A JP3209175B2 (ja) 1998-02-23 1998-02-23 薄膜キャパシタの製造方法

Publications (2)

Publication Number Publication Date
CN1228602A CN1228602A (zh) 1999-09-15
CN1165925C true CN1165925C (zh) 2004-09-08

Family

ID=12581580

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991034201A Expired - Fee Related CN1165925C (zh) 1998-02-23 1999-02-23 薄膜电容器及其制造方法

Country Status (5)

Country Link
US (1) US6333537B1 (zh)
JP (1) JP3209175B2 (zh)
KR (1) KR100420847B1 (zh)
CN (1) CN1165925C (zh)
GB (1) GB2334622B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3183243B2 (ja) * 1998-02-25 2001-07-09 日本電気株式会社 薄膜キャパシタ及びその製造方法
JP3517876B2 (ja) * 1998-10-14 2004-04-12 セイコーエプソン株式会社 強誘電体薄膜素子の製造方法、インクジェット式記録ヘッド及びインクジェットプリンタ
US6534357B1 (en) * 2000-11-09 2003-03-18 Micron Technology, Inc. Methods for forming conductive structures and structures regarding same
KR20020058408A (ko) * 2000-12-30 2002-07-12 박종섭 루테늄 금속전극 제조방법
US6737753B2 (en) * 2001-09-28 2004-05-18 Osram Opto Semiconductor Gmbh Barrier stack
US7071007B2 (en) * 2002-12-06 2006-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a low voltage drive ferroelectric capacitor
KR100483359B1 (ko) * 2003-04-01 2005-04-15 학교법인 성균관대학 반도체소자 제조방법
US7536526B2 (en) * 2005-07-11 2009-05-19 General Electric Company Hierarchical state based migration of structured data
US7818855B2 (en) * 2006-11-10 2010-10-26 E. I. Du Pont De Nemours And Company Method of making thin-film capacitors on metal foil using thick top electrodes
JP2011029574A (ja) * 2009-03-31 2011-02-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
DE112011101912T5 (de) 2010-06-04 2013-03-28 Remy Technologies Llc. Kühlsystem und -verfahren für eine elektrische Maschine
US8519581B2 (en) 2010-06-08 2013-08-27 Remy Technologies, Llc Electric machine cooling system and method
EP2580846B1 (en) 2010-06-08 2018-07-18 Remy Technologies, LLC Electric machine cooling system and method
US8508085B2 (en) 2010-10-04 2013-08-13 Remy Technologies, Llc Internal cooling of stator assembly in an electric machine
US8692425B2 (en) 2011-05-10 2014-04-08 Remy Technologies, Llc Cooling combinations for electric machines
EP2720981B1 (en) * 2011-06-17 2016-11-16 Umicore Lithium metal oxide partcles coated with a mixture of the elements of the core material and one or more metal oxides
US9041260B2 (en) 2011-07-08 2015-05-26 Remy Technologies, Llc Cooling system and method for an electronic machine
US9048710B2 (en) 2011-08-29 2015-06-02 Remy Technologies, Llc Electric machine module cooling system and method
US10069375B2 (en) 2012-05-02 2018-09-04 Borgwarner Inc. Electric machine module cooling system and method
US9502494B2 (en) * 2013-12-18 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor structure and method for forming the same
US9337786B1 (en) * 2014-12-18 2016-05-10 General Electric Company Multi-layer decoupling capacitor for a tube amplifier assembly
KR20210103671A (ko) 2020-02-14 2021-08-24 삼성전자주식회사 반도체 메모리 소자
CN113012939B (zh) * 2021-02-22 2022-09-09 四川大学 高耐电压低损耗硅基薄膜电容器及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
JPH0793969A (ja) * 1993-09-22 1995-04-07 Olympus Optical Co Ltd 強誘電体容量素子
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
JP2703206B2 (ja) 1994-09-30 1998-01-26 三星電子株式会社 強誘電体キャパシタ及びその製造方法
JP3279453B2 (ja) 1995-03-20 2002-04-30 シャープ株式会社 不揮発性ランダムアクセスメモリ
US5668040A (en) 1995-03-20 1997-09-16 Lg Semicon Co., Ltd. Method for forming a semiconductor device electrode which also serves as a diffusion barrier
JPH09116111A (ja) * 1995-10-23 1997-05-02 Olympus Optical Co Ltd 半導体装置
US5612560A (en) * 1995-10-31 1997-03-18 Northern Telecom Limited Electrode structure for ferroelectric capacitors for integrated circuits
KR100189982B1 (ko) 1995-11-29 1999-06-01 윤종용 고유전체 캐패시터의 제조방법
KR100215861B1 (ko) 1996-03-13 1999-08-16 구본준 유전체 박막 제조방법 및 이를 이용한 반도체 장치제조방법
US5732841A (en) 1996-03-19 1998-03-31 Tesma International Inc. Fuel cap
JP3171110B2 (ja) * 1996-06-19 2001-05-28 ソニー株式会社 強誘電体キャパシタ構造の製造方法
JPH1012751A (ja) * 1996-06-27 1998-01-16 Sharp Corp 強誘電体記憶素子
KR100239417B1 (ko) 1996-12-03 2000-01-15 김영환 반도체 소자의 커패시터 및 그의 제조방법
US5807774A (en) 1996-12-06 1998-09-15 Sharp Kabushiki Kaisha Simple method of fabricating ferroelectric capacitors
US6011284A (en) 1996-12-26 2000-01-04 Sony Corporation Electronic material, its manufacturing method, dielectric capacitor, nonvolatile memory and semiconductor device
KR100269314B1 (ko) 1997-02-17 2000-10-16 윤종용 플라즈마처리를이용한반도체장치의커패시터제조방법
DE19829300B4 (de) 1997-06-30 2006-05-18 Hyundai Electronics Industries Co., Ltd., Ichon Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung
KR100289389B1 (ko) 1998-03-05 2001-06-01 김영환 반도체소자의캐패시터제조방법
US6107136A (en) 1998-08-17 2000-08-22 Motorola Inc. Method for forming a capacitor structure

Also Published As

Publication number Publication date
JPH11238861A (ja) 1999-08-31
KR100420847B1 (ko) 2004-03-02
GB2334622B (en) 2003-06-11
CN1228602A (zh) 1999-09-15
JP3209175B2 (ja) 2001-09-17
US6333537B1 (en) 2001-12-25
KR19990072822A (ko) 1999-09-27
GB9904139D0 (en) 1999-04-14
GB2334622A (en) 1999-08-25

Similar Documents

Publication Publication Date Title
CN1165925C (zh) 薄膜电容器及其制造方法
CN1228850C (zh) 半导体装置及其制造方法
CN1231973C (zh) 薄膜电容器及其制造方法
CN1173406C (zh) 具有电容器保护层的半导体存储器件及其制备方法
CN1114577C (zh) 一种生产铋层结构的铁电薄膜的方法
CN1173403C (zh) 半导体装置及其制造方法
CN1499633A (zh) 半导体器件及其制造方法
KR20010027867A (ko) 박막 형성장치 및 이를 이용한 반도체소자의 커패시터 형성방법
JP2003174146A (ja) 強誘電体キャパシタおよびその製造方法
TW201017829A (en) Methods of making capacitors, DRAM arrays and electronic systems
KR20120051820A (ko) 커패시터, 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법
CN1292931A (zh) 铁电电容器与半导体器件
CN1155092C (zh) 半导体装置及其制造方法
CN100343976C (zh) 铁电随机存取存储器的制作方法
CN1269216C (zh) 半导体存储器件及其制造方法
CN1744320A (zh) 半导体器件及其制造方法
CN1790569A (zh) 电介质薄膜、薄膜电介质元件及其制造方法
CN1674286A (zh) 铁电存储器元件及其制造方法
CN1201250A (zh) 带电容的半导体器件的制造方法
CN1469479A (zh) 半导体装置及其制造方法
JP5608317B2 (ja) キャパシタ用電極及びその製造方法、半導体装置
CN100352007C (zh) 电极膜及其制造方法和强电介质存储器及半导体装置
CN1311896A (zh) 制造叠层超晶格材料和制造包括该材料的电子器件的低温处理方法
CN1624924A (zh) 半导体器件的制造方法
CN1532936A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040908

Termination date: 20160223