JPH09116111A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09116111A JPH09116111A JP7274197A JP27419795A JPH09116111A JP H09116111 A JPH09116111 A JP H09116111A JP 7274197 A JP7274197 A JP 7274197A JP 27419795 A JP27419795 A JP 27419795A JP H09116111 A JPH09116111 A JP H09116111A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- semiconductor device
- low resistance
- ferroelectric thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】低抵抗電極を有する半導体装置では高温熱処理
に弱く、高温熱処理に強い半導体装置では電極の抵抗が
大きいこと。 【解決手段】基板１、低抵抗金属または低抵抗金属を含
有した合金からなる第二電極２２、導電性酸化物からな
る第一電極２１、強誘電体薄膜３、導電性酸化物からな
る第一電極４１、低抵抗金属または低抵抗金属を含有し
た合金からなる第二電極４２の順に積層された半導体装
置。
に弱く、高温熱処理に強い半導体装置では電極の抵抗が
大きいこと。 【解決手段】基板１、低抵抗金属または低抵抗金属を含
有した合金からなる第二電極２２、導電性酸化物からな
る第一電極２１、強誘電体薄膜３、導電性酸化物からな
る第一電極４１、低抵抗金属または低抵抗金属を含有し
た合金からなる第二電極４２の順に積層された半導体装
置。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は強誘電体薄膜を有す
るメモリ装置、薄膜コンデンサ装置、薄膜センサー、電
気光学装置などの半導体装置に関する。
るメモリ装置、薄膜コンデンサ装置、薄膜センサー、電
気光学装置などの半導体装置に関する。
【０００２】
【従来の技術】図１０に、半導体装置の一種であり、下
部電極と上部電極との間に強誘電体薄膜を挟んだ構造か
らなる薄膜キャパシタの一般的な概略構成を示す。図１
０において、１０１はシリコン基板である。１０２は薄
膜キャパシタの下地となる絶縁膜であり、例えばシリコ
ン基板１０１を熱酸化することで０．５〜１μｍのＳｉ
Ｏ2 絶縁膜を形成する。２０１は薄膜キャパシタの下部
電極であり、一般的には高温熱処理に安定なＰｔを用い
てスパッタで０．１〜０．５μｍの膜厚のものを形成す
る。
部電極と上部電極との間に強誘電体薄膜を挟んだ構造か
らなる薄膜キャパシタの一般的な概略構成を示す。図１
０において、１０１はシリコン基板である。１０２は薄
膜キャパシタの下地となる絶縁膜であり、例えばシリコ
ン基板１０１を熱酸化することで０．５〜１μｍのＳｉ
Ｏ2 絶縁膜を形成する。２０１は薄膜キャパシタの下部
電極であり、一般的には高温熱処理に安定なＰｔを用い
てスパッタで０．１〜０．５μｍの膜厚のものを形成す
る。
【０００３】３０１は強誘電体薄膜であり、例えばＰｂ
（ＴｉＺｒ）Ｏ3 （略称ＰＺＴ），ＰｂＴｉＯ3 ，Ｂａ
ＴｉＯ3 ，ＳｒＴｉＯ3 ，Ｂａ（ＳｒＴｉ）Ｏ3 （略称
ＢＳＴ），（ＰｂＬａ）ＴｉＯ3 （略称ＰＬＴ）及びＢ
ｉ層状酸化物等を用いて、スピンコ−ト、ＣＶＤ、スパ
ッタなどにより０．２〜０．５μｍの薄膜を形成し、６
００℃以上の温度で焼結して作製する。４０１は上部電
極であり、高温熱処理に対して安定なＰｔをスパッタに
より０．２〜０．５μｍの膜厚に形成する。また、特開
平３−２５７８５８号公報では、上部電極として低抵抗
材料であるＡｌを０．５μｍの膜厚で形成している。
（ＴｉＺｒ）Ｏ3 （略称ＰＺＴ），ＰｂＴｉＯ3 ，Ｂａ
ＴｉＯ3 ，ＳｒＴｉＯ3 ，Ｂａ（ＳｒＴｉ）Ｏ3 （略称
ＢＳＴ），（ＰｂＬａ）ＴｉＯ3 （略称ＰＬＴ）及びＢ
ｉ層状酸化物等を用いて、スピンコ−ト、ＣＶＤ、スパ
ッタなどにより０．２〜０．５μｍの薄膜を形成し、６
００℃以上の温度で焼結して作製する。４０１は上部電
極であり、高温熱処理に対して安定なＰｔをスパッタに
より０．２〜０．５μｍの膜厚に形成する。また、特開
平３−２５７８５８号公報では、上部電極として低抵抗
材料であるＡｌを０．５μｍの膜厚で形成している。
【０００４】しかしながら、電極として低抵抗材料であ
るＡｌを用いた場合に高温熱処理を施すと、Ａｌが拡散
し上下電極間で電気的ショ−トを発生させてしまうた
め、強誘電体薄膜を成膜後に６００℃以上の熱処理を施
すことができない。従って、上下電極として低抵抗であ
るＡｌを用いた場合には、強誘電体薄膜成膜後に高温熱
処理が施せないために、熱処理により強誘電体薄膜キャ
パシタの最良な特性を引き出すことができなくなってし
まう。
るＡｌを用いた場合に高温熱処理を施すと、Ａｌが拡散
し上下電極間で電気的ショ−トを発生させてしまうた
め、強誘電体薄膜を成膜後に６００℃以上の熱処理を施
すことができない。従って、上下電極として低抵抗であ
るＡｌを用いた場合には、強誘電体薄膜成膜後に高温熱
処理が施せないために、熱処理により強誘電体薄膜キャ
パシタの最良な特性を引き出すことができなくなってし
まう。
【０００５】さらに、高温処理に安定であるとされてい
るＰｔを電極に用いた場合でも、６００℃以上での強誘
電体薄膜形成において再結晶による電極表面荒れを生じ
てしまい、強誘電体薄膜キャパシタの最良な特性を引き
出せなくなってしまう。この様な問題点を解決するもの
として、特開平３−２５７８５８号公報には、下部電極
として、高温熱処理に安定な導電性酸化物（ＲｕＯ2 ，
ＲｈＯ2 ，ＲｅＯ2 ，ＯｓＯ2 ，ＩｒＯ2 ）を０．５μ
ｍの膜厚で形成したものが開示されている。また、本出
願人の先願（特願平７−１９３２１０）においても、高
温熱処理時の問題を解決するものとして、Ｒｈ，Ｒｕ，
Ｏｓ，Ｉｒのうち少なくとも一種の元素を含有するＰｔ
を電極として用いたものを提案している。
るＰｔを電極に用いた場合でも、６００℃以上での強誘
電体薄膜形成において再結晶による電極表面荒れを生じ
てしまい、強誘電体薄膜キャパシタの最良な特性を引き
出せなくなってしまう。この様な問題点を解決するもの
として、特開平３−２５７８５８号公報には、下部電極
として、高温熱処理に安定な導電性酸化物（ＲｕＯ2 ，
ＲｈＯ2 ，ＲｅＯ2 ，ＯｓＯ2 ，ＩｒＯ2 ）を０．５μ
ｍの膜厚で形成したものが開示されている。また、本出
願人の先願（特願平７−１９３２１０）においても、高
温熱処理時の問題を解決するものとして、Ｒｈ，Ｒｕ，
Ｏｓ，Ｉｒのうち少なくとも一種の元素を含有するＰｔ
を電極として用いたものを提案している。
【０００６】
【発明が解決しようとする課題】しかし、上述のＰｔの
比電気抵抗は約１０μΩｃｍ、またＲｕＯ2 ，Ｒｈ
Ｏ2，ＲｅＯ2 ，ＯｓＯ2 ，ＩｒＯ2 等の導電性酸化物
の比電気抵抗は５０μΩｃｍ以上であり、低抵抗の電極
として用いられる低抵抗材料Ａｌ（２．５μΩｃｍ）な
どの４倍以上である。このように、通常用いられる電極
材料と比較して比電気抵抗が増加しているため、この電
極における抵抗分により入力あるいは出力波形の遅延等
が生じ、処理速度の限界が発生してしまうことになる。
比電気抵抗は約１０μΩｃｍ、またＲｕＯ2 ，Ｒｈ
Ｏ2，ＲｅＯ2 ，ＯｓＯ2 ，ＩｒＯ2 等の導電性酸化物
の比電気抵抗は５０μΩｃｍ以上であり、低抵抗の電極
として用いられる低抵抗材料Ａｌ（２．５μΩｃｍ）な
どの４倍以上である。このように、通常用いられる電極
材料と比較して比電気抵抗が増加しているため、この電
極における抵抗分により入力あるいは出力波形の遅延等
が生じ、処理速度の限界が発生してしまうことになる。
【０００７】また、この強誘電体薄膜キャパシタをメモ
リなどに用いようとすれば、下部電極および上部電極を
互いに交差するようにストライプ状に複数配列した、い
わゆる単純マトリックス構造の強誘電体薄膜キャパシタ
を形成することが考えられるが、この場合、上下電極が
配線電極としての役割を果たしているため、電極に高抵
抗材料を用いたことによる処理速度の低下が、一層問題
となり、特にメモリの大容量化を図る際に障害となって
くる。
リなどに用いようとすれば、下部電極および上部電極を
互いに交差するようにストライプ状に複数配列した、い
わゆる単純マトリックス構造の強誘電体薄膜キャパシタ
を形成することが考えられるが、この場合、上下電極が
配線電極としての役割を果たしているため、電極に高抵
抗材料を用いたことによる処理速度の低下が、一層問題
となり、特にメモリの大容量化を図る際に障害となって
くる。
【０００８】本願発明は、このような課題を解決するた
めになされたものであり、熱処理に強く、大容量化した
場合でも高速処理が可能な半導体装置を提供することを
目的とする。
めになされたものであり、熱処理に強く、大容量化した
場合でも高速処理が可能な半導体装置を提供することを
目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る半導体装置は、基板、下部電極、強誘
電体薄膜、上部電極が順次積層された半導体装置におい
て、前記下部電極および上部電極のうち少なくとも一方
の電極が、前記強誘電体薄膜と接し且つ強誘電体薄膜の
熱処理時において反応しない材料からなる第一電極と、
比抵抗１．０〜３．０μΩｃｍの低抵抗金属もしくはこ
の低抵抗金属を含有した合金で形成される第二電極とで
構成されることを特徴としている。
め、本発明に係る半導体装置は、基板、下部電極、強誘
電体薄膜、上部電極が順次積層された半導体装置におい
て、前記下部電極および上部電極のうち少なくとも一方
の電極が、前記強誘電体薄膜と接し且つ強誘電体薄膜の
熱処理時において反応しない材料からなる第一電極と、
比抵抗１．０〜３．０μΩｃｍの低抵抗金属もしくはこ
の低抵抗金属を含有した合金で形成される第二電極とで
構成されることを特徴としている。
【００１０】よって本発明によれば、低抵抗金属又は低
抵抗金属を含有した第二電極を有し、この第二電極が強
誘電体と接していないので、熱処理に強く、大容量化し
た場合でも高速処理が可能な半導体装置を提供すること
ができる。
抵抗金属を含有した第二電極を有し、この第二電極が強
誘電体と接していないので、熱処理に強く、大容量化し
た場合でも高速処理が可能な半導体装置を提供すること
ができる。
【００１１】
（第一の実施の形態）図１に、本発明の第一の実施の形
態に係る半導体装置である強誘電体薄膜キャパシタの断
面図を示す。図１において基板１はシリコンあるいはガ
ラスからなり、その表面には、熱酸化して形成したＳｉ
Ｏ2 、もしくはＣＶＤによるＢＰＳＧ，ＰＳＧ，ＮＳ
Ｇ，Ｓｉ3 Ｎ4 等の絶縁膜、あるいはＰｏｌｙ−Ｓｉが
形成されている。その上に、低抵抗金属もしくは低抵抗
金属を含有した合金で形成された第二電極２２と、第一
電極２１の順で下部電極２を成膜する。
態に係る半導体装置である強誘電体薄膜キャパシタの断
面図を示す。図１において基板１はシリコンあるいはガ
ラスからなり、その表面には、熱酸化して形成したＳｉ
Ｏ2 、もしくはＣＶＤによるＢＰＳＧ，ＰＳＧ，ＮＳ
Ｇ，Ｓｉ3 Ｎ4 等の絶縁膜、あるいはＰｏｌｙ−Ｓｉが
形成されている。その上に、低抵抗金属もしくは低抵抗
金属を含有した合金で形成された第二電極２２と、第一
電極２１の順で下部電極２を成膜する。
【００１２】ここで第二電極２２は、比電気抵抗が１．
５μΩｃｍ〜２．５μΩｃｍと低抵抗であるＡｌ（２．
５μΩｃｍ），Ｃｕ（１．５μΩｃｍ），Ａｕ（２．０
μΩｃｍ）のうち少なくとも１種を含む金属、もしくは
ＡｌＳｉ，ＡｌＳｉＣｕが用いられ、スパッタによって
０．１〜１．０μｍに成膜されている。また、第一電極
２１は、強誘電体薄膜の熱処理温度において反応しな
い、ＩＴＯ，ＳｎＯ2 ，Ｉｎ2 Ｏ3 ，ＲｕＯ2 ，ＩｒＯ
2 ，ＲｈＯ2 ，ＯｓＯ2 のうち少なくとも一種を含む導
電性酸化物からなり、スパッタにより０．１〜０．５μ
ｍに成膜されている。
５μΩｃｍ〜２．５μΩｃｍと低抵抗であるＡｌ（２．
５μΩｃｍ），Ｃｕ（１．５μΩｃｍ），Ａｕ（２．０
μΩｃｍ）のうち少なくとも１種を含む金属、もしくは
ＡｌＳｉ，ＡｌＳｉＣｕが用いられ、スパッタによって
０．１〜１．０μｍに成膜されている。また、第一電極
２１は、強誘電体薄膜の熱処理温度において反応しな
い、ＩＴＯ，ＳｎＯ2 ，Ｉｎ2 Ｏ3 ，ＲｕＯ2 ，ＩｒＯ
2 ，ＲｈＯ2 ，ＯｓＯ2 のうち少なくとも一種を含む導
電性酸化物からなり、スパッタにより０．１〜０．５μ
ｍに成膜されている。
【００１３】次に、下部電極２上に、Ｐｂ（ＴｉＺｒ）
Ｏ3 （略称ＰＺＴ），ＰｂＴｉＯ3，ＢａＴｉＯ3 ，Ｓ
ｒＴｉＯ3 ，Ｂａ（ＳｒＴｉ）Ｏ3 （略称ＢＳＴ），
（ＰｂＬａ）ＴｉＯ3 （略称ＰＬＴ），Ｂｉ層状酸化物
などの強誘電体薄膜３を、スピンコ−ト、ＣＶＤ、スパ
ッタなどで０．１〜０．５μｍの膜厚で成膜し、その後
６００〜８００℃で熱処理を行う。
Ｏ3 （略称ＰＺＴ），ＰｂＴｉＯ3，ＢａＴｉＯ3 ，Ｓ
ｒＴｉＯ3 ，Ｂａ（ＳｒＴｉ）Ｏ3 （略称ＢＳＴ），
（ＰｂＬａ）ＴｉＯ3 （略称ＰＬＴ），Ｂｉ層状酸化物
などの強誘電体薄膜３を、スピンコ−ト、ＣＶＤ、スパ
ッタなどで０．１〜０．５μｍの膜厚で成膜し、その後
６００〜８００℃で熱処理を行う。
【００１４】さらに、その上に第一電極４１、第二電極
４２の順で上部電極４を成膜する。ここで、第一電極４
１と第二電極４２は、それぞれ下部電極２の第一電極２
１と第二電極２２と同じ構成で良い。次に、半導体工程
で一般的に用いられる、フォトリソグラフィ技術と、反
応性イオンエッチング（ＲＩＥ）あるいはイオンミリン
グとによって、上部電極４、強誘電体薄膜３、下部電極
２の順に所定の形状を形成し、最後に６００℃以上の熱
処理を行う。
４２の順で上部電極４を成膜する。ここで、第一電極４
１と第二電極４２は、それぞれ下部電極２の第一電極２
１と第二電極２２と同じ構成で良い。次に、半導体工程
で一般的に用いられる、フォトリソグラフィ技術と、反
応性イオンエッチング（ＲＩＥ）あるいはイオンミリン
グとによって、上部電極４、強誘電体薄膜３、下部電極
２の順に所定の形状を形成し、最後に６００℃以上の熱
処理を行う。
【００１５】以上をもって、本発明の第一の実施の形態
である強誘電体薄膜キャパシタを形成する。本実施形態
に係る強誘電体薄膜キャパシタによれば、低抵抗電極で
ある第二電極２２，４２と強誘電体薄膜３間に強誘電体
薄膜の熱処理温度において反応しない第一電極が形成さ
れており、第二電極と強誘電体とが接触していない。そ
のため、６００〜８００℃の高温熱処理に対して、低抵
抗電極である第二電極２２，４２と、第一電極２１，４
１との間、第一電極２１，４１と強誘電体薄膜３との間
で反応が起こらない。従って、低抵抗電極を有し、且つ
高温熱処理を施しても強誘電体の特性が劣化することの
ない強誘電体薄膜キャパシタを得ることができ、これを
後述する図８に示すように複数マトリックス状に組み合
わせると、大容量で高速処理が可能な半導体装置を作製
することができる。
である強誘電体薄膜キャパシタを形成する。本実施形態
に係る強誘電体薄膜キャパシタによれば、低抵抗電極で
ある第二電極２２，４２と強誘電体薄膜３間に強誘電体
薄膜の熱処理温度において反応しない第一電極が形成さ
れており、第二電極と強誘電体とが接触していない。そ
のため、６００〜８００℃の高温熱処理に対して、低抵
抗電極である第二電極２２，４２と、第一電極２１，４
１との間、第一電極２１，４１と強誘電体薄膜３との間
で反応が起こらない。従って、低抵抗電極を有し、且つ
高温熱処理を施しても強誘電体の特性が劣化することの
ない強誘電体薄膜キャパシタを得ることができ、これを
後述する図８に示すように複数マトリックス状に組み合
わせると、大容量で高速処理が可能な半導体装置を作製
することができる。
【００１６】なお、この発明の実施の形態の各構成は、
当然、各種の変形、変更が可能である。例えば、下部電
極２をフォトリソグラフィ技術と、ＲＩＥあるいはイオ
ンミリングとを用いて所定形状に形成後に、強誘電体薄
膜３を成膜してもよい。また、図２に示すように、下部
電極２の第二電極２２を、基板１と第一電極２１で完全
に覆った構造にしてもよい。さらには、上部電極４の第
一電極４１、強誘電体薄膜３および下部電極２を所定形
状に形成後に、６００℃以上の熱処理を施し、その後に
上部電極４の第二電極４２を成膜、形成してもよい。さ
らには、第一電極、第二電極からなる電極構造は上下電
極のどちらか一方だけでも良い。 （第二の実施の形態）次に、本発明の第二の実施の形態
に係る強誘電体薄膜キャパシタを、図３の断面図を用い
て説明する。
当然、各種の変形、変更が可能である。例えば、下部電
極２をフォトリソグラフィ技術と、ＲＩＥあるいはイオ
ンミリングとを用いて所定形状に形成後に、強誘電体薄
膜３を成膜してもよい。また、図２に示すように、下部
電極２の第二電極２２を、基板１と第一電極２１で完全
に覆った構造にしてもよい。さらには、上部電極４の第
一電極４１、強誘電体薄膜３および下部電極２を所定形
状に形成後に、６００℃以上の熱処理を施し、その後に
上部電極４の第二電極４２を成膜、形成してもよい。さ
らには、第一電極、第二電極からなる電極構造は上下電
極のどちらか一方だけでも良い。 （第二の実施の形態）次に、本発明の第二の実施の形態
に係る強誘電体薄膜キャパシタを、図３の断面図を用い
て説明する。
【００１７】第一の実施の形態との違いは、第二電極２
２，４２が、第一電極２１，４１と接する反応防止導電
層２２２，４２２と、低抵抗金属もしくは低抵抗金属を
含有した低抵抗金属層２２１，４２１との二層からなる
こと、及び第一電極２１，４１が、強誘電体薄膜の熱処
理温度において反応を起こさない、例えばＰｔ、あるい
はＲｈ，Ｒｕ，Ｏｓ，Ｉｒのうち少なくとも一種の元素
を含有するＰｔからなることである。その他、基板１、
強誘電体薄膜３は、第一の実施の形態と同様なので説明
は省略する。また、低抵抗金属層２２１，４２１は第一
の実施の形態の第二電極２２，４２と同様の材料で形成
される。
２，４２が、第一電極２１，４１と接する反応防止導電
層２２２，４２２と、低抵抗金属もしくは低抵抗金属を
含有した低抵抗金属層２２１，４２１との二層からなる
こと、及び第一電極２１，４１が、強誘電体薄膜の熱処
理温度において反応を起こさない、例えばＰｔ、あるい
はＲｈ，Ｒｕ，Ｏｓ，Ｉｒのうち少なくとも一種の元素
を含有するＰｔからなることである。その他、基板１、
強誘電体薄膜３は、第一の実施の形態と同様なので説明
は省略する。また、低抵抗金属層２２１，４２１は第一
の実施の形態の第二電極２２，４２と同様の材料で形成
される。
【００１８】図３において、基板１上に低抵抗金属層２
２１、反応防止導電層２２２、第一電極２１の順で下部
電極２を成膜する。ここで反応防止導電層は、ＩＴＯ，
ＳｎＯ2 ，Ｉｎ2 Ｏ3 ，ＲｕＯ2 ，ＩｒＯ2 ，Ｒｈ
Ｏ2 ，ＯｓＯ2 ，ＴｉＮ，ＴｉＷのうち少なくとも一種
を含む化合物であり、スパッタによって０．０５〜０．
１μｍに成膜される。また第一電極２１は、Ｐｔタ−ゲ
ット、あるいはＲｈ，Ｒｕ，Ｏｓ，Ｉｒのうち少なくと
も一種の元素を含有するＰｔタ−ゲット、を用いてスパ
ッタにより０．１〜０．５μｍに成膜される。
２１、反応防止導電層２２２、第一電極２１の順で下部
電極２を成膜する。ここで反応防止導電層は、ＩＴＯ，
ＳｎＯ2 ，Ｉｎ2 Ｏ3 ，ＲｕＯ2 ，ＩｒＯ2 ，Ｒｈ
Ｏ2 ，ＯｓＯ2 ，ＴｉＮ，ＴｉＷのうち少なくとも一種
を含む化合物であり、スパッタによって０．０５〜０．
１μｍに成膜される。また第一電極２１は、Ｐｔタ−ゲ
ット、あるいはＲｈ，Ｒｕ，Ｏｓ，Ｉｒのうち少なくと
も一種の元素を含有するＰｔタ−ゲット、を用いてスパ
ッタにより０．１〜０．５μｍに成膜される。
【００１９】次に、強誘電体薄膜３を成膜し、その後、
６００〜８００℃の熱処理を行う。さらに、その上に第
一電極４１、反応防止導電層４２２、低抵抗金属層４２
１の順で上部電極４を成膜する。ここで、第一電極４
１、反応防止導電層４２２、低抵抗金属層４２１は、そ
れぞれ下部電極２の第一電極２１、反応防止導電層２２
２、低抵抗金属層２２１と同様に構成する。次に、半導
体工程で一般的に用いられるフォトリソグラフィ技術
と、ＲＩＥまたはイオンミリングとを用いて上部電極
４、強誘電体薄膜３、下部電極２の順に所定の形状を成
膜し、最後に６００℃以上の熱処理を行う。
６００〜８００℃の熱処理を行う。さらに、その上に第
一電極４１、反応防止導電層４２２、低抵抗金属層４２
１の順で上部電極４を成膜する。ここで、第一電極４
１、反応防止導電層４２２、低抵抗金属層４２１は、そ
れぞれ下部電極２の第一電極２１、反応防止導電層２２
２、低抵抗金属層２２１と同様に構成する。次に、半導
体工程で一般的に用いられるフォトリソグラフィ技術
と、ＲＩＥまたはイオンミリングとを用いて上部電極
４、強誘電体薄膜３、下部電極２の順に所定の形状を成
膜し、最後に６００℃以上の熱処理を行う。
【００２０】以上をもって、本発明の第二の実施の形態
である強誘電体薄膜キャパシタを形成する。本実施形態
に係る強誘電体薄膜キャパシタでは、低抵抗電極と強誘
電体とが接しておらず、６００〜８００℃の高温熱処理
に対して、低抵抗金属層２２１，４２１と反応防止導電
層２２２，４２２との間、反応防止導電層２２２，４２
２と第一電極２１，４１との間、第一電極と強誘電体薄
膜３との間では反応が起こらない。従って、低抵抗電極
を有し、且つ高温熱処理を施しても強誘電体の特性の劣
化することのない強誘電体薄膜キャパシタを得ることが
でき、これを後述する図８に示すように複数マトリック
ス状に組み合わせると、大容量で高速処理が可能な半導
体装置を作製することができる。
である強誘電体薄膜キャパシタを形成する。本実施形態
に係る強誘電体薄膜キャパシタでは、低抵抗電極と強誘
電体とが接しておらず、６００〜８００℃の高温熱処理
に対して、低抵抗金属層２２１，４２１と反応防止導電
層２２２，４２２との間、反応防止導電層２２２，４２
２と第一電極２１，４１との間、第一電極と強誘電体薄
膜３との間では反応が起こらない。従って、低抵抗電極
を有し、且つ高温熱処理を施しても強誘電体の特性の劣
化することのない強誘電体薄膜キャパシタを得ることが
でき、これを後述する図８に示すように複数マトリック
ス状に組み合わせると、大容量で高速処理が可能な半導
体装置を作製することができる。
【００２１】さらに、強誘電体薄膜３と接する第一電極
２１，４１が、Ｐｔ、あるいはＲｈ，Ｒｕ，Ｏｓ，Ｉｒ
のうち少なくとも一種の元素を含有するＰｔで形成され
ているので、強誘電体薄膜キャパシタの良好な電気的特
性あるいは物理的特性を引き出すことができる。特に、
Ｒｈ，Ｒｕ，Ｏｓ，Ｉｒのうち少なくとも一種の元素を
含有するＰｔで形成されている場合には、Ｐｔの延性が
小さくなって剛性を増し、且つ結晶粒径のばらつきが小
さくなって、６００℃以上の熱処理を施してもヒロック
が発生せず、強誘電体薄膜の熱処理時における核成長が
良好に行われるので、欠陥のない強誘電体薄膜を形成で
きる。従って、特性が良好、且つ大容量で高速処理が可
能な半導体装置を得ることができる。
２１，４１が、Ｐｔ、あるいはＲｈ，Ｒｕ，Ｏｓ，Ｉｒ
のうち少なくとも一種の元素を含有するＰｔで形成され
ているので、強誘電体薄膜キャパシタの良好な電気的特
性あるいは物理的特性を引き出すことができる。特に、
Ｒｈ，Ｒｕ，Ｏｓ，Ｉｒのうち少なくとも一種の元素を
含有するＰｔで形成されている場合には、Ｐｔの延性が
小さくなって剛性を増し、且つ結晶粒径のばらつきが小
さくなって、６００℃以上の熱処理を施してもヒロック
が発生せず、強誘電体薄膜の熱処理時における核成長が
良好に行われるので、欠陥のない強誘電体薄膜を形成で
きる。従って、特性が良好、且つ大容量で高速処理が可
能な半導体装置を得ることができる。
【００２２】なお、この発明の実施の形態の各構成は、
当然、各種の変形、変更が可能である。例えば、下部電
極２をフォトリソグラフィ技術と、ＲＩＥあるいはイオ
ンミリングとを用いて所定形状に形成後に、強誘電体薄
膜３を成膜してもよい。また、図４に示したように、下
部電極２の低抵抗金属層２２１を基板１と反応防止導電
層２２２で完全に覆った構造にしてもよい。さらには、
上部電極４の反応防止層４２２、第一電極４１、強誘電
体薄膜３および下部電極２を所定形状に形成後に、６０
０℃以上の熱処理を施し、その後上部電極４の低抵抗金
属層４２１を成膜、形成してもよい。さらには、第一電
極、第二電極からなる電極構造は上下電極のどちらか一
方だけでも良い。 （第三の実施の形態）次に、本発明の第３の実施の形態
に係る強誘電体薄膜キャパシタを、図５の断面図を用い
て説明する。
当然、各種の変形、変更が可能である。例えば、下部電
極２をフォトリソグラフィ技術と、ＲＩＥあるいはイオ
ンミリングとを用いて所定形状に形成後に、強誘電体薄
膜３を成膜してもよい。また、図４に示したように、下
部電極２の低抵抗金属層２２１を基板１と反応防止導電
層２２２で完全に覆った構造にしてもよい。さらには、
上部電極４の反応防止層４２２、第一電極４１、強誘電
体薄膜３および下部電極２を所定形状に形成後に、６０
０℃以上の熱処理を施し、その後上部電極４の低抵抗金
属層４２１を成膜、形成してもよい。さらには、第一電
極、第二電極からなる電極構造は上下電極のどちらか一
方だけでも良い。 （第三の実施の形態）次に、本発明の第３の実施の形態
に係る強誘電体薄膜キャパシタを、図５の断面図を用い
て説明する。
【００２３】第二の実施の形態との違いは、第二電極２
２，４２において、低抵抗金属層２２１，４２１が、反
応防止導電層２２２，２２３，４２２，４２３に挟まれ
た構造になっていることである。その他の基板１、強誘
電体薄膜３、第一電極２１，４１は、第二の実施の形態
と同様の構成である。また、低抵抗金属層２２１，４２
１および反応防止導電層２２２，２２３，４２２，４２
３の材料、膜厚に関しても第二の実施の形態と同様であ
る。
２，４２において、低抵抗金属層２２１，４２１が、反
応防止導電層２２２，２２３，４２２，４２３に挟まれ
た構造になっていることである。その他の基板１、強誘
電体薄膜３、第一電極２１，４１は、第二の実施の形態
と同様の構成である。また、低抵抗金属層２２１，４２
１および反応防止導電層２２２，２２３，４２２，４２
３の材料、膜厚に関しても第二の実施の形態と同様であ
る。
【００２４】図５において、基板１上に反応防止導電層
２２３、低抵抗金属層２２１、反応防止導電層２２２、
第一電極２１の順で下部電極２を成膜する。次に、強誘
電体薄膜３を成膜し、その後６００〜８００℃の熱処理
を行う。さらにその上に、第一電極４１、反応防止導電
層４２２、低抵抗金属層４２１、反応防止導電層４２３
の順で上部電極４を成膜する。ここで、第一電極４１、
反応防止導電層４２２、低抵抗金属層４２１、反応防止
導電層４２３は、それぞれ下部電極２の第一電極２１、
反応防止導電層２２２、低抵抗金属層２２１、反応防止
導電層２２３と同じ構成になっている。
２２３、低抵抗金属層２２１、反応防止導電層２２２、
第一電極２１の順で下部電極２を成膜する。次に、強誘
電体薄膜３を成膜し、その後６００〜８００℃の熱処理
を行う。さらにその上に、第一電極４１、反応防止導電
層４２２、低抵抗金属層４２１、反応防止導電層４２３
の順で上部電極４を成膜する。ここで、第一電極４１、
反応防止導電層４２２、低抵抗金属層４２１、反応防止
導電層４２３は、それぞれ下部電極２の第一電極２１、
反応防止導電層２２２、低抵抗金属層２２１、反応防止
導電層２２３と同じ構成になっている。
【００２５】次に、半導体工程で一般的に用いられるフ
ォトリソグラフィ技術と、ＲＩＥあるいはイオンミリン
グとを用いて上部電極４、強誘電体薄膜３、下部電極２
の順に所定の形状を形成し、最後に６００℃以上の熱処
理を行う。以上をもって、本発明の第三の実施の形態で
ある強誘電体薄膜キャパシタを形成する。
ォトリソグラフィ技術と、ＲＩＥあるいはイオンミリン
グとを用いて上部電極４、強誘電体薄膜３、下部電極２
の順に所定の形状を形成し、最後に６００℃以上の熱処
理を行う。以上をもって、本発明の第三の実施の形態で
ある強誘電体薄膜キャパシタを形成する。
【００２６】本実施形態に係る強誘電体薄膜キャパシタ
でも、第二の実施の形態と同様に、低抵抗電極を有し、
且つ高温熱処理を施しても強誘電体の特性が劣化するこ
とのない強誘電体薄膜キャパシタを得ることができ、こ
れを後述する図８に示すように複数マトリックス状に組
み合わせると、大容量で高速処理が可能な強誘電体薄膜
キャパシタを用いた半導体装置を得ることができる。
でも、第二の実施の形態と同様に、低抵抗電極を有し、
且つ高温熱処理を施しても強誘電体の特性が劣化するこ
とのない強誘電体薄膜キャパシタを得ることができ、こ
れを後述する図８に示すように複数マトリックス状に組
み合わせると、大容量で高速処理が可能な強誘電体薄膜
キャパシタを用いた半導体装置を得ることができる。
【００２７】なお、本実施形態の各構成は、当然、各種
の変形、変更が可能である。例えば、下部電極２をフォ
トリソグラフィ技術と、ＲＩＥあるいはイオンミリング
とを用いて所定形状に形成後に、強誘電体薄膜３を成膜
してもよい。また、図６に示したように、下部電極２の
低抵抗金属層２２１を、反応防止導電層２２２と反応防
止導電層２２３とで完全に覆った構造にしてもよい。こ
のように、完全に覆った構造にすれば、低抵抗金属層が
サイドから溶け出すのを防止することもできる。さらに
は、上部電極４の反応防止導電層４２２と第一電極４
１、強誘電体薄膜３および下部電極２を所定形状に形成
後に６００℃以上の熱処理を施し、その後に上部電極４
の低抵抗金属層４２１、反応防止導電層４２３を成膜、
形成してもよい。さらには、第一電極、第二電極からな
る電極構造は上下電極のどちらか一方だけでもよい。 （第四の実施の形態）次に、本発明の第４の実施の形態
に係る強誘電体薄膜キャパシタを、図７の断面図を用い
て説明する。
の変形、変更が可能である。例えば、下部電極２をフォ
トリソグラフィ技術と、ＲＩＥあるいはイオンミリング
とを用いて所定形状に形成後に、強誘電体薄膜３を成膜
してもよい。また、図６に示したように、下部電極２の
低抵抗金属層２２１を、反応防止導電層２２２と反応防
止導電層２２３とで完全に覆った構造にしてもよい。こ
のように、完全に覆った構造にすれば、低抵抗金属層が
サイドから溶け出すのを防止することもできる。さらに
は、上部電極４の反応防止導電層４２２と第一電極４
１、強誘電体薄膜３および下部電極２を所定形状に形成
後に６００℃以上の熱処理を施し、その後に上部電極４
の低抵抗金属層４２１、反応防止導電層４２３を成膜、
形成してもよい。さらには、第一電極、第二電極からな
る電極構造は上下電極のどちらか一方だけでもよい。 （第四の実施の形態）次に、本発明の第４の実施の形態
に係る強誘電体薄膜キャパシタを、図７の断面図を用い
て説明する。
【００２８】第一から第三の実施の形態との違いは、第
二電極２２，４２の第一電極２１，４１と接している面
と反対側の面に、接着層２３，４３を形成した構造にな
っていることである。接着層２３，２４は、Ｔｉを主成
分とする化合物、またはＩＴＯ，ＳｎＯ2 ，Ｉｎ
2 Ｏ3 ，ＲｕＯ2 ，ＩｒＯ2 ，ＲｈＯ2 ，ＯｓＯ2 のう
ち、少なくとも一種の導電性酸化物で形成される。その
他の基板１、強誘電体薄膜３、第一電極２１，４１、第
二電極２２，４２の構成は、第一から第三の実施の形態
と同様なので説明は省略する。
二電極２２，４２の第一電極２１，４１と接している面
と反対側の面に、接着層２３，４３を形成した構造にな
っていることである。接着層２３，２４は、Ｔｉを主成
分とする化合物、またはＩＴＯ，ＳｎＯ2 ，Ｉｎ
2 Ｏ3 ，ＲｕＯ2 ，ＩｒＯ2 ，ＲｈＯ2 ，ＯｓＯ2 のう
ち、少なくとも一種の導電性酸化物で形成される。その
他の基板１、強誘電体薄膜３、第一電極２１，４１、第
二電極２２，４２の構成は、第一から第三の実施の形態
と同様なので説明は省略する。
【００２９】図７において、基板１上に接着層２３、第
二電極２２、第一電極２１の順で下部電極２を成膜す
る。次に、強誘電体薄膜３を成膜し、その後６００〜８
００℃の熱処理を行う。さらにその上に、第一電極４
１、第二電極４２、接着層４３の順で上部電極４を成膜
する。次に、半導体工程で一般的に用いられるフォトリ
ソグラフィ技術と、ＲＩＥあるいはイオンミリングとを
用いて、上部電極４、強誘電体薄膜３、下部電極２の順
に所定の形状を形成し、最後に６００℃以上の熱処理を
行う。
二電極２２、第一電極２１の順で下部電極２を成膜す
る。次に、強誘電体薄膜３を成膜し、その後６００〜８
００℃の熱処理を行う。さらにその上に、第一電極４
１、第二電極４２、接着層４３の順で上部電極４を成膜
する。次に、半導体工程で一般的に用いられるフォトリ
ソグラフィ技術と、ＲＩＥあるいはイオンミリングとを
用いて、上部電極４、強誘電体薄膜３、下部電極２の順
に所定の形状を形成し、最後に６００℃以上の熱処理を
行う。
【００３０】以上をもって、本発明の第四の実施の形態
である強誘電体薄膜キャパシタを形成する。本第四の実
施の形態である強誘電体薄膜キャパシタでは、第一から
第三の実施の形態と同様に、特性が良好、且つ高速処理
が可能な強誘電体薄膜キャパシタが得られ、これを後述
する図８に示すように複数マトリックス状に組み合わせ
ると、大容量で高速処理が可能な半導体装置を作製する
ことができる。さらに、接着層の形成により、膜剥離が
発生せず歩留まりが向上した強誘電体薄膜キャパシタを
用いた半導体装置が得られる。また、Ｔｉを主成分とす
る化合物を接着層として用いた場合には、特に、接着性
を向上させることができる。
である強誘電体薄膜キャパシタを形成する。本第四の実
施の形態である強誘電体薄膜キャパシタでは、第一から
第三の実施の形態と同様に、特性が良好、且つ高速処理
が可能な強誘電体薄膜キャパシタが得られ、これを後述
する図８に示すように複数マトリックス状に組み合わせ
ると、大容量で高速処理が可能な半導体装置を作製する
ことができる。さらに、接着層の形成により、膜剥離が
発生せず歩留まりが向上した強誘電体薄膜キャパシタを
用いた半導体装置が得られる。また、Ｔｉを主成分とす
る化合物を接着層として用いた場合には、特に、接着性
を向上させることができる。
【００３１】なお、この発明の実施の形態の各構成は、
当然、各種の変形、変更が可能である。例えば、下部電
極２をフォトリソグラフィ技術と、ＲＩＥあるいはイオ
ンミリングとを用いて所定形状に形成後に強誘電体薄膜
３を成膜してもよい。また、上部電極４の第二電極４２
と第一電極４１、強誘電体薄膜３および下部電極２を所
定形状に形成後に６００℃以上の熱処理を施し、その後
に上部電極４の接着層４３を成膜、形成してもよい。さ
らには、第一電極、第二電極、接着層からなる電極構造
は上下電極のどちらか一方だけでもよい。 （第五の実施の形態）次に、本発明の第５の実施の形態
に係る強誘電体薄膜キャパシタを、図８の平面図および
図９の断面図を用いて説明する。
当然、各種の変形、変更が可能である。例えば、下部電
極２をフォトリソグラフィ技術と、ＲＩＥあるいはイオ
ンミリングとを用いて所定形状に形成後に強誘電体薄膜
３を成膜してもよい。また、上部電極４の第二電極４２
と第一電極４１、強誘電体薄膜３および下部電極２を所
定形状に形成後に６００℃以上の熱処理を施し、その後
に上部電極４の接着層４３を成膜、形成してもよい。さ
らには、第一電極、第二電極、接着層からなる電極構造
は上下電極のどちらか一方だけでもよい。 （第五の実施の形態）次に、本発明の第５の実施の形態
に係る強誘電体薄膜キャパシタを、図８の平面図および
図９の断面図を用いて説明する。
【００３２】図８及び図９において、基板１は強誘電体
薄膜キャパシタを駆動させるための回路を形成したシリ
コン基板であり、その基板上にＣＶＤ法などで成膜した
ＢＰＳＧ，ＰＳＧ，ＮＳＧ，Ｓｉ3 Ｎ4 等の絶縁膜７を
介して、強誘電体薄膜キャパシタが形成されている。強
誘電体薄膜キャパシタは複数のストライプ状の下部電極
２と複数のストライプ状の上部電極４からなり、それら
は互いに９０度の角度で交差した格子状配列をなしてお
り、その交差部が強誘電体薄膜キャパシタを形成してい
る。従って下部電極数をｎ個、上部電極数をｍ個とする
と、強誘電体薄膜キャパシタの数はｍ×ｎ個の単純マト
リックス構造となっている。
薄膜キャパシタを駆動させるための回路を形成したシリ
コン基板であり、その基板上にＣＶＤ法などで成膜した
ＢＰＳＧ，ＰＳＧ，ＮＳＧ，Ｓｉ3 Ｎ4 等の絶縁膜７を
介して、強誘電体薄膜キャパシタが形成されている。強
誘電体薄膜キャパシタは複数のストライプ状の下部電極
２と複数のストライプ状の上部電極４からなり、それら
は互いに９０度の角度で交差した格子状配列をなしてお
り、その交差部が強誘電体薄膜キャパシタを形成してい
る。従って下部電極数をｎ個、上部電極数をｍ個とする
と、強誘電体薄膜キャパシタの数はｍ×ｎ個の単純マト
リックス構造となっている。
【００３３】ここで、上下電極２，４は、上記実施の形
態第１から第４の低抵抗金属層を有する電極構造を形成
しており、強誘電体薄膜３の材料およびキャパシタの形
成プロセスも、上記実施の形態第１から第４と同様であ
る。また、強誘電体薄膜キャパシタの単純マトリックス
上およびその周辺上に、ＣＶＤなどで形成したＢＰＳ
Ｇ，ＰＳＧ，ＮＳＧ，Ｓｉ3 Ｎ4 等の絶縁膜６を介し
て、Ａｌなどで形成される配線電極５で、各上下電極
２，４と駆動回路の１部である半導体拡散領域８が接続
されている。
態第１から第４の低抵抗金属層を有する電極構造を形成
しており、強誘電体薄膜３の材料およびキャパシタの形
成プロセスも、上記実施の形態第１から第４と同様であ
る。また、強誘電体薄膜キャパシタの単純マトリックス
上およびその周辺上に、ＣＶＤなどで形成したＢＰＳ
Ｇ，ＰＳＧ，ＮＳＧ，Ｓｉ3 Ｎ4 等の絶縁膜６を介し
て、Ａｌなどで形成される配線電極５で、各上下電極
２，４と駆動回路の１部である半導体拡散領域８が接続
されている。
【００３４】本第五の実施の形態である単純マトリック
ス型半導体装置ではマトリックス上の上下電極が低抵抗
であることから信号波形の遅延などが緩和されるため
に、強誘電体薄膜キャパシタを大容量化しても高速処理
が可能となる。なお、本実施の形態において、単純マト
リックスは絶縁膜を介して積層構造にしてもよい。
ス型半導体装置ではマトリックス上の上下電極が低抵抗
であることから信号波形の遅延などが緩和されるため
に、強誘電体薄膜キャパシタを大容量化しても高速処理
が可能となる。なお、本実施の形態において、単純マト
リックスは絶縁膜を介して積層構造にしてもよい。
【００３５】ここで、本発明の要旨をまとめると以下の
ようになる。 （１） （構成）基板上に形成された下部電極と、前記下部電極
上に形成された強誘電体薄膜と、前記強誘電体薄膜上に
形成された上部電極とを有する半導体装置において、前
記下部電極および前記上部電極の少なくとも一方の電極
が、前記強誘電体薄膜と接し強誘電体薄膜の熱処理温度
において反応しない材料からなる第一電極と、比抵抗
１．０〜３．０μΩｃｍの低抵抗金属もしくはこの低抵
抗金属を含有した合金からなる第二電極とで構成されて
いることを特徴とする半導体装置。 （作用）低抵抗である第二電極と強誘電体薄膜間に、強
誘電体薄膜の熱処理温度において反応しない第一電極が
形成されており、第二電極と強誘電体薄膜が接していな
い。
ようになる。 （１） （構成）基板上に形成された下部電極と、前記下部電極
上に形成された強誘電体薄膜と、前記強誘電体薄膜上に
形成された上部電極とを有する半導体装置において、前
記下部電極および前記上部電極の少なくとも一方の電極
が、前記強誘電体薄膜と接し強誘電体薄膜の熱処理温度
において反応しない材料からなる第一電極と、比抵抗
１．０〜３．０μΩｃｍの低抵抗金属もしくはこの低抵
抗金属を含有した合金からなる第二電極とで構成されて
いることを特徴とする半導体装置。 （作用）低抵抗である第二電極と強誘電体薄膜間に、強
誘電体薄膜の熱処理温度において反応しない第一電極が
形成されており、第二電極と強誘電体薄膜が接していな
い。
【００３６】高温熱処理時に第二電極と第一電極間、及
び第一電極と強誘電体薄膜間では反応が起こらない。第
二電極は低抵抗金属もしくは低抵抗金属を含有した合金
からなるので、第二電極の面方向の抵抗が低くなる。よ
って、第一電極及び第二電極からなる上部電極及び下部
電極の抵抗が低くなる。 （効果）高温熱処理を施しても強誘電体の特性が劣化す
ることのない強誘電体薄膜キャパシタを得ることができ
る。
び第一電極と強誘電体薄膜間では反応が起こらない。第
二電極は低抵抗金属もしくは低抵抗金属を含有した合金
からなるので、第二電極の面方向の抵抗が低くなる。よ
って、第一電極及び第二電極からなる上部電極及び下部
電極の抵抗が低くなる。 （効果）高温熱処理を施しても強誘電体の特性が劣化す
ることのない強誘電体薄膜キャパシタを得ることができ
る。
【００３７】低抵抗電極を有する半導体装置を得ること
ができ、半導体装置を大容量化しても高速処理を実現で
きる。 （対応する実施の形態）第一の実施の形態 （２） （構成）前記第一電極が、ＩＴＯ，ＳｎＯ2 ，Ｉｎ2 Ｏ
3 ，ＲｕＯ2 ，ＩｒＯ2，ＲｈＯ2 ，ＯｓＯ2 のうち少
なくとも一種からなる導電性酸化物で形成され、前記第
二電極が、Ａｌ，Ｃｕ，Ａｕのうち少なくとも一種から
なる金属、またはこの金属を含有する合金で形成される
ことを特徴とする（１）記載の半導体装置。 （作用）高温熱処理に対して、強誘電体薄膜と第一電極
との間、および第一電極と第二電極との間で反応が起こ
らない。 （効果）大容量化しても高速処理が可能な半導体装置を
得ることができる。 （対応する実施の形態）第一の実施の形態 （３） （構成）前記第二電極は、前記第一電極と接する反応防
止導電層と低抵抗金属層とからなることを特徴とする
（１）記載の半導体装置。 （効果）低抵抗電極を有する半導体装置を得ることがで
き、半導体装置を大容量化しても高速処理を実現でき
る。 （対応する実施の形態）第二の実施の形態 （４） （構成）前記第一電極が、Ｐｔ、またはＲｈ，Ｒｕ，Ｏ
ｓ，Ｉｒのうち少なくとも一種の元素を含有するＰｔで
形成され、前記反応防止導電層が、ＩＴＯ，ＳｎＯ2 ，
Ｉｎ2 Ｏ，ＲｕＯ2 ，ＩｒＯ2 ，ＲｈＯ2 ，ＯｓＯ2 ，
ＴｉＮ，ＴｉＷのうち少なくとも一種の化合物で形成さ
れ、前記低抵抗金属層が、Ａｌ，Ｃｕ，Ａｕのうち少な
くとも一種からなる金属、またはこの金属を含有する合
金で形成されることを特徴とする（３）記載の半導体装
置。 （作用）高温熱処理に対して、強誘電体薄膜と第一電極
との間、第一電極と反応防止導電層との間、および反応
防止導電層と低抵抗金属層との間で反応が起こらない。
また、Ｐｔ、またはＲｈ，Ｒｕ，Ｏｓ，Ｉｒのうち少な
くとも一種の元素を含有するＰｔで形成される第一電極
が、半導体装置の良好な電気的特性および物理的特性を
引き出す。 （効果）特性が良好で、且つ大容量化しても高速処理が
可能な半導体装置を得ることができる。 （対応する実施の形態）第二の実施の形態 （５） （構成）前記反応防止導電層は、前記低抵抗金属層を挟
みこむよう構成することを特徴とする（３）および
（４）記載の半導体装置。 （対応する実施の形態）第三の実施の形態 （６） （構成）前記反応防止導電層は、前記低抵抗金属層を完
全に覆うよう構成することを特徴とする（３）および
（４）記載の半導体装置。 （対応する実施の形態）第三の実施の形態 （７） （構成）前記第二電極は、前記第一電極に接する面と反
対側の面に接着層を有することを特徴とする（１）また
は（２）記載の半導体装置。 （作用）接着層が、低抵抗金属層の膜剥離を防止する。 （効果）膜剥離を防ぐことができ、歩留まりが向上した
半導体装置を得ることができる。 （対応する実施の形態）第四の実施の形態 （８） （構成）前記接着層は、Ｔｉを主成分とする化合物、ま
たはＩＴＯ，ＳｎＯ2 ，Ｉｎ2 Ｏ3 ，ＲｕＯ2 ，ＩｒＯ
2 ，ＲｈＯ2 ，ＯｓＯ2 のうち少なくとも一種からなる
導電性酸化物で形成されることを特徴とする（７）記載
の半導体装置。 （対応する実施の形態）第四の実施の形態 （９） （構成）前記下部電極はストライプ状に複数配列した電
極からなり、前記上部電極は前記下部電極と互いに交差
して格子状になるようストライプ状に複数配列した電極
からなることを特徴とする（１）から（８）記載の半導
体装置。 （作用）単純マトリックス型半導体装置において、第一
電極と第二電極より構成されるストライプ状の電極の抵
抗が低くなる。 （効果）少なくとも上下電極の一方が低抵抗であること
から信号遅延などによる処理時間の限界が緩和でき、半
導体装置を大容量化しても高速処理が実現できる。 （対応する実施の形態）第五の実施の形態
ができ、半導体装置を大容量化しても高速処理を実現で
きる。 （対応する実施の形態）第一の実施の形態 （２） （構成）前記第一電極が、ＩＴＯ，ＳｎＯ2 ，Ｉｎ2 Ｏ
3 ，ＲｕＯ2 ，ＩｒＯ2，ＲｈＯ2 ，ＯｓＯ2 のうち少
なくとも一種からなる導電性酸化物で形成され、前記第
二電極が、Ａｌ，Ｃｕ，Ａｕのうち少なくとも一種から
なる金属、またはこの金属を含有する合金で形成される
ことを特徴とする（１）記載の半導体装置。 （作用）高温熱処理に対して、強誘電体薄膜と第一電極
との間、および第一電極と第二電極との間で反応が起こ
らない。 （効果）大容量化しても高速処理が可能な半導体装置を
得ることができる。 （対応する実施の形態）第一の実施の形態 （３） （構成）前記第二電極は、前記第一電極と接する反応防
止導電層と低抵抗金属層とからなることを特徴とする
（１）記載の半導体装置。 （効果）低抵抗電極を有する半導体装置を得ることがで
き、半導体装置を大容量化しても高速処理を実現でき
る。 （対応する実施の形態）第二の実施の形態 （４） （構成）前記第一電極が、Ｐｔ、またはＲｈ，Ｒｕ，Ｏ
ｓ，Ｉｒのうち少なくとも一種の元素を含有するＰｔで
形成され、前記反応防止導電層が、ＩＴＯ，ＳｎＯ2 ，
Ｉｎ2 Ｏ，ＲｕＯ2 ，ＩｒＯ2 ，ＲｈＯ2 ，ＯｓＯ2 ，
ＴｉＮ，ＴｉＷのうち少なくとも一種の化合物で形成さ
れ、前記低抵抗金属層が、Ａｌ，Ｃｕ，Ａｕのうち少な
くとも一種からなる金属、またはこの金属を含有する合
金で形成されることを特徴とする（３）記載の半導体装
置。 （作用）高温熱処理に対して、強誘電体薄膜と第一電極
との間、第一電極と反応防止導電層との間、および反応
防止導電層と低抵抗金属層との間で反応が起こらない。
また、Ｐｔ、またはＲｈ，Ｒｕ，Ｏｓ，Ｉｒのうち少な
くとも一種の元素を含有するＰｔで形成される第一電極
が、半導体装置の良好な電気的特性および物理的特性を
引き出す。 （効果）特性が良好で、且つ大容量化しても高速処理が
可能な半導体装置を得ることができる。 （対応する実施の形態）第二の実施の形態 （５） （構成）前記反応防止導電層は、前記低抵抗金属層を挟
みこむよう構成することを特徴とする（３）および
（４）記載の半導体装置。 （対応する実施の形態）第三の実施の形態 （６） （構成）前記反応防止導電層は、前記低抵抗金属層を完
全に覆うよう構成することを特徴とする（３）および
（４）記載の半導体装置。 （対応する実施の形態）第三の実施の形態 （７） （構成）前記第二電極は、前記第一電極に接する面と反
対側の面に接着層を有することを特徴とする（１）また
は（２）記載の半導体装置。 （作用）接着層が、低抵抗金属層の膜剥離を防止する。 （効果）膜剥離を防ぐことができ、歩留まりが向上した
半導体装置を得ることができる。 （対応する実施の形態）第四の実施の形態 （８） （構成）前記接着層は、Ｔｉを主成分とする化合物、ま
たはＩＴＯ，ＳｎＯ2 ，Ｉｎ2 Ｏ3 ，ＲｕＯ2 ，ＩｒＯ
2 ，ＲｈＯ2 ，ＯｓＯ2 のうち少なくとも一種からなる
導電性酸化物で形成されることを特徴とする（７）記載
の半導体装置。 （対応する実施の形態）第四の実施の形態 （９） （構成）前記下部電極はストライプ状に複数配列した電
極からなり、前記上部電極は前記下部電極と互いに交差
して格子状になるようストライプ状に複数配列した電極
からなることを特徴とする（１）から（８）記載の半導
体装置。 （作用）単純マトリックス型半導体装置において、第一
電極と第二電極より構成されるストライプ状の電極の抵
抗が低くなる。 （効果）少なくとも上下電極の一方が低抵抗であること
から信号遅延などによる処理時間の限界が緩和でき、半
導体装置を大容量化しても高速処理が実現できる。 （対応する実施の形態）第五の実施の形態
【００３８】
【発明の効果】以上詳述したように、本発明によれば、
熱処理に強く、大容量化した場合でも高速処理が可能な
半導体装置を提供することができる。
熱処理に強く、大容量化した場合でも高速処理が可能な
半導体装置を提供することができる。
【図１】本発明の第１の実施の形態に係る強誘電体薄膜
キャパシタの断面図、
キャパシタの断面図、
【図２】本発明の第１の実施の形態の変形例に係る強誘
電体薄膜キャパシタの断面図、
電体薄膜キャパシタの断面図、
【図３】本発明の第２の実施の形態に係る強誘電体薄膜
キャパシタの断面図、
キャパシタの断面図、
【図４】本発明の第２の実施の形態の変形例に係る強誘
電体薄膜キャパシタの断面図、
電体薄膜キャパシタの断面図、
【図５】本発明の第３の実施の形態に係る強誘電体薄膜
キャパシタの断面図、
キャパシタの断面図、
【図６】本発明の第３の実施の形態の変形例に係る強誘
電体薄膜キャパシタの断面図、
電体薄膜キャパシタの断面図、
【図７】本発明の第４の実施の形態に係る強誘電体薄膜
キャパシタの断面図、
キャパシタの断面図、
【図８】本発明の第５の実施の形態に係る単純マトリッ
クス型半導体装置の平面図、
クス型半導体装置の平面図、
【図９】本発明の第５の実施の形態に係る単純マトリッ
クス型半導体装置の断面図、
クス型半導体装置の断面図、
【図１０】従来の強誘電体薄膜キャパシタの構成を示す
断面図である。
断面図である。
１ 基板 ２ 下部電極 ３ 強誘電体薄膜 ４ 上部電極 ５ 配線電極 ２１，４１ 第一電極 ２２，４２ 第二電極 ２２１，４２１ 低抵抗金属層 ２２２，４２２ 反応防止導電層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 27/10 ４５１
Claims (9)
- 【請求項１】基板上に形成された下部電極と、前記下部
電極上に形成された強誘電体薄膜と、前記強誘電体薄膜
上に形成された上部電極とを有する半導体装置におい
て、 前記下部電極および前記上部電極の少なくとも一方の電
極が、前記強誘電体薄膜と接し前記強誘電体薄膜の熱処
理温度において反応しない第一電極と、比抵抗１．０〜
３．０μΩｃｍの低抵抗金属もしくはこの低抵抗金属を
含有した合金からなる第二電極とで構成されることを特
徴とする半導体装置。 - 【請求項２】前記第一電極が、ＩＴＯ，ＳｎＯ2 ，Ｉｎ
2 Ｏ3 ，ＲｕＯ2 ，ＩｒＯ2 ，ＲｈＯ2 ，ＯｓＯ2 のう
ち少なくとも一種からなる導電性酸化物で形成され、 前記第二電極が、Ａｌ，Ｃｕ，Ａｕのうち少なくとも一
種からなる金属、またはこの金属を含有する合金で形成
されることを特徴とする請求項１記載の半導体装置。 - 【請求項３】前記第二電極は、前記第一電極と接する反
応防止導電層と低抵抗金属層とからなることを特徴とす
る請求項１記載の半導体装置。 - 【請求項４】前記第一電極が、Ｐｔ、またはＲｈ，Ｒ
ｕ，Ｏｓ，Ｉｒのうち少なくとも一種の元素を含有する
Ｐｔで形成され、 前記反応防止導電層が、ＩＴＯ，ＳｎＯ2 ，Ｉｎ2 Ｏ，
ＲｕＯ2 ，ＩｒＯ2 ，ＲｈＯ2 ，ＯｓＯ2 ，ＴｉＮ，Ｔ
ｉＷのうち少なくとも一種の化合物で形成され、 前記低抵抗金属層が、Ａｌ，Ｃｕ，Ａｕのうち少なくと
も一種からなる金属、またはこの金属を含有する合金で
形成されることを特徴とする請求項３記載の半導体装
置。 - 【請求項５】前記反応防止導電層は、前記低抵抗金属層
を挟みこむよう構成することを特徴とする請求項３また
は請求項４記載の半導体装置。 - 【請求項６】前記反応防止導電層は、前記低抵抗金属層
を完全に覆うよう構成することを特徴とする請求項３ま
たは請求項４記載の半導体装置。 - 【請求項７】前記第二電極は、前記第一電極に接する面
と反対側の面に接着層を有することを特徴とする請求項
１または請求項２記載の半導体装置。 - 【請求項８】前記接着層は、Ｔｉを主成分とする化合
物、またはＩＴＯ，ＳｎＯ2 ，Ｉｎ2Ｏ3 ，ＲｕＯ2 ，
ＩｒＯ2 ，ＲｈＯ2 ，ＯｓＯ2 のうち少なくとも一種か
らなる導電性酸化物で形成されることを特徴とする請求
項７記載の半導体装置。 - 【請求項９】前記下部電極はストライプ状に複数配列し
た電極からなり、前記上部電極は前記下部電極と互いに
交差して格子状になるようストライプ状に複数配列した
電極からなることを特徴とする請求項１から請求項８の
うちいずれか１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7274197A JPH09116111A (ja) | 1995-10-23 | 1995-10-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7274197A JPH09116111A (ja) | 1995-10-23 | 1995-10-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09116111A true JPH09116111A (ja) | 1997-05-02 |
Family
ID=17538393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7274197A Withdrawn JPH09116111A (ja) | 1995-10-23 | 1995-10-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09116111A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6146906A (en) * | 1998-09-16 | 2000-11-14 | Nec Corporation | DC magnetron sputtering method for manufacturing electrode of ferroelectric capacitor |
| JP2001127264A (ja) * | 1999-10-29 | 2001-05-11 | Toshiba Corp | 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ |
| WO2001061804A1 (en) * | 2000-02-16 | 2001-08-23 | Nichia Corporation | Nitride semiconductor laser device |
| US6333537B1 (en) | 1998-02-23 | 2001-12-25 | Nec Corporation | Thin film capacitor with an improved top electrode |
| US6380580B1 (en) | 1998-02-25 | 2002-04-30 | Nec Corporation | Method of making a thin film capacitor with an improved top electrode |
| WO2002052651A1 (fr) * | 2000-12-27 | 2002-07-04 | Seiko Epson Corporation | Dispositif de mémoire ferroélectrique |
| JP2003158244A (ja) * | 2001-11-20 | 2003-05-30 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
| US7101026B2 (en) | 1997-11-25 | 2006-09-05 | Seiko Epson Corporation | Ink jet recording head and ink jet recorder having a compression film with a compressive stress and removal part incorporated therein |
| JP2009010424A (ja) * | 2008-10-09 | 2009-01-15 | Seiko Epson Corp | メモリセルアレイおよびその製造方法、ならびに強誘電体メモリ装置 |
| JP2010045152A (ja) * | 2008-08-12 | 2010-02-25 | Fujifilm Corp | 積層体、圧電素子、および液体吐出装置 |
| JP2010056426A (ja) * | 2008-08-29 | 2010-03-11 | Fujifilm Corp | 積層体、圧電素子、および液体吐出装置 |
-
1995
- 1995-10-23 JP JP7274197A patent/JPH09116111A/ja not_active Withdrawn
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7651201B2 (en) | 1997-11-25 | 2010-01-26 | Seiko Epson Corporation | Ink jet recording head and ink jet recorder |
| US7101026B2 (en) | 1997-11-25 | 2006-09-05 | Seiko Epson Corporation | Ink jet recording head and ink jet recorder having a compression film with a compressive stress and removal part incorporated therein |
| KR100420847B1 (ko) * | 1998-02-23 | 2004-03-02 | 닛뽕덴끼 가부시끼가이샤 | 박막커패시터의 제조방법 |
| US6333537B1 (en) | 1998-02-23 | 2001-12-25 | Nec Corporation | Thin film capacitor with an improved top electrode |
| US6380580B1 (en) | 1998-02-25 | 2002-04-30 | Nec Corporation | Method of making a thin film capacitor with an improved top electrode |
| KR100353663B1 (ko) * | 1998-02-25 | 2002-09-19 | 닛뽕덴끼 가부시끼가이샤 | 박막커패시터의 제조방법 |
| US6146906A (en) * | 1998-09-16 | 2000-11-14 | Nec Corporation | DC magnetron sputtering method for manufacturing electrode of ferroelectric capacitor |
| JP2001127264A (ja) * | 1999-10-29 | 2001-05-11 | Toshiba Corp | 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ |
| US6838701B2 (en) | 2000-02-16 | 2005-01-04 | Nichia Corporation | Nitride semiconductor laser device |
| US7167497B2 (en) * | 2000-02-16 | 2007-01-23 | Nichia Corporation | Nitride semiconductor laser device |
| WO2001061804A1 (en) * | 2000-02-16 | 2001-08-23 | Nichia Corporation | Nitride semiconductor laser device |
| US6690599B2 (en) | 2000-12-27 | 2004-02-10 | Seiko Epson Corporation | Ferroelectric memory device |
| US6891741B2 (en) | 2000-12-27 | 2005-05-10 | Seiko Epson Corporation | Ferroelectric memory device |
| WO2002052651A1 (fr) * | 2000-12-27 | 2002-07-04 | Seiko Epson Corporation | Dispositif de mémoire ferroélectrique |
| JP2003158244A (ja) * | 2001-11-20 | 2003-05-30 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
| JP2010045152A (ja) * | 2008-08-12 | 2010-02-25 | Fujifilm Corp | 積層体、圧電素子、および液体吐出装置 |
| US8449083B2 (en) | 2008-08-12 | 2013-05-28 | Fujifilm Corporation | Multilayer body, piezoelectric element, and liquid ejecting device |
| JP2010056426A (ja) * | 2008-08-29 | 2010-03-11 | Fujifilm Corp | 積層体、圧電素子、および液体吐出装置 |
| JP2009010424A (ja) * | 2008-10-09 | 2009-01-15 | Seiko Epson Corp | メモリセルアレイおよびその製造方法、ならびに強誘電体メモリ装置 |
| JP4678430B2 (ja) * | 2008-10-09 | 2011-04-27 | セイコーエプソン株式会社 | メモリセルアレイおよびその製造方法、ならびに強誘電体メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5191510A (en) | Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices | |
| JP3929513B2 (ja) | 誘電体キャパシタおよびその製造方法 | |
| EP0409018B1 (en) | Electrodes for electrical ceramic oxide devices | |
| JPH05216070A (ja) | 多層導体層構造デバイス | |
| JPH07111318A (ja) | 強誘電体メモリ | |
| US6274454B1 (en) | Method for fabricating dielectric capacitor | |
| JPH09116111A (ja) | 半導体装置 | |
| JPH11297942A (ja) | 強誘電体メモリ装置およびその製造方法 | |
| EP1035589B1 (en) | Iridium composite barrier structure and method for same | |
| JPH11145422A (ja) | 半導体装置 | |
| JPH0945872A (ja) | 誘電体薄膜素子 | |
| JP3917272B2 (ja) | 半導体メモリ | |
| JPH09246490A (ja) | 半導体装置及びその製造方法 | |
| JPH09102587A (ja) | 強誘電体薄膜素子 | |
| JP3254703B2 (ja) | 集積回路装置およびその製造方法 | |
| JP3519581B2 (ja) | 容量素子の製造方法 | |
| JPH01120068A (ja) | 薄膜トランジスタ | |
| JPH09139476A (ja) | 強誘電体キャパシタ用セラミック電極 | |
| JPH0620866A (ja) | 誘電体素子 | |
| JP3248475B2 (ja) | 強誘電体不揮発メモリセル構造の製造方法 | |
| JP2751864B2 (ja) | 酸素拡散バリア性電極とその製造方法 | |
| JP3239852B2 (ja) | 高誘電率キャパシタ及びその製造方法 | |
| JP4074734B2 (ja) | 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ | |
| JP2000232206A (ja) | 強誘電体メモリ | |
| JP3307609B2 (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |