JP3254703B2 - 集積回路装置およびその製造方法 - Google Patents
集積回路装置およびその製造方法Info
- Publication number
- JP3254703B2 JP3254703B2 JP32776691A JP32776691A JP3254703B2 JP 3254703 B2 JP3254703 B2 JP 3254703B2 JP 32776691 A JP32776691 A JP 32776691A JP 32776691 A JP32776691 A JP 32776691A JP 3254703 B2 JP3254703 B2 JP 3254703B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lower electrode
- noble metal
- titanium
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000003990 capacitor Substances 0.000 claims description 75
- 229910000510 noble metal Inorganic materials 0.000 claims description 68
- 239000010936 titanium Substances 0.000 claims description 54
- 229910052719 titanium Inorganic materials 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 238000003860 storage Methods 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 38
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 37
- 229910045601 alloy Inorganic materials 0.000 claims description 37
- 239000000956 alloy Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 35
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 34
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 33
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 229910052763 palladium Inorganic materials 0.000 claims description 17
- 229910052697 platinum Inorganic materials 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 229910052797 bismuth Inorganic materials 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 229910052702 rhenium Inorganic materials 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 9
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims 6
- 229910052707 ruthenium Inorganic materials 0.000 claims 6
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 claims 5
- -1 Ji Tanium Chemical compound 0.000 claims 2
- 229910052770 Uranium Inorganic materials 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 230000006698 induction Effects 0.000 claims 1
- 229910001092 metal group alloy Inorganic materials 0.000 claims 1
- DNYWZCXLKNTFFI-UHFFFAOYSA-N uranium Chemical compound [U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U][U] DNYWZCXLKNTFFI-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 97
- 239000010408 film Substances 0.000 description 22
- 239000012790 adhesive layer Substances 0.000 description 10
- 238000000137 annealing Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005621 ferroelectricity Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000010970 precious metal Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- YBHQCJILTOVLHD-YVMONPNESA-N Mirin Chemical compound S1C(N)=NC(=O)\C1=C\C1=CC=C(O)C=C1 YBHQCJILTOVLHD-YVMONPNESA-N 0.000 description 1
- 229910001096 P alloy Inorganic materials 0.000 description 1
- 229910002848 Pt–Ru Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- OYJSZRRJQJAOFK-UHFFFAOYSA-N palladium ruthenium Chemical compound [Ru].[Pd] OYJSZRRJQJAOFK-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
- H01G7/06—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は貴金属からなる電極と、
Ｐｂ（ＺｒX Ｔｉ1-X ）Ｏ3 （この組成はＰＺＴとして
既知である。）からなる薄膜とを備え、高品質でかつ平
坦に形成された強誘電体キャパシタ記憶素子およびその
製造方法に関する。
Ｐｂ（ＺｒX Ｔｉ1-X ）Ｏ3 （この組成はＰＺＴとして
既知である。）からなる薄膜とを備え、高品質でかつ平
坦に形成された強誘電体キャパシタ記憶素子およびその
製造方法に関する。
【０００２】
【従来の技術】従来、前記ＰＺＴを単純なテストデバイ
スに用いることが注目されていた。しかし、半導体用装
置に用いることは不可能であった。例えば、キャパシタ
の製造工程においては、パターン化されていないＰＺＴ
薄膜が粘着力の低下を引き起こしていた。刊行物には半
導体用には大きすぎるキャパシタ（１００×１００ミク
ロン）について記載されていた。さらに、アルミニウム
または金のいずれか一方からなる上部電極を備えたキャ
パシタについても記載されていた。
スに用いることが注目されていた。しかし、半導体用装
置に用いることは不可能であった。例えば、キャパシタ
の製造工程においては、パターン化されていないＰＺＴ
薄膜が粘着力の低下を引き起こしていた。刊行物には半
導体用には大きすぎるキャパシタ（１００×１００ミク
ロン）について記載されていた。さらに、アルミニウム
または金のいずれか一方からなる上部電極を備えたキャ
パシタについても記載されていた。
【０００３】
【発明が解決しようとする課題】しかしながら、前述し
たような従来の装置を生産装置に使用することは不可能
であった。つまり、金を拡散させたキャパシタには短絡
する恐れが生じたり、さらにはキャパシタの有用厚にも
影響を及ぼしていた。他方、アルミニウムを拡散させた
キャパシタにおいては、低比誘電率を有する酸化層が電
極層と強誘電性層との間に形成されていた。この強誘電
体層は強誘電体キャパシタに印加される電界を減少させ
るものであり、スイッチングのコントロールに対して悪
影響を及ぼしていた。さらに、貴金属からなる電極はア
ニール性が低い。これはＰＺＴ層との間にしっかりした
接触が形成されないためである。その結果、低い粘着力
と、高く変化し易い強誘電性作用との問題が生じてい
た。
たような従来の装置を生産装置に使用することは不可能
であった。つまり、金を拡散させたキャパシタには短絡
する恐れが生じたり、さらにはキャパシタの有用厚にも
影響を及ぼしていた。他方、アルミニウムを拡散させた
キャパシタにおいては、低比誘電率を有する酸化層が電
極層と強誘電性層との間に形成されていた。この強誘電
体層は強誘電体キャパシタに印加される電界を減少させ
るものであり、スイッチングのコントロールに対して悪
影響を及ぼしていた。さらに、貴金属からなる電極はア
ニール性が低い。これはＰＺＴ層との間にしっかりした
接触が形成されないためである。その結果、低い粘着力
と、高く変化し易い強誘電性作用との問題が生じてい
た。
【０００４】このように、従来のキャパシタの製造方法
は強誘電性に変化を及ぼしていた。さらに種々のＰＺＴ
の化学量論比（Stoichiometry） と、ドーピングとによ
って本発明が得ることができる電気的な作動と、信頼性
とを開示することもできなかった。
は強誘電性に変化を及ぼしていた。さらに種々のＰＺＴ
の化学量論比（Stoichiometry） と、ドーピングとによ
って本発明が得ることができる電気的な作動と、信頼性
とを開示することもできなかった。
【０００５】本発明は前記事情に鑑みてなされたもの
で、上記障害および欠点を有することのない集積回路記
憶装置およびその製造方法を提供することを目的とす
る。
で、上記障害および欠点を有することのない集積回路記
憶装置およびその製造方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明の強誘電体キャパ
シタの製造方法では、貴金属または貴金属合金を含む下
部電極を形成し、この下部電極上にＰｂ（ＺｒX Ｔｉ
1-X ）Ｏ3 （但し、Ｘ＝０．０以上０．９２以下）から
なる層を形成し、５００℃以上、酸素下という条件でウ
エハーをアニールし、貴金属または貴金属合金を含む上
部電極を前記Ｐｂ（ＺｒX Ｔｉ1-X ）Ｏ3 からなる層上
に形成し、５００℃以上、酸素下という条件でウエハー
をアニールし、前記下部電極、前記Ｐｂ（Ｚｒ X Ｔｉ
1-X ）Ｏ 3 からなる層、および前記上部電極を覆う絶縁
層を形成し、前記絶縁層に、前記下部電極へ導通を取る
ためのコンタクトホール、前記上部電極へ導通を取るた
めのコンタクトホール、およびトランジスタのソース／
ドレン領域に導通を取るためのコンタクトホールを形成
し、前記強誘電体キャパシタと上記ソース／ドレン領域
との間に相互接続を形成するために導電層を形成するこ
とにより前記問題の解決を図った。
シタの製造方法では、貴金属または貴金属合金を含む下
部電極を形成し、この下部電極上にＰｂ（ＺｒX Ｔｉ
1-X ）Ｏ3 （但し、Ｘ＝０．０以上０．９２以下）から
なる層を形成し、５００℃以上、酸素下という条件でウ
エハーをアニールし、貴金属または貴金属合金を含む上
部電極を前記Ｐｂ（ＺｒX Ｔｉ1-X ）Ｏ3 からなる層上
に形成し、５００℃以上、酸素下という条件でウエハー
をアニールし、前記下部電極、前記Ｐｂ（Ｚｒ X Ｔｉ
1-X ）Ｏ 3 からなる層、および前記上部電極を覆う絶縁
層を形成し、前記絶縁層に、前記下部電極へ導通を取る
ためのコンタクトホール、前記上部電極へ導通を取るた
めのコンタクトホール、およびトランジスタのソース／
ドレン領域に導通を取るためのコンタクトホールを形成
し、前記強誘電体キャパシタと上記ソース／ドレン領域
との間に相互接続を形成するために導電層を形成するこ
とにより前記問題の解決を図った。
【０００７】また、本発明の集積回路記憶装置では、強
誘電体キャパシタを備えた集積回路記憶装置において、
貴金属または貴金属合金からなる下部電極と、この下部
電極上に形成された強誘電体膜と、前記強誘電体膜上に
形成され、貴金属または貴金属合金を含む上部電極とを
備え、前記下部電極が、１００オングストローム以上１
５００オングストローム以下の厚さを有し、元素として
チタニウムを含む層と、前記元素としてチタニウムを含
む層上に形成された第一金属層とを含み、前記下部電極
が、前記上部電極と重ならない位置まで延在してなり、
該延在した部位において配線層と前記下部電極が導通さ
れた構成とすることにより前記問題の解決を図った。ま
た、本発明の他の集積回路記憶装置では、強誘電体キャ
パシタを備えた集積回路記憶装置において、貴金属また
は貴金属合金からなる下部電極と、前記下部電極上に形
成された強誘電体膜と、前記強誘電体膜上に形成され、
貴金属または貴金属合金を含む上部電極とを備え、前記
下部電極が、１００オングストローム以上１５００オン
グストローム以下の厚さを有し、元素としてチタニウム
を含む層と、前記元素としてチタニウムを含む層上に形
成された第一金属層とを含み、前記上部電極への配線用
のコンタクトホールと、前記下部電極への配線用のコン
タクトホールが、各電極の上方に各々配置された構成と
することにより前記問題の解決を図った。 また、本発明
の他の集積回路記憶装置では、強誘電体キャパシタを備
えた集積回路記憶装置において、１００オングストロー
ム以上１５００オングストローム以下の厚さを有し、元
素としてチタニウムを含む層と、前記チタニウムを含む
層上に形成され、貴金属または貴金属合金からなる下部
電極と、前記下部電極上に形成された強誘電体膜と、前
記強誘電体膜上に形成された上部電極とを備え、前記下
部電極が、前記上部電極と重ならない位置まで延在して
なり、該延在した部位において配線層と前記下部電極が
導通された構成とすることにより前記問題の解決を図っ
た。 また、本発明の他の集積回路記憶装置では、強誘電
体キャパシタを備えた集積回路記憶装置において、１０
０オングストローム以上１５００オングストローム 以下
の厚さを有し、元素としてチタニウムを含む層と、前記
チタニウムを含む層上に形成され、貴金属または貴金属
合金からなる下部電極と、前記下部電極上に形成された
強誘電体膜と、前記強誘電体膜上に形成された上部電極
とを備え、前記上部電極への配線用のコンタクトホール
と、前記下部電極への配線用のコンタクトホールが、各
電極の上方に各々配置される構成とすることにより前記
問題の解決を図った。
誘電体キャパシタを備えた集積回路記憶装置において、
貴金属または貴金属合金からなる下部電極と、この下部
電極上に形成された強誘電体膜と、前記強誘電体膜上に
形成され、貴金属または貴金属合金を含む上部電極とを
備え、前記下部電極が、１００オングストローム以上１
５００オングストローム以下の厚さを有し、元素として
チタニウムを含む層と、前記元素としてチタニウムを含
む層上に形成された第一金属層とを含み、前記下部電極
が、前記上部電極と重ならない位置まで延在してなり、
該延在した部位において配線層と前記下部電極が導通さ
れた構成とすることにより前記問題の解決を図った。ま
た、本発明の他の集積回路記憶装置では、強誘電体キャ
パシタを備えた集積回路記憶装置において、貴金属また
は貴金属合金からなる下部電極と、前記下部電極上に形
成された強誘電体膜と、前記強誘電体膜上に形成され、
貴金属または貴金属合金を含む上部電極とを備え、前記
下部電極が、１００オングストローム以上１５００オン
グストローム以下の厚さを有し、元素としてチタニウム
を含む層と、前記元素としてチタニウムを含む層上に形
成された第一金属層とを含み、前記上部電極への配線用
のコンタクトホールと、前記下部電極への配線用のコン
タクトホールが、各電極の上方に各々配置された構成と
することにより前記問題の解決を図った。 また、本発明
の他の集積回路記憶装置では、強誘電体キャパシタを備
えた集積回路記憶装置において、１００オングストロー
ム以上１５００オングストローム以下の厚さを有し、元
素としてチタニウムを含む層と、前記チタニウムを含む
層上に形成され、貴金属または貴金属合金からなる下部
電極と、前記下部電極上に形成された強誘電体膜と、前
記強誘電体膜上に形成された上部電極とを備え、前記下
部電極が、前記上部電極と重ならない位置まで延在して
なり、該延在した部位において配線層と前記下部電極が
導通された構成とすることにより前記問題の解決を図っ
た。 また、本発明の他の集積回路記憶装置では、強誘電
体キャパシタを備えた集積回路記憶装置において、１０
０オングストローム以上１５００オングストローム 以下
の厚さを有し、元素としてチタニウムを含む層と、前記
チタニウムを含む層上に形成され、貴金属または貴金属
合金からなる下部電極と、前記下部電極上に形成された
強誘電体膜と、前記強誘電体膜上に形成された上部電極
とを備え、前記上部電極への配線用のコンタクトホール
と、前記下部電極への配線用のコンタクトホールが、各
電極の上方に各々配置される構成とすることにより前記
問題の解決を図った。
【０００８】上述したように、本発明の集積回路記憶装
置は絶縁層上に金属配線を有する平坦なキャパシタ記憶
素子に関するものである。上記金属配線は、絶縁層に形
成された開口部を介して、貴金属または貴金属合金から
なる上部電極に接触している。
置は絶縁層上に金属配線を有する平坦なキャパシタ記憶
素子に関するものである。上記金属配線は、絶縁層に形
成された開口部を介して、貴金属または貴金属合金から
なる上部電極に接触している。
【０００９】配線された強誘電体膜上に形成された上部
電極は、貴金属または貴金属合金からなる下部電極上に
形成された強誘電体膜が有する領域内に形成されてい
る。しかし、絶縁層上に形成されている下部電極は上記
強誘電体膜が有する領域外にも形成されている。
電極は、貴金属または貴金属合金からなる下部電極上に
形成された強誘電体膜が有する領域内に形成されてい
る。しかし、絶縁層上に形成されている下部電極は上記
強誘電体膜が有する領域外にも形成されている。
【００１０】本発明はさらに、他の強誘電体キャパシタ
とその製造方法に関するものである。本発明の強誘電体
キャパシタは、下部電極と、前記下部電極上に形成され
た強誘電体膜と、前記強誘電体膜上に形成された上部電
極とを備えた強誘電体キャパシタであって、前記強誘電
体膜が前記下部電極上にパターン化して形成されてな
り、前記上部電極が、パターン化された前記強誘電体膜
上にパターン化して形成されていて、前記上部電極の上
方に絶縁層が形成されてなり、前記絶縁層上に形成さ
れ、該絶縁層上に形成された開口部を介して前記上部電
極と接触するパターン化された金属インターコネクトを
備え、前記下部電極が貴金属または貴金属合金を含み、
前記下部電極が、前記上部電極と重ならない位置まで延
在してなり、該延在した部位において配線層と前記下部
電極が導通されている。 また、本発明の他の強誘電体キ
ャパシタは、下部電極と、前記下部電極上に形成された
強誘電体膜と、前記強誘電体膜上に形成された上部電極
とを備えた強誘電体キャパシタであって、前記強誘電体
膜が前記下部電極上にパターン化して形成されてなり、
前記上部電極が、パターン化された前記強誘電体膜上に
パターン化して形成されていて、前記上部電極の上方に
絶縁層が形成されてなり、前記絶縁層上に形成され、該
絶縁層上に形成された開口部を介して前記上部電極と接
触するパターン化された金属インターコネクトを備え、
前記下部電極が貴金属または貴金属合金を含み、前記上
部電極への配線用のコンタクトホールと、前記下部電極
への配線用のコンタクトホールが、各電極の上方に各々
配置されている。
とその製造方法に関するものである。本発明の強誘電体
キャパシタは、下部電極と、前記下部電極上に形成され
た強誘電体膜と、前記強誘電体膜上に形成された上部電
極とを備えた強誘電体キャパシタであって、前記強誘電
体膜が前記下部電極上にパターン化して形成されてな
り、前記上部電極が、パターン化された前記強誘電体膜
上にパターン化して形成されていて、前記上部電極の上
方に絶縁層が形成されてなり、前記絶縁層上に形成さ
れ、該絶縁層上に形成された開口部を介して前記上部電
極と接触するパターン化された金属インターコネクトを
備え、前記下部電極が貴金属または貴金属合金を含み、
前記下部電極が、前記上部電極と重ならない位置まで延
在してなり、該延在した部位において配線層と前記下部
電極が導通されている。 また、本発明の他の強誘電体キ
ャパシタは、下部電極と、前記下部電極上に形成された
強誘電体膜と、前記強誘電体膜上に形成された上部電極
とを備えた強誘電体キャパシタであって、前記強誘電体
膜が前記下部電極上にパターン化して形成されてなり、
前記上部電極が、パターン化された前記強誘電体膜上に
パターン化して形成されていて、前記上部電極の上方に
絶縁層が形成されてなり、前記絶縁層上に形成され、該
絶縁層上に形成された開口部を介して前記上部電極と接
触するパターン化された金属インターコネクトを備え、
前記下部電極が貴金属または貴金属合金を含み、前記上
部電極への配線用のコンタクトホールと、前記下部電極
への配線用のコンタクトホールが、各電極の上方に各々
配置されている。
【００１１】本発明はさらにまた、平坦なキャパシタ記
憶素子の製造方法に関するものであり、下部電極を形成
し、前記下部電極上にＰｂ（Ｚｒ X Ｔｉ 1-X ）Ｏ 3 （但
し、Ｘ＝０．０以上０．９２以下）からなる層を形成
し、５００℃以上、酸素下という条件でウエハーをアニ
ールし、貴金属または貴金属合金からなる電極を前記Ｐ
ｂ（Ｚｒ X Ｔｉ 1-X ）Ｏ 3 からなる層上に形成し、キャ
パシタ部を構成するために、前記上部電極上に第一のフ
ォトレジストパターンを積層し、フォトレジスト法によ
りフォトレジストパターンが形成されていない部分の貴
金属からなる上部電極を除去し、フォトレジスト層を除
去し、５００℃以上、酸素下という条件でウエハーをア
ニールし、さきに形成したキャパシタ領域より広い領域
上に第二のフォトレジストパターンを積層し、露出した
Ｐｂ（Ｚｒ X Ｔｉ 1-X ）Ｏ 3 層を除去し、第二のフォト
レジスト層を除去し、さきに形成したＰｂ（Ｚｒ X Ｔｉ
1-X ）Ｏ 3 パターンより領域より広い領域上に第三のフ
ォトレジストパターンを積層し、露出した下部電極を除
去し、第三のフォトレジスト層を除去し、ドーピングさ
れた酸化シリコン層またはドーピングされていない酸化
シリコン層の形成によってキャパシタを絶縁し、強誘電
体キャパシタの下部電極や上部電極へ導通を取るための
コンタクトホール、およびトランジスタのソース／ドレ
ン領域に導通を取るためのコンタクトホールを形成し、
前記強誘電体キャパシタと前記ソース／ドレン領域との
間に相互接続を形成するために導電層を形成するもので
ある。一般に、キャパシタ記憶素子の製造方法は貴金属
からなる電極と、ＰＺＴとを使用した平坦な形状からな
り、かつ高品質な強誘電体キャパシタを製造する工程で
あるといえる。上記ＰＺＴ薄膜はＸ＝０．０以上Ｘ＝
０．９２以下の範囲の化学量論比を有するＰｂ（ＺｒX
Ｔｉ1-X ）Ｏ3 からなるものである。本発明では不揮発
生強誘電性コンデンサー回路素子を形成するために、半
導体形成工程において、上記製造工程を行う順番と、Ｐ
ＺＴ薄膜の厚さと、ＰＺＴの化学量論比と、アニールす
るときの条件とを改良した。
憶素子の製造方法に関するものであり、下部電極を形成
し、前記下部電極上にＰｂ（Ｚｒ X Ｔｉ 1-X ）Ｏ 3 （但
し、Ｘ＝０．０以上０．９２以下）からなる層を形成
し、５００℃以上、酸素下という条件でウエハーをアニ
ールし、貴金属または貴金属合金からなる電極を前記Ｐ
ｂ（Ｚｒ X Ｔｉ 1-X ）Ｏ 3 からなる層上に形成し、キャ
パシタ部を構成するために、前記上部電極上に第一のフ
ォトレジストパターンを積層し、フォトレジスト法によ
りフォトレジストパターンが形成されていない部分の貴
金属からなる上部電極を除去し、フォトレジスト層を除
去し、５００℃以上、酸素下という条件でウエハーをア
ニールし、さきに形成したキャパシタ領域より広い領域
上に第二のフォトレジストパターンを積層し、露出した
Ｐｂ（Ｚｒ X Ｔｉ 1-X ）Ｏ 3 層を除去し、第二のフォト
レジスト層を除去し、さきに形成したＰｂ（Ｚｒ X Ｔｉ
1-X ）Ｏ 3 パターンより領域より広い領域上に第三のフ
ォトレジストパターンを積層し、露出した下部電極を除
去し、第三のフォトレジスト層を除去し、ドーピングさ
れた酸化シリコン層またはドーピングされていない酸化
シリコン層の形成によってキャパシタを絶縁し、強誘電
体キャパシタの下部電極や上部電極へ導通を取るための
コンタクトホール、およびトランジスタのソース／ドレ
ン領域に導通を取るためのコンタクトホールを形成し、
前記強誘電体キャパシタと前記ソース／ドレン領域との
間に相互接続を形成するために導電層を形成するもので
ある。一般に、キャパシタ記憶素子の製造方法は貴金属
からなる電極と、ＰＺＴとを使用した平坦な形状からな
り、かつ高品質な強誘電体キャパシタを製造する工程で
あるといえる。上記ＰＺＴ薄膜はＸ＝０．０以上Ｘ＝
０．９２以下の範囲の化学量論比を有するＰｂ（ＺｒX
Ｔｉ1-X ）Ｏ3 からなるものである。本発明では不揮発
生強誘電性コンデンサー回路素子を形成するために、半
導体形成工程において、上記製造工程を行う順番と、Ｐ
ＺＴ薄膜の厚さと、ＰＺＴの化学量論比と、アニールす
るときの条件とを改良した。
【００１２】
【実施例】以下、図面を参照して本発明の集積回路記憶
素子およびその製造方法を詳しく説明する。
素子およびその製造方法を詳しく説明する。
【００１３】数種の外観を有する本願発明は以下に示す
工程によって形成される。図１に示したように、回路制
御用のゲート電極１０を備えたトランジスターはポリシ
リコンの状態を維持できる範囲で周知の技術であるＣＭ
ＯＳ半導体方法によって製造された。上記ゲート電極１
０は、上部に形成される回路素子とは酸化シリコンから
なるガラス層１２によって接触することがない。
工程によって形成される。図１に示したように、回路制
御用のゲート電極１０を備えたトランジスターはポリシ
リコンの状態を維持できる範囲で周知の技術であるＣＭ
ＯＳ半導体方法によって製造された。上記ゲート電極１
０は、上部に形成される回路素子とは酸化シリコンから
なるガラス層１２によって接触することがない。
【００１４】図２は下部電極を備えたトランジスターを
示す断面図である。この下部電極はスパッタリング法に
よって形成され、チタニウムからなる粘着層１６と、貴
金属または貴金属合金からなる層（以下、下部金属層と
略称する。）１８とから構成されている。チタニウムか
らなる粘着層１６の好ましい厚さは１００オングストロ
ーム以上１５００オングストローム以下である。より好
ましくは、２００オングストローム以上５００オングス
トローム以下がよい。他方、下部金属層１８の好ましい
厚さは５００オングストローム以上５０００オングスト
ローム以下である。より好ましくは、１０００オングス
トローム以上２５００オングストローム以下がよい。下
部金属層１８と粘着層１６とが各々上記の範囲内の厚さ
にに形成されない場合、下部金属層１８と粘着層１６と
が粘着しないという不都合が生じたり、もしくは下部金
属層１８と粘着層１６とが過度に粘着して、満足のいく
キャパシタを形成することができない。
示す断面図である。この下部電極はスパッタリング法に
よって形成され、チタニウムからなる粘着層１６と、貴
金属または貴金属合金からなる層（以下、下部金属層と
略称する。）１８とから構成されている。チタニウムか
らなる粘着層１６の好ましい厚さは１００オングストロ
ーム以上１５００オングストローム以下である。より好
ましくは、２００オングストローム以上５００オングス
トローム以下がよい。他方、下部金属層１８の好ましい
厚さは５００オングストローム以上５０００オングスト
ローム以下である。より好ましくは、１０００オングス
トローム以上２５００オングストローム以下がよい。下
部金属層１８と粘着層１６とが各々上記の範囲内の厚さ
にに形成されない場合、下部金属層１８と粘着層１６と
が粘着しないという不都合が生じたり、もしくは下部金
属層１８と粘着層１６とが過度に粘着して、満足のいく
キャパシタを形成することができない。
【００１５】上記下部金属層１８をなす金属としては、
例えば、白金、パラジウム等の純粋な金属、さらにＰｔ
−Ｐｄ、Ｐｔ−Ｔｉ、Ｐｄ−Ｔｉ、Ｐｔ−Ｂｉ、Ｐｄ−
Ｂｉ、Ｐｔ−Ｒｅ、Ｐｄ−Ｒｅ、Ｐｔ−Ｐｄ−Ｔｉ、Ｐ
ｔ−Ｂｉ−Ｔｉ、Ｐｄ−Ｂｉ−Ｔｉ、Ｐｔ−Ｒｕ、また
はＰｄ−Ｒｕ等の合金をも例示することができる。
例えば、白金、パラジウム等の純粋な金属、さらにＰｔ
−Ｐｄ、Ｐｔ−Ｔｉ、Ｐｄ−Ｔｉ、Ｐｔ−Ｂｉ、Ｐｄ−
Ｂｉ、Ｐｔ−Ｒｅ、Ｐｄ−Ｒｅ、Ｐｔ−Ｐｄ−Ｔｉ、Ｐ
ｔ−Ｂｉ−Ｔｉ、Ｐｄ−Ｂｉ−Ｔｉ、Ｐｔ−Ｒｕ、また
はＰｄ−Ｒｕ等の合金をも例示することができる。
【００１６】これらの化合物は後述するＰＺＴ層が形態
学上有する効果と同様な効果を有するものである。チタ
ニウムからなる粘着層１６は貴金属からなる下部金属層
１８中に拡散するため、下部電極の組成は、下部電極の
上面から下層の酸化シリコン膜１２との界面までの間で
変化する。本実施例では、下部貴金属層１８は粘着層１
６の上部の表面部に形成されている場合を示したが、下
部に形成されている酸化シリコンからなるガラス層１２
の界面に接するように、つまり粘着層１６の下部に形成
することも可能である。
学上有する効果と同様な効果を有するものである。チタ
ニウムからなる粘着層１６は貴金属からなる下部金属層
１８中に拡散するため、下部電極の組成は、下部電極の
上面から下層の酸化シリコン膜１２との界面までの間で
変化する。本実施例では、下部貴金属層１８は粘着層１
６の上部の表面部に形成されている場合を示したが、下
部に形成されている酸化シリコンからなるガラス層１２
の界面に接するように、つまり粘着層１６の下部に形成
することも可能である。
【００１７】ついで、図２に示すように、”ＰＺＴ”と
称されるリードジルコネイトチタネイト（lead zircona
te titanate （一般的にはＰｂ（ＺｒX Ｔｉ1-X ）Ｏ3
という化学式で表される。））からなる層２０（以下、
ＰＺＴ層と略称する。）を酸化物をターゲットとするス
パッタリング法によって積層する。この方法の他に、Ｐ
ＺＴ層２０は合成金属をターゲットとし酸素雰囲気下で
のスパッタリング法、もしくはＰｂ、Ｚｒ、Ｔｉからな
る有機金属化合物のゾルゲル物質を基板上にスピニング
する方法によっても形成することができる。上記ＰＺＴ
層２０をなすＰｂ（ＺｒX Ｔｉ1-X ）Ｏ3 の化学量論比
（Stoichiometry） はＸ＝０．０以上０．９２以下が望
ましい。より好ましくはＸ＝０．４６以上０．５４が望
ましい。また、ＰＺＴ層２０の好ましい厚さは５００オ
ングストロームから１マイクロメートルである。特に、
層の厚さが２０００オングストローム以上５０００オン
グストロームであるＰＺＴ層２０を有する装置は５ボル
ト用の装置にも充分対応することができる。ＰＺＴ層２
０の厚さが２０００オングストロームより薄いと、この
ＰＺＴ層２０は優れた強誘電性を示さないため好ましく
なく、また５０００オングストローム（０．５マイクロ
メートル）より厚いと、高電圧を必要としてしまうため
好ましくない。ついで、このＰＺＴ層２０は５００℃以
上の温度下で、かつ酸素の雰囲気下で、加熱炉を使用す
るか、もしくは強誘電体ペロブスカイト相を形成するた
めに行う短時間アニールを行うことによってアニールす
る。
称されるリードジルコネイトチタネイト（lead zircona
te titanate （一般的にはＰｂ（ＺｒX Ｔｉ1-X ）Ｏ3
という化学式で表される。））からなる層２０（以下、
ＰＺＴ層と略称する。）を酸化物をターゲットとするス
パッタリング法によって積層する。この方法の他に、Ｐ
ＺＴ層２０は合成金属をターゲットとし酸素雰囲気下で
のスパッタリング法、もしくはＰｂ、Ｚｒ、Ｔｉからな
る有機金属化合物のゾルゲル物質を基板上にスピニング
する方法によっても形成することができる。上記ＰＺＴ
層２０をなすＰｂ（ＺｒX Ｔｉ1-X ）Ｏ3 の化学量論比
（Stoichiometry） はＸ＝０．０以上０．９２以下が望
ましい。より好ましくはＸ＝０．４６以上０．５４が望
ましい。また、ＰＺＴ層２０の好ましい厚さは５００オ
ングストロームから１マイクロメートルである。特に、
層の厚さが２０００オングストローム以上５０００オン
グストロームであるＰＺＴ層２０を有する装置は５ボル
ト用の装置にも充分対応することができる。ＰＺＴ層２
０の厚さが２０００オングストロームより薄いと、この
ＰＺＴ層２０は優れた強誘電性を示さないため好ましく
なく、また５０００オングストローム（０．５マイクロ
メートル）より厚いと、高電圧を必要としてしまうため
好ましくない。ついで、このＰＺＴ層２０は５００℃以
上の温度下で、かつ酸素の雰囲気下で、加熱炉を使用す
るか、もしくは強誘電体ペロブスカイト相を形成するた
めに行う短時間アニールを行うことによってアニールす
る。
【００１８】次に図３に示すように、ＰＺＴ層２０上に
スパッタリング法によって上部電極層２２を形成する。
この上部電極層２２は貴金属または貴金属合金からなる
ものであり、さらに後の工程において上部電極２２に加
工されるものである。この上部電極層２２の好ましい厚
さは２００オングストローム以上１５００オングストロ
ーム以下である。上部電極層２２を形成した後、図３に
示したように、上部電極層２２上に従来法によってフォ
トレジストパターン２４を形成し、上部電極２２となる
領域を限定する。
スパッタリング法によって上部電極層２２を形成する。
この上部電極層２２は貴金属または貴金属合金からなる
ものであり、さらに後の工程において上部電極２２に加
工されるものである。この上部電極層２２の好ましい厚
さは２００オングストローム以上１５００オングストロ
ーム以下である。上部電極層２２を形成した後、図３に
示したように、上部電極層２２上に従来法によってフォ
トレジストパターン２４を形成し、上部電極２２となる
領域を限定する。
【００１９】ついで、図４に示すように、イオンミリン
グ法、プラズマエッチング法、またはウエットエッチン
グ法等によって所望の位置、つまり上記フォトレジスト
パターン２４を形成した位置に上部電極２２が形成され
るように、上部電極２２として使用される場所以外の上
部電極層２２は除去される。その後、上記フォトレジス
トは除去される。その後、このウエハーを５００℃以上
の温度下で、かつ酸素の雰囲気下で、加熱炉を使用する
か、もしくは短時間アニールすることによってアニール
する。このアニール工程は上部電極２２と強誘電体層と
をしっかりと接触させるために重要な工程である。アニ
ールを行うことによってこのウエハーは５ボルト用の装
置をも作動させることができるようになる。
グ法、プラズマエッチング法、またはウエットエッチン
グ法等によって所望の位置、つまり上記フォトレジスト
パターン２４を形成した位置に上部電極２２が形成され
るように、上部電極２２として使用される場所以外の上
部電極層２２は除去される。その後、上記フォトレジス
トは除去される。その後、このウエハーを５００℃以上
の温度下で、かつ酸素の雰囲気下で、加熱炉を使用する
か、もしくは短時間アニールすることによってアニール
する。このアニール工程は上部電極２２と強誘電体層と
をしっかりと接触させるために重要な工程である。アニ
ールを行うことによってこのウエハーは５ボルト用の装
置をも作動させることができるようになる。
【００２０】次に、図５に示すように、上部電極２２を
覆うように、かつＰＺＴ層２０上にフォトレジストパタ
ーン２６を積層する。露出されたＰＺＴ層２０はイオン
ミリング法、プラズマエッチング法、またはウエットエ
ッチング法等によって除去することができる。この結
果、図６に示すように、必要な場所のＰＺＴ層２０だけ
が残る。この工程は、広範囲にわたって形成されたＰＺ
Ｔ層２０中の歪に起因する粘着力の低下を排除するため
に必要であり、またＰＺＴの高誘電率に起因する過剰な
寄生容量を排除するために必要である。このとき重要な
点は、ＰＺＴ層２０が限定された領域に形成されている
こと、下部電極１８が部分的に露出していることであ
る。その後、フォトレジスト２６を除去して、図７に示
す構造を得る。
覆うように、かつＰＺＴ層２０上にフォトレジストパタ
ーン２６を積層する。露出されたＰＺＴ層２０はイオン
ミリング法、プラズマエッチング法、またはウエットエ
ッチング法等によって除去することができる。この結
果、図６に示すように、必要な場所のＰＺＴ層２０だけ
が残る。この工程は、広範囲にわたって形成されたＰＺ
Ｔ層２０中の歪に起因する粘着力の低下を排除するため
に必要であり、またＰＺＴの高誘電率に起因する過剰な
寄生容量を排除するために必要である。このとき重要な
点は、ＰＺＴ層２０が限定された領域に形成されている
こと、下部電極１８が部分的に露出していることであ
る。その後、フォトレジスト２６を除去して、図７に示
す構造を得る。
【００２１】露出したＰＺＴ層２０の部分を除去した
後、次に行われる金属配線工程でキャパシタの下部電極
へのコンタクトが取れるように、通常の方法によって、
図８に図示される下部電極層１８の領域を規定するため
のフォトレジストパターン２８を形成する。その後、下
部電極構造（粘着層１６および下部電極層１８）が、イ
オンミリング法、プラズマエッチング法、またはウエッ
トエッチング法によって、図９に示すように所望のコン
タクト領域が残るようにパターニングされる。
後、次に行われる金属配線工程でキャパシタの下部電極
へのコンタクトが取れるように、通常の方法によって、
図８に図示される下部電極層１８の領域を規定するため
のフォトレジストパターン２８を形成する。その後、下
部電極構造（粘着層１６および下部電極層１８）が、イ
オンミリング法、プラズマエッチング法、またはウエッ
トエッチング法によって、図９に示すように所望のコン
タクト領域が残るようにパターニングされる。
【００２２】上記加工工程によって形成されたキャパシ
タは、ドーピング処理された層またはドーピング処理さ
れていない酸化シリコンからなる層（以下、酸化シリコ
ン層と略称する。）３０が積層されることによって絶縁
される。この酸化シリコン層３０には、図１０に図示さ
れるように、強誘電体キャパシタの上部電極領域および
下部電極領域と同様に、トランジスターのソース／ドレ
ン領域へのコンタクトホールと、トランジスターのゲー
トへのコンタクトホールとが形成されている。
タは、ドーピング処理された層またはドーピング処理さ
れていない酸化シリコンからなる層（以下、酸化シリコ
ン層と略称する。）３０が積層されることによって絶縁
される。この酸化シリコン層３０には、図１０に図示さ
れるように、強誘電体キャパシタの上部電極領域および
下部電極領域と同様に、トランジスターのソース／ドレ
ン領域へのコンタクトホールと、トランジスターのゲー
トへのコンタクトホールとが形成されている。
【００２３】図１１に示したデバイスは完成品であり、
アルミニウム層３２が積層され、デバイス間の相互接続
を可能にしている。
アルミニウム層３２が積層され、デバイス間の相互接続
を可能にしている。
【００２４】以上、図を参照して本発明の集積回路記憶
装置およびその製造方法を説明したが、本発明は実施例
に限定されないということは言うまでもない。
装置およびその製造方法を説明したが、本発明は実施例
に限定されないということは言うまでもない。
【００２５】
【００２６】
【発明の効果】 本発明の集積回路記憶装置では、平坦な
キャパシタ記憶素子を、貴金属または貴金属が合金から
なる下部電極と、この下部電極上の厚さが５００オング
ストロームから１．０ミクロンである強誘電体膜と、上
記強誘電体膜上の貴金属または貴金属合金から構成され
ている上部電極とから構成する。従って、本発明の集積
回路記憶装置は、２０マイクロＣ／ｃｍ2 以上のスイッ
チング電荷量（情報記憶に関する特性を示す）を有する
キャパシタを備えたものとなる。さらに、本発明の集積
回路記憶装置はＰＺＴ薄膜を使用した小型（３×３（マ
イクロメートル））の強誘電体キャパシタを備えたもの
となった。
キャパシタ記憶素子を、貴金属または貴金属が合金から
なる下部電極と、この下部電極上の厚さが５００オング
ストロームから１．０ミクロンである強誘電体膜と、上
記強誘電体膜上の貴金属または貴金属合金から構成され
ている上部電極とから構成する。従って、本発明の集積
回路記憶装置は、２０マイクロＣ／ｃｍ2 以上のスイッ
チング電荷量（情報記憶に関する特性を示す）を有する
キャパシタを備えたものとなる。さらに、本発明の集積
回路記憶装置はＰＺＴ薄膜を使用した小型（３×３（マ
イクロメートル））の強誘電体キャパシタを備えたもの
となった。
【図１】図１はゲート電極と、ガラス層とからなるＩＣ
を示す断面図。
を示す断面図。
【図２】図２は図１に示したＩＣにおいて、チタニウム
からなる粘着層と、貴金属からなる下部電極と、さらに
ＰＺＴ層とを形成した場合のＩＣを示す断面図。
からなる粘着層と、貴金属からなる下部電極と、さらに
ＰＺＴ層とを形成した場合のＩＣを示す断面図。
【図３】図３は図２に示したＩＣにおいて、貴金属から
なる上部電極層と、キャパシタの領域を限定するための
フォトレジストパターンとを形成した場合のＩＣを示す
断面図。
なる上部電極層と、キャパシタの領域を限定するための
フォトレジストパターンとを形成した場合のＩＣを示す
断面図。
【図４】図４は図３に示したＩＣにおいて、上部電極層
の一部を除去した場合のＩＣを示す断面図。
の一部を除去した場合のＩＣを示す断面図。
【図５】図５は図４に示したＩＣにおいて、上部電極上
にフォトレジストパターンを備えた場合のＩＣを示す断
面図。
にフォトレジストパターンを備えた場合のＩＣを示す断
面図。
【図６】図６は図５に示したＩＣにおいて、ＰＺＴ層の
一部を除去した場合のＩＣを示す断面図。
一部を除去した場合のＩＣを示す断面図。
【図７】図７は図６に示したＩＣにおいて、フォトレジ
スト層を除去した場合のＩＣを示す断面図。
スト層を除去した場合のＩＣを示す断面図。
【図８】図８は図７に示したＩＣにおいて、下部電極の
領域を限定するフォトレジストパターンが形成された場
合のＩＣを示す断面図。
領域を限定するフォトレジストパターンが形成された場
合のＩＣを示す断面図。
【図９】図９は図８に示したＩＣにおいて、フォトレジ
ストパターンを除去した場合のＩＣを示す断面図。
ストパターンを除去した場合のＩＣを示す断面図。
【図１０】図１０は図９に示したＩＣにおいて、典型的
なフォトレジストパターンとエッチングとによって、酸
化シリコン層に形成された開口部を有するＩＣを示す断
面図。
なフォトレジストパターンとエッチングとによって、酸
化シリコン層に形成された開口部を有するＩＣを示す断
面図。
【図１１】図１１は図１０に示したＩＣに於て、典型的
なフォトレジストパターンとエッチングとによって形成
された相互接続層である上部層を備えた場合のＩＣを示
す断面図。
なフォトレジストパターンとエッチングとによって形成
された相互接続層である上部層を備えた場合のＩＣを示
す断面図。
１０ ゲート電極 １２ ガラス層 １６ 粘着層 １８ 下部金属層 ２０ ＰＺＴ層 ２２ 上部電極 ２４ フォトレジストパターン１ ２６ フォトレジストパターン２ ２８ フォトレジストパターン３ ３０ 酸化シリコン層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィリアム エル・ラーソン アメリカ合衆国・コロラド州・80906・ コロラド・スプリングス・ハンプステッ ド・プレース・635 (72)発明者 スティーブ ディ・トレイナー アメリカ合衆国・コロラド州・80906・ コロラド・スプリングス・デリバラン ス・ドライブ・3125 (56)参考文献 特開 平４−221848（ＪＰ，Ａ) 特開 平４−199746（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/105 H01L 21/822 H01L 27/04 H01L 21/8242 H01L 27/108
Claims (38)
- 【請求項１】 強誘電体キャパシタの製造方法であっ
て、貴金属または貴金属合金を含む 下部電極を形成し、 前記下部電極上にＰｂ（ＺｒX Ｔｉ1-X ）Ｏ3 （但し、
Ｘ＝０．０以上０．９２以下）からなる層を形成し、 ５００℃以上、酸素下という条件でウエハーをアニール
し、 貴金属または貴金属合金を含む上部電極を前記Ｐｂ（Ｚ
ｒX Ｔｉ1-X ）Ｏ3 からなる層上に形成し、 ５ ００℃以上、酸素下という条件でウエハーをアニール
し、前記下部電極、前記Ｐｂ（Ｚｒ X Ｔｉ 1-X ）Ｏ 3 からな
る層、および前記上部電極を覆う絶縁層を形成し、 前記絶縁層に、前記下部電極へ導通を取るためのコンタ
クトホール、前記上部電極へ導通を取るためのコンタク
トホール、およびトランジスタのソース／ドレン領域に
導通を取るためのコンタクトホールを形成し、 前記強誘電体キャパシタと上記ソース／ドレン領域との
間に相互接続を形成するために導電層を形成することを
特徴とする強誘電体キャパシタの製造方法。 - 【請求項２】 前記Ｐｂ（Ｚｒ X Ｔｉ 1-X ）Ｏ 3 層がＸ
＝０．４６以上０．５４以下であることを特徴とする請
求項１に記載の強誘電体キャパシタの製造方法。 - 【請求項３】 前記下部電極が、第一金属層とチタニウ
ムを元素として含む層を含むことを特徴とする請求項１
記載の強誘電体キャパシタの製造方法。 - 【請求項４】 前記第一金属層に元素として白金が含有
されていることを特徴とする請求項３記載の強誘電体キ
ャパシタの製造方法。 - 【請求項５】 前記第一金属層に元素としてパラジウム
が含有されていることを特徴とする請求項３記載の強誘
電体キャパシタの製造方法。 - 【請求項６】 前記第一金属層が、パラジウム、チタニ
ウム、レニウム、ビスマス、およびルテニウムのうちの
少なくとも２種の金属元素を含有していることを特徴と
する請求項３記載の強誘電体キャパシタの製造方法。 - 【請求項７】 前記貴金属からなる下部電極に、元素と
して白金またはパラ ジウムが含有されていることを特徴
とする請求項１記載の強誘電体キャパシタの製造方法。 - 【請求項８】 前記貴金属からなる下部電極が、白金、
パラジウム、チタニウム、レニウム、ビスマス、および
ルテニウムのうちの少なくとも２種の金属元素を含有し
ていることを特徴とする請求項１記載の強誘電体キャパ
シタの製造方法。 - 【請求項９】 前記Ｐｂ（ＺｒX Ｔｉ1-X ）Ｏ3 層が５
００オングストロームから１．０ミクロンの厚さを有す
ることを特徴とする請求項１記載の強誘電体キャパシタ
の製造方法。 - 【請求項１０】 請求項１ないし９のいずれか一項に記
載の強誘電体キャパシタの製造方法を用いたことを特徴
とする集積回路記憶装置の製造方法。 - 【請求項１１】 強誘電体キャパシタを備えた集積回路
記憶装置において、 貴金属または貴金属合金からなる下部電極と、 前記下部電極上に形成された強誘電体膜と、 前記強誘電体膜上に形成され、貴金属または貴金属合金
を含む上部電極とを備え、 前記下部電極が、１００オングストローム以上１５００
オングストローム以下の厚さを有し、元素としてチタニ
ウムを含む層と、 前記元素としてチタニウムを含む層上に形成された第一
金属層とを含み、 前記下部電極が、前記上部電極と重ならない位置まで延
在してなり、該延在した部位において前記下部電極の上
方に酸化シリコン層を介して形成された配線層と前記下
部電極とが導通されていることを特徴とする集積回路記
憶装置。 - 【請求項１２】 強誘電体キャパシタを備えた集積回路
記憶装置において、 貴金属または貴金属合金からなる下部電極と、 前記下部電極上に形成された強誘電体膜と、 前記強誘電体膜上に形成され、 貴金属または貴金属合金
を含む上部電極とを備え、前記下部電極が、１００オングストローム以上１５００
オングストローム以下の厚さを有し、元素としてチタニ
ウムを含む層と、 前記元素としてチタニウムを含む層上に形成された第一
金属層とを含み、 前記上部電極への配線用のコンタクトホールと、前記下
部電極への配線用のコンタクトホールが、各電極の上方
に各々配置されている ことを特徴とする集積回路記憶装
置。 - 【請求項１３】 前記第一金属層が、白金、パラジウ
ム、チタニウム、ビスマス、ルテニウム、およびレニウ
ムの中の２元素からなる合金を含有することを特徴とす
る請求項１１または１２記載の集積回路記憶装置。 - 【請求項１４】 前記第一金属層が、白金、ビスマス、
およびチタニウムからなる合金であることを特徴とする
請求項１１または１２記載の集積回路記憶装置。 - 【請求項１５】 前記第一金属層が、白金、ビスマス、
およびチタニウムからなる合金を含有することを特徴と
する請求項１１または１２記載の集積回路記憶装置。 - 【請求項１６】 前記第一金属層が、白金、パラジウ
ム、およびチタニウムからなる合金を含有することを特
徴とする請求項１１または１２記載の集積回路記憶装
置。 - 【請求項１７】 前記第一金属層が、白金またはパラジ
ウムのいずれかの元素を含有することを特徴とする請求
項１１または１２記載の集積回路記憶装置。 - 【請求項１８】 強誘電体キャパシタを備えた集積回路
記憶装置において、 １００オングストローム以上１５００オングストローム
以下の厚さを有し、元素としてチタニウムを含む層と、 前記チタニウムを含む層上に形成され、貴金属または貴
金属合金からなる下部電極と、 前記下部電極上に形成された強誘電体膜と、 前記強誘電体膜上に形成された上部電極とを備え、 前記下部電極が、前記上部電極と重ならない位置まで延
在してなり、該延在した部位において前記下部電極の上
方に酸化シリコン層を介して形成された配線層と前記下
部電極とが導通されていることを特徴とする集積回路記
憶装置。 - 【請求項１９】 強誘電体キャパシタを備えた集積回路
記憶装置において、１００オングストローム以上１５００オングストローム
以下の厚さを有し、元素としてチタニウムを含む層と、 前記チタニウムを含む層上に形成され、 貴金属または貴
金属合金からなる下部電極と、 前記下部電極上に形成された強誘電体膜と、 前記強誘電体膜上に形成された 上部電極とを備え、前記上部電極への配線用のコンタクトホールと、前記下
部電極への配線用のコンタクトホールが、各電極の上方
に各々配置される ことを特徴とする集積回路記憶装置。 - 【請求項２０】 前記下部電極にパラジウムが含有され
ていることを特徴とする請求項１８または１９記載の集
積回路記憶装置。 - 【請求項２１】 前記下部電極に白金、パラジウム、チ
タニウム、ビスマス、ルテニウム、およびレニウムのう
ちの２元素を少なくとも含む合金が含有されていること
を特徴とする請求項１８または１９記載の集積回路記憶
装置。 - 【請求項２２】 前記下部電極が、白金、パラジウム、
およびチタニウムからなる合金を含むことを特徴とする
請求項１８または１９記載の集積回路記憶装置。 - 【請求項２３】 前記下部電極が、白金、ビスマス、お
よびチタニウムからなる合金を含むことを特徴とする請
求項１８または１９記載の集積回路記憶装置。 - 【請求項２４】 前記下部電極が、パラジウム、ビスマ
ス、およびチタニウムからなる合金を含むことを特徴と
する請求項１８または１９記載の集積回路記憶装置。 - 【請求項２５】 前記下部電極がルテニウムと、白金と
パラジウムとのどちらか一方とからなる合金を含むこと
を特徴とする請求項１８または１９記載の集積回路記憶
装置。 - 【請求項２６】 下部電極と、 前記下部電極上に形成された強誘電体膜と、 前記強誘電体膜上に形成された上部電極とを備えた強誘
電体キャパシタであって、 前記強誘電体膜が前記下部電極上にパターン化して形成
されてなり、 前記上部電極が、パターン化された前記強誘電体膜上に
パターン化して形成されていて、 前記上部電極の上方に絶縁層が形成されてなり、 前記絶縁層上に形成され、該絶縁層上に形成された開口
部を介して前記上部電極と接触するパターン化された金
属インターコネクトを備え、 前記下部電極が貴金属または貴金属合金を含み、 前記下部電極が、前記上部電極と重ならない位置まで延
在してなり、該延在した部位において前記下部電極の上
方に酸化シリコン層を介して形成された配線層と前記下
部電極とが導通されていることを特徴とする強誘電体キ
ャパシタ。 - 【請求項２７】 下部電極と、 前記下部電極上に形成された強誘電体膜と、 前記強誘電体膜上に形成された上部電極とを備えた強誘
電体キャパシタであって、 前記強誘電体膜が前記下部電極上にパターン化して形成
されてなり、 前記上部電極が、パターン化された前記強誘電体膜上に
パターン化して形成されていて、 前記上部電極の上方に絶縁層が形成されてなり、 前記絶縁層上に形成され、該絶縁層上に形成された開口
部を介して前記上部電極と接触するパターン化された金
属インターコネクトを備え、 前記下部電極が貴金属または貴金属合金を含み、 前記上部電極への配線用のコンタクトホールと、前記下
部電極への配線用のコンタクトホールが、各電極の上方
に各々配置されることを特徴とする強誘電体キャパシ
タ 。 - 【請求項２８】 前記下部電極が、元素としてチタニウ
ムを含有する層上に形成された第一金属層を含むことを
特徴とする請求項２６または２７記載の強誘電体キャパ
シタ。 - 【請求項２９】 前記第一金属層が白金、パラジウム、
チタニウム、ビスマス、レニウム、ルテニウムの中の少
なくとも２種の金属元素を含有していることを特徴とす
る請求項２８記載の強誘電体キャパシタ。 - 【請求項３０】 前記第一金属層が白金またはパラジウ
ムのいずれかの元素を含有することを特徴とする請求項
２８記載の強誘電体キャパシタ。 - 【請求項３１】 前記下部電極が貴金属または貴金属合
金からなり、 前記強誘電体膜の厚さが５００オングストロームから
１．０ミクロンであり、 前記上部電極が貴金属または貴金属合金からなることを
特徴とする請求項２６または２７記載の強誘電体キャパ
シタ 。 - 【請求項３２】 前記強誘電体膜がリードジルコネイト
チタネイト（lead zirconate titanate） であることを
特徴とする請求項３１記載の強誘電体キャパシタ。 - 【請求項３３】 前記リードジルコネイトチタネイト
（lead zirconate titanate）化合物がＸ＝０．０以上
０．９２以下であるＰｂ（ＺｒX Ｔｉ1-X ）Ｏ3）とい
う化学式によって表されることを特徴とする請求項３２
記載の強誘電体キャパシタ。 - 【請求項３４】 前記リードジルコネイトチタネイト
（lead zirconate titanate）化合物がＸ＝０．４６以
上０．５４以下であるＰｂ（Ｚｒ X Ｔｉ 1-X ）Ｏ 3 ）と
いう化学式によって表されることを特徴とする請求項３
２記載の強誘電体キャパシタ。 - 【請求項３５】 前記下部電極が元素としてチタニウム
を含有する層上に形成されている５００オングストロー
ムから５０００オングストロームの厚さを有する第一金
属層と、１００オングストロームから１５００オングス
トロームの厚さを有する前記元素としてチタニウムを含
有する層とからなることを特徴とする請求項２６または
２７記載の強誘電体キャパシタ。 - 【請求項３６】 前記第一金属層が元素としてパラジウ
ムを含むことを特徴とする請求項３５記載の強誘電体キ
ャパシタ。 - 【請求項３７】 前記第一金属層が元素として白金を含
むことを特徴とする請求項３５記載の強誘電体キャパシ
タ。 - 【請求項３８】 強誘電体キャパシタの製造方法であっ
て、 下部電極を形成し、 前記下部電極上にＰｂ（ＺｒX Ｔｉ1-X ）Ｏ3 （但し、
Ｘ＝０．０以上０．９２以下）からなる層を形成し、 ５００℃以上、酸素下という条件でウエハーをアニール
し、 貴金属または貴金属合金からなる電極を前記Ｐｂ（Ｚｒ
X Ｔｉ1-X ）Ｏ3 からなる層上に形成し、キャパシタ 部を構成するために、前記上部電極上に第一
のフォトレジストパターンを積層し、 フォトレジスト法によりフォトレジストパターンが形成
されていない部分の貴金属からなる上部電極を除去し、 フォトレジスト層を除去し、５００℃以上、酸素下とい
う条件でウエハーをアニールし、さきに形成したキャパ
シタ領域より広い領域上に第二のフォトレジストパター
ンを積層し、露出したＰｂ（ＺｒX Ｔｉ1-X ）Ｏ3 層を
除去し、 第二のフォトレジスト層を除去し、 さきに形成したＰｂ（ＺｒX Ｔｉ1-X ）Ｏ3 パターンよ
り領域より広い領域上に第三のフォトレジストパターン
を積層し、露出 した下部電極を除去し、 第三のフォトレジスト層を除去し、 ドーピングされた酸化シリコン層またはドーピングされ
ていない酸化シリコン層の形成によってキャパシタを絶
縁し、 強誘電体キャパシタの下部電極や上部電極へ導通を取る
ためのコンタクトホール、およびトランジスタのソース
／ドレン領域に導通を取るためのコンタクトホールを形
成し、 前記強誘電体キャパシタと前記ソース／ドレン領域との
間に相互接続を形成するために導電層を形成することを
特徴とする強誘電体キャパシタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US62555590A | 1990-12-11 | 1990-12-11 | |
| US625,555 | 1990-12-11 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001244303A Division JP2002064188A (ja) | 1990-12-11 | 2001-08-10 | 集積回路記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04287968A JPH04287968A (ja) | 1992-10-13 |
| JP3254703B2 true JP3254703B2 (ja) | 2002-02-12 |
Family
ID=24506629
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32776691A Expired - Lifetime JP3254703B2 (ja) | 1990-12-11 | 1991-12-11 | 集積回路装置およびその製造方法 |
| JP2001244303A Pending JP2002064188A (ja) | 1990-12-11 | 2001-08-10 | 集積回路記憶装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001244303A Pending JP2002064188A (ja) | 1990-12-11 | 2001-08-10 | 集積回路記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0490288A3 (ja) |
| JP (2) | JP3254703B2 (ja) |
| KR (1) | KR100264368B1 (ja) |
| TW (1) | TW222348B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100269278B1 (ko) * | 1992-10-14 | 2000-10-16 | 윤종용 | 강유전체박막을이용한커패시터제조방법 |
| KR100342296B1 (ko) * | 1994-10-04 | 2002-11-29 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 산소장벽이마련된하부전극을가지는강유전성의메모리소자를포함하는반도체장치와그의제조방법 |
| US5708302A (en) * | 1995-04-26 | 1998-01-13 | Symetrix Corporation | Bottom electrode structure for dielectric capacitors |
| KR100200299B1 (ko) * | 1995-11-30 | 1999-06-15 | 김영환 | 반도체 소자 캐패시터 형성방법 |
| KR100393197B1 (ko) * | 1996-10-31 | 2003-11-01 | 삼성전자주식회사 | 강유전체캐패시터및그제조방법 |
| JPH10200072A (ja) * | 1997-01-10 | 1998-07-31 | Sony Corp | 半導体メモリセルのキャパシタ構造及びその作製方法 |
| JP2004241632A (ja) * | 2003-02-06 | 2004-08-26 | Seiko Epson Corp | 強誘電体メモリおよびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4437139A (en) * | 1982-12-17 | 1984-03-13 | International Business Machines Corporation | Laser annealed dielectric for dual dielectric capacitor |
| JPH02189969A (ja) * | 1989-01-18 | 1990-07-25 | Toshiba Corp | 電子部品 |
| KR940006708B1 (ko) * | 1989-01-26 | 1994-07-25 | 세이꼬 엡슨 가부시끼가이샤 | 반도체 장치의 제조 방법 |
| DE69022621T2 (de) * | 1989-05-05 | 1996-05-30 | Ramtron Corp | Integrierter ferro-elektrischer Kondensator. |
-
1991
- 1991-12-06 EP EP19910120962 patent/EP0490288A3/en not_active Withdrawn
- 1991-12-10 KR KR1019910022573A patent/KR100264368B1/ko not_active IP Right Cessation
- 1991-12-11 JP JP32776691A patent/JP3254703B2/ja not_active Expired - Lifetime
- 1991-12-30 TW TW080110268A patent/TW222348B/zh active
-
2001
- 2001-08-10 JP JP2001244303A patent/JP2002064188A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR100264368B1 (ko) | 2000-08-16 |
| JP2002064188A (ja) | 2002-02-28 |
| KR920013712A (ko) | 1992-07-29 |
| EP0490288A3 (en) | 1992-09-02 |
| EP0490288A2 (en) | 1992-06-17 |
| TW222348B (ja) | 1994-04-11 |
| JPH04287968A (ja) | 1992-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6867452B2 (en) | Interlayer oxide containing thin films for high dielectric constant application of the formula AB2O6 or AB2O7 | |
| EP0618597B1 (en) | Lightly donor doped electrodes for high-dielectric-constant materials | |
| KR100264429B1 (ko) | 반도체장치 | |
| US5003428A (en) | Electrodes for ceramic oxide capacitors | |
| US5656852A (en) | High-dielectric-constant material electrodes comprising sidewall spacers | |
| US5573979A (en) | Sloped storage node for a 3-D dram cell structure | |
| US5406447A (en) | Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film | |
| JPH08116032A (ja) | マイクロ電子構造体とその製造法 | |
| JPH08191137A (ja) | マイクロ電子構造体とその製造法 | |
| JPH0864786A (ja) | マイクロ電子構造体とその製造法 | |
| WO2000077832A2 (en) | Metal oxide thin films for high dielectric constant applications | |
| JP3254703B2 (ja) | 集積回路装置およびその製造方法 | |
| JPH11297942A (ja) | 強誘電体メモリ装置およびその製造方法 | |
| JPH0687491B2 (ja) | 薄膜コンデンサ | |
| JP2001237402A (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| JP2926050B2 (ja) | 半導体装置及びその製造方法 | |
| JP2751864B2 (ja) | 酸素拡散バリア性電極とその製造方法 | |
| JP3120568B2 (ja) | 薄膜キャパシタ | |
| JP2005026345A (ja) | 強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法 | |
| JPH0748448B2 (ja) | 薄膜キャパシタとその製造方法 | |
| JPH0620866A (ja) | 誘電体素子 | |
| JP3248475B2 (ja) | 強誘電体不揮発メモリセル構造の製造方法 | |
| KR100277939B1 (ko) | 강유전체를갖는커패시터의하부전극 | |
| JPH113976A (ja) | 誘電体素子、強誘電体メモリおよびその動作方法 | |
| KR20030028044A (ko) | 강유전체 메모리 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011030 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |