KR920013712A - 집적회로 메모리 엘레멘트가되는 pzt캐패시터 및 그의 제조방법 - Google Patents

집적회로 메모리 엘레멘트가되는 pzt캐패시터 및 그의 제조방법 Download PDF

Info

Publication number
KR920013712A
KR920013712A KR1019910022573A KR910022573A KR920013712A KR 920013712 A KR920013712 A KR 920013712A KR 1019910022573 A KR1019910022573 A KR 1019910022573A KR 910022573 A KR910022573 A KR 910022573A KR 920013712 A KR920013712 A KR 920013712A
Authority
KR
South Korea
Prior art keywords
storage element
capacitor storage
metal
layer
planar
Prior art date
Application number
KR1019910022573A
Other languages
English (en)
Other versions
KR100264368B1 (ko
Inventor
쉬이에레 라울제이.
캄머디너 리
엘. 라손 윌리암
디. 트레이너 스티브
Original Assignee
아이자와 스스므
세이코 엡슨 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이자와 스스므, 세이코 엡슨 가부시끼가이샤 filed Critical 아이자와 스스므
Publication of KR920013712A publication Critical patent/KR920013712A/ko
Application granted granted Critical
Publication of KR100264368B1 publication Critical patent/KR100264368B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

집적회로 메모리 엘레멘트가되는 PZT캐패시터 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 트랜지스터 게이트전극층(10)이 증착산회실리콘 유리층(12)에 의하여 중첩회로 엘레벤트(도시안됨)로 부터 분리되어 있는 집적회로의 일부를 나타낸 단면도, 제2도는 티타늄 접착층(16)을 산화실리콘 유리위에 도포하고, 귀금속 저부전극층(18)을 티타늄 접착층위에 피복하며, 강유전체 PZT층을 저부전극층에 위치되게 한 제1도의 구조를 보인 도면

Claims (29)

  1. 고품위 평면 강유전체 캐패시터를 제조하는 방법에 있어서, 저부 전극구조체를 형성하는 단계; 저부 전극위로 Pb(ZrxTi1-x)O3의 층을 증착하는 단계 여기서 X은 0.0에서 0.92의 번위를 가짐; O2분위기에서 섭씨 500도 이상의 온도로 웨이퍼를 어니일링하는 단계; 귀금속 및 귀금속합금의 상부전극층을 Pb(ZrxTi1-x)O3층위에 형성하는 단계; 캐패시티터의 영역을 형성하도록 상부전극 층위로 제1포토레지스트패턴을 증착하는 단계; 포토레지슨트에 의하여 피복되지 않는 귀금속 상부전극층을 제거하는 단계; 포토레지스트층을 제거하는 단계; 웨이퍼를 O2분위기에서 섭씨 500도 이상으로 어니일링하는 단계; 사전에 형성된 캐패시터의 영역보다 큰 영역위로 제2포토레지스트 패턴을 증착하는 단계; 노출된 Pb(ZrxTi1-x)O3층을 제거하는 단계; 제2포토레지스트층을 제거하는 단계; 사전에 형성된 Pb(ZrxTi1-x)O3패턴보다 큰 영역위로 제3의 포토레지스트 패턴을 증착하는 단계; 노출된 저부전극을 제거하는 단계; 제3의 포토레지스트층을 제거하는 단계; 도핑 및 도핑되지 않은 SiO2의 실리콘층을 형성하므로 완성된 캐패시터 구조체를 분리시키는 단계; 접촉부를 트랜지스터소오스/드레인 영역은 물론 강유전체 캐패시터의 상부 및 저부 전극들에 노출되게하는 단계와; 소오스/ 드레인영역과 강유전체 캐패시터사이에 상호연결을 하도록 도전층을 증착하는 단계로 이루어진 고품위 평면 강유전체의 캐패시터 제조방법.
  2. 제1항에 있어서, 저부전극이 제1금속 및 티탄으로 이루어진 고품위 평면 강유전체의 캐패시터 제조방법.
  3. 제2항에 있어서, 제1금속이 백금으로 되게한 고품위 평면 강유전체의 캐패시터 제조방법.
  4. 제2항에 있어서, 제1금속이 팔라듐으로 되게한 고품위 평면 유전체의 캐패시터 제조방법.
  5. 제2항에 있어서, 제1금속이 백금, 팔라듐, 티탄, 레늄, 비스므스와 루테늄의 군으로 부터 선택된 두가지 이상의 금속 합금으로 된 고품위 평면 유전체의 캐패시터 제조방법.
  6. 제1항에 있어서, 상부전극 귀금속이 백금으로 된 고품위 평면 유전체의 캐패시터 제조방법.
  7. 제1항에 있어서, 상부전극 귀금속 합금이 백금, 팔라듐, 티탄, 레늄, 비스므스와 루레늄의 군으로부터 선택된 적어도 두가지 이상의 금속으로 이루어진 고품위 평면 유전체의 캐패시터 제조방법.
  8. 제1항에 있어서, Pb(ZrxTi1-x)O3층이 500내지 1.0미크론정도의 두께를 갖게한 고품위 평면 강유전체의 캐패시터 제조방법.
  9. 집적회로 메모리장치에 있어서, 평면 캐패시터 저장엘레멘트가, 귀금속 및 귀금속 합금으로되는 저부전극과, 500 내지 1.0미크론 두께를가진 저부전주위에 위치되게한 강유전체 박막과, 강유전체 박막위에 위치하는 귀금속 및 귀금속 합금으로 이루어진 상부전극들로 구성되게한 평면 캐패시터 저장엘레멘트.
  10. 제9항에 있어서, 강유전체 박막이 지르콘산티탄산연으로 되게한 평면 캐패시터 저장엘레멘트.
  11. 제10항에 있어서, 지르콘산티탄산연 조성물이 화학식 Pb(ZrxTi1-x)O3로 되고, X가 0.0내지 0.92인 평면 캐패시터 저장엘레멘트.
  12. 제9항에 있어서, 저부전극이 5000내지 500옹그스트롱 두께를 가진 티탄층위에 위치하는 제1금속층으로되고, 티탄층이 100내지 1500옹그스트롱으 두께를 갖게한 평면 캐패시터 저장엘레멘트.
  13. 제12항에 있어서, 제1금속이 팔라듐인 평면 캐패시터 저장엘레멘트.
  14. 제12항에 있어서, 제1금속이 백금인 평면 캐패시터 저장 엘레멘트.
  15. 제12항에 있어서, 백금, 팔라듐, 티탄, 비스므스, 루테륨과 레늄으로되는 군으로 부터 어느 두가지 엘레멘트의 합금으로된 평면 캐패시터 저장엘레멘트.
  16. 제12항에 있어서, 제1금속이 백금, 비스므스와 티탄의 합금인 평면 캐패시터 저장엘레멘트.
  17. 제12항에 있어서, 제1금속이 백금, 팔라듐와 티탄의 합금인 평면 캐패시터 저장엘레멘트.
  18. 제1항에 있어서, 제1금속이 백금, 팔라듐와 티탄의 합금으로 되게한 평면 캐패시터 저장 엘레멘트.
  19. 제9항에 있어서, 상부전극이 100내지 5000옹그스트롱 두께를 갖게한 평면 캐패시터 저장 엘레멘트.
  20. 제9항에 있어서, 상부전극이 백금인 평면 캐패시터 저장엘레멘트.
  21. 제9항에 있어서, 상부전극인 팔라듐인 평면 캐패시터 저장엘레멘트.
  22. 제9항에 있어서, 상부전극이 백금, 팔라듐, 티탄, 비스므스, 루테늄과 레늄의 적어도 두가지 이상 합금인 평면 캐패시터 저장엘레멘트.
  23. 제9항에 있어서, 상부전극이 백금, 비스므스와 티탄의 합금인 평면 캐패시터 저장엘레멘트.
  24. 제9항에 있어서, 상부전극이 백금, 비스므스와 티탄의 합금인 평면 캐패시터 저장엘레멘트.
  25. 제9항에 있어서, 상부전극이 팔라듐, 비스므스와 티탄 합금인 평면 캐패시터 저장엘레멘트.
  26. 제9항에 있어서, 상부전극이 루테늄과 백금 또는 팔라듐의 어느 하나와의 합금인 평면 캐패시터 저장엘레멘트.
  27. 메모리 장치에 있어서, 평면 캐패시터 저장엘레멘트는 패턴화된 금속 배선이 유전분리층위에 위지되고, 금속 배선부가 유전층내로 에칭된 개구를 통한 패턴화된 귀금속이거나 귀금속 합금의 상부전극와 접촉하며, 패턴화된 상부전극이 그의 변부위측으로 패턴화된 귀금속이거나 귀금속 합금의 저부전극위에 위치한 상기 강유전체박막을 연장시키는 패턴화된 강유전체 박막위에 있게한 평면 캐패시터 저장엘레멘트.
  28. 제27항에 있어서, 저부 전극이 티탄층 위의 제1금속층으로 되게한 평면 캐패시터 저장엘레멘트.
  29. 제28항에 있어서, 제1금속이 백금, 팔라듐, 티탄, 비스므스, 레늄과 루테늄의 군으로 부터 선택된 적어도 두가지 이상 금속의 합금인 평면 캐패시터 저장엘레멘트.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910022573A 1990-12-11 1991-12-10 집적회로 메모리 엘레멘트가 되는 pzt 캐패시터 및 그의 제조방법 KR100264368B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62555590A 1990-12-11 1990-12-11
US7/625,555 1990-12-11

Publications (2)

Publication Number Publication Date
KR920013712A true KR920013712A (ko) 1992-07-29
KR100264368B1 KR100264368B1 (ko) 2000-08-16

Family

ID=24506629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910022573A KR100264368B1 (ko) 1990-12-11 1991-12-10 집적회로 메모리 엘레멘트가 되는 pzt 캐패시터 및 그의 제조방법

Country Status (4)

Country Link
EP (1) EP0490288A3 (ko)
JP (2) JP3254703B2 (ko)
KR (1) KR100264368B1 (ko)
TW (1) TW222348B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269278B1 (ko) * 1992-10-14 2000-10-16 윤종용 강유전체박막을이용한커패시터제조방법
EP0737364B1 (en) * 1994-10-04 1999-03-31 Koninklijke Philips Electronics N.V. Semiconductor device comprising a ferroelectric memory element with a lower electrode provided with an oxygen barrier
US5708302A (en) * 1995-04-26 1998-01-13 Symetrix Corporation Bottom electrode structure for dielectric capacitors
KR100200299B1 (ko) * 1995-11-30 1999-06-15 김영환 반도체 소자 캐패시터 형성방법
KR100393197B1 (ko) * 1996-10-31 2003-11-01 삼성전자주식회사 강유전체캐패시터및그제조방법
JPH10200072A (ja) * 1997-01-10 1998-07-31 Sony Corp 半導体メモリセルのキャパシタ構造及びその作製方法
JP2004241632A (ja) * 2003-02-06 2004-08-26 Seiko Epson Corp 強誘電体メモリおよびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437139A (en) * 1982-12-17 1984-03-13 International Business Machines Corporation Laser annealed dielectric for dual dielectric capacitor
JPH02189969A (ja) * 1989-01-18 1990-07-25 Toshiba Corp 電子部品
KR940006708B1 (ko) * 1989-01-26 1994-07-25 세이꼬 엡슨 가부시끼가이샤 반도체 장치의 제조 방법
DE69022621T2 (de) * 1989-05-05 1996-05-30 Ramtron Corp Integrierter ferro-elektrischer Kondensator.

Also Published As

Publication number Publication date
JPH04287968A (ja) 1992-10-13
EP0490288A3 (en) 1992-09-02
JP3254703B2 (ja) 2002-02-12
JP2002064188A (ja) 2002-02-28
EP0490288A2 (en) 1992-06-17
KR100264368B1 (ko) 2000-08-16
TW222348B (ko) 1994-04-11

Similar Documents

Publication Publication Date Title
US5406447A (en) Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film
US5929475A (en) Capacitor for integrated circuit and its fabrication method
US5744832A (en) Semiconductor device having a ferroelectric memory element with a lower electrode provided with an oxygen barrier
US6090659A (en) Lead silicate based capacitor structures
US5191510A (en) Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
US5822175A (en) Encapsulated capacitor structure having a dielectric interlayer
KR960030330A (ko) 내열 금속과 그 위의 알루미늄으로 구성된, 박막 다중 층 산소 확산 장벽
KR950007118A (ko) 전극사이에서 향상된 절연성을 갖는 반도체 기억장치 및 그의 제조방법
KR970054168A (ko) 반도체장치 및 그 제조방법
KR980006387A (ko) 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법
KR20010072659A (ko) 반도체 부품 제조 방법
KR970008552A (ko) 반도체 장치의 캐패시터 제조방법
KR920013712A (ko) 집적회로 메모리 엘레멘트가되는 pzt캐패시터 및 그의 제조방법
KR100392155B1 (ko) 반도체장치의제조방법
JP3006053B2 (ja) 半導体装置
JP2002076293A (ja) キャパシタ及び半導体装置の製造方法
JPH03296262A (ja) 半導体メモリセル
JPH06125057A (ja) 強誘電体膜を有する半導体メモリ装置
JPH04349657A (ja) 半導体装置
US6074885A (en) Lead titanate isolation layers for use in fabricating PZT-based capacitors and similar structures
JP3389845B2 (ja) 誘電体メモリ
KR910020903A (ko) 적층형캐패시터셀의 구조 및 제조방법
JP2000068465A (ja) 半導体装置及びその形成方法
EP0933783A3 (en) Nonvolatile semiconductor storage device using ferroelectric films and its fabricating method.
JPH05211286A (ja) 容量素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110421

Year of fee payment: 12

EXPY Expiration of term