KR960030330A - 내열 금속과 그 위의 알루미늄으로 구성된, 박막 다중 층 산소 확산 장벽 - Google Patents

내열 금속과 그 위의 알루미늄으로 구성된, 박막 다중 층 산소 확산 장벽 Download PDF

Info

Publication number
KR960030330A
KR960030330A KR1019950053760A KR19950053760A KR960030330A KR 960030330 A KR960030330 A KR 960030330A KR 1019950053760 A KR1019950053760 A KR 1019950053760A KR 19950053760 A KR19950053760 A KR 19950053760A KR 960030330 A KR960030330 A KR 960030330A
Authority
KR
South Korea
Prior art keywords
resistant metal
heat resistant
layer
heat
aluminum
Prior art date
Application number
KR1019950053760A
Other languages
English (en)
Other versions
KR100204082B1 (ko
Inventor
쥬니어 시릴 카브랄
죠지 콜간 이반
그릴 알프레드
Original Assignee
윌리엄 티. 엘리스
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 티. 엘리스, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 윌리엄 티. 엘리스
Publication of KR960030330A publication Critical patent/KR960030330A/ko
Application granted granted Critical
Publication of KR100204082B1 publication Critical patent/KR100204082B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

내열 금속층 위에 알루미늄 또는 알루미나이드가 배치된 구성을 갖는 이중층 박막 구조체를 고온에서 산소가 침투하는 것을 방지하는 확산 장벽으로 사용하여, 내열 금속이 고 유전 상수 재료로 만든 캐패시터 전극과 같은 응용예에서 사용될 때 내열 금속의 전기적, 기계적 열화를 방지한다.

Description

내열 금속과 그 위의 알루미늄으로 구성된, 박막 다중 층 산소 확산 장벽
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도에서 제1D도까지는 종래의 기술과 본 발명의 층 구조를 확대 도시한 단면도.

Claims (43)

  1. 고온 어닐 동안 내열 금속을 산화로부터 보호하는 방법에 있어서; 내열 금속막을 증착시키는 단계, 내열 금속막 위에 깔린 알루미늄 막을 증착시키는 단계, 및 내열 금속막과 접촉된 내열 금속 알루미나이드 층 위에 상부 Al2O3층이 형성되도록 하기 위해 내열 금속막과 알루미늄 막으로 된 층들을 어닐하는 단계를 포함하는 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  2. 제1항에 있어서, 내열 금속이 Ta, Ti, Nb, V, Zr, Hf, Cr, Mo 및 W로 구성된 군(郡)으로부터 선택된 한 원소인 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  3. 제1항에 있어서, 내열 금속이 기판 위에 증착되는 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  4. 제3항에 있어서, 기판이 SiO2또는 Si3N4중 어느 하나인 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  5. 제1항에 있어서, 어닐 후의 최종 구조가 Al2O3/내열 금속 알루미나이드/내열 금속 실리사이드 순으로 된 층 구조를 이루도록 하기 위해, 상기 내열 금속이 단결정 실리콘, 다결정 실리콘, 비정질 실리콘, 갈륨 아시나이드 또는 또다른 반도체 기판 위에 증착되는 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  6. 제1항에 있어서, 내열 금속과 알루미늄이 물리적 증기 증착법, 화학 증기 증착법, 또는 전기 플레이팅(electroplating)법으로 증착되는 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  7. 제1항에 있어서, 내열 금속/알루미늄 이중 층이 250℃ 이상의 온도에서 He, Ar, N2, FG 또는 O2내에서 어닐되는 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  8. 제5항에 있어서, 내열 금속/알루미늄 이중 층이 Si와 고 유전 상수 재료 사이에 증착되는 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  9. 제8항에 있어서, Si 기판 위의 고 유전 상수 재료 및 이중 층 장벽이 400℃와 800℃ 사이의 온도로 산소내에서 어닐되는 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  10. 제5항에 있어서, 게이트 라인 또는 금속 접촉부를 형성하는데 사용되는 자가 정렬 공정이; 패턴화된 내열 금속 라인 또는 접촉 경로 위에 블랭킷 Al막을 증착시키는 단계, 내열 금속층과 접촉하는 Al이 알루미나이드를 형성하도록 하기 위해 400℃ 이상에서 어닐하는 단계, 및 어떤 내열 금속도 존재하지 않는 영역에서 반응하지 않은 Al을 선택적으로 에칭하는 단계를 포함하는 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  11. 제5항에 있어서, 내열 금속/알루미늄 이중 층이 Si와 Cu 사이에서 확산 장벽으로 사용되는 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  12. 제1항에 있어서, 내열 금속/알루미늄 이중 층이 X-선 리소그래피 마스크로서 사용되는 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  13. 반도체 디바이스 내에서 산소 확산을 방지하는 방법에 있어서, 기판을 제공하는 단계, 상기 기판 위에 깔릴 내열 금속막을 증착시키는 단계, 상기 내열 금속막 위에 깔릴 알루미늄 막을 증착시키는 단계, 및 Al2O3층이 상기 알루미늄 막의 상부에 형성되어 산소가 상기 내열 금속막을 통해 확산하는 것을 방지하도록 하기 위해 내열 금속막과 알루미늄 막으로 된 층들을 어닐하는 단계를 포함하는 것을 특징으로 하는 산소 확산을 방지하는 방법.
  14. 제13항에 있어서, 내열 금속이 Ta, Ti, Nb, V, Zr, Hf, Cr, Mo 및 W로 구성된 군으로부터 선택된 한 원소인 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  15. 제13항에 있어서, 상기 기판이 반도체 재료로 만들어진 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  16. 제13항에 있어서, 어닐링 후의 최종 구조가 Al2O3/내열 금속 알루미나이드/내열 금속 실리사이드 순으로된 층 구조를 이루도록 하기 위해 상기 내열 금속이 단결정 실리콘, 다결정 실리콘 또는 비정질 실리콘 위에 증착되는 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  17. 제13항에 있어서, 상기 내열 금속 및 상기 알루미늄이 물리적 증기 증착법, 화학 증기 증착법 및 전기 플레이팅 법으로 구성된 군으로부터 선택된 한 기법에 의해 증착되는 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  18. 제13항에 있어서, 내열 금속/알루미늄 이중 층이 250℃ 이상의 온도로 He, Ar, N2, FG 또는 O2내에서 어닐되는 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  19. 제13항에 있어서, 내열 금속/알루미늄 이중 층이 Si와 고 유전 상수 재료 사이에 증착되는 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  20. 제19항에 있어서, 상기 고 유전 상수 재료가 PZT, PLZT, BaxSr1-xTiO3로 구성된 군으로부터 선택된 페로브스키트(perovskite) 화합물인 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  21. 제13항에 있어서, Si 기판 위의 고 유전 상수 재료 및 이중 층 장벽이 400℃와 800℃ 사이의 온도로 산소내에서 어닐되는 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  22. 제16항에 있어서, 내열 금속/알루미늄 이중 층이 Si와 Cu 사이에서 확산 장벽으로 사용되는 것을 특징으로 하는 내열 금속을 산화로부터 보호하는 방법.
  23. 도전성 기판, 상기 기판 위에 깔린 내열 금속층, 상기 내열 금속층 위에 깔린 알루미나이드 층, 상기 알루미나이드 층 위에 깔린 알루미늄 산화층, 금속 접촉씨(seed)층, 고 유전 상수층, 및 상부 전극층을 포함하는 것을 특징으로 하는 캐패시터.
  24. 제23항에 있어서, 상기 도전성 기판이 반도체인 것을 특징으로 하는 캐패시터.
  25. 제23항에 있어서, 상기 내열 금속이 Ta, Ti, Nb, V, Zr, Hf, Cr, Mo 및 W로 구성된 군으로부터 선택된 한 원소인 것을 특징으로 하는 캐패시터.
  26. 제23항에 있어서, 고 유전 상수층이 그 위에 증착된, Pt, Pd, Ir 및 Au와 같은 금속 씨(seed)층을 더 포함하는 것을 특징으로 하는 캐패시터.
  27. 제23항에 있어서, 상기 내열 금속과 상기 알루미나이드 층을 대체하여 상기 반도체 재료층 위에 깔린 내열 금속 실리사이드 층 및 상기 내열 실리사이드 층 위에 깔린 알루미나이드 층을 더 포함하는 것을 특징으로 하는 캐패시터.
  28. 제23항에 있어서, 상기 반도체 기판이 단결정 실리콘, 다결정 실리콘 및 비정질 실리콘으로 구성된 군으로부터 선택된 재료로 만들어진 것을 특징으로 하는 캐패시터.
  29. 제23항에 있어서, 어닐 후의 최종 구조가 Al2O3/내열 금속 알루미나이드/내열 금속 실리사이드 또는 내열 금속층 순으로 된 층 구조를 포함하여 획득된 것을 특징으로 하는 캐패시터.
  30. 제23항에 있어서, 내열 금속과 알루미늄이 물리적 증기 증착법, 화학 증기 증착법 또는 전기 플레이팅법에 의해 증착된 것을 특징으로 하는 캐패시터.
  31. 제23항에 있어서, 내열 금속/알루미늄 이중 층이 250℃ 이상의 온도로 He, Ar, N2, FG 또는 O2내에서 어닐된 것을 특징으로 하는 캐패시터.
  32. 제23항에 있어서, 내열 금속/알루미늄 이중 층이 Si 및 고 유전 상수 재료 사이의 증착된 것을 특징으로 하는 캐패시터.
  33. 제32항에 있어서, 상기 고 유전 상수 재료가 PZT, PLZT, BaxSr1-xTiO3로 구성된 군으로부터 선택된 페로브스키트 화합물인 것을 특징으로 하는 캐패시터.
  34. 제32항에 있어서, Si 기판 위의 고 유전 상수 재료 및 이중 층 장벽이 400℃에서 800℃ 사이의 온도로 산소내에서 어닐되 것을 특징으로 하는 캐패시터.
  35. 도전성 기판, 상기 기판 위에 깔린 내열 금속층, 상기 내열 금속층 위에 깔린 알루미나이드 층, 및 상기 알루미나이드 층 위에 깔린 알루미늄 산화층을 포함하는 것을 특징으로 하는 다중 층 확산 장벽.
  36. 제35항에 있어서, 상기 도전성 기판이 반도체인 것을 특징으로 하는 다중 층 확산 장벽.
  37. 제35항에 있어서, 상기 내열 금속이 Ta, Ti, Nb, V, Zr, Hf, Cr, Mo 및 W로 구성된 군으로부터 선택된 한 원소인 것을 특징으로 하는 다중 층 확산 장벽.
  38. 제35항에 있어서, 상기 내열 금속과 상기 알루미나이드 층을 대체하여, 상기 반도체 기판 층 위에 깔린 내열 금속 실리사이드 층 및 상기 내열 금속 실리사이드 층 위에 깔린 알루미나이드 층을 더 포함하는 것을 특징으로 하는 다중 층 확산 장벽.
  39. 제35항에 있어서, 상기 반도체 기판이 단결정 실리콘, 다결정 실리콘, 및 비정질 실리콘으로 구성된 군으로부터 선택된 재료로 만들어진 것을 특징으로 하는 다중 층 확산 장벽.
  40. 제35항에 있어서, 어닐 후의 최종 구조가 Al2O3/내열 금속 알루미나이드/내열 금속 실리사이드 또는 내열 금속층 순으로 된 층 구조를 포함하여 획득된 것을 특징으로 하는 다중 층 확산 장벽.
  41. 제35항에 있어서, 내열 금속과 알루미늄이 물리적 증기 증착법, 화학 증기 증착법 또는 전기 플레이팅법에 의해 증착된 것을 특징으로 하는 다중 층 확산 장벽.
  42. 제35항에 있어서, 내열 금속/알루미늄 이중 층이 250℃ 이상의 온도에서 He, Ar, N2, FG 또는 O2내에서 어닐된 것을 특징으로 하는 다중 층 확산 장벽.
  43. 제35항에 있어서, Si 기판 위에 증착된 상기 다중 층 확산 장벽이 400℃와 800℃ 사이의 온도로 산소내에서 어닐되 것을 특징으로 하는 다중 층 확산 장벽.
    ※ 최초출원 내용에 의하여 공개하는 것임.
KR1019950053760A 1995-01-13 1995-12-21 내열 금속과 그 위의 알루미늄으로 구성된, 박막다중층산소확산장벽 KR100204082B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/372,633 US5625233A (en) 1995-01-13 1995-01-13 Thin film multi-layer oxygen diffusion barrier consisting of refractory metal, refractory metal aluminide, and aluminum oxide
US8/372,633 1995-01-13

Publications (2)

Publication Number Publication Date
KR960030330A true KR960030330A (ko) 1996-08-17
KR100204082B1 KR100204082B1 (ko) 1999-06-15

Family

ID=23469011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053760A KR100204082B1 (ko) 1995-01-13 1995-12-21 내열 금속과 그 위의 알루미늄으로 구성된, 박막다중층산소확산장벽

Country Status (5)

Country Link
US (2) US5625233A (ko)
EP (1) EP0725428A3 (ko)
JP (1) JP3306740B2 (ko)
KR (1) KR100204082B1 (ko)
TW (1) TW359861B (ko)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1075243C (zh) * 1994-12-28 2001-11-21 松下电器产业株式会社 集成电路用电容元件及其制造方法
US6204111B1 (en) 1994-12-28 2001-03-20 Matsushita Electronics Corporation Fabrication method of capacitor for integrated circuit
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US6660610B2 (en) * 1996-07-08 2003-12-09 Micron Technology, Inc. Devices having improved capacitance and methods of their fabrication
US6752584B2 (en) * 1996-07-15 2004-06-22 Semitool, Inc. Transfer devices for handling microelectronic workpieces within an environment of a processing machine and methods of manufacturing and using such devices in the processing of microelectronic workpieces
US6921467B2 (en) * 1996-07-15 2005-07-26 Semitool, Inc. Processing tools, components of processing tools, and method of making and using same for electrochemical processing of microelectronic workpieces
US5891317A (en) * 1997-02-04 1999-04-06 Avon Products, Inc. Electroformed hollow jewelry
WO1998057380A1 (en) * 1997-06-09 1998-12-17 Bell Communications Research, Inc. Annealing of a crystalline perovskite ferroelectric cell and cells exhibiting improved barrier properties
KR100269306B1 (ko) * 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
JP3165093B2 (ja) * 1997-11-13 2001-05-14 松下電子工業株式会社 半導体装置およびその製造方法
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
US6565729B2 (en) 1998-03-20 2003-05-20 Semitool, Inc. Method for electrochemically depositing metal on a semiconductor workpiece
US6197181B1 (en) 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
TW593731B (en) 1998-03-20 2004-06-21 Semitool Inc Apparatus for applying a metal structure to a workpiece
EP1091024A4 (en) 1998-04-30 2006-03-22 Ebara Corp METHOD AND DEVICE FOR COATING SUBSTRATES
US6509601B1 (en) 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
KR100335399B1 (ko) * 1998-10-29 2002-07-18 박종섭 강유전체램 소자의 제조방법
WO2000040779A1 (en) 1998-12-31 2000-07-13 Semitool, Inc. Method, chemistry, and apparatus for high deposition rate solder electroplating on a microelectronic workpiece
KR100310824B1 (ko) * 1999-01-29 2001-10-17 김영환 반도체장치의 캐패시터 및 그 제조방법
US6387748B1 (en) 1999-02-16 2002-05-14 Micron Technology, Inc. Semiconductor circuit constructions, capacitor constructions, and methods of forming semiconductor circuit constructions and capacitor constructions
US6916412B2 (en) * 1999-04-13 2005-07-12 Semitool, Inc. Adaptable electrochemical processing chamber
TW527444B (en) 1999-04-13 2003-04-11 Semitool Inc System for electrochemically processing a workpiece
US6465828B2 (en) 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US6420262B1 (en) * 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US6417537B1 (en) 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6475911B1 (en) * 2000-08-16 2002-11-05 Micron Technology, Inc. Method of forming noble metal pattern
US7217615B1 (en) * 2000-08-31 2007-05-15 Micron Technology, Inc. Capacitor fabrication methods including forming a conductive layer
US6420230B1 (en) * 2000-08-31 2002-07-16 Micron Technology, Inc. Capacitor fabrication methods and capacitor constructions
US6518198B1 (en) * 2000-08-31 2003-02-11 Micron Technology, Inc. Electroless deposition of doped noble metals and noble metal alloys
US7112503B1 (en) * 2000-08-31 2006-09-26 Micron Technology, Inc. Enhanced surface area capacitor fabrication methods
KR100387262B1 (ko) * 2000-12-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US7192827B2 (en) * 2001-01-05 2007-03-20 Micron Technology, Inc. Methods of forming capacitor structures
US6613641B1 (en) * 2001-01-17 2003-09-02 International Business Machines Corporation Production of metal insulator metal (MIM) structures using anodizing process
JP2003051582A (ja) * 2001-08-07 2003-02-21 Hitachi Ltd 半導体装置およびその製造方法
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6495422B1 (en) 2001-11-09 2002-12-17 Taiwan Semiconductor Manfacturing Company Methods of forming high-k gate dielectrics and I/O gate oxides for advanced logic application
US6900122B2 (en) * 2001-12-20 2005-05-31 Micron Technology, Inc. Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics
KR100448852B1 (ko) * 2001-12-26 2004-09-18 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US6767795B2 (en) * 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
US6893984B2 (en) * 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US7589029B2 (en) 2002-05-02 2009-09-15 Micron Technology, Inc. Atomic layer deposition and conversion
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US6893505B2 (en) * 2002-05-08 2005-05-17 Semitool, Inc. Apparatus and method for regulating fluid flows, such as flows of electrochemical processing fluids
US7135421B2 (en) 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6921702B2 (en) 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US7025866B2 (en) * 2002-08-21 2006-04-11 Micron Technology, Inc. Microelectronic workpiece for electrochemical deposition processing and methods of manufacturing and using such microelectronic workpieces
JP2004214358A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体装置及びその製造方法
US7192892B2 (en) * 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US7135369B2 (en) * 2003-03-31 2006-11-14 Micron Technology, Inc. Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9
US7183186B2 (en) * 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
US7192824B2 (en) * 2003-06-24 2007-03-20 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectric layers
JP4729661B2 (ja) * 2003-07-11 2011-07-20 奇美電子股▲ふん▼有限公司 ヒロックが無いアルミニウム層及びその形成方法
US7440255B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Capacitor constructions and methods of forming
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US20050092611A1 (en) * 2003-11-03 2005-05-05 Semitool, Inc. Bath and method for high rate copper deposition
US20050230262A1 (en) * 2004-04-20 2005-10-20 Semitool, Inc. Electrochemical methods for the formation of protective features on metallized features
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
KR100722772B1 (ko) * 2006-05-03 2007-05-30 삼성전자주식회사 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
US20080264774A1 (en) * 2007-04-25 2008-10-30 Semitool, Inc. Method for electrochemically depositing metal onto a microelectronic workpiece
US9142631B2 (en) 2010-03-17 2015-09-22 Cree, Inc. Multilayer diffusion barriers for wide bandgap Schottky barrier devices
US9312136B2 (en) 2014-03-06 2016-04-12 International Business Machines Corporation Replacement metal gate stack for diffusion prevention
US9397181B2 (en) 2014-03-19 2016-07-19 International Business Machines Corporation Diffusion-controlled oxygen depletion of semiconductor contact interface
US9443772B2 (en) 2014-03-19 2016-09-13 Globalfoundries Inc. Diffusion-controlled semiconductor contact creation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1174289A (fr) * 1956-05-26 1959-03-09 Teves Kg Alfred Procédé pour la formation d'un revêtement protecteur, notamment sur les cônes desoupapes de moteurs à combustion interne, les aubes de turbines de réacteurs et d'autres organes mécaniques exposés à des contraintes thermiques importantes
US3420689A (en) * 1965-12-21 1969-01-07 Gen Electric Method for forming an oxidation resistant coating on a substrate
US3939047A (en) * 1971-11-15 1976-02-17 Nippon Electric Co., Ltd. Method for fabricating electrode structure for a semiconductor device having a shallow junction
US4489482A (en) * 1983-06-06 1984-12-25 Fairchild Camera & Instrument Corp. Impregnation of aluminum interconnects with copper
JPH0682782B2 (ja) * 1985-03-20 1994-10-19 株式会社日立製作所 キヤパシタ
US5015440A (en) * 1989-09-01 1991-05-14 Mcdonnell Douglas Corporation Refractory aluminides
JPH0399471A (ja) * 1989-09-12 1991-04-24 Fujitsu Ltd 半導体装置
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JPH0543958A (ja) * 1991-01-17 1993-02-23 Sumitomo Light Metal Ind Ltd 耐酸化性チタニウムアルミナイドの製造方法
EP0514149B1 (en) * 1991-05-16 1995-09-27 Nec Corporation Thin film capacitor
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
JP2937613B2 (ja) * 1991-07-16 1999-08-23 日本電気株式会社 薄膜配線およびその製造方法
US5421974A (en) * 1993-04-01 1995-06-06 Advanced Micro Devices, Inc. Integrated circuit having silicide-nitride based multi-layer metallization

Also Published As

Publication number Publication date
KR100204082B1 (ko) 1999-06-15
JPH08236708A (ja) 1996-09-13
EP0725428A2 (en) 1996-08-07
US5639316A (en) 1997-06-17
EP0725428A3 (en) 1997-12-10
JP3306740B2 (ja) 2002-07-24
TW359861B (en) 1999-06-01
US5625233A (en) 1997-04-29

Similar Documents

Publication Publication Date Title
KR960030330A (ko) 내열 금속과 그 위의 알루미늄으로 구성된, 박막 다중 층 산소 확산 장벽
JP3970477B2 (ja) 強誘電体集積回路及びその製造方法
KR100386539B1 (ko) 산화된 내열 금속 동반 장벽을 갖는 복합체 이리듐 장벽구조 및 그의 제조방법
KR100341555B1 (ko) 마이크로일렉트로닉구조물및이의형성방법
US5191510A (en) Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
US6225156B1 (en) Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
KR960030350A (ko) 다중층 구조에서의 TaSiN 산소 확산 장벽
KR100400846B1 (ko) 내열 금속 동반 장벽을 갖는 복합체 이리듐-금속-산소장벽 구조 및 그의 제조방법
EP0697719A2 (en) Microelectronic structure including a conductive exotic-nitride barrier layer for high-dielectric-constant material electrodes and method of fabricating the same
US5723171A (en) Integrated circuit electrode structure and process for fabricating same
JP2002530862A (ja) 水素ダメージを受けた強誘電体膜の不活性ガス回復アニーリング
EP1035588B1 (en) Iridium conductive electrode/barrier structure and method for same
KR20000035034A (ko) 자체정렬된 수소배리어층을 갖는 집적회로 및 그의 제조방법
KR19990083292A (ko) 강유전체집적회로의제조방법
US6245580B1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
KR100358430B1 (ko) 이리듐 복합 배리어 구조 및 그의 제조 방법
JP2002524850A (ja) 超小型電子構造体、その製造方法およびメモリセルにおけるその使用
JPH09246490A (ja) 半導体装置及びその製造方法
US6312567B1 (en) Method of forming a (200)-oriented platinum layer
KR920013712A (ko) 집적회로 메모리 엘레멘트가되는 pzt캐패시터 및 그의 제조방법
JP3120568B2 (ja) 薄膜キャパシタ
JPH02248089A (ja) 電子部品
KR0144167B1 (ko) 확산 배리어의 기능을 갖는 반도체 소자의 전극형성방법
JP2000068465A (ja) 半導体装置及びその形成方法
KR970008551A (ko) 고유전막 캐패시터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030120

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee