JPH01120068A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPH01120068A
JPH01120068A JP62275682A JP27568287A JPH01120068A JP H01120068 A JPH01120068 A JP H01120068A JP 62275682 A JP62275682 A JP 62275682A JP 27568287 A JP27568287 A JP 27568287A JP H01120068 A JPH01120068 A JP H01120068A
Authority
JP
Japan
Prior art keywords
gate electrode
metal
layer
metal gate
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62275682A
Other languages
English (en)
Other versions
JPH0640585B2 (ja
Inventor
Tsutomu Nomoto
野本 勉
Mamoru Yoshida
守 吉田
Tamahiko Nishiki
玲彦 西木
Masaharu Nobori
正治 登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP27568287A priority Critical patent/JPH0640585B2/ja
Publication of JPH01120068A publication Critical patent/JPH01120068A/ja
Publication of JPH0640585B2 publication Critical patent/JPH0640585B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は薄膜トランジスタ、更に詳細には、特にゲート
電極の基体からの剥離防止を図った薄膜トランジスタに
関する。
(従来の技術) 第2図は、従来の薄膜トランジスタ(以下、TPTとい
う)の要部断面図(C)及びその製造工程図(a −c
 )を示し、図中、1はガラス等の透明絶縁物よりなる
基板、2はITO(rnzos + 5no2)よりな
る透明電極、3はタンタル(Ta)よりなるゲート電極
、4は酸化タンタル(TaOx)よりなる第一ゲート絶
縁層、5は第二ゲート絶縁層、6は活性層、7はドレイ
ン電極、そして8はソース電極を示す。
この種のTPTは、例えば次の方法により製造されてい
た。第2図を参照して説明する。
基体1上に、スパッタ法又は電子ビーム蒸着法と加工(
ホトリソグラフィー、エツチング)に載り透明電極2を
形成し、次いで同基体1上にスバッタ法と加工(ホトリ
ソグラフィー、エツチング)によりゲート電極3を形成
する[第2図(a)]。ゲート電極3の所定部分を陽極
酸化することによって、ゲート電極3の上層部に第一ゲ
ート絶縁層4を形成する[第2図(b)]。次いで、ゲ
ート電極3及び第一ゲート絶縁層4の所定部分に第二ゲ
ート絶縁膜5及び活性層6を順次形成し、更にドレイン
電極7及びソース電極8を形成する[第2図(C)]。
そして、最後にシリコン酸化膜(SiOx) 、シリコ
ン窒化膜(S 1Nx)よりなる保護膜(図示せず)を
TPT及び透明電極上に形成することによりTPTが製
造される。
而して、TPTは、透明電極を二次元的に配置すること
で、例えば、液晶表示装置の透明型極付TFTアレイ等
として利用されている。
(発明が解決しようとする問題点) ところで、TPTを二次元的に配置して、大画面アクテ
ィブマトリックス液晶パネルを作成しようとすると、ゲ
ート電極の配線は長大となり、ゲート電極の抵抗値が増
大する。このため、ゲート電極に印加される駆動パルス
が遅延し、波形に歪みが生ずる。その結果、TPTの動
作が不充分になるという問題が発生する。
かかる問題の解決法としては、ゲート電極の幅を広げる
か、或は電極膜厚を増大させる方法がある。
しかしながら、幅を広げる前者の方法には、TPTの寸
法が大きくなり、画面の分解能が下がってしまうという
欠点がある。又、膜厚を増大させる後者の方法にはタン
タルは高融点材料であり、膜厚の増大に伴い膜の内部応
力が増大するため、ゲート電極形成時にタンタル膜が基
板から剥離し易くなるという欠点がある。
(問題点を解決するための手段) 本発明者は、ゲート電極の膜厚を増大せしめた場合のゲ
ート電極剥離の問題点を解決し、しかも加工性及び特性
の優れたTPTを提供せんと種々検討の結果、本発明を
完成した。
即ち本発明は、ゲート部がゲート電極、第一ゲート絶縁
層、第二ゲート絶縁層をこの順に基板上に重ねた構造を
有する薄膜トランジスタにおいて、 前記ゲート電極をクロム、ニクロム、チタン、及びアル
ミニウムよりなる群から選ばれる1種又は2種以上の金
属よりなる第一メタルゲート電極上に、タンタル、ジル
コニウム、ニオブ、及びアルミニウムよりなる群から選
ばれる1種又は2種以上の金属よりなる第二メタルゲー
ト電極を重ねた2層構造(第一メタルゲート電極及び第
二メタルゲート電極が共にアルミニウムの場合を除く)
となし、 かつ、前記第一ゲート絶縁層として、第二メタルゲート
電極の少なくとも1部を酸化して得られる金属酸化物層
を用いることを特徴とする薄膜トランジスタである。
(作用) 本発明トランジスタの第一メタルゲート電極に使用され
る金属であるクロム、ニクロム、チタン、及びアルミニ
ウムは、少なくともタンタルに比べて基板に対する密着
性が良好な金属である。
従って、本発明に係る二層構造のゲート電極、即ち、か
かる第一メタルゲート電極上に内部応力が大きい高融点
金属材料であるタンタル等よりなる第二メタルゲート電
極を重ねたゲート電極は、基板から極めて剥離しにくい
性質を有する。
、また、第一メタルゲート電極は第二メタルゲート電極
に覆われていること、かつ、画電極の材料が異なること
等の理由から酸化されにくい。従って、第二メタルゲー
ト電極の少なくとも一部酸化を行う際に第一メタルゲー
ト電極が酸化されて絶縁物化することはないので、第一
メタルゲート電極の膜厚を所定以上とすればゲート電極
の抵抗を十分低くすることができ、第一メタルゲート電
極だけでも必要な電気的性能を十分確保することができ
る。その結果、第二メタルゲート電極の膜厚は、十分薄
くすることができる。
(実施例) 以下、本発明を実施例を示す図面と共に説明する。
第1図は、本発明のTPTの要部断面図(d)及びその
製造工程の一例を示す図面(a −d )を示し、図中
、1はガラス等の透明絶縁物よりなる基板、2はIT○
(In2O3+ Snow)よりなる透明電極、5は第
二ゲート絶縁層、6は活性層、7はドレイン電極、モし
て8はソース電極を示し、又、10は第一金属層、11
は第二金属層、12は第一メタルゲート電極、13は第
二メタルゲート電極、そして14は第一ゲート絶縁層を
示す。
本発明のTPTは、従来のTPTと比較すると、ゲート
電極、第一ゲート絶縁層、第二ゲート絶縁層をこの順に
重ねた構造よりなるゲート部において、ゲート電極とし
て基体の上に重ねられる第一メタルゲート電極、更にそ
の上に重ねられる第二メタルゲート電極よりなる二層構
造のものが使用され、かつ、第一ゲート絶縁層として、
第二メタルゲート電極の少なくとも一部を酸化して得ら
れる金属酸化物層を用いる点で相違する。第二メタルゲ
ート電極は、全て酸化されれば、結果として、第一メタ
ルゲート電極上に直ちに第一ゲート絶縁層を形成した構
成となる。
本発明TPTの第一メタルゲート電極には、クロム、ニ
クロム、チタン、及びアルミニウムよりなる群から選ば
れる基板に対する密着性の良好な1種又は2種以上が使
用される。
また、第二メタルゲート電極には、タンタル、ジルコニ
ウム、ニオブ、及びアルミニウムよりなる群から選ばれ
る金属であって、その酸化物が第一ゲート絶縁層を形成
するのに好適なものが1種又は2種以上使用される。本
発明に係るゲート電極は、前記第一メタルゲート電極に
よって導通は十分確保できるため、基体との密着性の要
件を考慮する必要がなくなるので、絶縁層としての機能
本位に材料の選定を行なうことができる。その意味で材
料に課せられる条件が緩和されたといえる。
本発明TPTは、例えば次の方法により製造することが
できる。第1図を参照して詳細に説明する。
基板1上に従来TPTの場合と同一手法で透明電極2を
形成する。次いで、基板全面にクロム、ニクロム、チタ
ン、アルミニウムの少なくともいずれか1つの材料より
なる第一金属層10をスパッタ法又は電子ビーム蒸着法
を用いて成膜する。続いて、この第一金属層10の上に
、タンタル、ジルコニウム、ニオ1、アルミニウムの少
なくともいずれか1つの材料よりなる第二金属層11を
スパッタ法又は電子ビーム蒸着法を用いて成膜する[第
1図(a)コ。
次に、第一金属層10及び第二金属層11を所定のパタ
ーンにホトリソグラフィーに付し、そしてエツチングに
より加工することで、これら金属層に夫々対応する第一
メタルゲート電極12及び第二メタルゲート電極13(
両者を合せて二層メタルゲート電極ということがある)
を形成する。
エツチングによる加工は、第二金属層11については、
CF4を主成分ガスとするプラズマエツチング又は所定
条件の湿式エツチングにより行なうことができる。次い
で行なわれる第一金属層10の加工は、湿式エツチング
により行なうことができる[第1図(b)]。
その後、第二メタルゲート電極13を所定の条件で陽極
酸化、プラズマ酸化、熱酸化の少なくとも一方法により
酸化して、少なくともその一部に第一ゲート絶縁層14
を形成する[第1図(C)  コ 。
次いで常法に従って、第二ゲート絶縁層5、活性層6、
ドレイン電極7、ソース電極8、図示しない保護膜を形
成することにより本発明TPTを得ることができる[第
1図(d)]。
第二ゲート絶縁層5及び活性層6は、例えばシラン(S
iH4)ガスとアンモニア(NH3)ガスを用いたプラ
ズマCVD法によりアモルファスシリコン窒化膜(a−
3iNχ)を用いたプラズマCVD法等によりアモルフ
ァスシリコン膜(a−3i)を二層メタルゲート電極周
辺等に堆積し、その後ホトリソグラフィーとプラズマエ
ツチングにより所定の形状に加工することにより形成す
ることができる。
ドレイン電極7及びソース電極8は、例えばアルミニウ
ム、クロム等の金属材料よりなる金属膜を、スパッタ法
、蒸着法等により被着した後、所定の形状にホトリソゲ
ラフィーとエツチングにより加工することにより形成す
ることができる。
また、保護膜は、例えばシリコン酸化膜、シリコン窒化
膜をTPT及び透明電極上にプラズマCVD法により形
成することができる。
(発明の効果) 本発明の薄膜トランジスタは、斜上の如くゲート電極の
基板に接触する部位の材料として、基板に対する密着性
の良好な金属を用いるようにしたので、導電性確保のた
めゲート電極の膜厚を大きくしてもゲート電極が基体か
ら剥離することがない。
従って、本発明の薄膜トランジスタは、大画面アクティ
ブマトリクス液晶パネルの場合の如く、ゲート電極の配
線が長大となる場合に特に有利に使用できる。
【図面の簡単な説明】
第1図は本発明薄膜トランジスタの要部断面図及びその
製造工程図、第2図は従来の薄膜トランジスタの要部断
面図及びその製造工程図である。 1・・・基体、10・・・第一金属層、11・・・第二
金属層、 12・・・第一メタルゲー゛ト電極、 13・・・第二メタルゲート電極、 14・・・第一ゲート絶縁層。 特許出願人 沖電気工業株式会社 本発明薄膜トランジスタ及びtの製造工程図第1図 (a) (b) 従来の薄膜トランジスタ及び’t’)勧工程図第2図

Claims (1)

  1. 【特許請求の範囲】  ゲート部がゲート電極、第一ゲート絶縁層、第二ゲー
    ト絶縁層をこの順に基板上に重ねた構造を有する薄膜ト
    ランジスタにおいて、 前記ゲート電極をクロム、ニクロム、チタン、及びアル
    ミニウムよりなる群から選ばれる1種又は2種以上の金
    属よりなる第一メタルゲート電極上に、タンタル、ジル
    コニウム、ニオブ、及びアルミニウムよりなる群から選
    ばれる1種又は2種以上の金属よりなる第二メタルゲー
    ト電極を重ねた2層構造(第一メタルゲート電極及び第
    二メタルゲート電極が共にアルミニウムの場合を除く)
    となし、 かつ、前記第一ゲート絶縁層として、第二メタルゲート
    電極の少なくとも 1部を酸化して得られる金属酸化物
    層を用いることを特徴とする薄膜トランジスタ。
JP27568287A 1987-11-02 1987-11-02 薄膜トランジスタ Expired - Lifetime JPH0640585B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27568287A JPH0640585B2 (ja) 1987-11-02 1987-11-02 薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27568287A JPH0640585B2 (ja) 1987-11-02 1987-11-02 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPH01120068A true JPH01120068A (ja) 1989-05-12
JPH0640585B2 JPH0640585B2 (ja) 1994-05-25

Family

ID=17558881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27568287A Expired - Lifetime JPH0640585B2 (ja) 1987-11-02 1987-11-02 薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JPH0640585B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437035A (ja) * 1990-06-01 1992-02-07 Fuji Xerox Co Ltd 薄膜半導体装置
US5349205A (en) * 1991-12-02 1994-09-20 Matsushita Electric Industrial Co., Ltd. Thin-film transistor array with anodic oxide for use in a liquid crystal display
FR2741477A1 (fr) * 1995-11-21 1997-05-23 Lg Electronics Inc Dispositif d'affichage a cristaux liquides ainsi que son procede de fabrication
FR2761808A1 (fr) * 1997-03-04 1998-10-09 Lg Electronics Inc Transistor en couche mince et son procede de fabrication
US6333518B1 (en) 1997-08-26 2001-12-25 Lg Electronics Inc. Thin-film transistor and method of making same
WO2005047968A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
CN100465742C (zh) * 1992-08-27 2009-03-04 株式会社半导体能源研究所 有源矩阵显示器
US7592207B2 (en) 2003-11-14 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435421A (en) * 1987-07-30 1989-02-06 Sharp Kk Thin film transistor array

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435421A (en) * 1987-07-30 1989-02-06 Sharp Kk Thin film transistor array

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437035A (ja) * 1990-06-01 1992-02-07 Fuji Xerox Co Ltd 薄膜半導体装置
US5349205A (en) * 1991-12-02 1994-09-20 Matsushita Electric Industrial Co., Ltd. Thin-film transistor array with anodic oxide for use in a liquid crystal display
CN100465742C (zh) * 1992-08-27 2009-03-04 株式会社半导体能源研究所 有源矩阵显示器
FR2741477A1 (fr) * 1995-11-21 1997-05-23 Lg Electronics Inc Dispositif d'affichage a cristaux liquides ainsi que son procede de fabrication
US6548829B2 (en) 1997-03-04 2003-04-15 Lg Lcd Inc. Thin-film transistor
USRE45579E1 (en) 1997-03-04 2015-06-23 Lg Display Co., Ltd. Thin-film transistor and method of making same
US6815321B2 (en) 1997-03-04 2004-11-09 Lg. Philips Lcd Co., Ltd. Thin-film transistor and method of making same
US6340610B1 (en) 1997-03-04 2002-01-22 Lg. Philips Lcd Co., Ltd Thin-film transistor and method of making same
US7176489B2 (en) 1997-03-04 2007-02-13 Lg. Philips Lcd. Co., Ltd. Thin-film transistor and method of making same
USRE45841E1 (en) 1997-03-04 2016-01-12 Lg Display Co., Ltd. Thin-film transistor and method of making same
FR2761808A1 (fr) * 1997-03-04 1998-10-09 Lg Electronics Inc Transistor en couche mince et son procede de fabrication
US6333518B1 (en) 1997-08-26 2001-12-25 Lg Electronics Inc. Thin-film transistor and method of making same
US6573127B2 (en) 1997-08-26 2003-06-03 Lg Electronics Inc. Thin-film transistor and method of making same
WO2005047968A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7601994B2 (en) 2003-11-14 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7883912B2 (en) 2003-11-14 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8519404B2 (en) 2003-11-14 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US7592207B2 (en) 2003-11-14 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN100451797C (zh) * 2003-11-14 2009-01-14 株式会社半导体能源研究所 显示装置及其制造法
US9245922B2 (en) 2003-11-14 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US9461076B2 (en) 2003-11-14 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US9793482B2 (en) 2003-11-14 2017-10-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US10153434B2 (en) 2003-11-14 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US10629813B2 (en) 2003-11-14 2020-04-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same

Also Published As

Publication number Publication date
JPH0640585B2 (ja) 1994-05-25

Similar Documents

Publication Publication Date Title
EP0430702B1 (en) Line material, electronic device using the line material and liquid crystal display
EP0301571B1 (en) Thin film transistor array
JP2002076366A (ja) 薄膜トランジスタ、多層膜構造、薄膜トランジスタの製造方法、および多層膜構造の製造方法
JPH06188419A (ja) 薄膜トランジスタの製造方法
JP2625585B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
GB2169746A (en) Thin film transistor
JPH04253342A (ja) 薄膜トランジスタアレイ基板
JPH01120068A (ja) 薄膜トランジスタ
JP3076483B2 (ja) 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法
JPH08179362A (ja) 薄膜トランジスタアレイ基板
JPS60261174A (ja) マトリツクスアレ−
JPH0587029B2 (ja)
JP2990815B2 (ja) 液晶表示装置及びその製造方法
JPS61188967A (ja) 薄膜トランジスタ
JPH08172195A (ja) 薄膜トランジスタ
JPH07113726B2 (ja) 薄膜トランジスタマトリクスの製造方法
JPH02137826A (ja) 透過型アクティブマトリクス液晶表示装置
JPH04111322A (ja) 薄膜トランジスタの製造方法
JPH08262491A (ja) 液晶表示素子およびその製造方法
JP2000199912A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
JPH04240824A (ja) 液晶表示装置用アレイ基板
JPH09260675A (ja) 薄膜トランジスタおよび薄膜トランジスタ基板
JPH04111323A (ja) 薄膜トランジスタの製造方法
JP2986937B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP2818013B2 (ja) 薄膜トランジスタ装置およびその装置を製造する方法