KR100215861B1 - 유전체 박막 제조방법 및 이를 이용한 반도체 장치제조방법 - Google Patents

유전체 박막 제조방법 및 이를 이용한 반도체 장치제조방법 Download PDF

Info

Publication number
KR100215861B1
KR100215861B1 KR1019960006725A KR19960006725A KR100215861B1 KR 100215861 B1 KR100215861 B1 KR 100215861B1 KR 1019960006725 A KR1019960006725 A KR 1019960006725A KR 19960006725 A KR19960006725 A KR 19960006725A KR 100215861 B1 KR100215861 B1 KR 100215861B1
Authority
KR
South Korea
Prior art keywords
thin film
dielectric thin
metal
electrode
manufacturing
Prior art date
Application number
KR1019960006725A
Other languages
English (en)
Other versions
KR970067866A (ko
Inventor
전유찬
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960006725A priority Critical patent/KR100215861B1/ko
Priority to US08/692,135 priority patent/US6025257A/en
Priority to JP8289017A priority patent/JP2785126B2/ja
Publication of KR970067866A publication Critical patent/KR970067866A/ko
Application granted granted Critical
Publication of KR100215861B1 publication Critical patent/KR100215861B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 반도체 장치의 제조방법에 관한 것으로 특히, 고유전율을 갖는 유전체 박막 제조방법 및 이를 이용한 반도체 장치 제조방법에 관한 것이다.
이와같은 본 발명의 유전체 박막 제조방법은 기판상에 금속박막과 페로브스카이트 구조의 산화물을 주성분으로 하는 유전체 박막을 적층하는 단계; 그리고 상기 금속 박막의 금속성분이 상기 유전체 박막의 결정립계에 확산되어 산화되도록 열처리하는 단계를 포함하여 이루어진다.
그리고 본 발명의 유전체 박막 제조방법을 이용한 반도체 장치 제조방법은 기판상에 산화시 높은 절연저항을 가지는 금속성분을 포함한 금속으로 제 1 전극을 형성하는 단계; 상기 제 1 전극위에 페로브스키트 구조의 산화물을 주성분으로 하는 유전체 박막을 형성하는 단계; 상기 유전체 박막위에 상기 제 1 전극과 동일한 제 2 전극을 형성하는 단계; 그리고 상기 제 1 전극 및 제 2 전극의 금속성분이 상기 유전체 박막의 결정립계에 확산되어 산화되도록 열처리하는 단계를 포함하여 이루어진 것이다. 따라서, 공정이 간단하고 누설전류를 효과적으로 줄일수 있다.

Description

유전체 박막 제조방법 및 이를 이용한 반도체 장치 제조방법
제 1 도 (a)~(b)는 본 발명 제 1 실시예의 유전체 박막 제조 공정 단면도
제 2 도 (a)~(b)는 본 발명 제 1 실시예의 유전체 박막을 이용한 반도체 장치 공정 단면도
제 3 도 (a)~(b)는 본 발명 제 2 실시예의 유전체 박막을 이용한 반도체 장치 공정 단면도
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 절연막
3 : 하부전극 4 : 상부전극
5 : BST 박막 6, 6a : 금속박막
7a, 7b : 결정립계
본 발명은 반도체 장치의 제조방법에 관한 것으로 특히, 고유전율을 갖는 유전체 박막 제조방법 및 이를 이용한 반도체 장치 제조방법에 관한 것이다.
일반적으로 반도체 장치의 축전기는 소자의 집적도가 증가함에 따라 그 면적이 작아지면서 이로 인한 축전용량의 감소를 보상하기 위해 점차 유전막의 두께를 줄여왔다.
그러나 유전막의 두께가 감소함에 따라, 터널링(Tunneling)에 의한 누설전류가 증가하게 되고 이러한 누설전류와 유전막의 얇아진 두께 때문에 점차 신뢰성이 저하되는 문제가 발생하고 있다.
이러한 유전막의 극박화를 피하는 방법으로 저장 전극(Storage Node)에 매우 복잡한 표면굴곡을 형성하여 축전기의 유효면적을 증가시키는 방법이 널리 채용되고 있다.
그리고, 이와 함께 유전율이 높은 질화막/산화막 적층 구조나 산화막/질화막/산화막의 적층 구조를 사용하여 박막화 추세를 약간 늦출수 있었으나, 이러한 방법은 표면에 심한 단차를 주어 사진묘화 공정을 어렵게 하고, 공정단가가 상승하는 등의 문제로 인해 256M DRAM 이상의 고집적 소자에서는 사용하기 어려울 것으로 예측하고 있다.
축전기의 축전용량을 획기적으로 향상시키면서 표면굴곡을 줄이는 방법으로 고유전율 물질을 축전기의 유전막으로 사용하는 방법이 제시되었으며, 이에 대해 많은 연구가 진행되어 왔다.
축전기용 고유전율 물질로 가장 많이 연구된 물질은 Ta2O5이며, 이 물질의 박막화 및 특성개선, 집적화에 따른 문제해결 등 많은 성과가 있었으나, 실질적인 유전율이 그리 높지 않아 향후 점차 고집적화 되어 가는 추세를 고려할 때 그 사용범위가 넓지 않을 것이다.
최근들어 강유전체 등 페로브스카이트(Perovskite)형 산화물에 대한 관심이 높아지고 있으며 특히 반도체 장치에 사용될 유전체로서 집중적인 연구의 대상이 되고 있다.
이러한 물질로는 Pb(Zr,Ti)O3(PZT), (Pb,La)(Zr,Ti)O3(PLZT), (Ba,Sr)TiO3(BST), BaTiO3, SrTiO3등이 있다.
그러나 이러한 물질은 기판인 실리콘 및 실리사이드 등과 쉽게 반응하며, 이들물질의 박막형성 과정에 강한 산화성 분위기에 표면이 노출됨으로 인한 전극의 산화 등 으로 인해 전극의 재료 및 구조 등 실질적으로 집적공정을 진행하면서 발생하는 문제점을 해결하기 위한 연구가 계속되고 있다.
특히 상기 강유전체 중 BST{(Ba,Sr)TiO3}는 상온에서 상유전 특성을 보이고, 2000이상의 높은 유전 상수값을 가지고 있으면서도 비교적 우수한 누설전류 특성을 나타내는 물질로 현재의 DRAM의 설계를 그대로 적용할 수 있어 가장 손쉽게 현재의 DRAM 축전기 제조공정에 사용할 수 있을 것으로 생각되어, BST의 반도체 장치에의 집적공정에 많은 연구가 집중되고 있다.
그러나, 이러한 우수한 특성은 박막화 되는 과정에서 많이 열화되어 256MB 이상의 DRAM에서 사용될 수 있을 정도의 얇은 두께로 가공될 경우에는 유전상수의 값이 100 내지 500 정도로 감소되고, 특히, 누설전류가 증가하여 신뢰성 있는 정보유지가 확보되지 못하고 있다.
BST 박막의 누설전류는 박막의 형성과정이나, 전극물질 또는 전극의 구조 등에 따라 서로 다른 것으로 알려져 있다.
일반적으로 Pt 전극을 사용하는 경우가 RuO2를 사용한는 경우에 비해 낮은 누설전류를 보이는데, 이는 누설전류가 주로 전극에서 유전체로의 쇼트키(Schottky) 방사에 의해 나타나고, 전극물질과 유전체 사이의 일함수 차가 전극에 따라 다르기 때문에, RuO2를 전극으로 사용한 경우에도 등조직 성장(Exitaxial Growth)으로 BST를 형성한 경우에 Pt 전극을 사용하는 경우와 같은 수준의 낮은 누설전류를 얻을수 있었다는 보고가 있으므로 상기의 일함수 차가 누설전류를 지배적으로 영향을 미친다고는 확정지을수 없다.
상기 등조직 BST의 결과는 오히려 결정립계의 존재가 누설전류룰 증가시키고 있다는 사실을 암시하고 있다.
이러한 누설전류룰 줄이는 방법으로 가장 잘 알려진 방법은 전극 사이에 누설전류가 낮은 유전층을 BST와 함께 직렬로 삽입하는 방법으로 미국특허 #4,437,139와 일본공개특허 특개평 6-350,029에서 SiO2Si3N4, SrTiO3등의 물질을 사용하는 방법이 공개되었다.
이 방법에는 BST의 높은 유전율과 SiO2Si3N4, SrTiO3등의 낮은 누설전류를 조합하여 누설전류 특성에 많은 영향을 미치는 전극과 유전막의 계면에 누설전류가 낮은 물질을 얇게 삽입하고 유전막의 대부분의 두께를 BST로 하여 두 물질의 장점만을 사용하려는 시도이다.
BST는 세라믹 축전기 개별소자에서는 이미 많이 사용되고 있는 물질로, 미세분말을 성형하여 박판의 형태로 가공한 후, 전극을 부착하고, 이를 소결하여 축전기를 제조한다.
BST를 사용하는 세라믹 축전기의 제조를 위해 여러가지 특성을 개선하기 위한 연구가 많이 진행되어 있으며 특히, 누설전류를 줄이고 소결특성을 향상시키기 위해 여러가지의 첨가물을 함유하도록 하는 방법이 제안되었다.
반도성을 증가시켜 유전율을 향상시키고 이로 인한 절연특성의 악화를 결정립계에 높은 절연저항을 가지는 물질을 형성시켜 전체적으로 누설전류를 감소시키는 방법이 사용되어 왔다.
미국특허 #5,036,424 #5,166,759 #5,181,157 #5,202,814 #5,248,640 #5,268,006 #5,312,790 등에서 이러한 절연특성 향상을 위한 조성이 발표되었으며, 그 첨가물들은 주로 Cu, Mn, Si, Al, Zn, Li, Mg, Fe, Cr, Co, Ni, B, Pb등 이었다.
이들은 소결과정에서 주로 결정립계에 절연저항이 큰 산화물의 형태로 존재하여 결정립계를 절연시키는 역할을 한다.
이와 같은 방법은 원료에 첨가물을 혼합하는 방법 뿐 아니라. 미국특허 #4,739,544와 같이 이미 형성된 BST를 Cu와 함께 높은 온도로 가열하여 기화된 Cu가 기상으로부터 유전체내로 확산하여 BST 내부에 Cu를 첨가하는 방법도 발표되었다.
일본공개특허 특개평 6-350.100에서는 박막화된 강유전체의 누설전류 특성을 향상시키기 위해 유전체의 전도특성에 따라 P-형 전도성을 가지는 경우에는 도우너(Donor)를 이온주입하고, n-형 전도성을 가지는 경우에는 억셉터(Acceptor)를 이온주입하여 카운터-도핑(Counter- doping)에 의해 전하반송자의 수를 줄여 누설전류를 줄이는 방법이 제안되었다.
그러나 이와 같은 종래의 유전체 박막제조 방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, BST 박막의 유전율과 누설전류는 박막형성 과정에 따라 많이 달라지지만 일반적으로 이 두가지 성질은 서로 상보적인 관계에 있어, 유전율이 높은 조건에서는 누설전류가 높고, 누설전류가 낮은 조건에서는 유전율이 낮은 것이 일반적인 경향이다.
따라서 BST 박막의 형성조건을 조절하여 누설전류를 줄이고자 하는 노력에는 유전율의 감소가 수반되는 것이 일반적이다.
그러므로, 유전율이 높은 물질과 누설전류가 낮은 물질을 조합하여 사용하는 방법의 경우에는 누설전류는 BST만을 사용하는 것보다 줄일수 있지만 일반적으로 누설전류가 낮은 물질들은 낮은 재료이므로, 조합되어 사용될 경우 전체 유전율이 BST에 비해 낮아지는 피할 수 없는 문제점이 있다.
또한, 현재 DRAM의 동작에 있어 축전기에는 정방향과 부방향의 전압이 모두 인가되는 상황이며 양방향의 인가전압에 대해 동일한 특성을 가져야 하므로 구조 자체에서도 대칭성이 유지되어야 한다.
따라서, BST와 양쪽 전극의 각 계면에 누설전류 방지막을 삽입해야 하므로 저유전율 물질의 비율이 커지게 되어 전체 유전율은 더욱 감소하게 된다.
둘째, 세라믹 축전기 개별소자를 제조하는 방법에서 많이 사용되는 누설전류 억제방법인 결정립계를 절연시키기 위해 첨가물을 사용하는 방법에서는 주로 유전체를 성형하기 전에 첨가물을 BST 원료분말에 함께 혼합하여 성형한 다음 전극을 부착하고 소결하여 축전기를 제조한다.
이 방법은 큰 부피를 가지는 개별소자의 제조에 적합한 방법이나 미세소자를 사용하는 직접회로 공정에는 적용할 수 없는 공정이다.
셋째, BST 유전체를 성형한 후 기상으로부터 Cu를 확산시키는 공정은 집적회로 제조에도 사용할 수 있는 공정이나 이를 위해서는 Cu 분위기로 유지된 용기에 유전막이 형성된 반도체 기판을 장입하고 열처리 해야 하는데, 금속증기 분위기를 유지하기 위해서는 밀폐된 환경이 필요하며, 결정립계 절연용 금속증기는 인체에 유해한 성분이 많고, 특히 증기압이 낮은 물질을 사용할 경우에는 첨가물 분위기를 형성하기 위해 매우 높은 온도로 가열해야 한다.
또한, 이들 금속은 모두 쉽게 산화되는 물질이므로 첨가물을 확산시키는 동안 산소를 매우 낮은 농도로 유지해야만 한다.
넷째, 이온주입에 의한 불순물의 첨가는 유전체의 결정립 내부의 전하 반송자의 농도를 낮추어 전도도를 감소시키는 방법이므로, 결정립계가 주된 누설전류의 경로인 경우에는 효과적인 방법이 되지 못하며 또한, 이온주입은 비용이 많이 드는 공정이므로 생산단가가 높아지는 문제점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써, 고유전율을 갖는 유전체 박말을 제공함과 동시에 이를 이용하므로 누설전류를 줄일 수 있는 반도체 장치의 제조방법을 제공하는데 그목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 유전체 박막 제조방법은 기판상에 금속 박막과 페로브스카이트 구조의 산화물을 주성분으로 하는 유전체 박막을 적층하는 단계; 그리고 상기 금속박막의 금속성분이 상기 유전체 박막의 결정립계에 확산되어 산화되도록 열처리하는 단계를 포함하여 이루어짐에 그 특징이 있다.
또한 상기와 같은 목적을 달성하기 위한 본 발명의 유전체 박막을 이용한 반도체 장치 제조방법은 기판상에 산화시 높은 절연저항을 가지는 금속성분을 포함한 금속으로 제 1 전극을 형성하는 단계; 상기 제 1 전극위에 페로브스키트 구조의 산화물을 주성분으로 하는 유전체 박막을 형성하는 단계; 상기 유전체 박막위에 상기 제 1 전극과 동일한 제 2 전극을 형성하는 단계; 그리고 상기 제 1 전극 및 제 2 전극의 금속성분이 상기 유전체 박막의 결정립계에 확산되어 산화되도록 열처리하는 단계를 포함하여 이루어짐에 그 특징이 있다.
상기와 같이 본 발명의 유전체 박막 제조방법 및 이를 이용한 반도체 장치 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제 1 도는 본 발명 제 1 실시예의 유전체 박막 제조공정 단면도이다.
즉, 제 1 도 (a)에 도시된 바와 같이, 기판(1)위에 층간 절연막(2)을 증착하고, 상기 층간 절연막(2)위에 제 1 금속박막(6)을 100Å 이하로 증착한다.
그리고, 상기 제 1 금속박막(6)위에 스퍼터링(Sputtering) 또는 금속 유기화학 증착(Metal Organic Chemical Vapor Deposition : MOCVD) 등의 방법에 의해 결정립계(7a)를 갖는 BST 박막(5)을 약 2000Å내지 약 2000Å 정도로 증착한다.
이때, BST 박막(5)는 페로브스카이트 구조를 갖는 산화물로 형성하며, 대표적으로 (BST{(Ba,Sr)TiO3} 또는 그 외에 PZT{Pb(Zr,Ti)O3}를 사용한다.
그리고, 상기 BST 박막(5)위에 다시 집적 접하도록 제 2 금속박막(6a)을 100Å 이하로 적층한다.
이 때 제 1 또는 제 2 금속박막(6, 6a)으로는 산화시키면 높은 절연저항을 가지는 산화물을 형성하는 금속을 사용하고, 그 대표적인 것들로 Cu, Mn, Si, Al, Zn, Li, Mg, Fe, Cr, Co, Ni, B, Pb 등의 단일 금속과 이들이 합금된 금속으로 금속박막을 형성한다.
이와같이 다층 박막을 형성한 다음, 제 1 도(b)에 도시된 바와 같이 약 700℃ 내지 약 1000℃의 산화성 분위기인 일반적인 노(Furnace)나 급속 열처리 장치(Rapid Thermal Annealing System)에서 열처리하여 금속박막(6)의 금속을 BST박막(5)의 결정립계(7a)에 확산시킨다.
이때 금속박막(6)의 금속을 BST박막(5)의 결정립계(7a)에 확산시키면, 확산됨과 동시에 확산된 금속이 산화되므로 산화물이 확산된 결정립계(7b)가 형성된다.
여기서, 상기의 열처리 공정은 먼저 불활성 분위기에서 금속성분을 확산시킨 후, 확산된 금속성분의 산화물 형성을 확실히 하기 위해 산소, N2O, 오존 등의 산화성 분위기에서 다시 열처리 하는 2단계 공정으로 이루어질 수도 있다.
한편, 본 발명 제 2 실시예로써, 상기에서 설명한 제 1 실시예의 유전체 박막 제조방법에서 상기 BST 박막(5)을 형성하기 직전 또는 직후에 한번만 금속박막(6 또는 6a)을 증착하고 같은 방법으로 열처리하여도 무방하다.
또 한편, 본 발명 제 3 실시예의 유전체 제조방법은 다음과 같다.
즉, 제 1 실시예에서의 금속박막을 형성하지 않고 층간 절연막(2)위에 BST 박막(5)을 형성한 후, 기판을 높은 온도로 가열한 상태에서 상기 금속박막을 증착함으로써 증착과 동시에 BST 박막의 내부로 확산되게 함으로써 실시될 수도 있다.
BST박막(5)을 증착하여 기판을 가열한 상태에서 금속박막을 증착하면, 증착과 동시에 금속박막의 금속성분이 BST박막(5)의 결정립계(7a)로 확산됨과 동시에 금속 성분이 산화되어 산화물이 확상된 결정립계(7b)가 형성된다.
상기와 같은 유전체 박막 제조방법을 이용하여 축전기(Capacitor)를 제조할 수 있다.
제 2 도 (a)~(b)는 본 발명 제 1 실시예의 유전체 박막을 이용한 반도체 장치 공정 단면도이다.
본 발명 제 1 실시예의 유전체 박막을 이용한 반도체 장치 제조방법은 산화물을 형성하기 위한 금속을 상부 전극 또는 하부 전극에서 공급될 수 있도록 하여 BST박막의 결정립계에 금속 산화물이 확산되도록 한 것이다.
즉, 제 2 도 (a)와 같이 기판(1)상에 층간 절연막(2)을 형성한다.
그리고 상기 층간 절연막(2)위에 산화시 높은 절연저항을 가지는 금속성분(Cu, Mn, Si, Al, Zn, Li, Mg, Fe, Cr, Co, Ni, B, Pb 등의 단일 금속과 이들이 합금된 금속)을 포함하는 백금(Pt)으로 하부전극(3)을 형성한 후, 상기 하부전극에 직접 접하도록 BST 박막(5)을 증착한다.
계속해서, 상기 BST박막(5)위에 상기 하부전극(3)과 동일한 백금으로 상부전극(4)을 증착하여 축전기의 구조를 형성한다.
그리고 제 2 도 (b)와 같이 열처리를 통해 상기 하부 및 상부전극(3, 4) 내에 포함된 상기 금속성분을 BST박막(5)의 결정립계(7a)에 확산시켜 산화물이 확산된 결정립계(7b)를 형성한다.
이 때 열처리 방법은 상기 제 1 도에서 설명한 바와 같다.
여기서, 하부 및 상부전극으로 이용한 백금 이외에 산화시 높은 절연저항을 갖는 금속성분을 포함한 Ru, RuO2, Ir, IrO2, SrRuO3, YBa2Cu3O7, (La,Sr)CoO3등으로 형성하여도 같은 효과를 얻을 수 있다.
한편, 본 발명 제 2 실시예의 유전체 박막을 이용한 반도체 장치 제조방법은 제 2 도에서 하부전극 또는 상부전극 중 하나만 상기와 같이 산화시 높은 절연저항을 갖는 금속성분을 포함한 백금 또는 그 밖의 금속으로 형성하여도 된다.
또 한편, 본 발명 제 3 실시예의 유전체 박막을 이용한 반도체 장치 제조방법은 제 3 도와 같다.
제 3 도 (a)~(b)는 본 발명 제 2 실시에의 유전체 박막을 이용한 반도체 장치 공정 단면도이다.
본 발명 제 3 실시예의 유전체 박막을 이용한 반도체 장치 제조방법은 하부 및 상부 전극(3, 4)은 일반적인 금속으로 형성하고 본 발명 제 1 실시예 내지 제 3 실시예와 같은 방법으로 유전체 박막을 형성한 것이다.
즉, 제 3 도 (a)와 같이 하부전극(3)을 형성하고 그 위에 제 1 실시예 내지 제 3 실시예와 같은 방법으로 유전체 박막을 형성한다.
그리고 제 3 도 (b)와 같이 유전체 박막 위에 상부전극(4)을 형성한다.
이상에서 설명한 바와 같은 본 발명의 유전체 박막 제조방법 및 이를 이용한 반도체에 장치 제조방법에 있어서는 다음과 같은 효과가 있다.
첫째, 일반적으로 알려져 있는 BST 박막의 누설전류를 감소시키는 방법은 축전기의 축전용량을 감소시키는 문제점을 수반하지만 본 발명에서 제공하는 결정립계 절연방법은 이와 같은 유전율의 감소없이 누설전류를 효과적으로 줄일수 있다.
둘째, 얇은 금속박막을 BST 박막에 접하도록 증착한 후, 열처리에 의해 확산 및 산화시키므로 공정이 비교적 간단하고 비용이 적다.
셋째, 유전체 외부로부터의 확산을 이용하므로 확산속도가 빠른 결정립계에만 선택적으로 절연층을 형성할 수 있어 첨가물에 의한 BST 박막의 유전율 감소를 막을수 있고, 약 1000Å 이하으 매우 얇은 유전체에 적용되므로, 짧은 열처리에 의해서도 충분한 효과를 거둘수 있다.
넷째, 결정립계를 통한 전류가 지배적인 누설전류인 경우에 효과적으로 이를 차단할 수 있으며, 결정립 내부의 절연저항을 높이기 위한 도핑(Doping)과는 서로 다른 성분의 누설전류를 제어하는 방법이므로 이 방법과 독립적으로 적용될 수 있고, 함께 사용될 경우에는 보다 낮은 누설전류를 얻을수 있다.
다섯째, 본 발명에 의해 누설전류를 감소시킬 경우, 같은 두께의 유전체를 사용하는 경우에는 축전기에 축적된 정보전하가 누설전류에 의해 감소되는 속도가 늦어져 정보저장 시간이 길어지므로 리프레쉬(Refresh) 시간을 연장시킬수 있으며, 같은 정도의 누설전류를 얻은 경우에는 박막의 두께를 줄일수 있어 정전용량을 향상시킬수 있다.

Claims (29)

  1. 기판상에 금속박막과 페로브스카이트 구조의 산화물을 주성분으로 하는 유전체 박막을 적층하는 단계; 그리고 상기 금속박막의 금속성분이 상기 유전체 박막의 결정립계로 확산되도록 1차 열처리를 수행하고, 상기 확산된 금속성분이 산화되도록 산화성 분위기에서 2차 열처리하는 것을 특징으로 하는 유전체 박막 제조방법.
  2. 제 1 항에 있어서, 상기 유전체 박막은 (Ba,Sr)TiO3또는 Pb(Zr,Ti)O3중 하나로 형성함을 특징으로하는 유전체 박막 제조방법.
  3. 제 1 항에 있어서, 상기 유전체 박막의 두께를 200Å 내지 2000Å으로 형성함을 특지으로 한느 유전체 박막 제조방법.
  4. 제 1 항에 있어서, 상기 금속박막은 산화시 높은 절연저항을 갖는 금속으로 형성함을 특징으로하는 유전체 박막 제조방법.
  5. 제 4 항에 있어서, 금속박막은 Cu, Mn, B, Si, Al, Zn, Li, Mg, Fe, Cr, Co, Ni, Pb 중 하나로 하거나 이들의 합금으로 형성함을 특징으로 하는 유전체 박막 제조방법.
  6. 제 1 항에 있어서, 금속박막의 두께를 100Å이하로 형성함을 특징으로 하는 유전체 박막 제조방법.
  7. 제 1 항에 있어서, 상기 1차 열처리는 불활성 분위기에서 실시하고, 2차 열처리는 산화성 분위기에서 실시하는 것을 특징으로 하는 유전체 박막 제조방법.
  8. 기판상에 제 1 금속박막을 형성하는 단계; 상기 제 1 금속박막에 페로브스카이트 구조의 산화물을 주성분으로 하는 유전체 박막을 형성하는 단계; 상기 유전체 박막위에 제 2 금속박막을 형성하는 단계; 그리고 상기 제 1 및 제 2 금속박막의 금속성분이 상기 유전체 박막의 결정립계로 확산되도록 1차 열처리를 실시하고, 상기 확산된 금속성분이 산화되도록 2차 열처리를 실시하는 것을 특징으로 하는 유전체 박막 제조방법.
  9. 제 8 항에 있어서, 상기 유전체 박막은 (Ba,Sr)TiO3또는 Pb(Zr,Ti)O3중 하나로 형성함을 특징으로하는 유전체 박막 제조방법.
  10. 제 8 항에 있어서, 상기 유전체 박막의 두께를 200Å 내지 2000Å으로 형성함을 특징으로 하는 유전체 박막 제조방법.
  11. 제 9 항에 있어서, 상기 금속박막은 산화시 높은 절연저항을 갖는 금속으로 형성함을 특징으로 하는 유전체 박막 제조방법.
  12. 제 11 항에 있어서, 금속박막은 Cu, Mn, B, Si, Al, Zn, Li, Mg, Fe, Cr, Co, Ni, Pb 중 하나로 하거나 이들의 합금으로 형성함을 특징으로 하는 유전체 박막 제조방법.
  13. 제 8 항에 있어서, 금속박막의 두께를 100Å이하로 형성함을 특징으로 하는 유전체 박막 제조방법.
  14. 제 1 항에 있어서, 상기 1차 열처리는 불활성 분위기에서 실시하고, 2차 열처리는 산화성 분위기에서 실시하는 것을 특징으로 하는 유전체 박막 제조방법.
  15. 기판상에 페로브스카이트 구조의 산화물을 주성분으로 하는 유전체 박막을 형성하는 단계; 그리고 상기 유전체 박막이 형성된 기판을 열처리한 상태에서 상기 유전체 박막의 결정립계에 금속산화물이 확산되도록 금속박막을 적층하는 단계를 포함하여 이루어짐을 특징으로 하는 유전체 박막 제조방법.
  16. 제 15 항에 있어서, 상기 유전체 박막은 (Ba,Sr)TiO3또는 Pb(Zr,Ti)O3중 하나로 형성함을 특징으로하는 유전체 박막 제조방법.
  17. 제 15 항에 있어서, 상기 유전체 박막의 두께를 200Å 내지 2000Å으로 형성함을 특징으로 하는 유전체 박막 제조방법.
  18. 제 15 항에 있어서, 상기 금속박막은 산화시 높은 절연저항을 갖는 금속으로 형성함을 특징으로 하는 유전체 박막 제조방법.
  19. 제 18 항에 있어서, 금속박막은 Cu, Mn, B, Si, Al, Zn, Li, Mg, Fe, Cr, Co, Ni, Pb 중 하나로 하거나 이들의 합금으로 형성함을 특징으로 하는 유전체 박막 제조방법.
  20. 제 15 항에 있어서, 금속박막의 두께를 100Å이하로 형성함을 특징으로 하는 유전체 박막 제조방법.
  21. 제 15 항에 있어서, 상기 열처리는 불활성 분위기에서 1차 열처리하고, 산화성 분위기에서 2차 열처리를 실시하는 것을 특징으로 하는 유전체 박막 제조방법.
  22. 기판상에 산화시 높은 절연저항을 가지는 금속성분을 포함한 금속으로 제 1 전극을 형성하는 단계; 상기 제 1 전극위에 페로브스카이트 구조의 산화물을 주성분으로 하는 유전체 박막을 형성하는 단계; 상기 유전체 박막위에 상기 제 1 전극과 동일한 제 2 전극을 형성하는 단계; 그리고 상기 제 1 전극 및 제 2 전극의 금속성분이 상기 유전체 박막의 결정립계에 확산되도록 1차 열처리를 실시한 후, 상기 확산된 금속성분의 산화되도록 2차 열처리를 실시하는 단계를 포함하여 이루어짐을 특징으로 하는 유전체 박막 제조방법.
  23. 제 22 항에 있어서, 상기 제 1 전극 또는 제 2 전극은 산화시 높은 절연저항을 가지는 금속성분을 포함한 Ru, RuO2, Ir, SrRuO3, YBa2Cu3O7, (La,Sr)CoO3중 하나로 형성함을 특징으로 하는 유전체 박막 제조방법을 이용한 반도체 장치 제조방법.
  24. 제 22 항에 있어서, 유전체 박막은 (Ba,Sr)TiO3또는 Pb(Zr,Ti)O3중 하나로 형성함을 특징으로하는 유전체 박막 제조방법을 이용한 반도체 장치 제조방법.
  25. 제 22 항에 있어서, 상기 유전체 박막의 두께를 200Å 내지 2000Å으로 형성함을 특징으로 하는 유전체 박막 제조방법을 이용한 반도체 장치 제조방법.
  26. 제 22 항에 있어서, 제 1 전극 또는 제 2 전극은 Cu, Mn, B, Si, Al, Zn, Li, Mg, Fe, Cr, Co, Ni, Pb중 하나를 포함하거나 이들의 합금을 포함하도록 형성함을 특징으로 하는 유전체 박막 제조방법을 이용한 반도체 장치 제조방법.
  27. 제 22 항에 있어서,
    제 1 전극 또는 제 2 전극은 Cu, Mn, Si, Al, Zn, Li, Mg, Fe, Cr, Co, Ni, B, Pb 중 하나를 포함하거나 이들의 합금을 포함한 Pt, Ru, RuO2, Ir, IrO2, SrRuO3, YBa2Cu3O7, (La,Sr)CoO3중 하나로 형성함을 특징으로 하는 유전체 박막 제조방법을 이용한 반도체 장치 제조방법.
  28. 제 22 항에 있어서, 제 1 전극 또는 제 2 전극의 두께를 100Å 이하로 형성함을 특징으로 하는 유전체 박막 제조방법을 이용한 반도체 장치 제조방법.
  29. 제 22 항에 있어서, 상기 1차 열처리는 불활성 분위기에서 실시하고 2차 열처리는 산화성 분위기에서 실시하는 것을 특징으로 하는 유전체 박막 제조방법.
KR1019960006725A 1996-03-13 1996-03-13 유전체 박막 제조방법 및 이를 이용한 반도체 장치제조방법 KR100215861B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960006725A KR100215861B1 (ko) 1996-03-13 1996-03-13 유전체 박막 제조방법 및 이를 이용한 반도체 장치제조방법
US08/692,135 US6025257A (en) 1996-03-13 1996-08-05 Method for preparing dielectric thin film and semiconductor device using same
JP8289017A JP2785126B2 (ja) 1996-03-13 1996-10-14 誘電体薄膜形成方法及びこれを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960006725A KR100215861B1 (ko) 1996-03-13 1996-03-13 유전체 박막 제조방법 및 이를 이용한 반도체 장치제조방법

Publications (2)

Publication Number Publication Date
KR970067866A KR970067866A (ko) 1997-10-13
KR100215861B1 true KR100215861B1 (ko) 1999-08-16

Family

ID=19453025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960006725A KR100215861B1 (ko) 1996-03-13 1996-03-13 유전체 박막 제조방법 및 이를 이용한 반도체 장치제조방법

Country Status (3)

Country Link
US (1) US6025257A (ko)
JP (1) JP2785126B2 (ko)
KR (1) KR100215861B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335494B1 (ko) * 1999-10-30 2002-05-08 윤종용 Ｂｓｔ 유전막에 구리를 함유한 커패시터 및 그 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660610B2 (en) * 1996-07-08 2003-12-09 Micron Technology, Inc. Devices having improved capacitance and methods of their fabrication
US6897105B1 (en) * 1998-09-16 2005-05-24 Texas Instrument Incorporated Method of forming metal oxide gate structures and capacitor electrodes
JP3209175B2 (ja) 1998-02-23 2001-09-17 日本電気株式会社 薄膜キャパシタの製造方法
JP2000022105A (ja) * 1998-06-30 2000-01-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6461931B1 (en) * 2000-08-29 2002-10-08 Micron Technology, Inc. Thin dielectric films for DRAM storage capacitors
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
US6730575B2 (en) * 2001-08-30 2004-05-04 Micron Technology, Inc. Methods of forming perovskite-type material and capacitor dielectric having perovskite-type crystalline structure
US7534693B2 (en) * 2006-01-04 2009-05-19 Freescale Semiconductor, Inc. Thin-film capacitor with a field modification layer and methods for forming the same
JP2008057099A (ja) * 2006-08-29 2008-03-13 Mmi-Ipco Llc 感温性スマートテキスタイル
EP2426684A1 (en) * 2010-09-02 2012-03-07 Mitsubishi Materials Corporation Dielectric-thin-film forming composition, method of forming dielectric thin film, and dielectric thin film formed by the method
US11996517B2 (en) * 2011-06-29 2024-05-28 Space Charge, LLC Electrochemical energy storage devices

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4403236A (en) * 1979-10-09 1983-09-06 Murata Manufacturing Co., Ltd. Boundary layer type semiconducting ceramic capacitors with high capacitance
JPS56162820A (en) * 1980-05-20 1981-12-15 Kiyoshi Okazaki Vapor bank layered laminated ceramic capacitor and method of manufacturing same
US4380559A (en) * 1980-09-25 1983-04-19 Murata Manufacturing Co., Ltd. Method for producing boundary layer semiconductor ceramic capacitors
US4367265A (en) * 1981-04-06 1983-01-04 North American Philips Corporation Intergranular insulation type semiconductive ceramic and method of producing same
US4437139A (en) * 1982-12-17 1984-03-13 International Business Machines Corporation Laser annealed dielectric for dual dielectric capacitor
DE69024340T2 (de) * 1989-03-15 1996-05-09 Matsushita Electric Ind Co Ltd Halbleiterkeramikkondensator von laminiertem und zwischenkornisolationstyp und verfahren zu seiner herstellung
US5268006A (en) * 1989-03-15 1993-12-07 Matsushita Electric Industrial Co., Ltd. Ceramic capacitor with a grain boundary-insulated structure
JPH0650701B2 (ja) * 1989-05-18 1994-06-29 松下電器産業株式会社 積層コンデンサ素子とその製造方法
WO1991015023A1 (en) * 1990-03-28 1991-10-03 Taiyo Yuden Kabusikigaisha Ceramic capacitor and production thereof
US5273927A (en) * 1990-12-03 1993-12-28 Micron Technology, Inc. Method of making a ferroelectric capacitor and forming local interconnect
US5620739A (en) * 1991-02-25 1997-04-15 Symetrix Corporation Thin film capacitors on gallium arsenide substrate and process for making the same
US5142437A (en) * 1991-06-13 1992-08-25 Ramtron Corporation Conducting electrode layers for ferroelectric capacitors in integrated circuits and method
DE69209417T2 (de) * 1991-09-25 1996-11-28 Murata Manufacturing Co Nichtreduzierbare dielektrische keramische Zusammensetzung
JPH05109982A (ja) * 1991-10-18 1993-04-30 Sharp Corp 半導体装置及びその製造方法
EP0568064B1 (en) * 1992-05-01 1999-07-14 Texas Instruments Incorporated Pb/Bi-containing high-dielectric constant oxides using a non-Pb/Bi-containing perovskite as a buffer layer
US5587870A (en) * 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
EP0617439B1 (en) * 1993-03-25 2003-01-08 Matsushita Electric Industrial Co., Ltd. Thin film capacitor and method of manufacturing the same
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
JPH06350100A (ja) * 1993-06-02 1994-12-22 Ricoh Co Ltd 強誘電体材料および該材料をゲートとして用いたｍｆｓｆｅｔ
US5312790A (en) * 1993-06-09 1994-05-17 The United States Of America As Represented By The Secretary Of The Army Ceramic ferroelectric material
US5383088A (en) * 1993-08-09 1995-01-17 International Business Machines Corporation Storage capacitor with a conducting oxide electrode for metal-oxide dielectrics
US6093615A (en) * 1994-08-15 2000-07-25 Micron Technology, Inc. Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug
US5527567A (en) * 1994-09-02 1996-06-18 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
US5612560A (en) * 1995-10-31 1997-03-18 Northern Telecom Limited Electrode structure for ferroelectric capacitors for integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335494B1 (ko) * 1999-10-30 2002-05-08 윤종용 Ｂｓｔ 유전막에 구리를 함유한 커패시터 및 그 제조방법
US6498044B1 (en) 1999-10-30 2002-12-24 Samsung Electronics Co., Ltd. Capacitor having perovskite series dielectric film containing copper and manufacturing method thereof

Also Published As

Publication number Publication date
JP2785126B2 (ja) 1998-08-13
US6025257A (en) 2000-02-15
JPH09246496A (ja) 1997-09-19
KR970067866A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
US6649954B2 (en) Ferroelectric capacitor having upper electrode lamination
US7700454B2 (en) Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities
US6740554B2 (en) Methods to form rhodium-rich oxygen barriers
US6180974B1 (en) Semiconductor storage device having a capacitor electrode formed of at least a platinum-rhodium oxide
US6285048B1 (en) Barium strontium titanate integrated circuit capacitors and process for making the same
US20060258113A1 (en) Capacitor structure
US20060270148A1 (en) Novel high-k dielectric materials and processes for manufacturing them
JP3989195B2 (ja) ２段階熱処理による半導体メモリ素子のキャパシタ製造方法
KR100215861B1 (ko) 유전체 박막 제조방법 및 이를 이용한 반도체 장치제조방법
KR20020035620A (ko) 배리어층을 갖는 집적회로와 그 제조방법
KR101084408B1 (ko) 반도체 장치 및 그 제조방법
US6639262B2 (en) Metal oxide integrated circuit on silicon germanium substrate
US6828190B2 (en) Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant
US7022623B2 (en) Method of fabricating a semiconductor device with a dielectric film using a wet oxidation with steam process
US20020175358A1 (en) Semiconductor memory device and method of manufacturing the same
US6447838B1 (en) Integrated circuit capacitors with barrier layer and process for making the same
US20020105048A1 (en) Dielectric element including oxide dielectric film and method of manufacturing the same
JP4109304B2 (ja) 半導体装置およびその製造方法
JPH0982915A (ja) 半導体装置の製造方法
JP3317295B2 (ja) 容量素子の製造方法
JP2000077629A (ja) 拡散障壁が設けられた積層キャパシタ
KR100614576B1 (ko) 캐패시터 제조 방법
KR20000029860A (ko) 반도체장치및그제조방법
US6884674B2 (en) Method for fabricating a semiconductor device including a capacitance insulating film having a perovskite structure
KR20010039395A (ko) Ｂｓｔ 유전막에 구리를 함유한 커패시터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140423

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee