CN1624924A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1624924A
CN1624924A CN200410098253.3A CN200410098253A CN1624924A CN 1624924 A CN1624924 A CN 1624924A CN 200410098253 A CN200410098253 A CN 200410098253A CN 1624924 A CN1624924 A CN 1624924A
Authority
CN
China
Prior art keywords
film
semi
device manufacturing
conductor device
top electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200410098253.3A
Other languages
English (en)
Other versions
CN1331214C (zh
Inventor
中村吉孝
川越刚
佐久间浩
浅野勇
黑木启二
五嶋秀和
饭岛晋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1624924A publication Critical patent/CN1624924A/zh
Application granted granted Critical
Publication of CN1331214C publication Critical patent/CN1331214C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor

Abstract

在形成上电极保护膜从而使其与上电极的钌膜紧密接触而并未损坏钌膜之后，对上电极进行刻蚀，从而获得MIM电容器，其中并不会由于上电极的钌膜的氧化而导致漏电流的增加。

Description

半导体器件的制造方法
技术领域
本发明涉及一种半导体器件的制造方法，更具体地，涉及一种MIM型电容器的制造方法。
背景技术
动态随机存取存储器(DRAM)的存储单元包括选择晶体管和电容器，并且随着精细加工技术的进步，存储单元小型化，电容器的电荷累积量的减少已经成为问题。为了解决此问题，已经进行了很多研究，通过生产固体电容器，增加电极表面积，将电容器结构从金属绝缘体硅(MIS)结构转变为金属绝缘体金属(MIM)结构。具体地，利用钌(Ru)膜作为其电极的MIM型电容器引起了人们的广泛关注，作为大规模生产的技术，因为钌薄膜化学气相沉积(CVD)技术和处理技术已经得到了快速的发展。
图2是示出了具有MIM型电容器的存储单元的典型传统示例的纵向剖面图。在通过以分隔绝缘膜2分隔硅衬底10的主面而设置的有源区中形成两个选择晶体管。每个选择晶体管包括通过栅极绝缘膜3形成在硅衬底10的主面上的栅极电极4和用作源极区和漏极区的一对扩散层区域5、6，集成并公共地使用各个选择晶体管的扩散层区域5。在此选择晶体管中，形成在层间绝缘膜25、26上的位线8与扩散层区域5通过贯穿层间绝缘膜25的多晶硅插头12和金属插头7相连。以层间绝缘膜21覆盖位线8，并通过在设置在形成在层间绝缘膜21上的层间绝缘膜22中的孔中层叠作为下电极的钌膜41、作为上电极的钌膜61和作为电容绝缘膜的氧化钽膜51，形成电容器。下电极41在其底面上与势垒金属膜32相连，以及势垒金属膜32经过接触金属膜31通过其底面与多晶硅插头11相连，此外，多晶硅插头11通过位于下方的多晶硅插头12与晶体管的扩散层区域6相连。在作为上电极的钌膜61上形成第一层配线86，第一层配线86与钌膜61通过连接插头81相连，通过穿透层间绝缘膜27形成连接插头81。
将参照图3～图14，对如图2所示的存储单元中的MIM型电容器的制造方法的第一传统示例进行描述。在以多晶硅膜填充穿透层间绝缘膜21的接触孔之后，通过内刻蚀形成多晶硅插头11(图3)。在多晶硅插头11的顶面上的凹陷部分中形成用作势垒金属膜的钽膜和氮化钽膜32。之后，通过在氮气环境下的热处理，使钽膜与多晶硅反应，形成硅化钽膜31。随后，按照化学机械抛光(CMP)方法，去除凹陷外部的势垒金属膜(图4)。接下来，形成层间绝缘膜22，并形成穿透层间绝缘膜22的圆柱孔92，从而在圆柱孔92的底面上暴露势垒金属膜32的表面(图5)。
接下来，按照溅射方法和CVD方法，形成钌膜41，作为下电极(图6)。然后，在孔中形成光刻胶膜99(图7)，并通过保护孔中的钌膜的同时的内刻蚀，去除位于孔的顶部的钌膜(图8)，并通过去除光刻胶膜99获得下电极41(图9)。接下来，按照CVD方法，形成氧化钽膜51，并进行热处理以重组氧化钽膜51(图10)。随后，按照溅射方法和CVD方法，形成钌膜61，作为上电极(图11)。按照光刻技术和干刻蚀技术，将此钌膜61处理成上电极的形状(图12)，并形成层间绝缘膜27(图13)。按照将四乙基原硅酸酯(TEOS)和氧气(O2)用作材料气体的等离子体CVD方法，形成层间绝缘膜27。尽管因为能够以较低的成本和较低的温度(≤400℃)形成层间绝缘膜(SiO2膜)，此方法盛行，但由于不充分的覆盖，在上电极中形成了空腔95。
钌膜是易于通过干法刻蚀进行处理的贵金属材料，并例如能够在氧气或氯气和氧气的混合气体的环境下进行刻蚀。但是，如果将钌膜用作下电极，其在刻蚀处理器件被部分氧化，由此导致了漏电流增加的问题。即，如果在部分下电极转变为钌的氧化物时，在其上形成了电容绝缘膜，在用于重组电容绝缘膜的热处理器件，钌的氧化物发生变化、变形或收缩，结果，将应力施加到电容绝缘膜上，从而增加了漏电流。
日本未审专利公开(KOKAI)No.2001-313379描述了一种方法，其中在将第一钌膜处理成下电极的形状之后，在第一钌膜41的表面上有选择地生长用作缓冲膜(保护膜)的第二钌膜43，作为防止来源于钌的氧化物的漏电流增加的方法。该方法在防止来源于下电极的钌膜表面上的氧化物的电容器的漏电流特性的恶化上取得了一定的效果(图14)。
但是，根据如图14所示的传统示例，尽管防止了来源于下电极表面上的氧化物的漏电流的增加，但不能防止来源于上电极的氧化的漏电流增加。即，尽管在上电极的刻蚀处理期间，部分钌膜被转变为氧化物，在电容器形成之后的还原环境中的热处理工艺中，氧化物再次被还原为钌膜。因为发生了体积收缩，从而降低了上电极的密度，还原气体渗透到上电极的钌膜中，以还原氧化钽膜，并且在氧化钽膜中包含氢。结果，发生了漏电流增加的问题。
发明内容
本发明的主要目的是提出一种用于制造新颖的MIM型电容器的方法，其中电容器的漏电流并不会因为上电极的钌膜的氧化而增加。
本发明的方案是一种半导体器件的制造方法，所述半导体器件包括：形成在半导体衬底的主面上的存储器选择MISFET；以及电容器，具有与所述存储单元选择MISFET的源极和漏极之一电连接的下电极、上电极和设置在所述下电极和所述上电极之间的电容绝缘，所述方法包括以下步骤：形成所述电容绝缘膜；在所述电容绝缘膜上形成所述上电极膜；形成上电极保护膜，从而与所述上电极膜接触；以及将所述上电极保护膜和所述上电极膜刻蚀成所述上电极的形状。
本发明所能获得的效果简单描述如下：
(1)根据本发明，可以对上电极的钌膜进行刻蚀，而不会损坏(氧化、形成空腔)上电极的钌膜。
(2)根据本发明，抑制了由于利用氢气的处理而导致的电容器的漏电流增加。
(3)根据本发明，提高了MIM型电容器的可靠性。
(4)根据本发明，提高了具有MIM型电容器的器件(DRAM等)的可靠性。
附图说明
图1是示出了根据本发明第一实施例的电容器的剖面图；
图2是示出了具有MIM型电容器的第一传统存储单元的剖面图；
图3是示出了根据第一传统方法的电容器制造步骤的剖面图；
图4是示出了根据第一传统方法的电容器制造步骤的剖面图；
图5是示出了根据第一传统方法的电容器制造步骤的剖面图；
图6是示出了根据第一传统方法的电容器制造步骤的剖面图；
图7是示出了根据第一传统方法的电容器制造步骤的剖面图；
图8是示出了根据第一传统方法的电容器制造步骤的剖面图；
图9是示出了根据第一传统方法的电容器制造步骤的剖面图；
图10是示出了根据第一传统方法的电容器制造步骤的剖面图；
图11是示出了根据第一传统方法的电容器制造步骤的剖面图；
图12是示出了根据第一传统方法的电容器制造步骤的剖面图；
图13是示出了根据第一传统方法的电容器制造步骤的剖面图；
图14是示出了第二传统MIM型电容器的剖面图；
图15是示出了根据本发明第一实施例的电容器制造步骤的剖面图；
图16是示出了根据本发明第一实施例的电容器制造步骤的剖面图；
图17是示出了根据本发明第一实施例的电容器制造步骤的剖面图；
图18是根据本发明第一实施例的、用于I-V特性评估的电容器的剖面图；
图19示出了根据本发明第一实施例的I-V特性的评估结果；
图20示出了根据本发明第一实施例的分析样本的剖面结构；
图21示出了上电极保护膜的材料及其形成方法对电容器特性的影响：
图22是示出了根据本发明第二实施例的电容器制造步骤的剖面图；
图23是示出了根据本发明第二实施例的电容器制造步骤的剖面图；
图24是示出了根据本发明第二实施例的电容器制造步骤的剖面图；
图25是示出了根据本发明第二实施例的电容器制造步骤的剖面图；
图26是示出了根据本发明第二实施例的电容器制造步骤的剖面图；
图27是示出了第三传统MIM型电容器的剖面图；
图28是示出了根据本发明第三实施例的电容器制造步骤的剖面图；
图29是示出了根据本发明第三实施例的电容器制造步骤的剖面图；
图30是示出了根据本发明第三实施例的电容器制造步骤的剖面图；
图31是示出了根据本发明第三实施例的电容器制造步骤的剖面图；
图32是示出了根据本发明第三实施例的电容器制造步骤的剖面图；
图33是示出了根据本发明第三实施例的电容器制造步骤的剖面图；
图34是示出了根据本发明第三实施例的电容器制造步骤的剖面图；
图35是示出了根据本发明第三实施例的电容器制造步骤的剖面图；
图36是示出了根据本发明第三实施例的电容器制造步骤的剖面图；
图37是示出了根据本发明第三实施例的电容器制造步骤的剖面图；以及
图38是示出了第四传统MIM型电容器的剖面图。
具体实施方式
将参照附图，对本发明的优选实施例进行描述，以便阐明本发明的上述和其他目的、特征和优点。
(第一实施例)
(1)制造方法
将参照图15～图21，对根据本发明实施例的MIM电容器制造方法进行描述。
首先，顺序形成层间绝缘膜21、多晶硅插头11、势垒金属膜32、层间绝缘膜22、圆柱孔92等(参见图5)。之后，按照溅射方法和CVD方法，形成厚度为20nm的钌膜41，作为下电极(参见图6)。这里，以按照PCM溅射方法形成的钌膜作为晶种层(seed layer)，利用CVD方法，形成钌膜(参见图7)。如果采用PCM溅射方法，形成在下电极41的底部的钌膜的晶粒边界密度较小，从而抑制了氧气通过下电极的扩散。结果，不会发生势垒金属膜在随后的针对电容绝缘膜的热处理工艺中被氧化的问题。在利用乙基环戊二烯基钌(Ru(C2H5C5H4)2)和氧气作为材料气体、膜形成温度320℃、总压力400Pa的环境下，进行基于CVD方法的钌膜的形成。接下来，在孔中形成光刻胶膜，然后，在保护孔中的钌膜的同时，对孔顶部的钌膜进行内刻蚀(参见图8)。接下来，通过去除光刻胶膜，获得了类似杯状的下电极41(参见图9)。之后，在氢气的环境下(以氮气稀释为20％)，对钌膜41进行热处理。此热处理的目的是使钌膜变密，并事先提高其晶向属性，从而不会在随后的热处理期间收缩或变形而导致漏电流的增加。在氢气环境中进行该热处理的原因在于加速包含在钌膜中的氧化钌和杂质的分离，以提高密度和晶向属性。
接下来，按照CVD方法，形成厚度为15nm的氧化钽膜51，并执行热处理以重组氧化钽膜51(参见图10)。在410℃的温度下的臭氧环境中，进行此热处理10分钟。在臭氧环境中进行该热处理的原因在于臭氧在氧化性上强于如氧气、氧化氮等氧化气体，并能够有效地重组氧化钽膜。热处理温度最好在大于等于360℃小于460℃的范围内。原因在于在低于360℃的温度，不能有效地重组氧化钽膜，而漏电流增加，而另一方面，在高于460℃的温度，下电极的钌膜被氧化，也导致漏电流增加。
接下来，在按照溅射方法和CVD方法，作为上电极形成钌膜61之后，按照CVD方法，形成第二氧化钽膜56，作为上电极保护膜(参见图15)。
按照光刻技术和干法刻蚀技术，将第二氧化钽膜56和钌膜61处理成上电极的形状(图16)。存在两种用于处理第二氧化钽膜56和钌膜61的方法。即，所述两种方法为(1)以光刻胶膜作为掩模，同时刻蚀第二氧化钽膜56和钌膜61的方法；以及(2)在利用光刻胶膜作为掩模刻蚀第二氧化钽膜56并按照灰化抛光法等去除光刻胶膜之后、以第二氧化钽膜56作为掩模刻蚀钌膜的方法。方法(1)的缺点在于尽管其刻蚀处理简单，但精细图案处理的精度较低。另一方面，方法(2)在精细图案处理的精度上较为出色，但其刻蚀处理复杂。需要考虑所需的图案处理精度和工艺成本来选择适当的工艺。此外，方法(2)获得了较高的处理优越性，因为如果在刻蚀第二氧化钽膜56时，将氯气(Cl2)和三氯化硼(BC13)用作刻蚀气体，实质上不会刻蚀钌膜61。此外，如果在刻蚀钌膜61时，将氧气和氯气(Cl2)用作刻蚀气体，也能获得较高的处理优越性，因为实质上不会刻蚀第二氧化钽膜56。
之后，形成层间绝缘膜27(图17)，并通过以连接插头81填充开路连接孔，形成第一层配线86(图1)。
尽管将氮化钛用作根据本实施例的势垒金属膜，同样允许使用氮化钽膜、氮化钨膜、氮硅化钨膜、氮硅化钽膜、氮硅化钛膜、氮化钛铝膜等。此外，允许使用铂或铱来代替钌膜，作为下电极和上电极。此外，允许使用氧化铝膜、钛酸锶(STO)膜、钛酸锶钡(BST)膜、二氧化铪膜、硅氧化铪膜等，作为电容绝缘膜，来代替氧化钽膜。允许使用层叠的多种上述薄膜。
(2)特性评估/分析结果
(2-1)电容器特性
将对电容器的特性评估结果和分析结果进行详细的描述。除非特别声明，下述实验条件基于上述电容器制造方法。
首先，研究电容器的I-V特性。这里，使用具有如图18所示的剖面结构的电容器的274kbit并联阵列TEG。固定势垒金属膜的电位(B)，并将电压施加到上电极(A)，测量在势垒金属膜与上电极之间流动的电流。
图19示出了I-V特性的评估结果。如果未设置上电极保护膜(氧化钽膜)(对应于如图12所示的传统技术)，尽管在利用氢气的处理之前，漏电流小于1e-9A/cm2(在±1V，实际范围小于1e-8A/cm2)，在利用氢气的处理之后(450℃，30分钟)，漏电流增加。实际上，如果测量温度是90℃(对应于DRAM的操作温度)，漏电流增加到5e-7A/cm2(图19(a)、(b))。另一方面，如果设置上电极保护膜(图18)，在利用氢气的处理之后，漏电流保持小于1e-9A/cm2(图19(c)、(d))，从而能够有效地抑制漏电流。
(2-2)剖面TEM分析的结果以及对漏电流增加机制的考虑
进行剖面TEM(透射电子显微镜)分析，以便阐明基于传统技术的利用氢气的处理使漏电流增加的机制(在未设置上电极保护膜的情况下)。通过模仿图13中的部分C，生产具有如图20(a)、(b)所示的结构的分析样本。图20(c)、(d)示出了在将相同的样本暴露于类似于上电极处理的刻蚀环境之后的条件。这里，刻蚀环境包括以下两个步骤：
第一步
环境：氯气(Cl2)和氧气(O2)的混合气体
温度：50℃
压力：1.5Pa
主要目的：刻蚀钌(Ru)膜
第二步
环境：四氟化碳(CF4)和氧气(O2)的混合气体
温度：150℃
压力：100Pa
主要目的：去除抗蚀膜(灰化)
在暴露于刻蚀环境之后，显然的是，形成了异类层和空腔。作为电子束衍射分析的结果，确信此异类层是二氧化钌(RuO2)。钌膜容易被氧化，并转变为四氧化钌(RuO4)，并汽化。应当认为，此时在钌膜中形成了空腔。此外，应当认为汽化后的四氧化钌(RuO4)再次粘附在钌膜上，并分解(不均衡)，从而形成二氧化钌(RuO2)。
应当认为，因为在稍后利用氢气的处理时，氢气易于通过所形成的空腔到达电容绝缘膜(氧化钽膜)，在电容绝缘膜中形成氧缺失，包含氢，漏电流增加。此外，二氧化钌(RuO2)与氢气反应，从而其再次被还原为钌(Ru)。应当认为，空腔的形成和应力变化的产生导致了漏电流的增加。
另一方面，如果形成上电极保护膜，因为钌膜并未暴露于刻蚀环境，不会形成四氧化钌(RuO4)或空腔。因此，不会由于利用氢气的处理而导致漏电流增加。
(2-3)上电极保护膜的材料、形成方法与电容器特性之间的关系
对上电极保护膜的材料、形成方法与电容器特性之间的关系进行了研究，结果如图21所示。
如果在还原环境中进行上电极保护膜的形成，较大的漏电流流动，而与利用氢气的之前或之后的处理无关(＞1e-8A/cm2)。应当认为，因为在形成上电极保护膜时，在电容绝缘膜(氧化钽膜)中形成氧缺失，并包含氢，漏电流增加。此外，当在形成上电极保护膜的同时进行等离子体处理时，漏电流较大，而与利用氢气的之前或之后的处理无关。这可以认为是因为等离子体处理损坏了电容绝缘膜。当在将氧化铝膜用作上电极保护膜的情况下，将氧气(O2)用作材料CVD气体时，漏电流增加。这可以认为是因为由于膜形成温度高至600℃，电容绝缘膜的氧化钽膜部分晶体化。当将臭氧(O3)用作材料CVD气体时，在利用氢气的处理之后，漏电流增加。作为分析的结果，显然的是，在上电极的钌(Ru)膜和氧化铝膜之间的界面上形成了二氧化钌(RuO2)。应当认为，因为钌(Ru)膜被臭氧氧化，从而形成了二氧化钌(RuO2)，然后，在利用氢气进行处理时，此二氧化钌(RuO2)层收缩，而导致了漏电流增加。
如上所述，能够在小于等于500℃的温度下、且不伴有等离子体处理、不在还原环境下形成的膜适用于上电极保护膜。作为上电极保护膜的形成方法，不使用臭氧作为CVD气体的方法是合适的。氧化钽膜最适用于上电极保护膜，其次是利用臭氧作为CVD气体的氧化铝膜。
与此同时，可以通过利用三甲基铝(Al(CH3)3)和氧气作为材料气体，或者通过利用三甲基铝(Al(CH3)3)和臭氧作为材料气体，来形成氧化铝膜。
(2-4)氧化钽膜的形成方法与电容器特性之间的关系
通常，利用五乙氧基钽(Ta(OC2H5)5)和氧气作为材料气体，在大约440℃的温度，进行氧化钽膜的形成。在此温度进行膜形成的原因在于如果温度高于此，则覆盖率较差。另一方面，如果温度低于此，则膜形成速度较低，导致了产量的下降，且膜中可能包含如氢和碳等杂质，从而导致了漏电流增加。
如果在钌膜上形成氧化钽膜，根据情况，因为钌膜的催化作用，在膜形成的初始阶段，膜形成温度异常而快速地上升，从而发生了如钌膜的氧化和具有较差覆盖率的氧化钽膜的形成等异常现象。以下措施对于防止此异常现象的发生是有效的。
通过以下两个步骤来进行膜形成对于抑制任何异常现象和确保产量是有效的：第一步，在形成的最初阶段，在低于440℃的温度，以较低的生长速度形成其初始阶段层；以及第二步，在大约440℃的温度，较高生长速度的膜形成。原因在于，在较低的温度下，如钌膜的氧化和氧化钽膜的覆盖率恶化等异常现象不容易发生。此外，另一原因在于一旦钌膜的表面被氧化钽膜所覆盖，来源于钌膜的催化作用的任何异常现象都不会发生，即使在440℃的温度下进行膜形成。
从产量和膜中的杂质的观点来看，最好在350～400℃的温度下，进行第一膜形成步骤。如果其厚度为0.1nm～2nm，初始阶段层的厚度就足够了。此外，作为另一形成方法，在初始膜形成阶段只将五乙氧基钽(Ta(OC2H5)5)引入膜形成设备中或者降低氧气的流速的方法也是有效的。在这些情况下，可以形成初始阶段层，而不会引起异常现象。
此外，对于膜形成，减小第一膜形成步骤中的氧气的流速使其小于第二膜形成步骤中的氧气的流速也是需要的。
(第二实施例)
将参照图22～26，对根据本发明的MIM电容器制造方法进行描述。
本实施例涉及其中另一低电阻层位于上电极的钌膜上的结构。如果将这种上电极结构用于DRAM，如日本未审专利公开(KOKAI)No.2001-144266中所述，能够提高其操作速度。作为此低电阻膜，通过溅射形成的钨膜是合适的。钨膜是电阻为大约10μΩ·cm的低电阻膜。采用溅射方法来代替CVD方法的原因在于因为材料气体为氢气(H2)，CVD方法增加了电容器的漏电流。在处理上电极的钌膜时，可以将钨膜用作硬掩模。本实施例示出了其中上电极具有由钌膜和钨膜构成的层叠结构并将氧化钽膜用作上电极保护膜的示例。
(1)制造方法
按照与传统方法相同的方法，顺序形成层间绝缘膜21、多晶硅插头11、势垒金属膜32、层间绝缘膜22、圆柱孔92、下电极(钌膜)41、电容绝缘膜(氧化钽膜)51、上电极钌膜61等(参见图11)。按照溅射方法，在其上形成钨膜71(图22)。尽管在电容器的顶部形成了钨膜，但因为由于形成方法的原因其覆盖率较差，在电容器内部形成了空腔95。按照CVD方法，在其上形成第二氧化钽56，作为上电极保护膜(图23)。
随后，按照光刻技术和干法刻蚀技术，将第二氧化钽膜56、钨膜71和钌膜61处理成上电极的形状(图24)。这里，(1)以光刻胶膜作为掩模，可以同时刻蚀第二氧化钽膜56、钨膜71和钌膜61。(2)允许以光刻胶膜作为掩模，刻蚀第二氧化钽膜56，并通过灰化抛光方法等去除光刻胶膜，然后，以第二氧化钽膜56作为掩模，刻蚀钨膜71和钌膜61。可选地，(3)允许以光刻胶膜作为掩模，刻蚀第二氧化钽膜56和钨膜71，并按照灰化抛光方法等去除光刻胶膜，然后，以第二氧化钽膜56和钨膜71作为掩模，刻蚀钌膜61。需要考虑所需的图案处理精度和工艺成本来选择工艺。
之后，形成层间绝缘膜27(图25)，将连接插头81嵌入形成在层间绝缘膜27中的连接孔中，并形成第一层配线86，因此，得到了具有如图26所示的结构的电容器。
(2)特征评估和分析结果
研究电容器的I-V特性。与第一实施例相类似，可以看到漏电流根据是否存在上电极保护膜(氧化钽膜)而不同。即，尽管在不具有上电极保护膜的传统示例中(图27)，漏电流在利用氢气的处理之前小于1e-9A/cm2(在±1V以下)，在利用氢气的处理之后(450℃、30分钟)，漏电流增加到5e-7A/cm2。
如本示例所示，不论上电极仅包括钌膜，或是还包括形成在钌膜上的其他膜，上电极的钌膜都具有防止由于刻蚀处理而引起的钌膜的变化以及来源于该变化的漏电流增加的效果。
(第三实施例)
将参照图28～图37，对本发明的MIM电容器制造方法进行描述。此实施例是应用于具有不同于第一实施例的底电极结构的电容器的示例，即，柱脚(类似柱状的)结构的底电极。
(1)制造方法
首先，按照与传统方法相同的方法，顺序形成层间绝缘膜21、多晶硅插头11和势垒金属膜32(参见图4)。接下来，顺序形成层间绝缘膜23和层间绝缘膜22，并形成穿透层间绝缘膜22和层间绝缘膜23的圆柱孔92，并在圆柱孔92的底部暴露势垒金属膜32的表面(图28)。然后，按照溅射方法和CVD方法，形成钌膜41，作为下电极(图29)。之后，按照CMP方法，去除孔上部的钌膜(图30)。通过湿法刻蚀去除层间绝缘膜22，从而获得柱脚(类似柱状的)下电极(图31)。之后，在氢气中(以20％的氮气稀释)，对钌膜41进行热处理，以便提高其晶向属性。
接下来，按照CVD方法，形成厚度为15nm的钽膜51，并在410℃的臭氧环境中，进行10分钟的热处理，以便重组氧化钽膜51(图32)。随后，按照溅射方法和CVD方法，形成钌膜61，作为上电极(图33)。在作为上电极保护膜形成第二氧化钽膜52之后(图34)，将第二钽膜52和钌膜61处理成所需的上电极形状(图35)。之后，形成层间绝缘膜27(图36)，并将连接插头81嵌入开路连接孔中，并形成第一层配线86，结果，得到了具有如图37所示的结构的电容器。
(2)特性评估和分析结果
研究电容器的I-V特性。与第一实施例相类似，根据是否存在上电极保护膜(氧化钽膜)，可以看到漏电流的不同。即，尽管在不具有上电极保护膜的传统示例中(图38)，漏电流在利用氢气的处理之前小于1e-9A/cm2(在±1V)，在利用氢气的处理之后(450℃、30分钟)，漏电流增加到5e-7A/cm2。
不论下电极结构是杯形，或是柱脚(类似柱状的)结构，都具有防止上电极的钌膜由于刻蚀处理而发生改变的效果。
本发明并不局限于上述实施例，显而易见的是，在本发明的技术原理的范围内，可以适当地修改各个实施例。

Claims (21)

1、一种半导体器件制造方法，所述半导体器件包括：形成在半导体衬底的主面上的存储器选择MISFET；以及电容器，具有与所述存储单元选择MISFET的源极和漏极之一电连接的下电极、上电极和设置在所述下电极和所述上电极之间的电容绝缘膜，所述方法包括以下步骤：
形成所述电容绝缘膜；
在所述电容绝缘膜上形成所述上电极膜；
形成上电极保护膜，从而与所述上电极膜接触；以及
将所述上电极保护膜和所述上电极膜刻蚀成所述上电极的形状。
2、根据权利要求1所述的半导体器件制造方法，其特征在于所述电容绝缘膜是氧化钽膜。
3、根据权利要求1所述的半导体器件制造方法，其特征在于所述上电极膜是钌膜。
4、根据权利要求1所述的半导体器件制造方法，其特征在于所述上电极膜是钌膜和钨膜的层叠膜。
5、根据权利要求4所述的半导体器件制造方法，其特征在于所述钨膜是利用溅射方法形成的。
6、根据权利要求1所述的半导体器件制造方法，其特征在于所述上电极保护膜是利用CVD方法形成的。
7、根据权利要求1所述的半导体器件制造方法，其特征在于所述上电极保护膜是氧化钽膜。
8、根据权利要求7所述的半导体器件制造方法，其特征在于所述氧化钽膜是利用五乙氧基钽(Ta(OC2H5)5)和氧气作为材料气体形成的。
9、根据权利要求7所述的半导体器件制造方法，其特征在于所述氧化钽膜的形成包括第一膜形成步骤和第二膜形成步骤，第二膜形成步骤的膜形成速度高于第一膜形成步骤的膜形成速度。
10、根据权利要求9所述的半导体器件制造方法，其特征在于第一膜形成步骤的膜形成温度低于第二膜形成步骤的膜形成温度。
11、根据权利要求9所述的半导体器件制造方法，其特征在于第一膜形成步骤的氧气流速小于第二膜形成步骤的氧气流速。
12、根据权利要求9所述的半导体器件制造方法，其特征在于第一膜形成步骤的膜形成温度为350～400℃。
13、根据权利要求9所述的半导体器件制造方法，其特征在于在第一膜形成步骤中形成的膜厚度为0.1～2nm。
14、根据权利要求1所述的半导体器件制造方法，其特征在于形成所述上电极保护膜，而不氧化所述上电极膜。
15、根据权利要求1所述的半导体器件制造方法，其特征在于所述上电极保护膜是在氧化环境中形成的。
16、根据权利要求1所述的半导体器件制造方法，其特征在于所述上电极保护膜是在小于等于500℃的温度下形成的。
17、根据权利要求1所述的半导体器件制造方法，其特征在于形成所述上电极保护膜，而不使用臭氧。
18、根据权利要求1所述的半导体器件制造方法，其特征在于所述上电极保护膜是氧化铝膜。
19、根据权利要求18所述的半导体器件制造方法，其特征在于所述氧化铝膜是利用三甲基铝(Al(CH3)3)和氧气作为材料气体形成的。
20、根据权利要求18所述的半导体器件制造方法，其特征在于所述氧化铝膜是利用三甲基铝(Al(CH3)3)和臭氧作为材料气体形成的。
21、根据权利要求1所述的半导体器件制造方法，其特征在于所述刻蚀处理步骤包括以下步骤：
涂覆光刻胶，将所述光刻胶膜曝光，并显影；
以所述光刻胶膜作为掩模，刻蚀所述上电极保护膜；
去除所述光刻胶膜；以及
以所述上电极保护膜作为掩模，刻蚀所述上电极膜。
CNB2004100982533A 2003-12-01 2004-12-01 半导体器件的制造方法 Expired - Fee Related CN1331214C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003401316A JP4282450B2 (ja) 2003-12-01 2003-12-01 半導体装置の製造方法
JP2003401316 2003-12-01

Publications (2)

Publication Number Publication Date
CN1624924A true CN1624924A (zh) 2005-06-08
CN1331214C CN1331214C (zh) 2007-08-08

Family

ID=34616704

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100982533A Expired - Fee Related CN1331214C (zh) 2003-12-01 2004-12-01 半导体器件的制造方法

Country Status (4)

Country Link
US (1) US7183170B2 (zh)
JP (1) JP4282450B2 (zh)
CN (1) CN1331214C (zh)
TW (1) TWI248174B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767569B2 (en) 2005-11-01 2010-08-03 Elpida Memory, Inc. Method of manufacturing semiconductor device
CN102456750A (zh) * 2010-10-15 2012-05-16 台湾积体电路制造股份有限公司 用于提高电容器容量和兼容性的方法和装置
CN111384240A (zh) * 2018-12-27 2020-07-07 爱思开海力士有限公司 半导体器件及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4709115B2 (ja) * 2005-10-12 2011-06-22 財団法人ソウル大学校産学協力財団 ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法
JP2008016721A (ja) * 2006-07-07 2008-01-24 Elpida Memory Inc 半導体装置及びその製造方法
JP5212361B2 (ja) 2007-03-20 2013-06-19 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4861947B2 (ja) * 2007-09-26 2012-01-25 株式会社日立ハイテクノロジーズ Ａｌ２Ｏ３膜のドライエッチング方法
JP2019079852A (ja) * 2017-10-20 2019-05-23 東芝メモリ株式会社 パターン形成方法
US10546915B2 (en) 2017-12-26 2020-01-28 International Business Machines Corporation Buried MIM capacitor structure with landing pads

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126722A (ja) 1997-07-02 1999-01-29 Fujitsu Ltd 半導体装置及びその製造方法
JP2000236075A (ja) * 1999-02-12 2000-08-29 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
JP5646798B2 (ja) 1999-11-11 2014-12-24 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体集積回路装置の製造方法
JP2001313379A (ja) 2000-04-28 2001-11-09 Nec Corp 半導体メモリの製造方法及び容量素子の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767569B2 (en) 2005-11-01 2010-08-03 Elpida Memory, Inc. Method of manufacturing semiconductor device
CN102456750A (zh) * 2010-10-15 2012-05-16 台湾积体电路制造股份有限公司 用于提高电容器容量和兼容性的方法和装置
CN102456750B (zh) * 2010-10-15 2014-08-13 台湾积体电路制造股份有限公司 用于提高电容器容量和兼容性的方法和装置
CN111384240A (zh) * 2018-12-27 2020-07-07 爱思开海力士有限公司 半导体器件及其制造方法
CN111384240B (zh) * 2018-12-27 2024-02-13 爱思开海力士有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
TWI248174B (en) 2006-01-21
JP2005166788A (ja) 2005-06-23
CN1331214C (zh) 2007-08-08
US20050118762A1 (en) 2005-06-02
US7183170B2 (en) 2007-02-27
JP4282450B2 (ja) 2009-06-24
TW200524098A (en) 2005-07-16

Similar Documents

Publication Publication Date Title
CN1170316C (zh) 半导体装置及其制造方法
CN1107345C (zh) 具有电容元件的半导体器件的制造方法
CN1129171C (zh) 半导体器件的电容器的形成方法
CN1290194C (zh) 电容元件、半导体存储器及其制备方法
CN1641843A (zh) 半导体器件及其制造方法
CN1202728A (zh) 一种半导体器件及制造该半导体器件的方法
CN1638131A (zh) 具有阶梯状柱形结构的电容器的半导体器件及其制造方法
CN1499633A (zh) 半导体器件及其制造方法
KR20120051820A (ko) 커패시터, 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법
CN1695248A (zh) 半导体器件的制造方法
CN1518066A (zh) 半导体器件的电容器底电极及其制造方法
JP2004288710A (ja) 半導体集積回路装置およびその製造方法
CN1264220C (zh) 强电介质存储装置及其制造方法
CN100343976C (zh) 铁电随机存取存储器的制作方法
CN1967809A (zh) 用于制造电容器的方法
US20080081430A1 (en) Method For Fabricating Capacitor In Semiconductor Device
CN1150624C (zh) 半导体集成电路器件及其制造方法
CN1638093A (zh) 半导体器件的制造方法
CN1591876A (zh) 半导体装置
JP2003133438A (ja) 容量素子及びその製造方法並びに半導体装置の製造方法
CN1624924A (zh) 半导体器件的制造方法
CN1269216C (zh) 半导体存储器件及其制造方法
CN1649156A (zh) 半导体器件及其制造方法
CN1532916A (zh) 设有电容器的半导体装置的制造方法
CN1201250A (zh) 带电容的半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: ELPIDA MEMORY INC.

Effective date: 20130828

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130828

Address after: Luxemburg Luxemburg

Patentee after: ELPIDA MEMORY INC.

Address before: Tokyo, Japan

Patentee before: Elpida Memory Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070808

Termination date: 20151201

EXPY Termination of patent right or utility model