CN1641843A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1641843A
CN1641843A CNA2005100040936A CN200510004093A CN1641843A CN 1641843 A CN1641843 A CN 1641843A CN A2005100040936 A CNA2005100040936 A CN A2005100040936A CN 200510004093 A CN200510004093 A CN 200510004093A CN 1641843 A CN1641843 A CN 1641843A
Authority
CN
China
Prior art keywords
semiconductor device
forms
layer
film
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100040936A
Other languages
English (en)
Other versions
CN100397594C (zh
Inventor
奥平智仁
林刚司
藤原浩志
藤田靖
小林清辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
NEC Electronics Corp
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Tokyo Electron Ltd filed Critical Renesas Technology Corp
Publication of CN1641843A publication Critical patent/CN1641843A/zh
Application granted granted Critical
Publication of CN100397594C publication Critical patent/CN100397594C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种包含TiN膜的半导体器件的制造方法，包括：通过CVD法形成TiN膜的成膜工序；将形成的TiN膜在NH3气体的气氛下进行热处理的退火工序；对NH3气体进行提纯的NH3气体提纯工序；以及将成膜工序、退火工序和NH3气体提纯工序重复进行至少一次的工序。上述成膜工序采用卤化钛气体和NH3气体作为原料气体，使成膜温度为300℃～450℃，在每次成膜工序中形成厚度为1nm～5nm的TiN膜。由此，可提供抑制了TiN膜的异常生长物的发生的半导体器件及其制造方法。

Description

半导体器件及其制造方法
技术领域
本发明涉及具有氮化钛膜的半导体器件及其制造方法。
背景技术
以往，在使用了Ta2O5、HfO2、BaSrTiO3等金属氧化物的强电介质作为电介质层的电容器中，作为上部电极，可以使用通过化学汽相生长法(Chemical Vapor Deposition method，以下称为CVD)形成的氮化钛膜(以下称为TiN膜)。作为该TiN膜的制造条件，一般采用卤化钛气体(例如，TiCl4气体)和氨气(NH3气体)作为原料气体，在成膜温度约为600℃下进行。
但是，在下部电极中采用多晶硅的MIS(金属绝缘体硅)电容器、下部电极中具有金属或金属导电性氮化物等的MIM(金属绝缘体金属)电容器中，如果在600℃下形成作为上部电极的TiN膜，则存在电容器的漏电流增大的问题。因此，将TiN膜的成膜温度降低至400℃～500℃来形成TiN膜(例如，参照(日本)特开平08-279558号公报)。
可是，如果将TiN膜的成膜温度降低至500℃或500℃以下，则电容器的漏电流变小，但在TiN膜上产生异常生长物。这样的异常生长物，在作为上部电极的TiN膜的加工时，作为腐蚀残渣被保留，本来应该绝缘的上部电极和接触栓塞产生电接触，有时产生半导体器件的动作缺陷。
此外，即使在被期待作为下一代晶体管的、采用HfO2等的强电介质作为栅极绝缘膜的晶体管中，也要求作为栅电极的TiN膜形成时的低温化。这是因为存在以下问题：上述高介电常数的金属氧化物因400℃～500℃的热经历而引起结晶化，通过其结果产生的以晶粒边界或缺陷能级为媒介的导电，漏电流增加。可是，如果将TiN膜的成膜温度下降至400℃或400℃以下，则在TiN膜上产生很多异常生长物，如果作为栅电极还埋入钨(以下，称为W)等，则TiN膜的具有异常生长物的部分减少W的截面积，与TiN相比，电流集中在电阻小的W上，使电迁移寿命明显降低。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，即使在CVD法中将TiN膜的成膜温度降低至450℃或450℃以下、甚至降低至400℃或400℃以下，仍可抑制TiN膜的异常生长物的发生。
本发明为半导体器件的制造方法，该半导体器件包含氮化钛膜，其特征在于，该制造方法包括：通过化学汽相生长法形成TiN膜的成膜工序；将形成的TiN膜在氨气的气氛下进行热处理的退火工序；将所述氨气进行提纯的氨气提纯工序；以及将所述成膜工序、所述退火工序和所述氨气提纯工序重复进行至少一次的工序；所述成膜工序采用卤化钛气体和氨气作为原料气体，在成膜温度为300℃～450℃、成膜压力为10Pa～100Pa、卤化钛气体的分压为1Pa～10Pa、氨气的分压为9Pa～99Pa的条件下进行，在每次所述成膜工序中形成厚度为1nm～5nm的TiN膜，将所述退火工序进行2秒～60秒。
如上述那样，根据本发明，可以提供一种半导体器件及其制造方法，即使CVD法中TiN膜的成膜温度在450℃或450℃以下，进而下降至400℃或400℃以下，TiN膜的异常生长物的产生也被抑制。
本发明的上述和其他目的、特征、方案和优点从与添加的附图相关联理解的有关本发明的以下详细的说明中会清楚。
附图说明
图1是说明本发明的半导体器件的一制造方法的示意图。
图2是说明本发明的半导体器件的另一制造方法的示意图。
图3是说明本发明的半导体器件的又一制造方法的示意图。
图4是说明本发明的半导体器件的又一制造方法的示意图。
图5是说明本发明的半导体器件的又一制造方法的示意图。
图6是表示本发明的一半导体器件的概略剖面图。
图7是表示本发明的另一半导体器件的概略剖面图。
图8是表示本发明的又一半导体器件的概略剖面图。
图9是表示本发明的又一半导体器件的概略剖面图。
图10A～图10G说明将产生了异常生长物的TiN膜用作电容器的上部电极时的问题点。
图11说明将产生了异常生长物的TiN膜用作晶体管的栅电极时的问题点。
图12表示包含了电容器的半导体器件的漏电流特性。
图13是通过本发明以外的半导体器件的制造方法获得的一TiN膜的SEM照片。
图14是通过本发明的半导体器件的制造方法获得的一TiN膜的SEM照片。
图15是通过本发明的半导体器件的制造方法获得的另一TiN膜的SEM照片。
具体实施方式
以下，根据附图说明本发明的实施方式。在实施方式1～实施方式3中，参照图1～图3，说明本发明的半导体器件的制造方法。在图1～图3的各个图中，横轴表示时间，纵轴表示原料气体的分压。此外，图中，D表示通过CVD法形成TiN膜的成膜工序，A表示在氨气提纯的气氛下热处理氮化钛膜的退火工序，AP表示对氨气进行提纯的氨气提纯工序，DP表示对原料气体进行提纯的原料气体提纯工序。
(实施方式1)
参照图1，本发明的半导体器件的一个制造方法，用于制造包含了TiN膜的半导体器件，它包括：通过CVD法形成TiN膜的成膜工序(D工序)；将形成的TiN膜在氨气(NH3)的气氛下进行热处理的退火工序(A工序)；将NH3气体进行提纯的NH3提纯工序(AP工序)；以及将上述成膜工序、退火工序和NH3气体提纯工序重复进行至少一次的工序，上述成膜工序采用卤化钛气体和NH3气体作为原料气体，在成膜温度为300℃～450℃、成膜压力为10Pa～100Pa、卤化钛气体的分压为1Pa～10Pa、NH3气体的分压为9Pa～99Pa的条件下进行，每次成膜工序中形成厚度为1nm～5nm的TiN膜，将上述退火工序进行2秒～60秒。根据这样的条件，可以抑制在TiN膜的成膜中产生异常生长物。特别是使每个成膜工序的TiN膜的厚度小于等于5nm，在成膜工序后设有退火工序，对抑制TiN膜的异常生长是有效的。
这里，在上述成膜工序中，使用卤化钛气体和NH3气体作为原料气体。即使降低成膜温度，也可作为TiN膜的成膜原料。作为卤化钛气体，期望采用四氯化钛(TiCl4)气体、四碘化钛(TiI4)气体等。
成膜工序中的成膜温度为300℃～450℃。如果低于300℃，则不能形成连续的TiN膜，如果超过450℃，则在形成电容器的上部电极的情况下产生电容器的电介质层的还原，电容器的漏电流增大，而如果超过400℃，则在形成晶体管的栅电极的情况下产生栅极绝缘层的结晶，晶体管的漏电流增大。从这样的观点来看，成膜温度为300℃～400℃较好。
成膜工序的成膜压力为10Pa～100Pa。如果低于10Pa，则成膜速度下降，而如果超过100Pa，则表面形态粗糙，容易产生异常生长物。从这样的观点来看，25Pa～50Pa较好。这样的压力，由作为原料气体的卤化钛气体和NH3气体、以及作为稀释气体的氩(Ar)气、氦(He)气、氮气(N2)等惰性气体形成。这里，在CVD法中，在成膜温度高的情况下，N2气体用作供给氮的原料气体，但如本发明那样，在低的成膜温度(300℃～450℃)中具有作为惰性气体的作用。
成膜工序中的卤化钛的分压为1Pa～10Pa。如果低于1Pa，则成膜速度下降，而如果超过10Pa，则容易产生异常生长物。从这样的观点来看，卤化钛的分压为2.5Pa～5Pa较好。此外，成膜工序中的NH3气体的分压为9Pa～99Pa。如果低于9Pa，则成膜速度下降，而如果超过99Pa，则容易产生异常生长物。从这样的观点来看，NH3气体的分压为22.5Pa～45Pa较好。
每次成膜工序中成膜的TiN膜的厚度为1nm～5nm。如果低于1nm，则电容器或晶体管的漏电流增大，而如果超过5nm，则容易产生异常生长物。从这样的观点来看，每次成膜工序中成膜的TiN膜的厚度为2.5nm～5nm较好。
退火工序的退火时间为2秒～60秒。如果低于2秒，则TiN膜的粘结性下降并容易剥落，而如果超过60秒，则引起电介质层或绝缘层的还原，电容器或晶体管的漏电流增大。从这样的观点来看，退火时间为5秒～30秒较好。
退火工序中的退火压力和退火温度没有特别限制，但退火压力和退火温度中至少一个分别大于上述成膜工序的成膜压力和成膜温度较好。通过至少使退火压力比成膜压力高、或退火温度比成膜温度高，可以促进除去TiN膜中的卤素等杂质，进一步抑制异常生长物的产生。这里，退火压力为成膜压力的5倍～20倍较好。如果低于5倍，则异常生长的抑制效果小，而如果超过20倍，则引起电介质层或绝缘层的还原，电容器或晶体管的漏电流有增大的倾向。
退火工序在NH3气体气氛下进行。此外，NH3气体还可以与Ar气体、He气体、N2气体等的惰性气体同时使用。这里，NH3气体相对于退火压力的分压之比为0.5～1.0较好。如果NH3气体的分压比低于0.5，则异常生长的抑制效果变小。退火温度与成膜温度相比高25℃～150℃较好。如果与成膜温度之差低于25℃，则异常生长的抑制效果小，而如果超过150℃，则引起电介质层或绝缘层的还原，电容器或晶体管的漏电流有增大的倾向。
NH3气体提纯工序在对NH3气体进行提纯的方法上没有特别限制，但通过惰性气体进行提纯的工序或通过减压的提纯工序较好。无论哪个工序，都可以有效地提纯NH3气体。在通过惰性气体来提纯NH3气体的工序中，在惰性气体的压力、流量上没有特别限制，但气体压力越大、流量越多，可以越有效地提纯NH3气体。这里，作为惰性气体，如上述那样，最好采用Ar气体、He气体、N2气体等。而在通过减压来提纯NH3气体的工序中，只要比退火压力小，则在减压的程度上没有特别限制，但小于等于100Pa较好，小于等于10Pa更好。
如果比较NH3气体提纯工序的通过惰性气体进行提纯的工序和通过减压进行提纯的工序，则后者与前者相比，可以更有效地进行NH3气体提纯，但系统内的压力、温度变动增大。因此，根据作为制品的半导体器件的规格、制造方法和制造装置的条件或制约，可以选择更合适的工序。
此外，在NH3气体提纯工序中，可以包括基于惰性气体的提纯工序和基于减压的提纯工序。通过进行基于惰性气体的提纯工序和基于减压的提纯工序，提高NH3气体提纯效率，同时通过缩短减压时间，可以抑制系统内的压力、温度变动。
(实施方式2)
参照图2，本发明的半导体器件的另一制造方法，用于制造包含了TiN膜的半导体器件，它包括：通过CVD法形成TiN膜的成膜工序(D工序)；提纯原料气体的原料气体提纯工序(DP工序)；将形成的TiN膜在氨气(NH3)的气氛下进行热处理的退火工序(A工序)；提纯NH3气体的NH3提纯工序(AP工序)；以及将上述成膜工序、原料气体提纯工序、退火工序和NH3气体提纯工序重复进行至少一次的工序，上述成膜工序采用卤化钛气体和NH3气体作为原料气体，在成膜温度为300℃～450℃、成膜压力为10Pa～100Pa、卤化钛气体的分压为1Pa～10Pa、NH3气体的分压为9Pa～99Pa的条件下进行，每次成膜工序中形成厚度为1nm～5nm的TiN膜，将上述退火工序进行2秒～60秒。
在实施方式1中，由于在成膜工序后接续进行退火工序，所以在退火工序的初期残留作为原料气体的卤化钛气体，有时与NH3气体进行反应而引起TiN膜的生长，而在本实施方式中，通过在成膜工序和退火工序之间设有原料气体提纯工序，可以将卤化钛气体可靠地排出到系统外部，所以可更精确地进行TiN膜厚度的控制。另外，有关成膜工序的条件、退火工序的条件，与实施方式1相同。
再有，在本实施方式中也与实施方式1同样，退火工序的退火压力和退火温度没有特别限制，但退火压力和退火温度中至少一个分别大于上述成膜工序的成膜压力和成膜温度较好。
原料气体提纯工序在提纯原料气体的方法上没有特别限制，但通过惰性气体进行提纯的工序或通过减压的提纯工序较好。无论在哪个工序中，都可以有效地提纯原料气体。在基于惰性气体来提纯NH3气体的工序中，惰性气体的压力、流量上没有特别限制，但气体压力越大、流量越多，可以越有效地提纯原料气体。这里，作为惰性气体，如上述那样，最好采用Ar气体、He气体、N2气体等。而在基于减压的提纯NH3气体的工序中，只要比成膜压力小，在减压程度上就没有特别限制，但小于等于10Pa较好。再有，有关NH3气体提纯工序，与实施方式1相同。
此外，在本实施方式中也与实施方式1同样，可以将上述原料气体提纯工序和NH3气体提纯工序分别作为基于惰性气体的提纯工序和基于减压的提纯工序，上述原料气体提纯工序和上述NH3气体提纯工序的至少一个工序成为包含基于惰性气体的提纯工序和基于减压的提纯工序的工序。
(实施方式3)
参照图3，本发明的半导体器件的又一制造方法，用于制造包含了TiN膜的半导体器件，它包括：通过CVD法形成TiN膜的成膜工序(D工序)；将形成的TiN膜在NH3气体的气氛下进行热处理的退火工序(A工序)；以及将上述成膜工序和退火工序重复进行至少一次的工序，上述成膜工序采用卤化钛气体和NH3气体作为原料气体，在成膜温度为300℃～450℃、成膜压力为10Pa～100Pa、卤化钛气体的分压为1Pa～10Pa、NH3气体的分压为9Pa～99Pa的条件下进行，每次成膜工序中形成厚度为1nm～5nm的TiN膜，将上述退火工序进行2秒～60秒。
再有，在本实施方式中也与实施方式1同样，退火工序的退火压力和退火温度没有特别限制，但退火压力和退火温度中至少一个分别大于上述成膜工序的成膜压力和成膜温度较好。
在实施方式1和实施方式2中，如果将每次成膜工序中形成的TiN膜的厚度变小而增大成膜工序和退火工序的次数，则存在成膜工序后的原料气体提纯工序和退火工序后的NH3气体提纯工序所需的时间增长，处理能力降低的问题，所以本实施方式省略了成膜工序后的原料气体提纯和/或退火工序后的NH3气体提纯工序，从而提高处理能力。但是，在从成膜工序到退火工序、从退火工序到成膜工序的气体切换时卤化气体和NH3气体在不能控制的状态下产生混杂，所以难以进行TiN膜的厚度、电阻率等的精密控制。因此，本实施方式不适合于作为需要进行TiN膜的厚度、电阻率等的精密控制的包含有晶体管的半导体器件的制造方法，但可以适合于作为不需要进行TiN膜的厚度、电阻率等的精密控制的包含有电容器的半导体器件的制造方法。
接着，在实施方式4～实施方式7中，说明通过包含了上述半导体器件的制造方法的工序形成的包含有TiN膜的半导体器件。
(实施方式4)
参照图6，本发明的一个半导体器件是至少包含了具有下部电极105、电介质层106和上部电极107的电容器的半导体器件，上述电介质层106上形成的上部电极107是由上述半导体器件的制造方法中包含的工序所形成的TiN膜。即，如图6所示，该半导体器件在硅衬底101上依次叠层下层层间绝缘层102、层间绝缘层104、上层层间绝缘层108，在层间绝缘层104和上层层间绝缘层108之间形成用于构成电容器的下部电极105、电介质层106和上部电极107。此外，下部电极105通过接触栓塞103、上层层间绝缘层108上形成的上部布线层110通过接触栓塞109，分别独立地与硅衬底101中形成的作为导电层的杂质扩散区202电连接。这里，上部电极107与接触栓塞103电连接。
在该半导体器件中，上部电极107是根据上述半导体器件的制造方法制造的TiN膜。通过这样的制造方法获得的TiN膜，抑制了TiN膜的异常生长物的发生，获得包含有动作缺陷少的电容器的半导体器件。
这里，关于将产生了异常生长物的TiN膜用作上部电极的情况下的问题，参照图10A～图10G，进行以下说明。例如，在将具有图10A所示的异常生长物107P的TiN膜用作上部电极107的情况下，如果在上部电极107上设置抗蚀剂302的图形，对上部电极107和电介质层106进行腐蚀而设置腐蚀开口部306，则如图10B所示，异常生长物107P作为腐蚀残渣而残留。接着，除去抗蚀剂302，在上部电极107上形成上层绝缘层108后，如果设置用于在规定的位置上形成接触栓塞的栓塞开口部304，则如图10D所示，在栓塞开口部304内产生异常生长物107P的突起。如果这种状态下在栓塞开口部内进行接触栓塞109的填埋，则如图10F所示，接触栓塞109和上部电极107产生电接触，产生半导体器件的动作缺陷。再有，图10C、图10E和图10G分别是在图10B、图10D和图10F中从半导体器件的上面方向观察异常生长物107P附近的放大图。
此外，包含了将这样获得的TiN膜作为上部电极的电容器的半导体，与包含了采用在高温(600℃)下成膜的TiN膜的现有的电容器的半导体相比，由于漏电流小，所以在用作DRAM(动态随机存取存储器)器件的情况下，具有能够加长更新周期、降低消耗功率等特长。
(实施方式5)
参照图7，本发明的另一个半导体器件是至少包含了具有下部电极105、电介质层106和上部电极107的电容器的半导体器件，上述电介质层106上形成的上部电极107由至少两层电极导电层构成，该电极导电层的至少一层是由上述半导体器件的制造方法中包含的工序所形成的TiN膜。特别是在两层或两层以上的电极导电层中与电介质层106相邻的相邻电极导电层107A是由上述半导体器件的制造方法中包含的工序所形成的TiN膜。
通过上述半导体器件的制造方法中包含的工序形成的TiN膜，如果其厚度变大，则因膜应力而容易发生损伤，因而该TiN膜的厚度小于等于100nm较好。另一方面，在寻求进一步减小布线电阻的情况下，需要增大上部电极的厚度。这样，在需要上部电极的厚度超过100nm的半导体器件的情况下，将上部电极作为至少两层的电极导电层，使通过上述制造方法中包含的工序形成的TiN膜的厚度小于等于100nm是非常有效的方法。这里，参照图7，作为上部电极107的相邻电极导电层107A，通过CVD法的上述制造方法形成厚度20nm的TiN膜，作为上部电极107的电极导电层107B，通过溅射法形成厚度100nm的TiN膜时，相邻电极导电层107A的薄膜电阻值为1kΩ/□左右，电极导电层107B的薄膜电阻值为2Ω/□左右，所以作为上部电极107的合成薄膜电阻值可以降低至2Ω/□或2Ω/□以下。在图7中，由溅射法形成的电极导电层107B仅形成在由CVD法形成的相邻电极导电层107A的上部水平部分上，而根据该溅射法的覆盖特性，有时也形成在相邻电极导电层107A的垂直部分上和下部水平部分上。
在上部电极107由至少两层电极导电层构成的情况下，通过这些电极导电层的至少一层、特别是两层或两层以上的电极导电层中与电介质层106相邻的相邻电极导电层107A为抑制了上述异常生长物产生的TiN膜，从而可获得包含了动作缺陷少的电容器的半导体器件。
(实施方式6)
参照图8，本发明的另一个半导体器件是至少包含了具有栅极绝缘层203和栅电极204的晶体管的半导体器件，上述栅极绝缘层203上形成的栅电极204是由上述半导体器件的制造方法中包含的工序所形成的TiN膜。即，该半导体器件在硅衬底101上依次叠层了层间绝缘层206、上层层间绝缘层208，在层间绝缘层206和上层层间绝缘层208之间形成栅极绝缘层203、栅电极204。此外，上层层间绝缘层208上形成的上部布线层110通过接触栓塞109与硅衬底101中形成的作为导电层的杂质扩散区202电连接。这里，在栅极绝缘层203中，通常使用HfO2等的强电介质材料，为了抑制栅极绝缘层的结晶化，400℃或400℃以下的TiN膜形成工序较好，通过由上述半导体器件的制造方法来制造TiN膜，可以抑制栅极绝缘层的结晶化，获得漏电流小的晶体管。
(实施方式7)
参照图9，本发明的另一个半导体器件是至少包含了具有栅极绝缘层203和栅电极204的晶体管的半导体器件，上述栅极绝缘层203上形成的栅电极204由至少两层栅极导电层构成，上述栅极导电层的至少一层是由上述半导体器件的制造方法中包含的工序所形成的TiN膜。特别是在上述至少两层栅极导电层中与栅极绝缘层203相邻的相邻栅极导电层204A具有通过由上述半导体器件的制造方法中包含的工序形成的TiN膜的特征。
在栅电极由至少两层栅极导电层构成的情况下，将这些栅极导电层的至少一层、特别是至少两层栅极导电层中与栅极绝缘层203相邻的相邻电极导电层204A的TiN膜由上述半导体器件的制造方法中包含的工序来形成，从而可以抑制栅极绝缘层的结晶化，获得漏电流小的晶体管。
这里，对于将产生了异常生长物的TiN膜用作栅电极204的相邻电极导电层204A的情况下的问题，参照图11进行以下说明。如图11所示，作为相邻电极导电层204A，使用采用了发生异常生长物204P的TiN膜，则在埋入作为栅电极204的栅极导电层204B的W(钨)的情况下，存在TiN膜的异常生长物204P的部分减少了作为栅极导电层204B的W的截面积，与TiN相比，电阻小，电流集中在W中，电迁移寿命显著降低。因此，在栅电极由至少两层栅极导电层构成的情况下，通过将这些栅极导电层的至少一层形成为没有上述异常生长物的TiN膜，也可以消除上述问题。
[实施例]
有关本发明的半导体器件的制造方法，根据实施例进一步具体地说明。
(比较例1)
在成膜工序(D工序)中，根据CVD法，在成膜温度为350℃、成膜压力为50Pa(这里，TiCl4分压为5Pa、NH3分压为45Pa)、TiCl4流量为50sccm(sccm表示标准状态(0℃、1013hPa)中的流量(cm3/min)的单位)、NH3流量为500sccm的条件下形成了厚度为25nm的TiN膜。在接着的退火工序(A工序)中，在退火温度为350℃、退火压力为50Pa(这里，NH3压力为50Pa)、NH3流量为500sccm的条件下进行了30秒退火。作为接着的NH3气体提纯工序的最初工序(AP1工序)，使用N2气体在压力为50Pa下进行30秒NH3气体的提纯，然后作为NH3气体提纯工序的接续工序(AP2工序)，使用减压泵进行30秒减压，使压力达到10Pa。用扫描型电子显微镜(Scanning Electron microscope；以下记为SEM)观察这样获得的TiN膜的表面，如图13所示，产生许多呈现白色的异常生长。此外，以图12的虚线表示了包含以该TiN膜作为上部电极的电容器的半导体器件的漏电流特性。
(实施例1)
参照图4，在成膜工序(D工序)中，根据CVD法，在成膜温度为350℃、成膜压力为50Pa(这里，TiCl4分压为5Pa、NH3分压为45Pa)、TiCl4流量为50sccm、NH3流量为500sccm的条件下形成了厚度为5nm的TiN膜。在接着的退火工序(A工序)中，在退火温度为350℃、退火压力为50Pa(这里，NH3压力为50Pa)、NH3流量为500sccm的条件下进行了30秒退火。作为接着的NH3气体提纯工序的最初工序(AP1工序)，使用N2气体在压力为50Pa下进行30秒NH3气体的提纯，然后作为NH3气体提纯工序的接续工序(AP2工序)，使用减压泵进行30秒减压，直至减压到10Pa。将上述成膜工序、退火工序、NH3气体提纯工序(基于N2气体的提纯工序和基于减压的提纯工序)再重复进行四次，形成厚度25nm的TiN膜。用SEM观察该TiN膜的表面，如图14所示，异常生长的发生被抑制。
(实施例2)
参照图4，在成膜工序(D工序)中，根据CVD法，在成膜温度为350℃、成膜压力为50Pa(这里，TiCl4分压为5Pa、NH3分压为45Pa)、TiCl4流量为50sccm、NH3流量为500sccm的条件下形成了厚度为5nm的TiN膜。在接着的退火工序(A工序)中，在退火温度为400℃、退火压力为400Pa(这里，NH3压力为400Pa)、NH3流量为500sccm的条件下进行了30秒退火。作为接着的NH3气体提纯工序的最初工序(AP1工序)，使用N2气体在压力为400Pa下进行30秒NH3气体的提纯，然后作为NH3气体提纯工序的接续工序(AP2工序)，使用减压泵进行30秒减压，直至减压到50Pa。将上述成膜工序、退火工序、NH3气体提纯工序(基于N2气体的提纯工序和基于减压的提纯工序)再重复进行四次，形成厚度25nm的TiN膜。用SEM观察该TiN膜的表面，如图15所示，异常生长的发生被抑制。
此外，以图12的实线表示了包含将该TiN膜作为上部电极的电容器的半导体器件的漏电流特性。再有，图12的虚线表示除了成膜温度为600℃以外、包含将与比较例1同样形成的TiN膜作为上部电极的电容器的半导体器件的漏电流特性。从图12可知，以成膜温度为350℃形成TiN膜的实施例2和比较例1的半导体器件的漏电流，小于以成膜温度为600℃形成TiN膜的半导体器件的漏电流，显示出良好的漏电流特性。
(实施例3)
参照图5，在成膜工序(D工序)中，根据CVD法，在成膜温度为350℃、成膜压力为50Pa(这里，TiCl4分压为5Pa、NH3分压为45Pa)、TiCl4流量为50sccm、NH3流量为500sccm的条件下形成了厚度为5nm的TiN膜。在接着的原料气体的提纯工序(DP工序)中，使用N2气体在压力为50Pa下进行30秒NH3气体的提纯。在接着的退火工序(A工序)中，在退火温度为400℃、退火压力为400Pa(这里，NH3压力为400Pa)、NH3流量为500sccm的条件下进行了30秒退火。作为接着的NH3气体提纯工序的最初工序(AP1工序)，使用N2气体在压力为400Pa下进行30秒NH3气体的提纯，然后作为NH3气体提纯工序的接续工序(AP2工序)，使用减压泵进行30秒减压，直至减压到50Pa。将上述成膜工序、退火工序、NH3气体提纯工序(基于N2气体的提纯工序和基于减压的提纯工序)再重复进行四次，形成厚度25nm的TiN膜。用SEM观察该TiN膜的表面，与实施例2的情况同样，异常生长的发生被抑制。
如上述那样，本发明在包含TiN膜的半导体器件及其制造方法中，可广泛用于TiN膜的异常生长物的发生被抑制的半导体器件及其制造方法。
尽管详细地说明了本发明，但它们仅用于例示，而不作为限定，应该指出的是，发明的精神和范围仅由权利要求来限定。

Claims (28)

1.一种包含氮化钛膜的半导体器件的制造方法，包括：
通过化学汽相生长法形成氮化钛膜的成膜工序；将形成的氮化钛膜在氨气的气氛下进行热处理的退火工序；将所述氨气进行提纯的氨气提纯工序；以及将所述成膜工序、所述退火工序和所述氨气提纯工序重复进行至少一次的工序；
所述成膜工序采用卤化钛气体和氨气作为原料气体，在成膜温度为300℃～450℃、成膜压力为10Pa～100Pa、卤化钛气体的分压为1Pa～10Pa、氨气的分压为9Pa～99Pa的条件下进行，
在每次所述成膜工序中形成厚度为1nm～5nm的所述氮化钛膜，
将所述退火工序进行2秒～60秒。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述退火工序的退火压力和退火温度中的至少一个分别大于所述成膜工序的所述成膜压力和所述成膜温度。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述氨气提纯工序是借助于不活泼气体的提纯工序或借助于减压的提纯工序。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述氨气提纯工序包括借助于不活泼气体的提纯工序和借助于减压的提纯工序。
5.一种包含氮化钛膜的半导体器件的制造方法，包括：
通过化学汽相生长法形成氮化钛膜的成膜工序；将原料气体进行提纯的原料气体提纯工序；将形成的氮化钛膜在氨气的气氛下进行热处理的退火工序；将所述氨气进行提纯的氨气提纯工序；以及将所述成膜工序、所述原料气体提纯工序、所述退火工序和所述氨气提纯工序重复进行至少一次的工序；
所述成膜工序采用卤化钛气体和氨气作为原料气体，在成膜温度为300℃～450℃、成膜压力为10Pa～100Pa、卤化钛气体的分压为1Pa～10Pa、氨气的分压为9Pa～99Pa的条件下进行，
在每次所述成膜工序中形成厚度为1nm～5nm的所述氮化钛膜，
将所述退火工序进行2秒～60秒。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，所述退火工序的退火压力和退火温度中的至少一个分别大于所述成膜工序的所述成膜压力和所述成膜温度。
7.如权利要求5所述的半导体器件的制造方法，其特征在于，所述原料气体提纯工序和所述氨气提纯工序分别是借助于不活泼气体的提纯工序或借助于减压的提纯工序。
8.如权利要求5所述的半导体器件的制造方法，其特征在于，所述原料气体提纯工序和所述氨气提纯工序的至少一个工序包括借助于不活泼气体的提纯工序和借助于减压的提纯工序。
9.一种包含氮化钛膜的半导体器件的制造方法，包括：
通过化学汽相生长法形成氮化钛膜的成膜工序；将形成的氮化钛膜在氨气的气氛下进行热处理的退火工序；以及将所述成膜工序和所述退火工序重复进行至少一次的工序；
所述成膜工序采用卤化钛气体和氨气作为原料气体，在成膜温度为300℃～450℃、成膜压力为10Pa～100Pa、卤化钛气体的分压为1Pa～10Pa、氨气的分压为9Pa～99Pa的条件下进行，
在每次所述成膜工序中形成厚度为1nm～5nm的所述氮化钛膜，
将所述退火工序进行2秒～60秒。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述退火工序的退火压力和退火温度中的至少一个分别大于所述成膜工序的所述成膜压力和所述成膜温度。
11.一种半导体器件，至少包含具有下部电极和电介质层及上部电极的电容器，其特征在于，
所述电介质层上形成的所述上部电极是通过权利要求1中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
12.一种半导体器件，至少包含具有下部电极和电介质层及上部电极的电容器，其特征在于，
所述电介质层上形成的所述上部电极是通过权利要求5中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
13.一种半导体器件，至少包含具有下部电极和电介质层及上部电极的电容器，其特征在于，
所述电介质层上形成的所述上部电极是通过权利要求9中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
14.一种半导体器件，至少包含具有下部电极和电介质层及上部电极的电容器，其特征在于，
所述电介质层上形成的所述上部电极至少由两层电极导电层构成，所述电极导电层的至少一层是通过权利要求1中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
15.一种半导体器件，至少包含具有下部电极和电介质层及上部电极的电容器，其特征在于，
所述电介质层上形成的所述上部电极至少由两层电极导电层构成，所述电极导电层的至少一层是通过权利要求5中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
16.一种半导体器件，至少包含具有下部电极和电介质层及上部电极的电容器，其特征在于，
所述电介质层上形成的所述上部电极至少由两层电极导电层构成，所述电极导电层的至少一层是通过权利要求9中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
17.一种半导体器件，至少包含具有下部电极和电介质层及上部电极的电容器，其特征在于，
所述电介质层上形成的所述上部电极至少由两层电极导电层构成，所述电极导电层中与所述电介质层相邻的相邻电极导电层是通过权利要求1中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
18.一种半导体器件，至少包含具有下部电极和电介质层及上部电极的电容器，其特征在于，
所述电介质层上形成的所述上部电极至少由两层电极导电层构成，所述电极导电层中与所述电介质层相邻的相邻电极导电层是通过权利要求5中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
19.一种半导体器件，至少包含具有下部电极和电介质层及上部电极的电容器，其特征在于，
所述电介质层上形成的所述上部电极至少由两层电极导电层构成，所述电极导电层中与所述电介质层相邻的相邻电极导电层是通过权利要求9中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
20.一种半导体器件，至少包含具有栅极绝缘层和栅电极的晶体管，其特征在于，
所述栅极绝缘层上形成的所述栅电极是通过权利要求1中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
21.一种半导体器件，至少包含具有栅极绝缘层和栅电极的晶体管，其特征在于，
所述栅极绝缘层上形成的所述栅电极是通过权利要求5中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
22.一种半导体器件，至少包含具有栅极绝缘层和栅电极的晶体管，其特征在于，
所述栅极绝缘层上形成的所述栅电极是通过权利要求9中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
23.一种半导体器件，至少包含具有栅极绝缘层和栅电极的晶体管，其特征在于，
所述栅极绝缘层上形成的所述栅电极至少由两层栅极导电层构成，所述栅极导电层的至少一层是通过权利要求1中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
24.一种半导体器件，至少包含具有栅极绝缘层和栅电极的晶体管，其特征在于，
所述栅极绝缘层上形成的所述栅电极至少由两层栅极导电层构成，所述栅极导电层的至少一层是通过权利要求5中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
25.一种半导体器件，至少包含具有栅极绝缘层和栅电极的晶体管，其特征在于，
所述栅极绝缘层上形成的所述栅电极至少由两层栅极导电层构成，所述栅极导电层的至少一层是通过权利要求9中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
26.一种半导体器件，至少包含具有栅极绝缘层和栅电极的晶体管，其特征在于，
所述栅极绝缘层上形成的所述栅电极至少由两层栅极导电层构成，所述栅极导电层中与所述栅极绝缘层相邻的相邻栅极导电层是通过权利要求1中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
27.一种半导体器件，至少包含具有栅极绝缘层和栅电极的晶体管，其特征在于，
所述栅极绝缘层上形成的所述栅电极至少由两层栅极导电层构成，所述栅极导电层中与所述栅极绝缘层相邻的相邻栅极导电层是通过权利要求5中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
28.一种半导体器件，至少包含具有栅极绝缘层和栅电极的晶体管，其特征在于，
所述栅极绝缘层上形成的所述栅电极至少由两层栅极导电层构成，所述栅极导电层中与所述栅极绝缘层相邻的相邻栅极导电层是通过权利要求9中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
CNB2005100040936A 2004-01-14 2005-01-14 半导体器件及其制造方法 Active CN100397594C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004006985 2004-01-14
JP2004006985A JP4583764B2 (ja) 2004-01-14 2004-01-14 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1641843A true CN1641843A (zh) 2005-07-20
CN100397594C CN100397594C (zh) 2008-06-25

Family

ID=34737288

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100040936A Active CN100397594C (zh) 2004-01-14 2005-01-14 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US7517800B2 (zh)
JP (1) JP4583764B2 (zh)
KR (1) KR101084590B1 (zh)
CN (1) CN100397594C (zh)
TW (1) TWI250613B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166797A (zh) * 2018-07-11 2019-01-08 上海华虹宏力半导体制造有限公司 TiN薄膜刻蚀方法
CN110459468A (zh) * 2019-08-29 2019-11-15 上海华力集成电路制造有限公司 TiN薄膜的刻蚀方法

Families Citing this family (196)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4583764B2 (ja) * 2004-01-14 2010-11-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006245306A (ja) * 2005-03-03 2006-09-14 Renesas Technology Corp 半導体装置の製造方法
JP2011168881A (ja) 2010-01-25 2011-09-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US8652573B2 (en) 2010-07-15 2014-02-18 Asm International N.V. Method of CVD-depositing a film having a substantially uniform film thickness
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
JP6017396B2 (ja) * 2012-12-18 2016-11-02 東京エレクトロン株式会社 薄膜形成方法および薄膜形成装置
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
JP6245643B2 (ja) * 2013-03-28 2017-12-13 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6118197B2 (ja) 2013-07-02 2017-04-19 東京エレクトロン株式会社 成膜方法
KR102306200B1 (ko) 2014-01-24 2021-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6294151B2 (ja) 2014-05-12 2018-03-14 東京エレクトロン株式会社 成膜方法
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
JP6851173B2 (ja) * 2016-10-21 2021-03-31 東京エレクトロン株式会社 成膜装置および成膜方法
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
WO2019103613A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. A storage device for storing wafer cassettes for use with a batch furnace
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
KR102695659B1 (ko) 2018-01-19 2024-08-14 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
WO2019158960A1 (en) 2018-02-14 2019-08-22 Asm Ip Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102646467B1 (ko) * 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US11499222B2 (en) 2018-06-27 2022-11-15 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
TW202409324A (zh) 2018-06-27 2024-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料之循環沉積製程
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
TWI728456B (zh) 2018-09-11 2021-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於基板的薄膜沉積方法
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
TWI838458B (zh) 2019-02-20 2024-04-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於3d nand應用中之插塞填充沉積之設備及方法
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN118422165A (zh) 2019-08-05 2024-08-02 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
JP2021111783A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー チャネル付きリフトピン
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
KR20210127620A (ko) 2020-04-13 2021-10-22 에이에스엠 아이피 홀딩 비.브이. 질소 함유 탄소 막을 형성하는 방법 및 이를 수행하기 위한 시스템
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
JP2021177545A (ja) 2020-05-04 2021-11-11 エーエスエム・アイピー・ホールディング・ベー・フェー 基板を処理するための基板処理システム
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
JP7524333B2 (ja) 2020-09-16 2024-07-29 株式会社Kokusai Electric 半導体装置の製造方法、プログラム、基板処理装置及び基板処理方法
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308655A (en) * 1991-08-16 1994-05-03 Materials Research Corporation Processing for forming low resistivity titanium nitride films
JP3569023B2 (ja) 1995-04-06 2004-09-22 川崎マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7393561B2 (en) * 1997-08-11 2008-07-01 Applied Materials, Inc. Method and apparatus for layer by layer deposition of thin films
JP3214422B2 (ja) * 1997-12-02 2001-10-02 日本電気株式会社 半導体装置の製造装置および半導体装置の製造方法
CN1187795C (zh) * 1999-04-20 2005-02-02 东京电子株式会社 在单一腔室中淀积包含有钛和氮化钛薄膜的堆叠层的方法
US6555183B2 (en) * 1999-06-11 2003-04-29 Applied Materials, Inc. Plasma treatment of a titanium nitride film formed by chemical vapor deposition
US6436820B1 (en) * 2000-02-03 2002-08-20 Applied Materials, Inc Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å
JP2002299283A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体装置の製造方法
KR100422565B1 (ko) * 2001-06-12 2004-03-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP4178776B2 (ja) * 2001-09-03 2008-11-12 東京エレクトロン株式会社 成膜方法
JP2003213418A (ja) * 2002-01-18 2003-07-30 Tokyo Electron Ltd 成膜方法
JP4192148B2 (ja) * 2002-06-10 2008-12-03 東京エレクトロン株式会社 原子層堆積法処理装置
DE10231364A1 (de) * 2002-07-11 2004-01-22 Robert Bosch Gmbh Anordnung zur Ansteuerung von Rückhaltemitteln
JP3574651B2 (ja) * 2002-12-05 2004-10-06 東京エレクトロン株式会社 成膜方法および成膜装置
JP4583764B2 (ja) * 2004-01-14 2010-11-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166797A (zh) * 2018-07-11 2019-01-08 上海华虹宏力半导体制造有限公司 TiN薄膜刻蚀方法
CN110459468A (zh) * 2019-08-29 2019-11-15 上海华力集成电路制造有限公司 TiN薄膜的刻蚀方法

Also Published As

Publication number Publication date
KR101084590B1 (ko) 2011-11-17
KR20050074898A (ko) 2005-07-19
TW200527596A (en) 2005-08-16
TWI250613B (en) 2006-03-01
CN100397594C (zh) 2008-06-25
US20050153573A1 (en) 2005-07-14
US7517800B2 (en) 2009-04-14
JP4583764B2 (ja) 2010-11-17
JP2005203502A (ja) 2005-07-28

Similar Documents

Publication Publication Date Title
CN1641843A (zh) 半导体器件及其制造方法
CN1129171C (zh) 半导体器件的电容器的形成方法
CN1228850C (zh) 半导体装置及其制造方法
CN1054702C (zh) 制造半导体器件电容器的方法
CN1187810C (zh) 半导体器件的电容器的制造方法
CN1181529C (zh) 半导体装置的电容器的制造方法
CN1790674A (zh) 具有氧化锆的电容器及其制造方法
US7713831B2 (en) Method for fabricating capacitor in semiconductor device
CN1420548A (zh) 半导体集成电路器件的制造方法
CN1227669A (zh) 半导体存储器及其制造方法
CN1172361C (zh) 半导体装置的电容器的制造方法
CN1261986C (zh) 含高介电常数绝缘膜的半导体设备和该设备的制造方法
CN1231973C (zh) 薄膜电容器及其制造方法
CN1794456A (zh) 用于半导体元件的电容器及其制造方法
CN1192581A (zh) 制造半导体器件的电容器的方法
CN1150624C (zh) 半导体集成电路器件及其制造方法
CN1725497A (zh) 半导体器件及其制造方法
CN1163965C (zh) 半导体存储器件的电容器及其制造方法
CN1280392A (zh) 半导体存储元件的电容器及其制造方法
CN1741266A (zh) 制造半导体器件的方法
CN1624924A (zh) 半导体器件的制造方法
KR100588888B1 (ko) 절연막으로서 산화 탄탈막을 갖는 커패시터의 제조방법
CN1677621A (zh) 金属－绝缘体－金属电容器之电极的制造方法
CN1266749C (zh) 半导体器件的制造方法
CN1851868A (zh) 制造半导体装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC CORP.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100917

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS

Free format text: FORMER NAME: NEC CORP.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Co-patentee after: Tokyo Electron Ltd.

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Co-patentee before: Tokyo Electron Ltd.

Patentee before: NEC ELECTRONICS Corp.

TR01 Transfer of patent right

Effective date of registration: 20100917

Address after: Kanagawa, Japan

Co-patentee after: Tokyo Electron Ltd.

Patentee after: NEC ELECTRONICS Corp.

Address before: Tokyo, Japan

Co-patentee before: Tokyo Electron Ltd.

Patentee before: Renesas Technology Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Co-patentee after: Tokyo Electron Ltd.

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Co-patentee before: Tokyo Electron Ltd.

Patentee before: Renesas Electronics Corp.

CP02 Change in the address of a patent holder