JP2002299283A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002299283A JP2002299283A JP2001099972A JP2001099972A JP2002299283A JP 2002299283 A JP2002299283 A JP 2002299283A JP 2001099972 A JP2001099972 A JP 2001099972A JP 2001099972 A JP2001099972 A JP 2001099972A JP 2002299283 A JP2002299283 A JP 2002299283A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thickness
- metal film
- forming
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 膜中のハロゲン成分を効果的に低減すること
ができ、ハロゲン成分の残留に起因する下地層のダメー
ジ発生や電気特性の劣化を防止する。 【解決手段】 被処理基板上にＴｉＮ膜を形成する工程
を含む半導体装置の製造工程において、ＴｉＣｌ4 ＋Ｎ
Ｈ3 の混合ガスを用いたＣＶＤ法により被処理基板２０
上に第１のＴｉＮ膜２１を１０ｎｍの膜厚に成膜し、次
いで第１のＴｉＮ膜２１をＮＨ3 還元性ガスで曝露する
ことにより該膜中の残留Ｃｌ濃度を低減させ、次いで第
１のＴｉＮ膜２１を成膜する際と同じ条件でＣＶＤ法に
より第１のＴｉＮ膜２１上に第２のＴｉＮ膜２２を１０
０ｎｍの膜厚に成膜し、しかる後に第２のＴｉＮ膜２２
をＮＨ3 還元性ガスで曝露することにより該膜中の残留
Ｃｌ濃度を低減させる。
ができ、ハロゲン成分の残留に起因する下地層のダメー
ジ発生や電気特性の劣化を防止する。 【解決手段】 被処理基板上にＴｉＮ膜を形成する工程
を含む半導体装置の製造工程において、ＴｉＣｌ4 ＋Ｎ
Ｈ3 の混合ガスを用いたＣＶＤ法により被処理基板２０
上に第１のＴｉＮ膜２１を１０ｎｍの膜厚に成膜し、次
いで第１のＴｉＮ膜２１をＮＨ3 還元性ガスで曝露する
ことにより該膜中の残留Ｃｌ濃度を低減させ、次いで第
１のＴｉＮ膜２１を成膜する際と同じ条件でＣＶＤ法に
より第１のＴｉＮ膜２１上に第２のＴｉＮ膜２２を１０
０ｎｍの膜厚に成膜し、しかる後に第２のＴｉＮ膜２２
をＮＨ3 還元性ガスで曝露することにより該膜中の残留
Ｃｌ濃度を低減させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、例えば多層配線を有する半導体装置内の
多層配線層、プラグの埋め込み、更には基板上の凹部へ
の埋め込み配線、等に用いられる金属膜の形成工程の改
良をはかった半導体装置の製造方法に関する。
方法に係わり、例えば多層配線を有する半導体装置内の
多層配線層、プラグの埋め込み、更には基板上の凹部へ
の埋め込み配線、等に用いられる金属膜の形成工程の改
良をはかった半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の製造においては、配
線等の金属膜を形成するためにＣＶＤ法が広く使用され
ている。このＣＶＤ法で高融点金属膜を形成するために
は、原料ガスとして金属ハロゲン化合物が用いられる。
例えば、Ｔｉの膜を形成するには金属ハロゲン化合物と
してのＴｉＣｌ4 と還元性ガスとしてのＮＨ3 との混合
ガスが用いられ、Ｗの膜を形成するには金属ハロゲン化
合物としてのＷＦ6 と還元性ガスとしてのＳｉＨ4 との
混合ガスが用いられる。
線等の金属膜を形成するためにＣＶＤ法が広く使用され
ている。このＣＶＤ法で高融点金属膜を形成するために
は、原料ガスとして金属ハロゲン化合物が用いられる。
例えば、Ｔｉの膜を形成するには金属ハロゲン化合物と
してのＴｉＣｌ4 と還元性ガスとしてのＮＨ3 との混合
ガスが用いられ、Ｗの膜を形成するには金属ハロゲン化
合物としてのＷＦ6 と還元性ガスとしてのＳｉＨ4 との
混合ガスが用いられる。
【０００３】このように金属ハロゲン化合物を原料ガス
としてＳｉＨ4 やＮＨ3 で還元する方法においては、成
膜後の膜中に残留するハロゲン成分が問題となる。即
ち、膜中のハロゲンは、拡散して下地層にダメージを与
えたり、水分と結びついて高抵抗層を作り出し、電気特
性の劣化を招く要因となる懸念があった。
としてＳｉＨ4 やＮＨ3 で還元する方法においては、成
膜後の膜中に残留するハロゲン成分が問題となる。即
ち、膜中のハロゲンは、拡散して下地層にダメージを与
えたり、水分と結びついて高抵抗層を作り出し、電気特
性の劣化を招く要因となる懸念があった。
【０００４】なお、金属膜を成膜した後に還元性のガス
を用いて後処理することによりハロゲン成分を低減させ
る考えもあるが、この場合、確かに表面近傍のハロゲン
成分は低減できるものの、内部のハロゲン成分を十分に
低減させることはできない。そして、下地基板と金属膜
との界面付近にハロゲン成分が残留すると、下地層のダ
メージ発生の大きな要因となる。
を用いて後処理することによりハロゲン成分を低減させ
る考えもあるが、この場合、確かに表面近傍のハロゲン
成分は低減できるものの、内部のハロゲン成分を十分に
低減させることはできない。そして、下地基板と金属膜
との界面付近にハロゲン成分が残留すると、下地層のダ
メージ発生の大きな要因となる。
【０００５】
【発明が解決しようとする課題】このように従来、金属
ハロゲン化合物を原料ガスに用いて金属膜を成膜した場
合、膜中に残留するハロゲン成分によって、下地層にダ
メージが生じたり、電気特性の劣化を招く問題があっ
た。
ハロゲン化合物を原料ガスに用いて金属膜を成膜した場
合、膜中に残留するハロゲン成分によって、下地層にダ
メージが生じたり、電気特性の劣化を招く問題があっ
た。
【０００６】本発明は、上記事情を考慮して成されたも
ので、その目的とするところは、膜中のハロゲン成分を
効果的に低減することができ、ハロゲン成分の残留に起
因する下地層のダメージ発生や電気特性の劣化を防止で
きる半導体装置の製造方法を提供することにある。
ので、その目的とするところは、膜中のハロゲン成分を
効果的に低減することができ、ハロゲン成分の残留に起
因する下地層のダメージ発生や電気特性の劣化を防止で
きる半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】（構成）上記課題を解決
するために本発明は次のような構成を採用している。
するために本発明は次のような構成を採用している。
【０００８】即ち本発明は、被処理基体上に金属膜を形
成する工程を有する半導体装置の製造方法であって、金
属ハロゲン化合物を原料ガスとして用いた気相成長法に
より、被処理基体上に第１金属膜を所定の膜厚に成膜す
る工程と、第１金属膜を還元性ガスに晒すことにより該
膜中の残留ハロゲン濃度を低減する工程と、次いで第１
金属膜の成膜時と同じ原料ガスを用いた気相成長法によ
り、第１金属膜上に該金属膜と同じ材料からなる第２金
属膜を目的の膜厚まで成膜する工程と、第２金属膜を還
元性ガスに晒することにより該膜中の残留ハロゲン濃度
を低減する工程と、を含むことを特徴とする。
成する工程を有する半導体装置の製造方法であって、金
属ハロゲン化合物を原料ガスとして用いた気相成長法に
より、被処理基体上に第１金属膜を所定の膜厚に成膜す
る工程と、第１金属膜を還元性ガスに晒すことにより該
膜中の残留ハロゲン濃度を低減する工程と、次いで第１
金属膜の成膜時と同じ原料ガスを用いた気相成長法によ
り、第１金属膜上に該金属膜と同じ材料からなる第２金
属膜を目的の膜厚まで成膜する工程と、第２金属膜を還
元性ガスに晒することにより該膜中の残留ハロゲン濃度
を低減する工程と、を含むことを特徴とする。
【０００９】また本発明は、被処理基体上に金属膜を形
成する工程を有する半導体装置の製造方法であって、金
属ハロゲン化合物を原料ガスとして用いた気相成長法に
より、被処理基体上に金属膜を所定の膜厚に成膜する第
１の工程と、前記金属膜を還元性ガスに晒すことにより
該膜中の残留ハロゲン濃度を低減する第２の工程と、第
１，第２の工程を繰り返すことにより前記金属膜を目的
の膜厚まで形成する工程と、を含むことを特徴とする。
成する工程を有する半導体装置の製造方法であって、金
属ハロゲン化合物を原料ガスとして用いた気相成長法に
より、被処理基体上に金属膜を所定の膜厚に成膜する第
１の工程と、前記金属膜を還元性ガスに晒すことにより
該膜中の残留ハロゲン濃度を低減する第２の工程と、第
１，第２の工程を繰り返すことにより前記金属膜を目的
の膜厚まで形成する工程と、を含むことを特徴とする。
【００１０】ここで、本発明の望ましい実施態様として
は次のものが挙げられる。 (1) 金属膜は、ＴｉＮ，Ｗ，ＷＮｘ，ＷＳｉ，又はＷＳ
ｉＮであること。 (2) 還元性ガスは、ＮＨ3 ，ＳｉＨ4 ，Ｓｉ2 Ｈ6 ，又
はＳｉＨ2 であること。 (3) 金属ハロゲン化合物は、ＴｉＣｌ4 ，ＴｉＩ4 ，又
はＷＦ6 であること。
は次のものが挙げられる。 (1) 金属膜は、ＴｉＮ，Ｗ，ＷＮｘ，ＷＳｉ，又はＷＳ
ｉＮであること。 (2) 還元性ガスは、ＮＨ3 ，ＳｉＨ4 ，Ｓｉ2 Ｈ6 ，又
はＳｉＨ2 であること。 (3) 金属ハロゲン化合物は、ＴｉＣｌ4 ，ＴｉＩ4 ，又
はＷＦ6 であること。
【００１１】(4) 金属膜を形成する際の所定の膜厚は、
金属膜に対する還元性ガスの拡散距離以下であること。 (5) 金属膜を形成する際の所定の膜厚は、該金属膜がＴ
ｉＮの場合１０ｎｍ以下であること。 (6) 金属膜を形成する際の所定の膜厚は、該金属膜が
Ｗ，ＷＮｘ，ＷＳｉ，ＷＳiＮの場合３０ｎｍ以下であ
ること。
金属膜に対する還元性ガスの拡散距離以下であること。 (5) 金属膜を形成する際の所定の膜厚は、該金属膜がＴ
ｉＮの場合１０ｎｍ以下であること。 (6) 金属膜を形成する際の所定の膜厚は、該金属膜が
Ｗ，ＷＮｘ，ＷＳｉ，ＷＳiＮの場合３０ｎｍ以下であ
ること。
【００１２】（作用）本発明によれば、被処理基体上に
金属ハロゲン化合物を原料ガスとして金属膜を成膜する
際に、一度で目的の膜厚まで成膜するのではなく、少な
くとも最初は金属膜を薄く付け、この状態で還元性ガス
に晒すことにより該膜中の残留ハロゲンを低減してい
る。このことは重要な意味を持つ。以下に、本発明によ
る残留ハロゲン低減効果について説明する。
金属ハロゲン化合物を原料ガスとして金属膜を成膜する
際に、一度で目的の膜厚まで成膜するのではなく、少な
くとも最初は金属膜を薄く付け、この状態で還元性ガス
に晒すことにより該膜中の残留ハロゲンを低減してい
る。このことは重要な意味を持つ。以下に、本発明によ
る残留ハロゲン低減効果について説明する。
【００１３】図５は、従来プロセスを説明するためのも
ので、原料ガスとしてＴｉＣｌ4 を用いて、被処理基板
５０上にＣＶＤ−ＴｉＮ膜５１を目的の膜厚まで成膜し
た後、ＮＨ3 で曝露している状態を示す模式図である。
従来例では、成膜後にＮＨ3曝露を行っても、ＮＨ3 は
ＴｉＮ膜５１の表面付近にしか拡散しないため、ＴｉＮ
膜５１の下層部分にはＣｌが残留している。このような
膜では、膜中のＣｌは拡散して下地層にダメージを与え
たり、水分と結びついて、高抵抗層を作り出す要因とな
る。
ので、原料ガスとしてＴｉＣｌ4 を用いて、被処理基板
５０上にＣＶＤ−ＴｉＮ膜５１を目的の膜厚まで成膜し
た後、ＮＨ3 で曝露している状態を示す模式図である。
従来例では、成膜後にＮＨ3曝露を行っても、ＮＨ3 は
ＴｉＮ膜５１の表面付近にしか拡散しないため、ＴｉＮ
膜５１の下層部分にはＣｌが残留している。このような
膜では、膜中のＣｌは拡散して下地層にダメージを与え
たり、水分と結びついて、高抵抗層を作り出す要因とな
る。
【００１４】図６は、従来例で被処理基板５０上にＴｉ
Ｎ膜５１を成膜したときの深さ方向での残留Ｃｌの量を
示す図である。図のように、深さ２０ｎｍ〜４０ｎｍの
間でＣｌの量は殆ど変化がないので、ＮＨ3 の拡散距離
は２０ｎｍ以下であるということが分かる。深さ１０ｎ
ｍ〜２０ｎｍ間でＣｌの量が増加しているため、ＴｉＮ
膜の厚さが１０ｎｍ以下であれば残留Ｃｌを十分に低減
できることになる。従って、ＴｉＮ膜を１０ｎｍ以下の
厚さに成膜する毎にＮＨ3 還元処理を行い、これを繰り
返して目的の膜厚までＴｉＮ膜を形成することにより、
全体として残留Ｃｌの少ないＴｉＮ膜を形成することが
可能となる。
Ｎ膜５１を成膜したときの深さ方向での残留Ｃｌの量を
示す図である。図のように、深さ２０ｎｍ〜４０ｎｍの
間でＣｌの量は殆ど変化がないので、ＮＨ3 の拡散距離
は２０ｎｍ以下であるということが分かる。深さ１０ｎ
ｍ〜２０ｎｍ間でＣｌの量が増加しているため、ＴｉＮ
膜の厚さが１０ｎｍ以下であれば残留Ｃｌを十分に低減
できることになる。従って、ＴｉＮ膜を１０ｎｍ以下の
厚さに成膜する毎にＮＨ3 還元処理を行い、これを繰り
返して目的の膜厚までＴｉＮ膜を形成することにより、
全体として残留Ｃｌの少ないＴｉＮ膜を形成することが
可能となる。
【００１５】また、残留Ｃｌが最も問題となるのは、Ｔ
ｉＮ膜と下地との界面であるため、最初にＴｉＮ膜を１
０ｎｍ以下の厚さに成膜して還元処理を行えば、その後
にＴｉＮ膜を１０ｎｍ以上形成しても、少なくとも下地
との界面付近では残留Ｃｌの量を十分に少なくできるこ
とになる。
ｉＮ膜と下地との界面であるため、最初にＴｉＮ膜を１
０ｎｍ以下の厚さに成膜して還元処理を行えば、その後
にＴｉＮ膜を１０ｎｍ以上形成しても、少なくとも下地
との界面付近では残留Ｃｌの量を十分に少なくできるこ
とになる。
【００１６】また図７は、別の従来プロセスを説明する
ためのもので、原料ガスとしてＷＦ 6 を用いて、被処理
基板７０上にＣＶＤ−Ｗ膜７１を目的の膜厚まで成膜し
た後、ＳｉＨ4 で曝露している状態を示す模式図であ
る。この例では、成膜後にＳｉＨ4 で曝露を行っても、
ＳｉＨ4 はＷ膜７１の表面付近にしか拡散しないため、
下層部分にはＦが残留している。このような膜では、膜
中のハロゲンは拡散して下地層にダメージを与えたり、
水分と結びついて、高抵抗層を作り出す要因となる。
ためのもので、原料ガスとしてＷＦ 6 を用いて、被処理
基板７０上にＣＶＤ−Ｗ膜７１を目的の膜厚まで成膜し
た後、ＳｉＨ4 で曝露している状態を示す模式図であ
る。この例では、成膜後にＳｉＨ4 で曝露を行っても、
ＳｉＨ4 はＷ膜７１の表面付近にしか拡散しないため、
下層部分にはＦが残留している。このような膜では、膜
中のハロゲンは拡散して下地層にダメージを与えたり、
水分と結びついて、高抵抗層を作り出す要因となる。
【００１７】ここで、ＳｉＨ4 の拡散距離は３０〜５０
ｎｍであるため、Ｗ膜の厚さが３０ｎｍ以下であれば、
残留Ｆを十分に低減できる。従って、Ｗ膜を３０ｎｍ以
下の厚さに成膜する毎にＳｉＨ4 還元処理を行い、これ
を繰り返して目的の膜厚までＷ膜を形成することによ
り、全体として残留Ｆの少ない膜を形成することが可能
となる。また、残留Ｆが最も問題となるのは、Ｗ膜と下
地との界面であるため、最初にＷ膜を３０ｎｍ以下の厚
さに成膜して還元処理を行えば、その後はＷ膜を目的の
膜厚まで形成すればよい。
ｎｍであるため、Ｗ膜の厚さが３０ｎｍ以下であれば、
残留Ｆを十分に低減できる。従って、Ｗ膜を３０ｎｍ以
下の厚さに成膜する毎にＳｉＨ4 還元処理を行い、これ
を繰り返して目的の膜厚までＷ膜を形成することによ
り、全体として残留Ｆの少ない膜を形成することが可能
となる。また、残留Ｆが最も問題となるのは、Ｗ膜と下
地との界面であるため、最初にＷ膜を３０ｎｍ以下の厚
さに成膜して還元処理を行えば、その後はＷ膜を目的の
膜厚まで形成すればよい。
【００１８】
【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。
形態によって説明する。
【００１９】（第１の実施形態）図１は、本発明の第１
の実施形態に使用したＣＶＤ装置を示す概略構成図であ
る。
の実施形態に使用したＣＶＤ装置を示す概略構成図であ
る。
【００２０】処理容器１１内の底部に試料台１２が配置
され、この試料台１２上に被処理基板１３が載置されて
いる。試料台１２はヒータ等により加熱できるようにな
っている。試料台１２の上方には、被処理基板１３に対
して均一にガスを供給するためのガス導入機構１４が設
けられている。そして、このガス導入機構１４から、原
料ガスとしてのＴｉＣｌ4 と還元性ガスとしてのＮＨ3
の混合ガスが導入され、導入されたガスは容器１１の底
部に設けたガス排気口から排気されるようになってい
る。
され、この試料台１２上に被処理基板１３が載置されて
いる。試料台１２はヒータ等により加熱できるようにな
っている。試料台１２の上方には、被処理基板１３に対
して均一にガスを供給するためのガス導入機構１４が設
けられている。そして、このガス導入機構１４から、原
料ガスとしてのＴｉＣｌ4 と還元性ガスとしてのＮＨ3
の混合ガスが導入され、導入されたガスは容器１１の底
部に設けたガス排気口から排気されるようになってい
る。
【００２１】図２は、本実施形態に係わる半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【００２２】まず、図１の装置を用い、容器１１内にＴ
ｉＣｌ4 とＮＨ3 の混合ガスを導入し、基板温度６８０
℃の条件で、図２（ａ）に示すように、被処理基板２０
上に第１のＴｉＮ膜２１を１０ｎｍの膜厚に成膜した。
なお、成膜時の容器１１内のガス圧力は６５０Ｐａとし
た。
ｉＣｌ4 とＮＨ3 の混合ガスを導入し、基板温度６８０
℃の条件で、図２（ａ）に示すように、被処理基板２０
上に第１のＴｉＮ膜２１を１０ｎｍの膜厚に成膜した。
なお、成膜時の容器１１内のガス圧力は６５０Ｐａとし
た。
【００２３】続いて、容器１１内へのＴｉＣｌ4 の導入
を停止し、ＮＨ3 のみを導入してＴｉＮ膜２１に対する
還元処理を行った。即ち、ＴｉＮ膜２１中にＮＨ3 を拡
散させ、ＴｉＮ膜２１中の残留ＣｌをＨＣｌに還元する
ことにより除去した。このとき、ＴｉＮ膜２１の膜厚が
１０ｎｍであり、ＮＨ3 が表面から最下部まで十分に到
達できる膜厚であるため、ＴｉＮ膜２１の表面は勿論の
こと底部まで残留Ｃｌを十分に低減することができた。
を停止し、ＮＨ3 のみを導入してＴｉＮ膜２１に対する
還元処理を行った。即ち、ＴｉＮ膜２１中にＮＨ3 を拡
散させ、ＴｉＮ膜２１中の残留ＣｌをＨＣｌに還元する
ことにより除去した。このとき、ＴｉＮ膜２１の膜厚が
１０ｎｍであり、ＮＨ3 が表面から最下部まで十分に到
達できる膜厚であるため、ＴｉＮ膜２１の表面は勿論の
こと底部まで残留Ｃｌを十分に低減することができた。
【００２４】次いで、容器１１内に再びＴｉＣｌ4 とＮ
Ｈ3 の混合ガスを導入し、第１のＴｉＮ膜２１の成膜条
件と同じ条件で、図２（ｂ）に示すように、第１のＴｉ
Ｎ膜２１の上に第２のＴｉＮ膜２２を成膜した。このと
きのＴｉＮ膜２２の膜厚は、本来ＴｉＮ膜として必要と
される膜厚である、例えば１００ｎｍにした。
Ｈ3 の混合ガスを導入し、第１のＴｉＮ膜２１の成膜条
件と同じ条件で、図２（ｂ）に示すように、第１のＴｉ
Ｎ膜２１の上に第２のＴｉＮ膜２２を成膜した。このと
きのＴｉＮ膜２２の膜厚は、本来ＴｉＮ膜として必要と
される膜厚である、例えば１００ｎｍにした。
【００２５】続いて、先と同様にＴｉＣｌ4 の導入を停
止し、ＮＨ3 のみを導入してＴｉＮ膜２２に対する還元
処理を行った。このとき、ＴｉＮ膜２２の膜厚が１００
ｎｍであり、ＮＨ3 はその最下部までは達しないため、
ＴｉＮ膜２２の下部にはＣｌが残留することになる。し
かし、ＴｉＮ膜２１，２２の下地基板２０との界面付近
においては、Ｃｌの残留が極めて少ないため、拡散して
下地層にダメージを与えることがない。
止し、ＮＨ3 のみを導入してＴｉＮ膜２２に対する還元
処理を行った。このとき、ＴｉＮ膜２２の膜厚が１００
ｎｍであり、ＮＨ3 はその最下部までは達しないため、
ＴｉＮ膜２２の下部にはＣｌが残留することになる。し
かし、ＴｉＮ膜２１，２２の下地基板２０との界面付近
においては、Ｃｌの残留が極めて少ないため、拡散して
下地層にダメージを与えることがない。
【００２６】このように本実施形態によれば、被処理基
板２０上に第１のＴｉＮ膜２１を１０ｎｍ以下の厚さに
成膜した後に、ＮＨ3 による還元処理を行い、その後に
第２のＴｉＮ膜２２を目的とする膜厚まで成膜すること
により、下地基板との界面において残留Ｃｌの極めて少
ないＴｉＮ膜を形成することができる。
板２０上に第１のＴｉＮ膜２１を１０ｎｍ以下の厚さに
成膜した後に、ＮＨ3 による還元処理を行い、その後に
第２のＴｉＮ膜２２を目的とする膜厚まで成膜すること
により、下地基板との界面において残留Ｃｌの極めて少
ないＴｉＮ膜を形成することができる。
【００２７】（第２の実施形態）図３は、本発明の第２
の実施形態に係わる半導体装置の製造工程を示す断面図
である。なお、図２と同一部分には同一符号を付して、
その詳しい説明は省略する。
の実施形態に係わる半導体装置の製造工程を示す断面図
である。なお、図２と同一部分には同一符号を付して、
その詳しい説明は省略する。
【００２８】本実施形態が先に説明した第１の実施形態
と異なる点は、ＴｉＮ膜を１０ｎｍ以下に形成した後に
還元処理を施す工程を最初のみ行うのではなく、この工
程を繰り返して所望の膜厚までＴｉＮ膜を形成すること
にある。
と異なる点は、ＴｉＮ膜を１０ｎｍ以下に形成した後に
還元処理を施す工程を最初のみ行うのではなく、この工
程を繰り返して所望の膜厚までＴｉＮ膜を形成すること
にある。
【００２９】前記図１に示すＣＶＤ装置を用い、容器１
１内にＴｉＣｌ4 とＮＨ3 の混合ガスを導入し、基板温
度６８０℃の条件で、図３（ａ）に示すように、被処理
基板２０上に第１のＴｉＮ膜２１を１０ｎｍの膜厚に成
膜した。なお、成膜時の容器１１内のガス圧力は６５０
Ｐａとした。
１内にＴｉＣｌ4 とＮＨ3 の混合ガスを導入し、基板温
度６８０℃の条件で、図３（ａ）に示すように、被処理
基板２０上に第１のＴｉＮ膜２１を１０ｎｍの膜厚に成
膜した。なお、成膜時の容器１１内のガス圧力は６５０
Ｐａとした。
【００３０】続いて、容器１１内へのＴｉＣｌ4 の導入
を停止し、ＮＨ3 のみを導入してＴｉＮ膜２１に対する
還元処理を行った。この工程は第１の実施形態と同じで
あり、これによりＴｉＮ膜２１中のＣｌをＨＣｌに還元
して除去することができた。
を停止し、ＮＨ3 のみを導入してＴｉＮ膜２１に対する
還元処理を行った。この工程は第１の実施形態と同じで
あり、これによりＴｉＮ膜２１中のＣｌをＨＣｌに還元
して除去することができた。
【００３１】次いで、容器１１内に再びＴｉＣｌ4 とＮ
Ｈ3 の混合ガスを導入し、基板温度６８０℃の条件で、
図３（ｂ）に示すように、第１のＴｉＮ膜２１の上に第
２のＴｉＮ膜２２を１０ｎｍの膜厚に成膜した。続い
て、先と同様にＴｉＣｌ4 の導入を停止し、ＮＨ3 のみ
を導入してＴｉＮ膜２２に対する還元処理を行った。こ
の場合も、ＴｉＮ膜２１と同様にＴｉＮ膜２２の膜厚が
ＮＨ3 の拡散距離以内であるため、ＴｉＮ膜２２の残留
Ｃｌを十分に除去することができた。
Ｈ3 の混合ガスを導入し、基板温度６８０℃の条件で、
図３（ｂ）に示すように、第１のＴｉＮ膜２１の上に第
２のＴｉＮ膜２２を１０ｎｍの膜厚に成膜した。続い
て、先と同様にＴｉＣｌ4 の導入を停止し、ＮＨ3 のみ
を導入してＴｉＮ膜２２に対する還元処理を行った。こ
の場合も、ＴｉＮ膜２１と同様にＴｉＮ膜２２の膜厚が
ＮＨ3 の拡散距離以内であるため、ＴｉＮ膜２２の残留
Ｃｌを十分に除去することができた。
【００３２】次いで、ＴｉＮ膜２３，２４，…と上記の
工程を繰り返すことにより、図３（ｃ）に示すように、
ＴｉＮ膜を目的の膜厚まで形成した。なお、図３ではＴ
ｉＮ膜を２４まで４層形成した例を示しているが、Ｔｉ
Ｎ膜の必要膜厚に応じて積層数は任意に変更可能であ
る。
工程を繰り返すことにより、図３（ｃ）に示すように、
ＴｉＮ膜を目的の膜厚まで形成した。なお、図３ではＴ
ｉＮ膜を２４まで４層形成した例を示しているが、Ｔｉ
Ｎ膜の必要膜厚に応じて積層数は任意に変更可能であ
る。
【００３３】このように本実施形態によれば、被処理基
板２０上にＴｉＮ膜２１を１０ｎｍ以下の厚さに成膜し
た後にＮＨ3 還元処理を行う工程を繰り返すことによ
り、ＴｉＮ膜を目的とする膜厚まで形成している。この
ため、ＴｉＮ膜中における残留Ｃｌを極めて少なくする
ことができ、ハロゲン成分の残留に起因する下地層のダ
メージ発生や電気特性の劣化を防止することができる。
板２０上にＴｉＮ膜２１を１０ｎｍ以下の厚さに成膜し
た後にＮＨ3 還元処理を行う工程を繰り返すことによ
り、ＴｉＮ膜を目的とする膜厚まで形成している。この
ため、ＴｉＮ膜中における残留Ｃｌを極めて少なくする
ことができ、ハロゲン成分の残留に起因する下地層のダ
メージ発生や電気特性の劣化を防止することができる。
【００３４】（第３の実施形態）図４は、本発明の第３
の実施形態に係わる半導体装置の製造工程を示す断面図
である。
の実施形態に係わる半導体装置の製造工程を示す断面図
である。
【００３５】本実施形態が先に説明した第２の実施形態
と異なる点は、ＴｉＮ膜の代わりにＷ膜を形成すること
である。
と異なる点は、ＴｉＮ膜の代わりにＷ膜を形成すること
である。
【００３６】前記図１に示すＣＶＤ装置を用い、容器１
１内にＷＦ6 とＳｉＨ4 の混合ガスを導入し、基板温度
４１５℃の条件で、図４（ａ）に示すように、被処理基
板４０上に第１のＷ膜４１を３０ｎｍの膜厚に成膜し
た。なお、成膜時の容器１１内のガス圧力は５３２０Ｐ
ａとした。
１内にＷＦ6 とＳｉＨ4 の混合ガスを導入し、基板温度
４１５℃の条件で、図４（ａ）に示すように、被処理基
板４０上に第１のＷ膜４１を３０ｎｍの膜厚に成膜し
た。なお、成膜時の容器１１内のガス圧力は５３２０Ｐ
ａとした。
【００３７】続いて、ＷＦ6 の導入を停止し、ＳｉＨ4
のみを導入してＷ膜４１に対する還元処理を行った。即
ち、Ｗ膜４１中にＳｉＨ4 を拡散させ、Ｗ膜４１中の残
留ＦをＳｉＦ4 に還元することにより除去した。このと
き、Ｗ膜４１の膜厚は３０ｎｍであり、ＳｉＨ4 が表面
から最下部まで十分に到達できる膜厚であるため、Ｗ膜
４１の表面部から底部にわたって残留Ｆを十分に低減す
ることができた。
のみを導入してＷ膜４１に対する還元処理を行った。即
ち、Ｗ膜４１中にＳｉＨ4 を拡散させ、Ｗ膜４１中の残
留ＦをＳｉＦ4 に還元することにより除去した。このと
き、Ｗ膜４１の膜厚は３０ｎｍであり、ＳｉＨ4 が表面
から最下部まで十分に到達できる膜厚であるため、Ｗ膜
４１の表面部から底部にわたって残留Ｆを十分に低減す
ることができた。
【００３８】次いで、容器１１内に再びＷＦ6 とＳｉＨ
4 の混合ガスを導入し、基板温度４１５℃の条件で、図
４（ｂ）に示すように、第１のＷ膜４１の上に第２のＷ
膜４２を３０ｎｍの膜厚に成膜した。続いて、先と同様
にＷＦ6 の導入を停止し、ＳｉＨ4 のみを導入してＷ膜
４２に対する還元処理を行った。この場合も、Ｗ膜４１
と同様にＷ膜４２の膜厚がＳｉＨ4 の拡散距離以内であ
るため、Ｗ膜４２の残留Ｃｌを十分に除去することがで
きた。
4 の混合ガスを導入し、基板温度４１５℃の条件で、図
４（ｂ）に示すように、第１のＷ膜４１の上に第２のＷ
膜４２を３０ｎｍの膜厚に成膜した。続いて、先と同様
にＷＦ6 の導入を停止し、ＳｉＨ4 のみを導入してＷ膜
４２に対する還元処理を行った。この場合も、Ｗ膜４１
と同様にＷ膜４２の膜厚がＳｉＨ4 の拡散距離以内であ
るため、Ｗ膜４２の残留Ｃｌを十分に除去することがで
きた。
【００３９】次いで、Ｗ膜４３，４４，…と上記の工程
を繰り返すことにより、図４（ｃ）に示すように、Ｗ膜
を目的の膜厚まで形成した。なお、図４ではＷ膜を４４
まで４層形成した例を示しているが、Ｗ膜の必要膜厚に
応じて積層数は任意に変更可能である。
を繰り返すことにより、図４（ｃ）に示すように、Ｗ膜
を目的の膜厚まで形成した。なお、図４ではＷ膜を４４
まで４層形成した例を示しているが、Ｗ膜の必要膜厚に
応じて積層数は任意に変更可能である。
【００４０】このように本実施形態によれば、被処理基
板４０上にＷ膜４１を３０ｎｍ以下の厚さに成膜した後
にＳｉＨ4 還元処理を行う工程を繰り返すことにより、
Ｗ膜を目的とする膜厚まで形成している。このため、Ｗ
膜中における残留Ｆを極めて少なくすることができ、ハ
ロゲン成分の残留に起因する下地層のダメージ発生や電
気特性の劣化を防止することができる。
板４０上にＷ膜４１を３０ｎｍ以下の厚さに成膜した後
にＳｉＨ4 還元処理を行う工程を繰り返すことにより、
Ｗ膜を目的とする膜厚まで形成している。このため、Ｗ
膜中における残留Ｆを極めて少なくすることができ、ハ
ロゲン成分の残留に起因する下地層のダメージ発生や電
気特性の劣化を防止することができる。
【００４１】なお、本発明は上述した各実施形態に限定
されるものではない。実施形態では、ＴｉＮやＷ膜を形
成する場合を例に取り説明したが、形成する金属膜とし
てはＴｉＮやＷに限らず、ＷＮｘ，ＷＳｉ，ＷＳｉＮ等
を用いることも可能である。また、還元性ガスとして
は、ＮＨ3 やＳｉＨ4 に限らず、Ｓｉ2 Ｈ6 ，Ｓｉ
Ｈ2，Ｃｌ2 ，ＡｓＨ3 ，ＰＨ3 ，Ｂ2 Ｈ6 ，Ｇｅ
Ｈ4 ，Ｈ2 Ｓｅ，Ｈ2 を用いることも可能である。さら
に、ＣＶＤによる成膜条件やその後の還元ガスによる処
理条件は、仕様に応じて適宜変更可能である。また、本
発明の製造方法に用いるＣＶＤ装置の構成は図１に何ら
限定されるものではなく、仕様に応じて適宜変更可能で
あり、例えばプラズマＣＶＤ装置を用いてもよい。その
他、本発明の要旨を逸脱しない範囲で、種々変形して実
施することができる。
されるものではない。実施形態では、ＴｉＮやＷ膜を形
成する場合を例に取り説明したが、形成する金属膜とし
てはＴｉＮやＷに限らず、ＷＮｘ，ＷＳｉ，ＷＳｉＮ等
を用いることも可能である。また、還元性ガスとして
は、ＮＨ3 やＳｉＨ4 に限らず、Ｓｉ2 Ｈ6 ，Ｓｉ
Ｈ2，Ｃｌ2 ，ＡｓＨ3 ，ＰＨ3 ，Ｂ2 Ｈ6 ，Ｇｅ
Ｈ4 ，Ｈ2 Ｓｅ，Ｈ2 を用いることも可能である。さら
に、ＣＶＤによる成膜条件やその後の還元ガスによる処
理条件は、仕様に応じて適宜変更可能である。また、本
発明の製造方法に用いるＣＶＤ装置の構成は図１に何ら
限定されるものではなく、仕様に応じて適宜変更可能で
あり、例えばプラズマＣＶＤ装置を用いてもよい。その
他、本発明の要旨を逸脱しない範囲で、種々変形して実
施することができる。
【００４２】
【発明の効果】以上詳述したように本発明によれば、被
処理基体上にＣＶＤ法で成膜する金属膜を、該膜の還元
処理に用いられる還元性ガスの拡散距離以下の膜厚に成
膜することにより、金属膜中の残留ハロゲンを十分に低
減することができる。従って、残留ハロゲンに起因する
下地層のダメージ発生や電気特性の劣化を防止すること
ができ、半導体装置の信頼性向上に寄与することができ
る。
処理基体上にＣＶＤ法で成膜する金属膜を、該膜の還元
処理に用いられる還元性ガスの拡散距離以下の膜厚に成
膜することにより、金属膜中の残留ハロゲンを十分に低
減することができる。従って、残留ハロゲンに起因する
下地層のダメージ発生や電気特性の劣化を防止すること
ができ、半導体装置の信頼性向上に寄与することができ
る。
【図１】第１の実施形態に使用したＣＶＤ装置を示す概
略構成図。
略構成図。
【図２】第１の実施形態に係わる半導体装置の製造工程
を示す断面図。
を示す断面図。
【図３】第２の実施形態に係わる半導体装置の製造工程
を示す断面図。
を示す断面図。
【図４】第３の実施形態に係わる半導体装置の製造工程
を示す断面図。
を示す断面図。
【図５】従来プロセスを説明するためのもので、ＣＶＤ
−ＴｉＮ膜を目的の膜厚まで成膜した後にＮＨ3 で曝露
している状態を示す図。
−ＴｉＮ膜を目的の膜厚まで成膜した後にＮＨ3 で曝露
している状態を示す図。
【図６】従来例におけるＴｉＮ−ＣＶＤ膜中での残留Ｃ
ｌ分布を示す図。
ｌ分布を示す図。
【図７】従来プロセスを説明するためのもので、ＣＶＤ
−Ｗ膜を目的の膜厚まで成膜した後にＳｉＨ4 で曝露し
ている状態を示す図。
−Ｗ膜を目的の膜厚まで成膜した後にＳｉＨ4 で曝露し
ている状態を示す図。
１１…処理容器 １２…試料台 １３…処理基板 １４…ガス導入機構 ２０…被処理基板 ２１…第１のＴｉＮ膜 ２２…第２のＴｉＮ膜 ４０…被処理基板 ４１…第１のＷ膜 ４２…第２のＷ膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K030 AA02 AA03 AA04 BA20 BA38 BA40 BA48 DA08 HA01 JA01 LA15 4M104 BB18 BB28 BB30 BB33 DD45 DD86
Claims (7)
- 【請求項１】金属ハロゲン化合物を原料ガスとして用い
た気相成長法により、被処理基体上に第１金属膜を所定
の膜厚に成膜する工程と、 第１金属膜を還元性ガスに晒すことにより該膜中の残留
ハロゲン濃度を低減する工程と、 次いで第１金属膜の成膜時と同じ原料ガスを用いた気相
成長法により、第１金属膜上に該金属膜と同じ材料から
なる第２金属膜を目的の膜厚まで成膜する工程と、 第２金属膜を還元性ガスに晒することにより該膜中の残
留ハロゲン濃度を低減する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】金属ハロゲン化合物を原料ガスとして用い
た気相成長法により、被処理基体上に金属膜を所定の膜
厚に成膜する第１の工程と、 前記金属膜を還元性ガスに晒すことにより該膜中の残留
ハロゲン濃度を低減する第２の工程と、 第１，第２の工程を繰り返すことにより前記金属膜を目
的の膜厚まで形成する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項３】前記金属膜は、ＴｉＮ，Ｗ，ＷＮｘ，ＷＳ
ｉ，又はＷＳｉＮであることを特徴とする請求項１又は
２記載の半導体装置の製造方法。 - 【請求項４】前記還元性ガスは、ＮＨ3 ，ＳｉＨ4 ，Ｓ
ｉ2 Ｈ6 ，又はＳｉＨ2 であることを特徴とする請求項
１又は２記載の半導体装置の製造方法。 - 【請求項５】前記金属ハロゲン化合物は、ＴｉＣｌ4 ，
ＴｉＩ4 ，又はＷＦ6 であることを特徴とする請求項１
又は２記載の半導体装置の製造方法。 - 【請求項６】前記金属膜を形成する際の所定の膜厚は、
前記金属膜に対する前記還元性ガスの拡散距離以下であ
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項７】前記金属膜を形成する際の所定の膜厚は、
該金属膜がＴｉＮの場合１０ｎｍ以下であり、該金属膜
がＷ，ＷＮｘ，ＷＳｉ，ＷＳiＮの場合３０ｎｍ以下で
あることを特徴とする請求項６記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001099972A JP2002299283A (ja) | 2001-03-30 | 2001-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001099972A JP2002299283A (ja) | 2001-03-30 | 2001-03-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002299283A true JP2002299283A (ja) | 2002-10-11 |
Family
ID=18953458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001099972A Abandoned JP2002299283A (ja) | 2001-03-30 | 2001-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002299283A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005203502A (ja) * | 2004-01-14 | 2005-07-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7847063B2 (en) * | 2003-03-28 | 2010-12-07 | Sanwa Kagaku Kenkyusho Co., Ltd. | GLP-1 derivative |
| WO2011055671A1 (ja) * | 2009-11-04 | 2011-05-12 | 東京エレクトロン株式会社 | 成膜方法およびキャパシタの形成方法 |
| US8937022B2 (en) | 2010-11-29 | 2015-01-20 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device, substrate processing method and substrate processing apparatus |
| WO2015145751A1 (ja) * | 2014-03-28 | 2015-10-01 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法および記録媒体 |
-
2001
- 2001-03-30 JP JP2001099972A patent/JP2002299283A/ja not_active Abandoned
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7847063B2 (en) * | 2003-03-28 | 2010-12-07 | Sanwa Kagaku Kenkyusho Co., Ltd. | GLP-1 derivative |
| JP2005203502A (ja) * | 2004-01-14 | 2005-07-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4583764B2 (ja) * | 2004-01-14 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| KR101084590B1 (ko) | 2004-01-14 | 2011-11-17 | 도쿄엘렉트론가부시키가이샤 | 반도체장치 및 그 제조방법 |
| WO2011055671A1 (ja) * | 2009-11-04 | 2011-05-12 | 東京エレクトロン株式会社 | 成膜方法およびキャパシタの形成方法 |
| US8937022B2 (en) | 2010-11-29 | 2015-01-20 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device, substrate processing method and substrate processing apparatus |
| WO2015145751A1 (ja) * | 2014-03-28 | 2015-10-01 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法および記録媒体 |
| JPWO2015145751A1 (ja) * | 2014-03-28 | 2017-04-13 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法および記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3732048B2 (ja) | 多層ＴｉＮ膜の形成方法 | |
| US5637533A (en) | Method for fabricating a diffusion barrier metal layer in a semiconductor device | |
| US7521379B2 (en) | Deposition and densification process for titanium nitride barrier layers | |
| JP4968552B2 (ja) | 原子層堆積法を用いる材料層の形成方法 | |
| TW202231900A (zh) | 用於在基板上形成鈷層的方法 | |
| JP2001291682A (ja) | 化学気相堆積により形成された窒化チタン膜のプラズマ処理 | |
| JP2003517716A (ja) | シリコン接合界面の形成方法 | |
| JP2000133715A (ja) | 半導体素子のタングステン膜製造方法 | |
| JPH0697111A (ja) | バリアメタルの形成方法 | |
| JPH0969496A (ja) | 集積回路構造体上に形成されたポリシリコン／珪化タングステン多層コンポジット及び製造方法 | |
| US6436820B1 (en) | Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å | |
| JP2002299283A (ja) | 半導体装置の製造方法 | |
| US7781337B2 (en) | Forming method of silicide film | |
| JP2002093746A (ja) | 導電性プラグの堆積方法 | |
| JP2002026021A (ja) | 半導体装置のメタルパターンの形成方法 | |
| JP2004179605A (ja) | アルミニウム金属配線形成方法 | |
| US7291555B2 (en) | Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon | |
| JP2003022985A (ja) | 半導体装置の製造方法およびその製造装置 | |
| JPH04100221A (ja) | 半導体装置の製造方法 | |
| JP3801923B2 (ja) | タングステンシリサイド形成方法 | |
| JP3206527B2 (ja) | 半導体装置の製造方法 | |
| JP2003060086A (ja) | 半導体素子のビットライン形成方法 | |
| KR100609049B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH06275624A (ja) | 導電層の形成方法 | |
| US20070037381A1 (en) | Method for fabricating Al metal line |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060414 |