JP3732048B2 - 多層ＴｉＮ膜の形成方法 - Google Patents

多層ＴｉＮ膜の形成方法 Download PDF

Info

Publication number
JP3732048B2
JP3732048B2 JP20683899A JP20683899A JP3732048B2 JP 3732048 B2 JP3732048 B2 JP 3732048B2 JP 20683899 A JP20683899 A JP 20683899A JP 20683899 A JP20683899 A JP 20683899A JP 3732048 B2 JP3732048 B2 JP 3732048B2
Authority
JP
Japan
Prior art keywords
tin film
film
flow rate
multilayer
exposing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20683899A
Other languages
English (en)
Other versions
JP2000068232A (ja
Inventor
將 銀 李
周 赫 鄭
泰 旭 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000068232A publication Critical patent/JP2000068232A/ja
Application granted granted Critical
Publication of JP3732048B2 publication Critical patent/JP3732048B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に窒化チタン（本明細書中では、単にＴｉＮともいう）膜の形成方法及びこれを用いる半導体素子の製造方法に関する。
【０００２】
【従来の技術】
半導体素子の金属配線に必要な金属コンタクトプラグを形成する際、コンタクトホールを充填する金属物質、例えばＷの不良な接着特性を向上させるために、通常Ｔｉ／ＴｉＮ構造を有する接着層を採用する。
【０００３】
従来には、Ｔｉ／ＴｉＮ構造を有する接着層を形成するために、スパッタリング方法のようなＰＶＤ(Physical Vapor Deposition)方法を用いた。しかし、ＰＶＤ方法によって形成されたＴｉ／ＴｉＮ膜はステップカバレージが不良である。従って、縦横比(aspect ratio)の大きなコンタクトを形成する場合には、Ｔｉ／ＴｉＮ膜を接着層またはバリヤー層として適用した際、コンタクトホールの入口でＴｉ／ＴｉＮ膜のオーバハング(overhang)が甚だしく発生され、これにより後続のタングステン蒸着工程時コンタクト内に大きなボイドが形成される。また、Ｔｉ／ＴｉＮ膜の不良なステップカバレージによってコンタクトの底面でＴｉ／ＴｉＮ膜の厚さが過度に薄くなると後続のタングステン蒸着工程時ソースガスとして使われるＷＦ6ガスとＴｉ／ＴｉＮ膜のＴｉが反応して不導体を形成するか、一部気化され、これによりＴｉＮ膜がリフトされて剥ける現像が発生される。このような現像が発生するとＴｉ／ＴｉＮ膜がＷＦ6ガスに対してバリヤーの役割が出来なくなる。
【０００４】
従って、最近では、化学気相蒸着（本明細書中では、単にＣＶＤ(Chemical Vapor Deposition)ともいう）方法によってＴｉＮ膜を形成する工程が開発されて量産に適用されている。
【０００５】
特に、ＴｉＣｌ4ガスを使用してＣＶＤ方法によってＴｉＮ膜を形成する方法は優秀なステップカバレージを有するＴｉＮ膜が得られるため、金属コンタクトまたはキャパシタを形成する際、金属膜の接着層またはバリヤー膜を形成する方法として多用される。
【０００６】
通常、ソースガスとしてＴｉＣｌ4ガスを使用してＣＶＤ方法で形成されたＴｉＮ膜内には多量の塩素を含有することになる。このように塩素含量の高いＴｉＮ膜は高い比抵抗(resistivity)を示す。また、塩素が下地膜であるＴｉ膜に浸透してＴｉ膜を損傷させるのでＴｉ膜に対して高温のＲＴＮ(Rapid Thermal Nitration)処理またはＮＨ3プラズマ処理を行なわなければならない。
【０００７】
前述したようにＴｉ膜に対して高温のＲＴＮ処理またはＮＨ3プラズマ処理を行なう場合には次のような問題点が発生される。第１、前記処理工程の追加によって工程数が増加し、半導体の製造工程が複雑になる。第２、前記処理工程の追加によって別の設備を導入する必要があり、その結果、設備投資の負担が増加される。第３、半導体素子においてシャロージャンクションを具現することが最近の趨勢であり、よってコンタクトホール内部にバリヤー膜として蒸着されるＴｉ膜の許容厚さが制限されている。しかし、高温のＲＴＮ処理またはＮＨ3プラズマ処理によってＴｉ膜内で相当量のＴｉが消耗される結果が招かれる。その結果、残留Ｔｉの量が少なくなって安定したコンタクト抵抗を確保できない問題がある。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、ＴｉＮ膜を形成する際、ＴｉＮ膜内における塩素含量を、素子の劣化を招かないほどに十分に低くしうる多層ＴｉＮ膜の形成方法を提供することにある。
【０００９】
本発明の他の目的は、工程段階を減らして工程の単純化を実現しうる多層ＴｉＮ膜の形成方法を提供することにある。
【００１０】
本発明のさらに他の目的は、前記多層ＴｉＮ膜の形成方法で形成されたＴｉＮ膜を含む半導体素子の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の前記諸目的は、下記（１）〜（１９）の多層ＴｉＮ膜の形成方法により達成される。
【００１２】
（１） ＴｉＣｌ4対ＮＨ3の第１流量比を形成するよう各々第１流量のＴｉＣｌ4およびＮＨ3よりなる第１混合ガスに基板を露出させることにより、前記基板上に第１ＴｉＮ膜を蒸着する段階と、
ＮＨ3のみよりなるガスに前記第１ＴｉＮ膜を露出させることにより、前記第１ＴｉＮ膜をアニーリングする段階と、
前記第１流量比よりも大きいＴｉＣｌ4対ＮＨ3の第２流量比を形成するよう各々第２流量のＴｉＣｌ4およびＮＨ3よりなる第２混合ガスに前記第１ＴｉＮ膜を露出させることにより、前記第１ＴｉＮ膜の上に第２ＴｉＮ膜を蒸着する段階とを含むことを特徴とする多層ＴｉＮ膜の形成方法。
【００１３】
（２） ＮＨ3のみよりなるガスに前記第２ＴｉＮ膜を露出させることにより、前記第２ＴｉＮ膜をアニーリングする段階と、
前記第２流量比よりも小さいＴｉＣｌ4対ＮＨ3の第３流量比を形成するよう各々第３流量のＴｉＣｌ4およびＮＨ3よりなる第３混合ガスに前記第２ＴｉＮ膜を露出させることにより、前記第２ＴｉＮ膜の上に第３ＴｉＮ膜を蒸着する段階とをさらに含むことを特徴とする上記（１）に記載の多層ＴｉＮ膜の形成方法。
【００１４】
（３） 前記第２ＴｉＮ膜は、前記第１ＴｉＮ膜および前記第３ＴｉＮ膜よりも厚いことを特徴とする上記（２）に記載の多層ＴｉＮ膜の形成方法。
【００１５】
（４） 前記第１ＴｉＮ膜を蒸着する段階前に、ＮＨ3のみよりなるガスに前記基板を露出させる段階をさらに含むことを特徴とする上記（１）に記載の多層ＴｉＮ膜の形成方法。
【００１６】
（５） 前記第１ＴｉＮ膜を蒸着する前に、５３０〜６８０℃の温度下で６０秒間、ＮＨ3のみよりなるガスに前記基板を露出させる段階をさらに含むことを特徴とする上記（１）に記載の多層ＴｉＮ膜の形成方法。
【００１７】
（６） 前記第１流量比は、前記第３流量比と同じであることを特徴とする上記（２）に記載の多層ＴｉＮ膜の形成方法。
【００１８】
（７） 前記第１流量比は、０．０２〜０．０５の範囲内で選択されることを特徴とする上記（１）に記載の多層ＴｉＮ膜の形成方法。
【００１９】
（８） ＴｉＣｌ4対ＮＨ3の第１流量比を形成するよう各々第１流量のＴｉＣｌ4およびＮＨ3よりなる第１混合ガスに基板を露出させることにより、前記基板上に第１ＴｉＮ膜を蒸着する段階と、
前記第１流量比よりも大きいＴｉＣｌ4対ＮＨ3の第２流量比を形成するよう各々第２流量のＴｉＣｌ4およびＮＨ3よりなる第２混合ガスに前記第１ＴｉＮ膜を露出させることにより、前記第１ＴｉＮ膜の上に第２ＴｉＮ膜を蒸着する段階とを含むことを特徴とする多層ＴｉＮ膜の形成方法。
【００２０】
（９） ＮＨ3のみよりなるガスに前記第２ＴｉＮ膜を露出させることにより、前記第２ＴｉＮ膜をアニーリングする段階と、
前記第２流量比よりも小さいＴｉＣｌ4対ＮＨ3の第３流量比を形成するよう各々第３流量のＴｉＣｌ4およびＮＨ3よりなる第３混合ガスに前記第２ＴｉＮ膜を露出させることにより、前記第２ＴｉＮ膜の上に第３ＴｉＮ膜を蒸着する段階とをさらに含むことを特徴とする上記（８）に記載の多層ＴｉＮ膜の形成方法。
【００２１】
（１０） 前記第２ＴｉＮ膜は、前記第１ＴｉＮ膜および前記第３ＴｉＮ膜よりも厚いことを特徴とする上記（９）に記載の多層ＴｉＮ膜の形成方法。
【００２２】
（１１） 前記第１ＴｉＮ膜を蒸着する段階前に、ＮＨ3のみよりなるガスに前記基板を露出させる段階をさらに含むことを特徴とする上記（８）に記載の多層ＴｉＮ膜の形成方法。
【００２３】
（１２） 前記第１ＴｉＮ膜を蒸着する前に、５３０〜６８０℃の温度下で６０秒間、ＮＨ3のみよりなるガスに前記基板を露出させる段階をさらに含むことを特徴とする上記（８）に記載の多層ＴｉＮ膜の形成方法。
【００２４】
（１３） 前記第１流量比は、前記第３流量比と同じであることを特徴とする上記（９）に記載の多層ＴｉＮ膜の形成方法。
【００２５】
（１４） 前記第１流量比は、０．０２〜０．０５の範囲内で選択されることを特徴とする上記（９）に記載の多層ＴｉＮ膜の形成方法。
【００２６】
（１５） 前記第２ＴｉＮ膜を蒸着する前に、５３０〜６８０℃の温度下でＮＨ3よりなるガスに前記第１ＴｉＮ膜を露出させることにより、前記第１ＴｉＮ膜をアニーリングする段階をさらに含むことを特徴とする上記（８）に記載の多層ＴｉＮ膜の形成方法。
【００２７】
（１６） ５３０〜６８０℃の温度下で、ＮＨ3よりなるガスに前記第２ＴｉＮ膜を露出させることにより、前記第２ＴｉＮ膜をアニーリングする段階をさらに含むことを特徴とする上記（１５）に記載の多層ＴｉＮ膜の形成方法。
【００２８】
（１７） 前記第１流量比は、０．０２〜０．０５の範囲内で選択されることを特徴とする請求項１６に記載の多層ＴｉＮ膜の形成方法。
【００２９】
（１８） 前記第２ＴｉＮ膜を蒸着する段階前に、５３０〜６８０℃の温度および３Ｔｏｒｒ以下の圧力下で、ＮＨ3よりなるガスに前記第１ＴｉＮ膜を露出させることにより、前記第１ＴｉＮ膜をアニーリングする段階をさらに含むことを特徴とする上記（８）に記載の多層ＴｉＮ膜の形成方法。
【００３０】
（１９） 前記第１ＴｉＮ膜を蒸着する段階前に、５３０〜６８０℃の温度および０．３Ｔｏｒｒの圧力下で、ＮＨ3のみよりなるガスに前記基板を露出させる段階をさらに含むことを特徴とする上記（１８）に記載の多層ＴｉＮ膜の形成方法。
【００３１】
【発明の実施の形態】
以下、添付した図面に基づき本発明の望ましい実施例を詳しく説明する。
【００３２】
図１Ａ〜図１Ｆは、本発明の一実施例に係る多層ＴｉＮ膜を形成する方法を説明するために工程順序通りに各段階のＴｉＮ膜の形成状態を示す断面図である。
【００３３】
図１Ａを参照すると、半導体基板（図示せず）上に所定の下地膜１０、例えば、Ｔｉ膜を形成する。ここで、前記下地膜１０はＴａＯまたはＰｔの場合もある。次いで、多段階蒸着によって多層ＴｉＮ膜を形成するための最初の段階として、まずＴｉＣｌ4対ＮＨ3の第１流量比を形成するよう各々第１流量のＴｉＣｌ4およびＮＨ3よりなる第１混合ガスに下地膜１０が形成された基板を露出させることにより、前記下地膜１０上に第１ＴｉＮ膜２２を蒸着して１０〜１００Åの厚さに形成する。この蒸着工程は５３０〜６８０℃の温度に行なう。この際、前記第１混合ガス中、ＴｉＣｌ4ガスがＮＨ3ガスによって熱的に還元されることによって前記下地膜１０上に第１ＴｉＮ膜２２が形成される。
【００３４】
この際、前記第１混合ガスのうちＴｉＣｌ4対ＮＨ3の第１流量比（第１流量のＴｉＣｌ4／第１流量のＮＨ3）が０．０２〜０．１、好ましくは０．０２〜０．０５、より望ましくは０．０３〜０．０４になるように前記第１混合ガスを構成するＴｉＣｌ4ガス及びＮＨ3ガスのそれぞれの第１流量を調節する。前記第１ＴｉＮ膜２２の蒸着時の反応圧力条件は０．２〜０．５Ｔｏｒｒである。
【００３５】
前記第１ＴｉＮ膜２２を蒸着する段階前に、ＮＨ3のみよりなるガスに前記基板（前記下地膜１０）を露出させる段階をさらに含む（すなわち、前記下地膜１０上にＮＨ3のみよりなるガスを供給するＮＨ3プリフロー段階を行う）こともある。具体的には、前記第１ＴｉＮ膜２２を蒸着する前に、５３０〜６８０℃の温度下で６０秒間、ＮＨ3のみよりなるガスに前記基板（前記下地膜１０）を露出させる段階をさらに含むこともある。より具体的には、前記ＮＨ3プリフロー段階は、５３０〜６８０℃の温度及び０．３Ｔｏｒｒの圧力下で６０秒間行なう。
【００３６】
図１Ｂを参照すると、前記第１ＴｉＮ膜２２を蒸着する段階に続く段階として、ＮＨ3のみよりなるガスに前記第１ＴｉＮ膜２２を露出させることにより、前記第１ＴｉＮ膜２２をＮＨ3ガス雰囲気でアニーリングする。このために、５３０〜６８０℃の温度条件下で前記第１ＴｉＮ膜２２上にＮＨ3のみよりなるガスを供給する。その結果、前記第１ＴｉＮ膜２２の表面または前記第１ＴｉＮ膜２２内の粒界に存在する塩素成分が完全に除去される同時に、塩素が除去された部分は窒素に置き換えられて前記第１ＴｉＮ膜２２の構造が緻密化される。従って、前記第１ＴｉＮ膜２２の内部及び前記下地膜１０との界面に塩素成分がほとんど存在しない第１ＴｉＮ膜２２（以下、下地膜保護ＴｉＮ膜２２ａとする）が形成される。前記ＮＨ3アニーリングのために、例えば、３Ｔｏｒｒの圧力及び５３０〜６８０℃の温度条件下でＮＨ3のみよりなるガスを１０００ｓｃｃｍの量に６０秒間供給する。
【００３７】
前記ＮＨ3アニーリングの後、得られた下地膜保護ＴｉＮ膜２２ａでは塩素成分が十分に除去され、塩素が除去された部分は窒素成分に置き換えられることによって前記下地膜保護ＴｉＮ膜２２ａの構造が緻密化される。従って、後続工程においてＴｉＣｌ4ガスを使用（具体的には、ＴｉＣｌ4およびＮＨ3よりなる混合ガスの形態で使用）して前記下地膜保護ＴｉＮ膜２２ａ上に他のＴｉＮ膜を形成する際、ＴｉＣｌ4ガスから塩素成分が前記下地膜保護ＴｉＮ膜２２ａに浸透しにくい。よって、前記下地膜１０が塩素成分によって損傷されることを防止しうる。
【００３８】
図１Ｃを参照すると、前記第１ＴｉＮ膜２２のＮＨ3アニーリング段階に続く段階として、ＴｉＣｌ4対ＮＨ3の第２流量比（好ましくは前記第１流量比よりも大きいＴｉＣｌ4対ＮＨ3の第２流量比）を形成するよう各々第２流量のＴｉＣｌ4およびＮＨ3よりなる第２混合ガスに前記第１ＴｉＮ膜（下地膜保護ＴｉＮ膜２２ａ）を露出させることにより、前記第１ＴｉＮ膜（前記下地膜保護ＴｉＮ膜２２ａ）の上に第２ＴｉＮ膜２４を蒸着して所定の厚さに形成する。前記第２ＴｉＮ膜２４の厚さは前記下地膜保護ＴｉＮ膜２２ａの厚さを考慮して、形成しようとする多層ＴｉＮ膜の総厚さに応じて必要な厚さに形成すればよいが、好ましくは前記第２ＴｉＮ膜は、前記第１ＴｉＮ膜２２（下地膜保護ＴｉＮ膜２２ａ）よりも厚いことが望ましい（なお、後述する第３ＴｉＮ膜をさらに形成する場合には、前記第２ＴｉＮ膜は、前記第１ＴｉＮ膜および当該第３ＴｉＮ膜よりも厚いことが望ましい）。また、このときの蒸着条件は、図１Ａの第１ＴｉＮ膜２２の蒸着条件と同一である（具体的は、この蒸着工程は、５３０〜６８０℃の温度で行ない、蒸着時の反応圧力条件は０．２〜０．５Ｔｏｒｒである。）。
【００３９】
図１Ｄを参照すると、前記第２ＴｉＮ膜２４を蒸着する段階に続く段階として、図１Ｂと同様な方法で、ＮＨ3のみよりなるガスに前記第２ＴｉＮ膜２４を露出させることにより、前記第２ＴｉＮ膜２４をＮＨ3ガス雰囲気でアニーリングする。ＮＨ3アニーリングして、前記第２ＴｉＮ膜２４内に含まれた塩素成分を除去することによって緻密化された構造を有する第２ＴｉＮ膜２４（以下、メーンＴｉＮ膜２４ａとする）を形成することができる。
【００４０】
前記メーンＴｉＮ膜２４ａはその内部で塩素成分が十分に除去されて緻密化された構造を有するので、後続工程でＴｉＣｌ4ガスを使用（具体的には、ＴｉＣｌ4およびＮＨ3よりなる混合ガスの形態で使用）して前記メーンＴｉＮ膜２４ａ上にさらに他のＴｉＮ膜を形成する際、塩素成分の前記メーンＴｉＮ膜２４ａの下部への浸透が防止される。
【００４１】
図１Ｅを参照すれば、前記第２ＴｉＮ膜２４のＮＨ3アニーリング段階に続く段階として、図１Ａの前記第１ＴｉＮ膜２２の蒸着方法と同様な方法で、ＴｉＣｌ4対ＮＨ3の第３流量比（好ましくは前記第２流量比よりも小さいＴｉＣｌ4対ＮＨ3の第３流量比）を形成するよう各々第３流量のＴｉＣｌ4およびＮＨ3よりなる第３混合ガスに前記第２ＴｉＮ膜２４（前記メーンＴｉＮ膜２４ａ）を露出させることにより、前記第２ＴｉＮ膜２４（前記メーンＴｉＮ膜２４ａ）の上に第３ＴｉＮ膜２６を蒸着する。これにより１０〜１００Åの厚さに形成する。この場合、前記第３流量比は、前記第１流量比と同じであることが望ましい。
【００４２】
図１Ｆを参照すれば、前記第３ＴｉＮ膜２６を蒸着する段階に続く段階として、図１Ｂと同一な方法で、ＮＨ3のみよりなるガスに前記第３ＴｉＮ膜２６を露出させることにより、前記第３ＴｉＮ膜２６をＮＨ3ガス雰囲気でアニーリングすることが望ましい。ＮＨ3アニーリングして、前記第３ＴｉＮ膜２６から塩素成分を除去して緻密化された前記第３ＴｉＮ膜２６（以下、酸素拡散防止ＴｉＮ膜２６ａとする）を形成することができる。
【００４３】
これで、前記下地膜１０上に前記下地膜保護ＴｉＮ膜２２ａ、メーンＴｉＮ膜２４ａ及び酸素拡散防止ＴｉＮ膜２６ａよりなる多層ＴｉＮ膜２０を多段階ＣＶＤ方法によって形成する。
【００４４】
前述したように多段階ＣＶＤ方法によって前記多層ＴｉＮ膜２０を形成した後、後続工程を進行するために前記多層ＴｉＮ膜２０が形成された半導体基板が大気中に露出された時、前記多層ＴｉＮ膜２０の表面をなす前記酸素拡散防止ＴｉＮ膜２６ａによって大気中の酸素の前記多層ＴｉＮ膜２０内への浸透が防止される。従って、多段階ＣＶＤ方法によって形成された前記酸素拡散防止ＴｉＮ膜２６ａを含む多層ＴｉＮ膜２０では酸素浸透による比抵抗増加現象を防止しうる。
【００４５】
前記実施例では多層ＴｉＮ膜を３段階蒸着工程によって形成するものを説明したが、本発明はこれに限定されない。
【００４６】
例えば、酸素浸透による比抵抗増加現象が素子に悪影響を及ぼさない程に微小な場合には工程の単純化及びコスト節減のために前記酸素拡散防止ＴｉＮ膜２６ａの形成工程は略せる。
【００４７】
また、前記実施例のように多層ＴｉＮ膜を３段階蒸着工程によって形成せずに、後述されるように多段階ＣＶＤ方法によって３層以上の複数の層よりなる多層ＴｉＮ膜を形成することもできる。
【００４８】
図２Ａ及び図２Ｂは、本発明の第２実施例に係る多層ＴｉＮ膜を形成する方法を説明するために工程順序通りに各工程における状態を示す断面図である。
【００４９】
図２Ａを参照すると、図１Ａと同一な方法で、半導体基板（図示せず）上に下地膜５０を形成した後、ＴｉＣｌ4対ＮＨ3の第１流量比を形成するよう各々第１流量のＴｉＣｌ4およびＮＨ3よりなる第１混合ガスに下地膜５０が形成された基板を露出させることにより、前記下地膜５０上に第１ＴｉＮ膜を蒸着して下地膜保護ＴｉＮ膜６２ａを１０〜１００Åの厚さに形成する。次いで、図１Ａの前記第１ＴｉＮ膜２２の形成方法と同一な方法で、ＴｉＣｌ4対ＮＨ3の第２流量比（好ましくは前記第１流量比よりも大きいＴｉＣｌ4対ＮＨ3の第２流量比）を形成するよう各々第２流量のＴｉＣｌ4およびＮＨ3よりなる第２混合ガスに前記第１ＴｉＮ膜（下地膜保護ＴｉＮ膜６２ａ）を露出させることにより、前記下地膜保護ＴｉＮ膜６２ａ上に第２ＴｉＮ膜６４を蒸着して１０〜１００Åの厚さに形成する。なお、前記第１ＴｉＮ膜を蒸着する段階前に、ＮＨ3のみよりなるガスに前記基板（前記下地膜５０）を露出させる段階をさらに含む（すなわち、前記下地膜５０上にＮＨ3のみよりなるガスを供給するＮＨ3プリフロー段階を行う）こともある。具体的には、前記第１ＴｉＮ膜を蒸着する前に、５３０〜６８０℃の温度下で６０秒間、ＮＨ3のみよりなるガスに前記基板（前記下地膜５０）を露出させる段階をさらに含むこともある。より具体的には、前記ＮＨ3プリフロー段階は、５３０〜６８０℃の温度及び０．３Ｔｏｒｒの圧力下で６０秒間行なう。
【００５０】
図２Ｂを参照すると、図１Ｂと同一な方法で、ＮＨ3のみよりなるガスに前記第２ＴｉＮ膜６４を露出させることにより、前記第２ＴｉＮ膜６４をＮＨ3ガス雰囲気でアニーリングする。ＮＨ3アニーリングして前記第２ＴｉＮ膜６４内に含まれた塩素成分を完全に除去することによって緻密化された第２ＴｉＮ膜６４（以下、第１メーンＴｉＮ膜６４ａとする）を形成する。
【００５１】
その後、前記第１メーンＴｉＮ膜６４ａが形成された結果物に対して前記図２ＡにおけるＴｉＮ膜の蒸着段階と図２ＢのＮＨ3アニーリング段階とを必要分だけ繰返し、前記第１メーンＴｉＮ膜６４ａ上に第２メーンＴｉＮ膜（図示せず）、第３メーンＴｉＮ膜（図示せず）、・・・を順次に形成することによって複数のメーンＴｉＮ膜よりなるメーンＴｉＮ膜を所望の厚さに形成する。
【００５２】
図２Ａ及び図２Ｂに基づいて説明した第２実施例に係る方法は、図１Ａ〜図１Ｆに基づいて説明した第１実施例に係る方法に比べてその工程時間が長くなることもある。しかし、得られた多層ＴｉＮ膜内における塩素成分除去及び緻密化効果はさらに向上されうる。
【００５３】
図３Ａ〜図３Ｆは、本発明の第３実施例によって多層ＴｉＮ膜を形成する方法を説明するために工程順序通りに各工程における状態を示す断面図である。
【００５４】
図３Ａを参照すれば、半導体基板（図示せず）上に下地膜７０、例えばＴｉ膜を形成する。次いで、０．０２〜０．１の範囲内で選択され、比較的小さなＴｉＣｌ4対ＮＨ3の第１流量比、即ち比較的低い塩素含有量を有する第１流量比を形成するよう各々第１流量のＴｉＣｌ4およびＮＨ3よりなる第１混合ガスに、０．２〜０．５Ｔｏｒｒの圧力及び５３０〜６８０℃の温度条件下でＣＶＤ方法によって前記下地膜７０を露出させることにより、前記下地膜７０上に第１ＴｉＮ膜７２を蒸着して１０〜１００Åの厚さに形成する。望ましくは、前記第１流量比は０．０２〜０．０５、さらに望ましくは０．０３〜０．０４の範囲内で選択される。
【００５５】
前記第１ＴｉＮ膜７２を蒸着する段階前に、ＮＨ3のみよりなるガスに前記基板（前記下地膜７０）を露出させる段階をさらに含む（すなわち、前記下地膜７０上にＮＨ3のみよりなるガスを供給するＮＨ3プリフロー段階を行う）こともある。具体的には、前記第１ＴｉＮ膜７２を蒸着する前に、５３０〜６８０℃の温度下で６０秒間、ＮＨ3のみよりなるガスに前記基板（前記下地膜７０）を露出させる段階をさらに含むこともある。より具体的には、前記ＮＨ3プリフロー段階は、５３０〜６８０℃の温度及び０．３Ｔｏｒｒの圧力下で６０秒間行なう。
【００５６】
図３Ｂを参照すれば、ＮＨ3のみよりなるガスに前記第１ＴｉＮ膜７２を露出させることにより、前記第１ＴｉＮ膜７２をＮＨ3ガス雰囲気で５３０〜６８０℃の温度にアニーリングする。その結果、前記第１ＴｉＮ膜７２の表面または前記第１ＴｉＮ膜７２内の粒界に存在する塩素成分が完全に除去されると同時に、塩素が除去された部分は窒素成分に置き換えられることによって前記第１ＴｉＮ膜７２の構造が緻密化される。従って、前記第１ＴｉＮ膜７２の内部及び前記下地膜７０との界面に塩素成分がほとんど存在しない前記第１ＴｉＮ膜７２（以下、下地膜保護ＴｉＮ膜７２ａとする）が形成される。前記ＮＨ3アニーリングのために、例えば、３Ｔｏｒｒの圧力及び５３０〜６８０℃の温度条件下でＮＨ3ガスを１０００ｓｃｃｍの量に６０秒間供給する。
【００５７】
前記下地膜保護ＴｉＮ膜７２ａは、比較的低い塩素含量を有する第１混合ガスを使用して前記第１ＴｉＮ膜７２を蒸着し、再び前記第１ＴｉＮ膜７２のＮＨ3アニーリングによって前記ＴｉＮ膜７２内に残存可能な塩素成分を十分に除去する段階を経て形成されたため、塩素成分がさらに確実に除去された前記下地膜保護ＴｉＮ膜７２ａを前記下地膜７０と接させることが可能である。また、前記下地膜保護ＴｉＮ膜７２ａにおいて塩素が除去された部分はＮＨ3アニーリングによって窒素成分にて充填されることによって、前記下地膜保護ＴｉＮ膜７２ａの構造が緻密化される。従って、後続工程でＴｉＣｌ4ガスを使用（具体的には、ＴｉＣｌ4およびＮＨ3よりなる混合ガスの形態で使用）して前記下地膜保護ＴｉＮ膜７２ａ上に他のＴｉＮ膜を形成する際、ＴｉＣｌ4ガスから塩素成分が前記下地膜保護ＴｉＮ膜７２ａに浸透しくい。従って、前記下地膜７０の塩素成分による損傷を防止しうる。
【００５８】
図３Ｃを参照すれば、０．０２〜０．１の範囲内で選択され、前記第１流量比より大きいＴｉＣｌ4対ＮＨ3の第２流量比（第２流量のＴｉＣｌ4／第２流量のＮＨ3）、即ち前記第１流量比にて供給される第１混合ガスに比べて高い塩素含量を有するように第２流量比を形成するよう各々第２流量のＴｉＣｌ4およびＮＨ3よりなる第２混合ガスを使用し、ＣＶＤ方法によって前記第２混合ガスに前記下地膜保護ＴｉＮ膜７２ａを露出させることにより、前記下地膜保護ＴｉＮ膜７２ａ上に第２ＴｉＮ膜７４を蒸着して所定の厚さに形成する。前記第２ＴｉＮ膜７４の厚さは前記下地膜保護ＴｉＮ膜７２ａの厚さを考慮して、形成しようとする多層ＴｉＮ膜の総厚さに応じて必要な厚さに形成すればよいが、好ましくは前記第２ＴｉＮ膜７４は、前記第１ＴｉＮ膜７２（下地膜保護ＴｉＮ膜７２ａ）よりも厚いことが望ましい（なお、後述する第３ＴｉＮ膜をさらに形成する場合には、前記第２ＴｉＮ膜は、前記第１ＴｉＮ膜および当該第３ＴｉＮ膜よりも厚いことが望ましい）。このときの蒸着温度及び圧力条件は図３Ａの前記第１ＴｉＮ膜７２の蒸着時と同一な条件（具体的は、この蒸着工程は、５３０〜６８０℃の温度で行ない、蒸着時の反応圧力条件は０．２〜０．５Ｔｏｒｒである。）とする。
【００５９】
図３Ｄを参照すれば、図３Ｂと同一な方法で、ＮＨ3のみよりなるガスに前記第２ＴｉＮ膜７４を露出させることにより、前記第２ＴｉＮ膜７４をＮＨ3ガス雰囲気でアニーリングする。ＮＨ3アニーリングして前記第２ＴｉＮ膜７４内に含まれた塩素成分を除去することによって緻密化された構造を有する前記第２ＴｉＮ膜７４（以下、メーンＴｉＮ膜７４ａとする）を形成する。
【００６０】
図３Ｅを参照すれば、図３Ａの前記第１ＴｉＮ膜７２の形成方法と同一な方法で、第３混合ガスに前記メーンＴｉＮ膜７４ａを露出させることにより、前記メーンＴｉＮ膜７４ａ上に第３ＴｉＮ膜７６を蒸着して１０〜１００Åの厚さに形成する。但し、ここでは０．０２〜０．１の範囲内で選択され、前記第２流量比より小さいＴｉＣｌ4対ＮＨ3の第３流量比（第３流量のＴｉＣｌ4／第３流量のＮＨ3）、即ち前記第２流量比にて供給される第２混合ガスより低い塩素含量を有するように前記第３流量比を形成するよう各々第３流量のＴｉＣｌ4およびＮＨ3よりなる第３混合ガスを使用する。この場合、前記第３流量比は、前記第１流量比と同じであることが望ましい。
【００６１】
図３Ｆを参照すれば、図３Ｂと同一な方法で、ＮＨ3のみよりなるガスに前記第３ＴｉＮ膜７６を露出させることにより、前記第３ＴｉＮ膜７６をＮＨ3ガス雰囲気でアニーリングする。ＮＨ3アニーリングして前記第３ＴｉＮ膜７６から塩素成分を除去して緻密化された前記第３ＴｉＮ膜７６（以下、酸素拡散防止ＴｉＮ膜７６ａとする）を形成する。
【００６２】
これで、前記下地膜７０上に前記下地膜保護ＴｉＮ膜７２ａ、メーンＴｉＮ膜７４ａ及び酸素拡散防止ＴｉＮ膜７６ａよりなる多層ＴｉＮ膜７８を多段階ＣＶＤ方法によって形成する。
【００６３】
図３Ｅ及び図３Ｆを参照して説明した前記酸素拡散防止ＴｉＮ膜７６ａの形成段階は場合に応じて略せる。
【００６４】
前述したように多段階ＣＶＤ方法で前記多層ＴｉＮ膜７８を形成した後、後続工程を進行するために前記多層ＴｉＮ膜７８が形成された半導体基板が大気中に露出された時、前記多層ＴｉＮ膜７８は緻密な構造を成すため、大気中の酸素の前記多層ＴｉＮ膜７８内への浸透が防止される。従って、多段階ＣＶＤ方法によって形成された前記多層ＴｉＮ膜７８では酸素浸透に伴う比抵抗増加現象を防止しうる。
【００６５】
図４Ａ〜図４Ｃは本発明の第４実施例に係る多層ＴｉＮ膜を形成する方法を説明するために工程順序通りに各工程における状態を示す断面図である。
【００６６】
図４Ａを参照すれば、半導体基板（図示せず）上に下地膜８０、例えばＴｉ膜を形成する。次いで、０．０２〜０．１の範囲内で選択され、比較的小さいＴｉＣｌ4対ＮＨ3の第１流量比、即ち比較的低い塩素含量を有する第１流量比を形成するよう各々第１流量のＴｉＣｌ4およびＮＨ3よりなる第１混合ガスに、０．２〜０．５Ｔｏｒｒの圧力及び５３０〜６８０℃の温度条件下でＣＶＤ方法によって前記下地膜８０を露出させることにより、前記下地膜８０上に第１ＴｉＮ膜８２を蒸着して１０〜１００Åの厚さに形成する。望ましくは、前記第１流量比は０．０２〜０．０５、より望ましくは０．０３〜０．０４の範囲内で選択される。
【００６７】
前記第１ＴｉＮ膜８２を蒸着する段階前に、ＮＨ3のみよりなるガスに前記基板（前記下地膜８０）を露出させる段階をさらに含む（すなわち、前記下地膜８０上にＮＨ3のみよりなるガスを供給するＮＨ3プリフロー段階を行う）こともある。具体的には、前記第１ＴｉＮ膜８２を蒸着する前に、５３０〜６８０℃の温度下で６０秒間、ＮＨ3のみよりなるガスに前記基板（前記下地膜８０）を露出させる段階をさらに含むこともある。より具体的には、前記ＮＨ3プリフロー段階は、５３０〜６８０℃の温度及び０．３Ｔｏｒｒの圧力下で６０秒間行なう。
【００６８】
図４Ｂを参照すれば、０．０２〜０．１の範囲内で選択され、前記第１流量比より大きいＴｉＣｌ4対ＮＨ3の第２流量比、即ち前記第１流量比にて供給される第１混合ガスに比べて高い塩素含量を有するように第２流量比を形成するよう各々第２流量のＴｉＣｌ4およびＮＨ3よりなる第２混合ガスを使用し、ＣＶＤ方法によって前記第２混合ガスに前記第１ＴｉＮ膜８２を露出させることにより、前記第１ＴｉＮ膜８２上に第２ＴｉＮ膜８４を蒸着して所定の厚さに形成する。前記第２ＴｉＮ膜８４の厚さは前記第１ＴｉＮ膜８２の厚さを考慮して、形成しようとする多層ＴｉＮ膜の総厚さに応じて必要な厚さに形成すればよいが、好ましくは前記第２ＴｉＮ膜８４は、前記第１ＴｉＮ膜８２（下地膜保護ＴｉＮ膜８２ａ）よりも厚いことが望ましい（なお、第３ＴｉＮ膜をさらに形成する場合には、前記第２ＴｉＮ膜は、前記第１ＴｉＮ膜および当該第３ＴｉＮ膜よりも厚いことが望ましい）。この時の蒸着温度及び圧力条件は図４Ａの前記第１ＴｉＮ膜８２の形成時と同一な条件（具体的は、この蒸着工程は、５３０〜６８０℃の温度で行ない、蒸着時の反応圧力条件は０．２〜０．５Ｔｏｒｒである。）とする。本実施例では、第２ＴｉＮ膜８４の蒸着段階前に、第１ＴｉＮ膜８２のＮＨ3アニーリングを行っていないが、第１ＴｉＮ膜８２が割合に低い塩素含量を有する第１混合ガスを使用して形成されているため、低い塩素成分を含有する第１ＴｉＮ膜８２が下地膜８０と接することになる。そのため、前記下地膜８０が塩素成分により損傷されることを減らすことができるものである。
【００６９】
図４Ｃを参照すれば、ＮＨ3のみよりなるガスに前記第２ＴｉＮ膜８４を露出させることにより、前記第１ＴｉＮ膜８２及び第２ＴｉＮ膜８４が順次に積層された結果物をＮＨ3ガス雰囲気で５３０〜６８０℃の温度にアニーリングする。前記ＮＨ3アニーリングのために、例えば３Ｔｏｒｒの圧力及び５３０〜６８０℃の温度条件下でＮＨ3のみよりなるガスを１０００ｓｃｃｍの量に６０秒間供給する。その結果、前記第１ＴｉＮ膜８２及び第２ＴｉＮ膜８４内の粒界またはその表面に存在する塩素成分が完全に除去されると同時に、塩素が除去された部分は窒素成分にて充填されることによって緻密化された前記第１ＴｉＮ膜８２（以下、下地膜保護ＴｉＮ膜８２ａとする）及び前記第２ＴｉＮ膜８４（以下、メーンＴｉＮ膜８４ａとする）よりなる多層ＴｉＮ膜８８が得られる。
【００７０】
本実施例では前記第１ＴｉＮ膜８２を蒸着して形成した後、前記第２ＴｉＮ膜８４を蒸着して形成する前に前記第１ＴｉＮ膜８２をＮＨ3アニーリングする段階を省いたが、この方法によっても前記多層ＴｉＮ膜８８はその表面及び内部で塩素成分が十分に除去された緻密化された構造をなすことになる。従って、大気中に露出されても、酸素の前記多層ＴｉＮ膜８８内への浸透が防止される。よって、多段階ＣＶＤ方法で形成された前記多層ＴｉＮ膜８８では酸素浸透に伴う比抵抗増加現象を防止しうる。
【００７１】
さらに、本実施例でも、さらに、図４Ａの前記第１ＴｉＮ膜の形成方法と同一な方法で、第３混合ガスに前記メーンＴｉＮ膜を露出させることにより、前記メーンＴｉＮ膜上に第３ＴｉＮ膜を蒸着して１０〜１００Åの厚さに形成してもよい。但し、ここでは０．０２〜０．１の範囲内で選択され、前記第２流量比より小さいＴｉＣｌ4対ＮＨ3の第３流量比（第３流量のＴｉＣｌ4／第３流量のＮＨ3）、即ち前記第２流量比にて供給される第２混合ガスより低い塩素含量を有するように前記第３流量比を形成するよう各々第３流量のＴｉＣｌ4およびＮＨ3よりなる第３混合ガスを使用する。この場合、前記第３流量比は、前記第１流量比と同じであることが望ましい。
【００７２】
さらに、図４Ｃと同一な方法で、ＮＨ3のみよりなるガスに前記第３ＴｉＮ膜を露出させることにより、前記第３ＴｉＮ膜をＮＨ3ガス雰囲気でアニーリングしてもよい。ＮＨ3アニーリングして前記第３ＴｉＮ膜から塩素成分を除去することにより緻密化された前記第３ＴｉＮ膜（以下、酸素拡散防止ＴｉＮ膜とする）を形成することができる。
【００７３】
図５は、本発明に係る多段階ＣＶＤ方法によって形成された多層ＴｉＮ膜と、従来の方法によって形成されたＴｉＮ膜における比抵抗を比較した結果を示すグラフである。
【００７４】
図５において、（ａ）は本発明に係る多段階蒸着方法によって形成された多層ＴｉＮ膜の場合である。具体的に説明すれば、５０Åの厚さを有するＴｉＮ膜をＣＶＤ方法によって形成した後、得られたＴｉＮ膜をＮＨ3アニーリングする過程を連続的に１０回繰返し、総厚さが５００Åの多層ＴｉＮ膜を形成した場合を示すものである。（ｂ）及び（ｃ）は５００Åの厚さを有するＴｉＮ膜をＣＶＤ方法によって１段階に蒸着した後、ＮＨ3ガスを供給した場合である。具体的に、（ｂ）はＮＨ3アニーリングのために６８０℃の温度及び３Ｔｏｒｒの比較的高い圧力条件下でＮＨ3ガスを１０００ｓｃｃｍの量にて供給した場合であり、（ｃ）はＮＨ3アニーリングのために６８０℃の温度及び０．３Ｔｏｒｒの比較的低い圧力条件下でＮＨ3ガスを４００ｓｃｃｍの量にて供給した場合である。（ｄ）は５００Åの厚さを有するＴｉＮ膜をＣＶＤ方法によって１段階に蒸着し、ＮＨ3ガス供給段階を省いた場合である。
【００７５】
図５の結果から、本発明に係る多段階蒸着方法によって形成された多層ＴｉＮ膜の場合は従来の他の方法に比べて比抵抗が余程低い結果が得られることが分かる。
【００７６】
結果的に、本発明によって多段階ＣＶＤ方法で形成された多層ＴｉＮ膜は塩素含量が極端に低く、大気中に露出された時、酸素の置換による比抵抗の立上りがほとんどないことが分かる。
【００７７】
また、Ｔｉ膜を形成した後、ＲＴＮ処理またはＮＨ3プラズマ処理を別に行なわなくても本発明に係る多段階ＣＶＤ方法で前記Ｔｉ膜上に多層ＴｉＮ膜を形成することによって、ＴｉＮ膜の形成時、Ｔｉ膜が塩素成分によって損傷されることが全然発生しないので、ＴｉＮ膜のリフティング現象が抑制される。結果的に、多段階ＣＶＤ方法で塩素含量の低いＴｉＮ膜を形成することによって、比抵抗の低いＴｉＮ膜の形成が可能である。
【００７８】
従って、前述したような方法で形成される多層ＴｉＮ膜を金属コンタクトにおけるバリヤー膜で採用する場合には、コンタクト抵抗を低くしうる。
【００７９】
図６Ａ〜図６Ｅは、本発明の望ましい実施例に係る半導体素子の製造方法を説明するために工程順序通りに各工程における半導体素子の形成状態を示す断面図である。
【００８０】
図６Ａを参照すれば、上部に導電層（図示せず）が形成された半導体基板１００上に前記導電層を一部露出させるコンタクトホールＨを備えた層間絶縁膜１１０を形成する。
【００８１】
図６Ｂを参照すれば、前記コンタクトホールＨが形成された結果物上にＴｉ膜１２０をスパッタリング方法またはＣＶＤ方法によって約３００〜９００Åの厚さに形成する。
【００８２】
図６Ｃを参照すれば、前記Ｔｉ膜１２０上にＴｉＣｌ4ガス及びＮＨ3ガスよりなるソースガス（ＴｉＣｌ4対ＮＨ3の所定の流量比を形成するよう各々所定の流量のＴｉＣｌ4およびＮＨ3よりなる所定の混合ガス）を使用して多段階ＣＶＤ方法によって多層ＴｉＮ膜１３０を形成する。
【００８３】
前記多層ＴｉＮ膜１３０は、第１実施例と同一な方法でＴｉ膜保護ＴｉＮ膜１３２、メーンＴｉＮ膜１３４及び酸素拡散防止ＴｉＮ膜１３６を形成することによって得られる。但し、前記メーンＴｉＮ膜１３４は単一段階のＣＶＤ工程によって形成された単一膜にも、多段階ＣＶＤ工程によって形成された多層膜にも形成しうる。
【００８４】
前記メーンＴｉＮ膜１３４を多層膜に形成する場合には、前記Ｔｉ膜保護ＴｉＮ膜１３２上にＴｉＮ膜をＣＶＤ方法で１０〜１００Åの厚さに形成した後、これをＮＨ3アニーリングして前記ＴｉＮ膜内の塩素成分を除去すると同時に、前記ＴｉＮ膜を緻密化する段階を必要な回数分繰返して所望の厚さのメーンＴｉＮ膜１３４を形成する。
【００８５】
本実施例では前記多層ＴｉＮ膜１３０がＴｉ膜保護ＴｉＮ膜１３２、メーンＴｉＮ膜１３４及び酸素拡散防止ＴｉＮ膜１３６よりなると説明したが、本発明はこれに限定されない。
【００８６】
例えば、酸素浸透に伴う比抵抗増加現象が素子に悪影響を及ぼさない程度に微小な場合には工程単純化及びコスト節減のために前記酸素拡散防止ＴｉＮ膜１３６は省ける。
【００８７】
図６Ｄを参照すれば、前記多層ＴｉＮ膜１３０が形成された結果物上に前記コンタクトホールＨの内部が充填されるように金属物質、例えばＷを蒸着して金属層１４０を形成する。
【００８８】
図６Ｅを参照すれば、前記金属層１４０が形成された結果物をＣＭＰ(Chemical Mechanical Polishing)方法で研磨して前記層間絶縁膜１１０の上面を露出させると同時に、前記コンタクトホールＨ内には前記Ｔｉ膜１２０及び多層ＴｉＮ膜１３０よりなるバリヤー膜と、前記バリヤー膜上の金属プラグ１４０ａを形成する。
【００８９】
前述したように、半導体素子のコンタクトを形成する際、Ｔｉ／ＴｉＮ構造のバリヤー膜を構成するＴｉＮ膜として多段階ＣＶＤ方法によって形成された多層ＴｉＮ膜を使用すれば、Ｔｉ膜の形成後ＲＴＮ処理のような後続処理を行なわなくても塩素成分を含有しない多層ＴｉＮ膜によってＴｉ膜の損傷を防止できるだけでなく、Ｔｉ膜上でＴｉＮ膜がリフトされる現象を防止でき、ＴｉＮ膜内における比抵抗を著しく低くしうる。
【００９０】
本実施例に係る半導体素子の製造方法では第１実施例に係る多層ＴｉＮ膜の形成方法を適用する場合に対してのみ説明したが、本発明はこれに限定されず、本発明の詳細な説明に開示されている他の全ての方法及び当業者によって本発明の範囲内で変形及び変更可能な他の方法によって形成される多層ＴｉＮ膜を半導体素子のコンタクト形成工程に適用しうる。
【００９１】
【発明の効果】
前述したように、本発明に係る多段階ＣＶＤ方法によって多層ＴｉＮ膜を形成すれば、ＴｉＮ膜内で塩素成分を完全に除去し、ＴｉＮ膜の構造を緻密化しうる。従って、ＴｉＮ膜の蒸着工程時ソースガス（ＴｉＣｌ4およびＮＨ3よりなる混合ガス）のＴｉＣｌ4ガスからの塩素成分の下地膜のＴｉ膜内への浸透を防止し、よって下地膜が塩素原子によって損傷されることを防止し、かつその上に形成されるＴｉＮ膜がリフトされる現象を防止しうる。
【００９２】
また、本発明の方法に係る多段階ＣＶＤ方法で形成された多層ＴｉＮ膜は塩素成分が十分に除去された緻密化された構造を有するので、ＴｉＮ膜内における比抵抗が著しく低くなる。従って、本発明の方法によって形成された多層ＴｉＮ膜をコンタクトのバリヤー膜として採用する場合には、コンタクトの抵抗を下げられ、バリヤー膜の段差が優秀なのでコンタクト内にボイドが形成される現象を防止しうる。
【００９３】
以上、本発明を望ましい実施例に基づき詳しく説明したが、本発明は前記実施例に限定されず、本発明の技術的思想内で当業者によって多様な変形が可能である。
【図面の簡単な説明】
【図１】 本発明の第１実施例に係る多層ＴｉＮ膜の形成方法を説明するための断面図である。
【図２】 本発明の第２実施例に係る多層ＴｉＮ膜の形成方法を説明するための断面図である。
【図３】 本発明の第３実施例に係る多層ＴｉＮ膜の形成方法を説明するための断面図である。
【図４】 本発明の第４実施例に係る多層ＴｉＮ膜の形成方法を説明するための断面図である。
【図５】 本発明によって形成された多層ＴｉＮ膜と従来の方法によって形成されたＴｉＮ膜の比抵抗を示すグラフである。
【図６】 本発明の望ましい実施例に係る半導体素子の製造方法を説明するための断面図である。
【符号の説明】
１０、５０、７０、８０…下地膜、
２０、７８、８８、１３０…多層ＴｉＮ膜、
２２、７２、８２…第１ＴｉＮ膜、
２２ａ、６２ａ、７２ａ、８２ａ…下地膜保護ＴｉＮ膜、
２４、６４、７４、８４…第２ＴｉＮ膜、
２４ａ、７４ａ、８４ａ、１３４…メーンＴｉＮ膜、
２６、７６…第３ＴｉＮ膜、
２６ａ、７６ａ、１３６…酸素拡散防止ＴｉＮ膜、
６４ａ…第１メーンＴｉＮ膜、
１００…半導体基板、
１１０…層間絶縁膜、
１２０…Ｔｉ膜、
１３２…Ｔｉ膜保護ＴｉＮ膜、
１４０…金属層、
１４０ａ…金属プラグ、
Ｈ…コンタクトホール。

Claims (17)

  1. ＴｉＣｌ４対ＮＨ３の第１流量比を形成するよう各々第１流量のＴｉＣｌ４およびＮＨ３よりなる第１混合ガスに基板を露出させることにより、前記基板上に第１ＴｉＮ膜を蒸着する段階と、
    ＮＨ３のみよりなるガスに前記第１ＴｉＮ膜を露出させることにより、前記第１ＴｉＮ膜をアニーリングする段階と、
    前記第１流量比よりも大きいＴｉＣｌ４対ＮＨ３の第２流量比を形成するよう各々第２流量のＴｉＣｌ４およびＮＨ３よりなる第２混合ガスに前記第１ＴｉＮ膜を露出させることにより、前記第１ＴｉＮ膜の上に第２ＴｉＮ膜を蒸着する段階とを含むことを特徴とする多層ＴｉＮ膜の形成方法。
  2. ＮＨ３のみよりなるガスに前記第２ＴｉＮ膜を露出させることにより、前記第２ＴｉＮ膜をアニーリングする段階と、
    前記第２流量比よりも小さいＴｉＣｌ４対ＮＨ３の第３流量比を形成するよう各々第３流量のＴｉＣｌ４およびＮＨ３よりなる第３混合ガスに前記第２ＴｉＮ膜を露出させることにより、前記第２ＴｉＮ膜の上に第３ＴｉＮ膜を蒸着する段階とをさらに含むことを特徴とする請求項１に記載の多層ＴｉＮ膜の形成方法。
  3. 前記第２ＴｉＮ膜は、前記第１ＴｉＮ膜および前記第３ＴｉＮ膜よりも厚いことを特徴とする請求項２に記載の多層ＴｉＮ膜の形成方法。
  4. 前記第１ＴｉＮ膜を蒸着する段階前に、ＮＨ３のみよりなるガスに前記基板を露出させる段階をさらに含むことを特徴とする請求項１に記載の多層ＴｉＮ膜の形成方法。
  5. 前記第１ＴｉＮ膜を蒸着する前に、５３０〜６８０℃の温度下で６０秒間、ＮＨ３のみよりなるガスに前記基板を露出させる段階をさらに含むことを特徴とする請求項１に記載の多層ＴｉＮ膜の形成方法。
  6. 前記第１流量比は、前記第３流量比と同じであることを特徴とする請求項２に記載の多層ＴｉＮ膜の形成方法。
  7. 前記第１流量比は、０．０２〜０．０５の範囲内で選択されることを特徴とする請求項１に記載の多層ＴｉＮ膜の形成方法。
  8. ＴｉＣｌ４対ＮＨ３の第１流量比を形成するよう各々第１流量のＴｉＣｌ４およびＮＨ３よりなる第１混合ガスに基板を露出させることにより、前記基板上に第１ＴｉＮ膜を蒸着する段階と、
    前記第１流量比よりも大きいＴｉＣｌ４対ＮＨ３の第２流量比を形成するよう各々第２流量のＴｉＣｌ４およびＮＨ３よりなる第２混合ガスに前記第１ＴｉＮ膜を露出させることにより、前記第１ＴｉＮ膜の上に第２ＴｉＮ膜を蒸着する段階とを含み、
    前記第１流量比は、０．０２〜０．０５の範囲内で選択されることを特徴とし、
    前記第２流量比は、０．０２〜０．１の範囲内で選択されることを特徴とする多層ＴｉＮ膜の形成方法。
  9. ＮＨ３のみよりなるガスに前記第２ＴｉＮ膜を露出させることにより、前記第２ＴｉＮ膜をアニーリングする段階と、
    前記第２流量比よりも小さいＴｉＣｌ４対ＮＨ３の第３流量比を形成するよう各々第３流量のＴｉＣｌ４およびＮＨ３よりなる第３混合ガスに前記第２ＴｉＮ膜を露出させることにより、前記第２ＴｉＮ膜の上に第３ＴｉＮ膜を蒸着する段階とをさらに含むことを特徴とする請求項８に記載の多層ＴｉＮ膜の形成方法。
  10. 前記第２ＴｉＮ膜は、前記第１ＴｉＮ膜および前記第３ＴｉＮ膜よりも厚いことを特徴とする請求項９に記載の多層ＴｉＮ膜の形成方法。
  11. 前記第１ＴｉＮ膜を蒸着する段階前に、ＮＨ３のみよりなるガスに前記基板を露出させる段階をさらに含むことを特徴とする請求項８に記載の多層ＴｉＮ膜の形成方法。
  12. 前記第１ＴｉＮ膜を蒸着する前に、５３０〜６８０℃の温度下で６０秒間、ＮＨ３のみよりなるガスに前記基板を露出させる段階をさらに含むことを特徴とする請求項８に記載の多層ＴｉＮ膜の形成方法。
  13. 前記第１流量比は、前記第３流量比と同じであることを特徴とする請求項９に記載の多層ＴｉＮ膜の形成方法。
  14. 前記第２ＴｉＮ膜を蒸着する前に、５３０〜６８０℃の温度下でＮＨ３よりなるガスに前記第１ＴｉＮ膜を露出させることにより、前記第１ＴｉＮ膜をアニーリングする段階をさらに含むことを特徴とする請求項８に記載の多層ＴｉＮ膜の形成方法。
  15. ５３０〜６８０℃の温度下で、ＮＨ３よりなるガスに前記第２ＴｉＮ膜を露出させることにより、前記第２ＴｉＮ膜をアニーリングする段階をさらに含むことを特徴とする請求項１４に記載の多層ＴｉＮ膜の形成方法。
  16. 前記第２ＴｉＮ膜を蒸着する段階前に、５３０〜６８０℃の温度および３Ｔｏｒｒ以下の圧力下で、ＮＨ３よりなるガスに前記第１ＴｉＮ膜を露出させることにより、前記第１ＴｉＮ膜をアニーリングする段階をさらに含むことを特徴とする請求項８に記載の多層ＴｉＮ膜の形成方法。
  17. 前記第１ＴｉＮ膜を蒸着する段階前に、５３０〜６８０℃の温度および０．３Ｔｏｒｒの圧力下で、ＮＨ３のみよりなるガスに前記基板を露出させる段階をさらに含むことを特徴とする請求項１６に記載の多層ＴｉＮ膜の形成方法。
JP20683899A 1998-07-22 1999-07-21 多層ＴｉＮ膜の形成方法 Expired - Fee Related JP3732048B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR19980029527 1998-07-22
KR99P9184 1999-03-18
KR1019990009184A KR100331545B1 (ko) 1998-07-22 1999-03-18 다단계 화학 기상 증착 방법에 의한 다층 질화티타늄막 형성방법및 이를 이용한 반도체 소자의 제조방법
KR98P29527 1999-03-18

Publications (2)

Publication Number Publication Date
JP2000068232A JP2000068232A (ja) 2000-03-03
JP3732048B2 true JP3732048B2 (ja) 2006-01-05

Family

ID=26633945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20683899A Expired - Fee Related JP3732048B2 (ja) 1998-07-22 1999-07-21 多層ＴｉＮ膜の形成方法

Country Status (3)

Country Link
US (2) US6207557B1 (ja)
JP (1) JP3732048B2 (ja)
KR (1) KR100331545B1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331545B1 (ko) * 1998-07-22 2002-04-06 윤종용 다단계 화학 기상 증착 방법에 의한 다층 질화티타늄막 형성방법및 이를 이용한 반도체 소자의 제조방법
JP4505915B2 (ja) * 2000-01-13 2010-07-21 東京エレクトロン株式会社 成膜方法
US6436820B1 (en) * 2000-02-03 2002-08-20 Applied Materials, Inc Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å
JP2001298028A (ja) * 2000-04-17 2001-10-26 Tokyo Electron Ltd 半導体デバイス製造方法
KR100414948B1 (ko) * 2000-06-30 2004-01-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US6569751B1 (en) * 2000-07-17 2003-05-27 Lsi Logic Corporation Low via resistance system
US6930041B2 (en) * 2000-12-07 2005-08-16 Micron Technology, Inc. Photo-assisted method for semiconductor fabrication
US7067416B2 (en) * 2001-08-29 2006-06-27 Micron Technology, Inc. Method of forming a conductive contact
JP2003152165A (ja) * 2001-11-15 2003-05-23 Fujitsu Ltd 半導体装置およびその製造方法
KR100445069B1 (ko) * 2001-12-31 2004-08-21 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
DE10208714B4 (de) * 2002-02-28 2006-08-31 Infineon Technologies Ag Herstellungsverfahren für einen Kontakt für eine integrierte Schaltung
US6753618B2 (en) 2002-03-11 2004-06-22 Micron Technology, Inc. MIM capacitor with metal nitride electrode materials and method of formation
DE10219115A1 (de) * 2002-04-29 2003-11-13 Infineon Technologies Ag Verfahren zum Füllen eines Kontaktlochs und integrierte Schaltungsanordnung mit Kontaktloch
DE10240116A1 (de) * 2002-08-30 2004-03-11 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung lokaler Verbindungsbarrierenschichten
US6893963B2 (en) * 2003-04-04 2005-05-17 Powerchip Semiconductor Corp. Method for forming a titanium nitride layer
US20050112876A1 (en) * 2003-11-26 2005-05-26 Chih-Ta Wu Method to form a robust TiCI4 based CVD TiN film
JP4545433B2 (ja) 2003-12-26 2010-09-15 東京エレクトロン株式会社 成膜方法
TW200526806A (en) 2004-01-15 2005-08-16 Tokyo Electron Ltd Film-forming method
US7072217B2 (en) * 2004-02-24 2006-07-04 Micron Technology, Inc. Multi-state memory cell with asymmetric charge trapping
KR100587686B1 (ko) * 2004-07-15 2006-06-08 삼성전자주식회사 질화 티타늄막 형성방법 및 이를 이용한 커패시터 제조방법
CN100368593C (zh) * 2004-09-21 2008-02-13 上海华虹Nec电子有限公司 一种消除氮化钛膜应力、降低膜电阻的退火方法
KR100596486B1 (ko) * 2005-05-23 2006-07-04 삼성전자주식회사 스택형 반도체 장치 및 그 제조 방법
KR100642763B1 (ko) * 2005-09-06 2006-11-10 삼성전자주식회사 반도체 소자의 ＴｉＮ 막 구조, 그 제조 방법, ＴｉＮ 막구조를 채용하는 반도체 소자 및 그 제조방법
US20080050522A1 (en) * 2006-08-23 2008-02-28 Atomic Energy Council-Institute Of Nuclear Energy Research Preparative method for protective layer of susceptor
JP5047186B2 (ja) * 2006-09-27 2012-10-10 京セラ株式会社 太陽電池素子とその製造方法
US7521379B2 (en) 2006-10-09 2009-04-21 Applied Materials, Inc. Deposition and densification process for titanium nitride barrier layers
JP5209106B2 (ja) * 2011-10-28 2013-06-12 東京エレクトロン株式会社 半導体デバイス製造方法
US8975187B2 (en) * 2013-03-15 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Stress-controlled formation of tin hard mask
CN104867873B (zh) * 2014-02-21 2018-03-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
WO2015145751A1 (ja) 2014-03-28 2015-10-01 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
US10453747B2 (en) * 2017-08-28 2019-10-22 Globalfoundries Inc. Double barrier layer sets for contacts in semiconductor device
US11056345B2 (en) 2017-12-19 2021-07-06 Asm Ip Holding B.V. Method for manufacturing semiconductor device
US11908893B2 (en) * 2021-08-30 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279857A (en) * 1991-08-16 1994-01-18 Materials Research Corporation Process for forming low resistivity titanium nitride films
US5308655A (en) 1991-08-16 1994-05-03 Materials Research Corporation Processing for forming low resistivity titanium nitride films
US5393565A (en) * 1992-06-08 1995-02-28 Fujitsu Limited Method for deposition of a refractory metal nitride and method for formation of a conductive film containing a refractory metal nitride
JP2570576B2 (ja) * 1993-06-25 1997-01-08 日本電気株式会社 半導体装置の製造方法
KR960016231B1 (en) * 1993-09-15 1996-12-07 Hyundai Electronics Ind Semiconductor metal wire forming method
US5514908A (en) 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
US5975912A (en) * 1994-06-03 1999-11-02 Materials Research Corporation Low temperature plasma-enhanced formation of integrated circuits
US5665640A (en) * 1994-06-03 1997-09-09 Sony Corporation Method for producing titanium-containing thin films by low temperature plasma-enhanced chemical vapor deposition using a rotating susceptor reactor
JP3280803B2 (ja) 1994-08-18 2002-05-13 沖電気工業株式会社 半導体装置及びその製造方法
US5591672A (en) 1995-10-27 1997-01-07 Vanguard International Semiconductor Corporation Annealing of titanium - titanium nitride in contact hole
US5552340A (en) 1995-10-27 1996-09-03 Vanguard International Semiconductor Corp. Nitridation of titanium, for use with tungsten filled contact holes
US5705442A (en) 1995-10-27 1998-01-06 Vanguard International Semiconductor Corporation Optimized tungsten contact plug process via use of furnace annealed barrier layers
US5994181A (en) * 1997-05-19 1999-11-30 United Microelectronics Corp. Method for forming a DRAM cell electrode
TW408433B (en) * 1997-06-30 2000-10-11 Hitachi Ltd Method for fabricating semiconductor integrated circuit
JPH1167686A (ja) * 1997-08-14 1999-03-09 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP3287392B2 (ja) * 1997-08-22 2002-06-04 日本電気株式会社 半導体装置およびその製造方法
KR100273989B1 (ko) * 1997-11-25 2001-01-15 윤종용 반도체장치의콘택형성방법
KR100331545B1 (ko) * 1998-07-22 2002-04-06 윤종용 다단계 화학 기상 증착 방법에 의한 다층 질화티타늄막 형성방법및 이를 이용한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20000011213A (ko) 2000-02-25
US6291342B2 (en) 2001-09-18
US6207557B1 (en) 2001-03-27
US20010002334A1 (en) 2001-05-31
KR100331545B1 (ko) 2002-04-06
JP2000068232A (ja) 2000-03-03

Similar Documents

Publication Publication Date Title
JP3732048B2 (ja) 多層ＴｉＮ膜の形成方法
US6955983B2 (en) Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer
US7521379B2 (en) Deposition and densification process for titanium nitride barrier layers
US6794311B2 (en) Method and apparatus for treating low k dielectric layers to reduce diffusion
KR100588887B1 (ko) 질화막 형성 방법, 반도체 장치의 배선 형성 방법
US20050124154A1 (en) Method of forming copper interconnections for semiconductor integrated circuits on a substrate
US20110306203A1 (en) Interconnect structure and method of manufacturing a damascene structure
JP2002334884A (ja) 半導体素子の金属配線形成方法
US6777327B2 (en) Method of barrier metal surface treatment prior to Cu deposition to improve adhesion and trench filling characteristics
JP4804725B2 (ja) 半導体装置の導電性構造体の形成方法
KR100889401B1 (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치,프로그램 및 기록매체
KR100289515B1 (ko) 베리어 메탈층 및 그 형성방법
JP2005150280A (ja) 半導体装置の製造方法及び半導体製造装置
KR100465093B1 (ko) 반도체 소자의 제조 방법
JP2004179605A (ja) アルミニウム金属配線形成方法
KR100639458B1 (ko) ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
EP0839927A2 (en) Method of forming films comprising TiN and Al
JP2002299283A (ja) 半導体装置の製造方法
KR100503965B1 (ko) 반도체 소자의 확산 방지막 형성 방법
KR20010027365A (ko) 배리어 메탈층을 갖춘 반도체 소자의 제조 방법
JP3592209B2 (ja) 半導体装置の製造方法
TW442848B (en) Method of forming multilayer titanium nitride film by multiple step chemical vapor deposition process and method of manufacturing semiconductor device using the same
JPH08172059A (ja) 半導体装置の製造方法
KR20010048188A (ko) 텅스텐 플러그 형성방법
KR20040060005A (ko) 반도체 소자의 베리어 금속막 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051011

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101021

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111021

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121021

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131021

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees