JP4505915B2 - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP4505915B2
JP4505915B2 JP2000004994A JP2000004994A JP4505915B2 JP 4505915 B2 JP4505915 B2 JP 4505915B2 JP 2000004994 A JP2000004994 A JP 2000004994A JP 2000004994 A JP2000004994 A JP 2000004994A JP 4505915 B2 JP4505915 B2 JP 4505915B2
Authority
JP
Japan
Prior art keywords
film
gas
processed
film forming
processing container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000004994A
Other languages
English (en)
Other versions
JP2001192828A (ja
Inventor
敏夫 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2000004994A priority Critical patent/JP4505915B2/ja
Priority to US09/757,582 priority patent/US6448181B2/en
Priority to TW090100774A priority patent/TW479295B/zh
Priority to KR10-2001-0001744A priority patent/KR100505197B1/ko
Publication of JP2001192828A publication Critical patent/JP2001192828A/ja
Application granted granted Critical
Publication of JP4505915B2 publication Critical patent/JP4505915B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54Apparatus specially adapted for continuous coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/905Cleaning of reaction chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体ウエハ等に膜を堆積させる成膜方法に関する。
【0002】
【従来の技術】
一般に、半導体集積回路を製造するためには、半導体ウエハ等のシリコン基板に対して、成膜とパターンエッチング等を繰り返し行なって、多数の所望の素子を形成するようになっている。
ところで、各素子間を接続する配線、各素子に対する電気的コンタクトを図る配線層の下層には、基板のSiと配線材料との相互拡散を抑制する目的で、或いは下地層との剥離を防止する目的でバリヤメタルが用いられるが、このバリヤメタルとしては、電気抵抗が低いことは勿論のこと、耐腐食性に優れた材料を用いなければならない。このような要請に対応できるバリヤメタルの材料として、特に、高融点金属材料を用いた、例えばTiN膜等が多用される傾向にある。
【0003】
このTiN膜のバリヤメタルを形成するには、一般的には高融点金属化合物ガスであるTiCl4 と還元ガスであるNH3 ガスを用いて熱CVDで成膜するようになっている。
また、この成膜処理を行なう成膜装置にあっては、この中の半導体ウエハを載置する載置台の表面には、このウエハの熱的面内均一性を保持し、且つ載置台等に含まれる金属元素に起因する金属汚染等を防止する目的で、堆積する膜種と同じ膜、ここではTiN膜よりなるプリコート膜が予め形成されているのが一般的である。このプリコート膜は、成膜装置内をクリーニングする毎に除去されてしまうので、クリーニング毎に前処理として載置台の表面に薄くプリコート膜を堆積させるようになっている。
【0004】
このような成膜装置を用いて半導体ウエハに膜を堆積させる場合、この前工程におけるウエハ処理状況に応じてこの成膜処理が行なわれるので、成膜装置内で常時連続的に半導体ウエハに対して成膜処理が行われるとは限らない。例えば1カセット25枚の半導体ウエハを1枚ずつ連続的に成膜処理したならば、次のカセットが搬送されてくるまで一定の時間、成膜装置をアイドリングさせておき、そして、未処理の半導体ウエハを収容したカセットが搬送されてくると、再度、成膜装置をフル稼働状態として25枚のウエハに対して連続的に膜を堆積させる、という具合に、アイドリングとフル稼働状態とを繰り返し行なうようになるのが一般的である。
この場合、上記アイドリング期間は、成膜処理の前工程の処理状況に応じて長くもなれば、短くもなり、例えば10分〜1時間、或いはそれ以上アイドリング期間が長くなる場合もある。
【0005】
図8は上述したような従来の成膜方法の一連のタイミングチャートの一例を示しており、例えばここでは成膜装置で25枚のウエハを連続的に成膜処理したならば、1時間のアイドリングを行ない、このアイドリング後に再度25枚のウエハを連続的に成膜処理するようになっている。この場合、成膜時のプロセス温度は例えば680℃とし、アイドリング時の待機温度は例えば550℃に落として省エネルギを図っている。また、アイドリング時には、次の成膜処理の再開に備えて成膜装置の真空引き可能な処理容器内に不活性ガスとして例えばN2 ガスを流して処理容器内等に不純なガスが侵入することを防止すると共に、内部環境が変化することを防止するようになっている。
【0006】
【発明が解決しようとする課題】
ところで、上述のように処理容器内等の内部環境の変化を防止するために、アイドリング期間中には、連続的にN2 ガスを流しているにもかかわらず、アイドリングの終了後に再度、成膜処理を開始してウエハを例えば25枚連続的に成膜した場合、最初の1枚目だけが、膜厚について不安定となって、目標とする膜厚よりも厚くなったり、或いは薄くなったりするという現象がしばしば発生して再現性が劣化するのみならず、面内膜厚均一性も劣化させる、といった問題があった。このため、成膜開始直後の第1枚目にはダミーウエハを用いることも行なわれていた。このような現象は、アイドリングが終了して成膜を再開した時の1枚目だけに特に集中して発生しており、歩留り低下の原因にもなっていた。
【0007】
このように成膜処理再開後の第1枚目だけが特に膜厚の再現性が劣化する理由は、ガス流路の配管系の内壁や処理容器内壁等の付着している原料ガス等に起因しているものと推察されるが、その他にも装置により、或いは同じ装置でも載置台のプリコートの条件等に起因して第1枚目のウエハの膜厚が厚くなったり、或いは薄くなったりしており、その原因は十分に解明されておらず、上記した現象の早期の解決が望まれている。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、長いアイドリング後の成膜開始直後の第1枚目の被処理体に対する膜厚の再現性及び面内均一性を向上させることができる成膜方法を提供することにある。
【0008】
【課題を解決するための手段】
本発明者は、膜厚の再現性等について鋭意研究した結果、長いアイドリング後の成膜処理再開時の第1枚目の成膜処理操作においては、直前に前処理として原料ガスか還元ガスのいずれか一方を短時間だけ流すことにより再現性を改善することができる、という知見を得ることにより本発明に至ったものである。
請求項1に規定する発明は、真空引き可能な処理容器内にてチタン又はタングステンよりなる高融点金属を含む高融点金属化合物ガスと還元ガスとを用いて被処理体の表面に所定の膜を堆積させる成膜処理を行なう成膜方法において、成膜処理を行なっていない所定の時間以上のアイドリングを行い、該アイドリングの直後であって前記成膜処理を開始する直前に、前記高融点金属化合物ガスと前記還元ガスとを同時に流して前記所定の膜の堆積を複数の被処理体に対して連続的に行なった場合に第1枚目の被処理体の膜厚が後続する被処理体の膜厚よりも薄くなる傾向の時には前記被処理体を前記処理容器内へ導入しない状態で前記高融点金属化合物ガスを前記処理容器内へ所定の時間だけ予め流すプリフロー操作を行ない、前記高融点金属化合物ガスと前記還元ガスとを同時に流して前記所定の膜の堆積を複数の被処理体に対して連続的に行なった場合に第1枚目の被処理体の膜厚が後続する被処理体の膜厚よりも厚くなる傾向の時には前記被処理体を前記処理容器内へ導入しない状態で前記還元ガスを前記処理容器内へ所定の時間だけ予め流すプリフロー操作を行なう。
これにより、処理容器内の雰囲気を、連続成膜中と略同一にすることができ、膜厚の再現性のみならず、膜厚の面内均一性も向上させることが可能となる。
均一性の改善を図ることができる。
【0009】
この場合、請求項2に規定するように、前記成膜処理を開始する直前には、成膜処理を行なっていない所定の時間以上のアイドリング期間が存在する時に、上記プリフロー操作を行なう。
特に、請求項3に規定するように、前記アイドリング期間後に前記高融点金属化合物ガスと前記還元ガスとを同時に流して前記所定の膜の堆積を複数の被処理体に対して連続的に行なった場合に、第1枚目の被処理体の膜厚が後続する被処理体の膜厚よりも薄くなる傾向の時には、前記プリフロー操作時は前記高融点金属化合物ガスを流す。
【0010】
逆に、請求項4に規定するように、前記アイドリング期間後に前記高融点金属化合物ガスと前記還元ガスとを同時に流して前記所定の膜の堆積を複数の被処理体に対して連続的に行なった場合に、第1枚目の被処理体の膜厚が後続する被処理体の膜厚よりも厚くなる傾向の時には、前記プリフロー操作時は前記還元ガスを流す。
また、例えば請求項5に規定するように、前記高融点金属化合物ガスはTiCl4 ガスであり、前記還元ガスはNH3 ガスである。
【0011】
【発明の実施の形態】
以下に、本発明に係る成膜方法の一実施例を添付図面に基づいて詳述する。
まず、本発明方法を実施するための成膜装置の一例を説明する。図1は本発明方法を実施する成膜装置を示す概略構成図、図2は本発明方法と従来方法とを比較するタイミングチャートを示す工程図、図3は図2に示す方法で堆積した膜の評価結果を示すグラフである。
本実施例では、高融点金属化合物ガスとして高融点金属ハロゲン化合物であるTiCl4 ガスと還元ガスとしてNH3 ガスを用いて、成膜装置によりTiN膜を形成する場合を例にとって説明する。
【0012】
図示するように、成膜装置2は、例えばステンレススチール等により円筒体状に成形された処理容器4を有している。この処理容器4の底部6には、容器内の雰囲気を排出するための排気口8が設けられており、この排気口8には真空引きポンプを介設した排気系(図示せず)が接続されて、処理容器4内を底部周辺部から均一に真空引きできるようになっている。
この処理容器4内には、支柱10上に支持される円板状の載置台12が設けられ、この円板状の載置台12上に被処理体として例えば半導体ウエハWを載置し得るようになっている。具体的には、この載置台12は、例えばAlNなどのセラミックよりなり、この内部に加熱手段として抵抗加熱ヒータ14が埋め込まれている。そして、この載置台12の表面にプリコート膜(図示せず)が全面的に形成されている。
【0013】
一方、処理容器4の天井部には、必要な処理ガスを供給するシャワーヘッド16が一体的に設けられた天井板18が容器側壁に対して気密に取り付けられている。このシャワーヘッド16は、上記載置台12の上面の略全面を覆うように対向させて設けられており、載置台12との間に処理空間Sを形成している。このシャワーヘッド16は、処理空間Sに各種のガスをシャワー状に導入するものであり、シャワーヘッド16の下面の噴射面にはガスを噴射するための多数の噴射孔20が形成される。
【0014】
また、この処理容器4の側壁には、ウエハの搬入・搬出時に気密に開閉可能になされたゲートバルブ22が設けられる。そして、この処理容器4の側壁にはこのゲートバルブ22を介して連通されるように、真空引き可能になされたロードロック室24が設けられ、このロードロック室24内には、ウエハWを搬送する多関節アーム26が旋回及び屈伸可能に設けられる。このロードロック室24内へも必要に応じてN2 ガスを供給できるようになっている。尚、ロードロック室24に代えて、トランスファーチャンバを設ける場合もあるが、特に問わない。また、このロードロック室24には図示しないカセット室等が連結されている。
【0015】
次に、以上のように構成された装置を用いて行なわれる本発明方法について説明する。
まず、一般的な成膜時の半導体ウエハWの流れについて説明すると、処理すべきウエハが存在しない時には成膜装置はアイドリング状態に維持されており、処理すべきウエハが到来すると、ロードロック室24内を真空引きして予め真空状態になされている処理容器4内と略同圧になったならば、ゲートバルブ22を開いて両室24、4を連通する。そして、多関節アーム26を駆動してロードロック室24内の未処理の半導体ウエハWを処理容器4内へロードして搬入し、これを載置台12上に載置する。この時、ロードロック室24と処理容器4とを連通する直前は、処理容器4内よりもロードロック室24内の圧力を例えば7〜14Pa(≒50〜100mTorr)程度陽圧にしておき、連通時に処理容器4内の雰囲気がロードロック室24内側へ流入しないようにしている。
【0016】
このように、ウエハWのロードを行なったならば、成膜処理を開始する。ここでは、例えばTiCl4 ガスとNH3 ガスとを用いて例えばプロセス温度680℃にて熱CVDによりTiN膜を成膜する。
このようにして、成膜処理が完了したならば、この処理済みのウエハWをロードロック室24側へアンロードして搬出し、これに引き続いて未処理のウエハを処理容器4内へロードし、上述のようにTiN膜の成膜を行なう。このようにして未処理のウエハが存在する限り、成膜処理を連続的に行なう。
ここで、未処理のウエハが存在しなくなったならば、成膜装置2をアンドリング状態とする。このアイドリング状態では、処理容器4内にN2 ガスを流しておき、また、省エネルギのため載置台12の温度をプロセス温度、例えば680℃よりも低い温度、例えば550℃程度まで降下させておく。この場合、載置台12の温度を過度に低くすると、再度成膜処理を開始する時に、載置台12の昇温安定化に時間を要してしまうので、上述のように550℃程度とする。
【0017】
このようにして、処理すべきウエハが到着して再度成膜処理を開始する場合には、本発明方法においては、長時間(少なくとも数分程度)のアイドリング後の最初の第1枚目のウエハの成膜処理を行なう直前に、高融点金属化合物ガスであるTiCl4 と還元ガスであるNH3 ガスの内のいずれか一方のガス、ここではTiCl4 ガスを処理容器4内へ所定の短い時間だけ予め流すプリフロー操作を行なう。
具体的には、アイドリングの直後であって連続成膜を行なう前段でプリフロー操作を行ない、例えば5秒間程度、TiCl4 ガスのみを処理容器4へ流し、処理容器4内の雰囲気を改善する。このTiCl4 ガスを流す時は、ウエハWは処理容器4内へはロードしておらず、このプリフロー操作を行なった直後に、ウエハWを処理容器4内へ導入し、以後は、連続成膜を行なう。
これにより、この第1枚目のウエハに堆積する膜の膜厚は、第2枚目以降のウエハに堆積する膜の膜厚と略同じになり、膜厚の再現性を改善できるのみならず、膜厚の面内均一性も向上させることが可能となる。
【0018】
次に、25枚の半導体ウエハを連続的に処理する工程を、途中にアイドリングを含めて全部で6工程行ない、全体で150枚のウエハを成膜処理したので、その時の結果について説明する。この時のタイムチャートは図2に示されており、工程1〜工程3が従来方法であり、工程4〜工程6が本発明方法である。
図2に示すように、1回の連続処理ではTiCl4 ガスとNH3 ガスを用いて25枚のウエハに対して連続的にTiN膜の成膜処理を施し、この時のプロセス温度は略680℃、プロセス圧力は略40Paである。また、アイドリング期間は、ここでは30分程度とっており、載置台の温度を550℃程度まで降下させている。ここで載置台の昇温及び降温にそれぞれ10分程度を要している。
【0019】
本発明方法に相当する工程4〜工程6において、それぞれ連続成膜を開始する直前に、ウエハ不存在状態にて処理容器4内に5秒間だけTiCl4 ガスを流すプリフロー操作を行なっている。
以上のようにして成膜した各ウエハの膜厚の測定結果を図3に示す。実際には、膜厚ではなくてシート抵抗を測定しており、このシート抵抗の値は膜厚と略1:1で対応しており、シート抵抗値が大きいと膜厚は薄くなり、逆にシート抵抗値が小さくなると膜厚は厚くなる。各ウエハの膜厚(シート抵抗)の測定は、1枚につき49ポイント測定してその平均値をグラフ中に現しており、また、この値より膜厚の面内均一性を求めた。尚、図3中においては、各工程1〜6において、第1枚目と第2枚目と第13枚目と第25枚目の各値を代表して示している。
【0020】
図3に示すグラフから明らかなように、従来方法の工程1〜3にあっては、各工程の第1枚目のシート抵抗値は、他の第2枚目、第13枚目、第25枚目のシート抵抗値よりも飛び抜けて高くて膜厚が薄くなっており、また、第2枚目以降はシート抵抗値(膜厚)が略一定している。また、この工程1〜3においては、第1枚目のウエハの膜厚の面内均一性も飛び抜けて劣化している。
これに対して、工程4〜6にて示される本発明方法の場合には、各工程4〜6における第1枚目のウエハのシート抵抗値(膜厚)は改善されて、他の第2枚目以降のウエハの膜厚と略同一になっている。また、同様に第1枚目のウエハの膜厚の面内均一性も大幅に改善されていることが判明する。
【0021】
このように、ある程度の長さのアイドリング期間が存在した場合において、次に成膜処理を再開する時にはその直前に少なくとも数秒程度だけTiCl4 ガスを流すことにより、第1枚目のウエハの膜厚の再現性及び膜厚の面内均一性を大幅に改善することができる。この理由は、アイドリング期間中にガス供給系の配管内壁や処理容器内壁等から付着していたTiCl4 ガスが脱離するが、第1枚目のウエハの成膜処理時には、供給したTiCl4 ガスの一部が配管内壁や処理容器内壁に再付着して消費されるからであると推察される。
上述の場合、TiCl4 ガスを流す期間は5秒以上としてもよいし、また、アイドリング中において載置台12の温度を、プロセス温度と同じ例えば680℃に維持してもよい。
【0022】
また、上記実施例では、アイドリング期間が30分であるが、これに限らず、例えば数分、例えば10分程度でも本発明のプリフロー操作を行なうのが好ましい。
ここで、注意されたい点は、TiCl4 ガスとNH3 ガスとの供給を同時に開始する従来の成膜方法(工程1〜3)を行なった時に、最初の第1枚目のウエハの堆積膜のシート抵抗値が高くなるような傾向の場合には、本発明の工程4〜6におけるプリフロー操作時に高融点化合物ガスであるTiCl4 ガスを事前に流すが、逆に、第1枚目のウエハの堆積膜のシート抵抗値が低くなるような傾向にある場合には、還元ガスであるNH3 ガスを事前に流すようにする。この点については後述する。
【0023】
ここで、上記本発明方法の有効性を更に確認するために、上述したようなプリフロー操作以外の種類の前処理を行なって連続成膜を行なったので、その評価結果について説明する。
図4は連続成膜に先立って行なった種々の前処理の態様を示すタイミングチャート、図5は図4に示す種々の態様の前処理を行なって成膜した時の膜厚の評価結果を示すグラフである。
ここでは1回の連続処理ではTiCl4 ガスとNH3 ガスを用いて3枚のウエハに対して連続的にTiN膜を成膜処理し、この時のプロセス温度は680℃である。また、アイドリング期間は、図2に示した場合と同様に30分程度とっている。そして、本発明方法に相当する工程12、16、17において、それぞれ連続成膜する直前に、ウエハ不存在状態にて処理容器4内に5秒間だけTiCl4 ガスを流すプリフロー操作を行なっている。
【0024】
上記本発明方法の工程12、16、17以外では、連続成膜開始直前に以下のようなことを行なっている。すなわち、工程11では成膜開始直前に5分間だけ還元ガスであるNH3 ガスを流しており、工程13では成膜開始直前に5分間だけN2 ガスも含めて何らガスを流さないようにしており、工程14では成膜開始直前に5分間だけN2 ガスを流すと共に、アイドリング時には載置台温度を690℃に少し上げており、工程15では成膜開始直前に10秒間だけN2 ガスは処理容器を迂回してEvac ライン(図示せず)から直接排気されており、工程18では成膜開始直前にTiCl4 ガスの供給ラインをN2 ガスでパージしている。
【0025】
この結果は、図5に示すように、本発明方法の工程12、16、17以外の他の工程11、13〜15、18では、いずれも3枚連続処理の内の第1枚目のウエハの堆積膜のシート抵抗値は後続する他のウエハよりも高くなっており(膜厚は薄くなっている)、しかも、膜厚の面内均一性も4%程度まで達している工程が多く、特性上好ましくない。
これに対して、本発明方法の工程12、16、17の場合には、いずれも3枚連続処理の内の第1枚目のウエハの堆積膜のシート抵抗値は低くなって後続する他のウエハと同様な値になっており、再現性が大幅に向上しているのみならず、膜厚の面内均一性もかなり向上していることが判明した。
【0026】
以上のような点からも、本発明方法のように少なくとも数分間程度のアイドリング期間後に成膜処理を再開する場合には、第1枚目のウエハ処理に先立ってTiCl4 ガスのみを少なくとも数秒間程度だけ処理容器内へ流すプリフロー操作を行なうことにより、第1枚目のウエハの堆積膜の再現性及び膜厚の面内均一性を大幅に向上できることが確認できた。
尚、上記各実施例ではプリフロー操作時にTiCl4 ガスを流しているが、このTiCl4 ガスを流す方法は従来方法のようにプリフロー操作なしで成膜処理を行なった時に、第1枚目のウエハの堆積膜のシート抵抗値が後続する他のウエハより高くなる傾向にあるような装置状態の時に適用できるが、装置状態によっては、逆に第1枚目のウエハの堆積膜のシート抵抗値が後続する他のウエハより低くなる傾向にある場合も発生し、このような場合は上記方法が適用できない。このような装置状態の場合には、プリフロー操作にてTiCl4 ガスではなくて、還元ガスであるNH3 ガスを流すようにする。
【0027】
図6は上記したような本発明の変形例の成膜方法と比較例とを説明するためのタイミングチャート、図7は図6に示す成膜方法による堆積膜の評価結果を示すグラフである。ここでは1回の連続処理ではTiCl4 ガスとNH3 ガスを用いて10枚のウエハに対して連続的にTiN膜の成膜処理を施し、この時のプロセス温度は680℃である。
また、アイドリング期間は、それぞれ10時間程度とってあり、その間はN2 ガスを処理容器内に流しており、また、その時の載置台の温度は550℃まで降温させている。そして、本発明方法に相当する工程23では、連続成膜する直前に、ウエハ不存在状態にて処理容器4内に5分間だけNH3 ガスを流すプリフロー操作を行なっている。尚、この5分間は、これに限定されず、例えば10数秒以上であればよい。
【0028】
この時の堆積膜の評価結果は、図7に示されている。尚、図7において各工程では第1枚目と第2枚目と第10枚目の測定結果のみを記してある。
このグラフから明らかなように、従来方法に対応する工程21、22の場合には、いずれも第1枚目のウエハの堆積膜のシート抵抗値は後続する他のウエハより低下して(膜厚は厚くなっている)、再現性が劣っている。これに対して、本発明方法の工程23の場合には、連続成膜の開始直前にNH3 ガスを流すプリフロー操作を行なったので、第1枚目のウエハの堆積膜のシート抵抗値は後続する他のウエハと略同じとなり、再現性が大幅に向上していることが判明した。
尚、上記実施例におけるプロセス温度、アイドリング期間等は単に一例を示したに過ぎず、これに限定されないのは勿論である。
【0029】
また、ここでは抵抗加熱ヒータを用いた枚葉式の成膜装置を例にとって説明したが、これに限定されず、例えば加熱ランプを用いた成膜装置等にも適用できる。
更には、ここではTiN膜を成膜する場合を例にとって説明したが、高融点金属化合物ガスと還元ガスを用いた成膜方法には全て適用でき、例えばTi膜、W(タングステン)膜、WN膜、WSi膜等を成膜する場合にも本発明方法を適用できるのは勿論である。
また、被処理体としては、半導体ウエハに限定されず、LCD基板、ガラス基板等にも適用することができる。
【0030】
【発明の効果】
以上説明したように、本発明の成膜方法によれば、次のように優れた作用効果を発揮することができる。
処理容器内にて高融点金属化合物ガスと還元ガスとを用いて被処理体の表面に所定の膜を堆積する際に、上記被処理体を上記処理容器内へ導入しない状態で上記いずれか一方のガスのみを予め短時間だけ流すことにより、処理容器内の雰囲気を、連続成膜中と略同一にすることができ、膜厚の再現性のみならず、膜厚の面内均一性も向上させることができる。特に、アイドリング期間後に複数枚の被処理体を連続成膜する際には、最初の第1枚目の被処理体の膜厚の再現性及び面内均一性の改善を図ることができる。
【図面の簡単な説明】
【図1】本発明方法を実施する成膜装置を示す概略構成図である。
【図2】本発明方法と従来方法とを比較するタイミングチャートを示す工程図である。
【図3】図2に示す方法で堆積した膜の評価結果を示すグラフである。
【図4】連続成膜に先立って行なった種々の前処理の態様を示すタイミングチャートである。
【図5】図4に示す種々の態様の前処理を行なって成膜した時の膜厚の評価結果を示すグラフである。
【図6】本発明の変形例の成膜方法と比較例とを説明するためのタイミングチャートである。
【図7】図6に示す成膜方法による堆積膜の評価結果を示すグラフである。
【図8】従来の成膜方法の一連のタイミングチャートを示す図である。
【符号の説明】
2 成膜装置
4 処理容器
12 載置台
14 抵抗加熱ヒータ
16 シャワーヘッド
24 ロードロック室
W 半導体ウエハ(被処理体)

Claims (2)

  1. 真空引き可能な処理容器内にてチタン又はタングステンよりなる高融点金属を含む高融点金属化合物ガスと還元ガスとを用いて被処理体の表面に所定の膜を堆積させる成膜処理を行なう成膜方法において、
    成膜処理を行なっていない所定の時間以上のアイドリングを行い、
    該アイドリングの直後であって前記成膜処理を開始する直前に、
    前記高融点金属化合物ガスと前記還元ガスとを同時に流して前記所定の膜の堆積を複数の被処理体に対して連続的に行なった場合に第1枚目の被処理体の膜厚が後続する被処理体の膜厚よりも薄くなる傾向の時には前記被処理体を前記処理容器内へ導入しない状態で前記高融点金属化合物ガスを前記処理容器内へ所定の時間だけ予め流すプリフロー操作を行ない、
    前記高融点金属化合物ガスと前記還元ガスとを同時に流して前記所定の膜の堆積を複数の被処理体に対して連続的に行なった場合に第1枚目の被処理体の膜厚が後続する被処理体の膜厚よりも厚くなる傾向の時には前記被処理体を前記処理容器内へ導入しない状態で前記還元ガスを前記処理容器内へ所定の時間だけ予め流すプリフロー操作を行なうようにしたことを特徴とする成膜方法。
  2. 前記高融点金属化合物ガスはTiCl ガスであり、前記還元ガスはNH ガスであることを特徴とする請求項1記載の成膜方法。
JP2000004994A 2000-01-13 2000-01-13 成膜方法 Expired - Fee Related JP4505915B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000004994A JP4505915B2 (ja) 2000-01-13 2000-01-13 成膜方法
US09/757,582 US6448181B2 (en) 2000-01-13 2001-01-11 Method for forming film
TW090100774A TW479295B (en) 2000-01-13 2001-01-12 Method for forming film
KR10-2001-0001744A KR100505197B1 (ko) 2000-01-13 2001-01-12 막형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000004994A JP4505915B2 (ja) 2000-01-13 2000-01-13 成膜方法

Publications (2)

Publication Number Publication Date
JP2001192828A JP2001192828A (ja) 2001-07-17
JP4505915B2 true JP4505915B2 (ja) 2010-07-21

Family

ID=18533702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000004994A Expired - Fee Related JP4505915B2 (ja) 2000-01-13 2000-01-13 成膜方法

Country Status (4)

Country Link
US (1) US6448181B2 (ja)
JP (1) JP4505915B2 (ja)
KR (1) KR100505197B1 (ja)
TW (1) TW479295B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177023B1 (en) * 1997-07-11 2001-01-23 Applied Komatsu Technology, Inc. Method and apparatus for electrostatically maintaining substrate flatness
US7515264B2 (en) 1999-06-15 2009-04-07 Tokyo Electron Limited Particle-measuring system and particle-measuring method
JP4325301B2 (ja) * 2003-01-31 2009-09-02 東京エレクトロン株式会社 載置台、処理装置及び処理方法
CN100564587C (zh) * 2003-01-31 2009-12-02 东京毅力科创株式会社 形成Ti膜的成膜方法
JP4543611B2 (ja) * 2003-03-06 2010-09-15 東京エレクトロン株式会社 プリコート層の形成方法及び成膜方法
JP4539752B2 (ja) 2008-04-09 2010-09-08 住友電気工業株式会社 量子井戸構造の形成方法および半導体発光素子の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189488A (ja) * 1996-12-20 1998-07-21 Tokyo Electron Ltd Cvd成膜方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4699675A (en) 1985-12-26 1987-10-13 Rca Corporation Vapor phase growth of III-V materials
JPH04350169A (ja) 1991-05-27 1992-12-04 Tokyo Electron Ltd 成膜処理装置
JPH04349624A (ja) 1991-05-27 1992-12-04 Tokyo Electron Ltd 成膜処理方法
JPH04349196A (ja) 1991-05-27 1992-12-03 Tel Varian Ltd 成膜処理装置
JPH05109654A (ja) 1991-10-16 1993-04-30 Tokyo Electron Ltd 成膜処理装置
JP3415207B2 (ja) * 1992-07-24 2003-06-09 東京エレクトロン株式会社 化学気相成長による金属薄膜形成方法
KR0122849B1 (ko) * 1993-11-08 1997-12-03 황귀현 저항기의 저항박막체 제조방법
JP3590416B2 (ja) * 1993-11-29 2004-11-17 アネルバ株式会社 薄膜形成方法および薄膜形成装置
US5963836A (en) * 1996-12-03 1999-10-05 Genus, Inc. Methods for minimizing as-deposited stress in tungsten silicide films
JP3469420B2 (ja) * 1996-12-20 2003-11-25 東京エレクトロン株式会社 Cvd成膜方法
JP3341619B2 (ja) * 1997-03-04 2002-11-05 東京エレクトロン株式会社 成膜装置
US6149974A (en) * 1997-05-05 2000-11-21 Applied Materials, Inc. Method for elimination of TEOS/ozone silicon oxide surface sensitivity
JP3624628B2 (ja) * 1997-05-20 2005-03-02 東京エレクトロン株式会社 成膜方法及び成膜装置
US6211065B1 (en) * 1997-10-10 2001-04-03 Applied Materials, Inc. Method of depositing and amorphous fluorocarbon film using HDP-CVD
KR100331545B1 (ko) * 1998-07-22 2002-04-06 윤종용 다단계 화학 기상 증착 방법에 의한 다층 질화티타늄막 형성방법및 이를 이용한 반도체 소자의 제조방법
US6323129B1 (en) * 1999-04-02 2001-11-27 National Semiconductor Corporation Process for maintaining a semiconductor substrate layer deposition equipment chamber in a preconditioned and low particulate state

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189488A (ja) * 1996-12-20 1998-07-21 Tokyo Electron Ltd Cvd成膜方法

Also Published As

Publication number Publication date
KR20010086318A (ko) 2001-09-10
JP2001192828A (ja) 2001-07-17
TW479295B (en) 2002-03-11
KR100505197B1 (ko) 2005-07-29
US6448181B2 (en) 2002-09-10
US20010008797A1 (en) 2001-07-19

Similar Documents

Publication Publication Date Title
KR100447284B1 (ko) 화학기상증착 챔버의 세정 방법
US5954887A (en) Cleaning processing method of a film forming apparatus
KR100892789B1 (ko) 성막 처리 방법
US20070251452A1 (en) Processing Apparatus Using Source Gas and Reactive Gas
KR101139165B1 (ko) Ti계 막의 성막 방법 및 기억 매체
KR100709801B1 (ko) 프리코트막의 형성방법, 성막장치의 아이들링 방법,재치대 구조, 성막장치 및 성막방법
JP3381774B2 (ja) CVD−Ti膜の成膜方法
JP4505915B2 (ja) 成膜方法
JP3667038B2 (ja) Cvd成膜方法
JP2001144033A (ja) プリコート膜の形成方法、成膜装置のアイドリング方法、載置台構造及び成膜装置
JP3469420B2 (ja) Cvd成膜方法
US20220208557A1 (en) Method of processing substrate, method of manufacturing semiconductor device, recording medium, and substrate processing apparatus
JP2005064017A (ja) プラズマ処理方法及び成膜方法
WO2024195847A1 (ja) エッチング方法、半導体装置の製造方法、プログラム、および処理装置
JP2001192832A (ja) 成膜方法
WO2024157816A1 (ja) 成膜方法
US20220411923A1 (en) Internal chamber processing method and substrate processing method
JP2001035842A (ja) Cvd装置及び半導体装置の製造方法
JP2000336482A (ja) 成膜方法及び成膜装置
JP2024083991A (ja) 基板処理装置のプリコート方法及び基板処理装置
KR100262196B1 (ko) 웨이퍼 처리장치의 반응기 내의 파티클 발생 감소 방법
JPH0936047A (ja) 半導体処理装置のガス供給制御方法及び半導体素子
JP2002203833A (ja) 半導体装置の製造方法
JPH06295871A (ja) 化学的気相成長装置
JP2002285337A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees