JP2570576B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2570576B2 JP2570576B2 JP5154054A JP15405493A JP2570576B2 JP 2570576 B2 JP2570576 B2 JP 2570576B2 JP 5154054 A JP5154054 A JP 5154054A JP 15405493 A JP15405493 A JP 15405493A JP 2570576 B2 JP2570576 B2 JP 2570576B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- manufacturing
- titanium nitride
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に層間絶縁膜上に設けられた配線をコンタクト
孔を介して拡散層に電気的に接続するための半導体装置
の製造方法に関する。
関し、特に層間絶縁膜上に設けられた配線をコンタクト
孔を介して拡散層に電気的に接続するための半導体装置
の製造方法に関する。
【０００２】
【従来の技術】高集積化，多層化の進む半導体装置のお
いて、素子の微細化，平坦化への要求は、厳しいものと
なっている。コンタクト孔を介しての層間絶縁膜下の拡
散層への配線の接続も、既存の技術では要求性能を満足
させることが困難になってきている。これに対処するた
めに、コンタクト孔上での配線の平坦化を目的としたコ
ンタクト孔の埋設方法として、例えばプロシーディグ−
オブ−１９９１，ブイ・エム・アイ・シー−カンファレ
ンス，３２６〜３２８ページ（Ｐｒｏｃｅｅｄｉｎｇ
ｏｆ １９９１ ＶＭＩＣ Ｃｏｎｆｅｒｅｎｃｅ ｐ
ｐ．３２６−３２８）に報告されたＡｌのリフロースパ
ッタ技術が開発された。この方法では、Ａｌ膜を真空中
で室温で堆積した後、同一真空中で高温加熱してこのＡ
ｌ膜を流動化させている。
いて、素子の微細化，平坦化への要求は、厳しいものと
なっている。コンタクト孔を介しての層間絶縁膜下の拡
散層への配線の接続も、既存の技術では要求性能を満足
させることが困難になってきている。これに対処するた
めに、コンタクト孔上での配線の平坦化を目的としたコ
ンタクト孔の埋設方法として、例えばプロシーディグ−
オブ−１９９１，ブイ・エム・アイ・シー−カンファレ
ンス，３２６〜３２８ページ（Ｐｒｏｃｅｅｄｉｎｇ
ｏｆ １９９１ ＶＭＩＣ Ｃｏｎｆｅｒｅｎｃｅ ｐ
ｐ．３２６−３２８）に報告されたＡｌのリフロースパ
ッタ技術が開発された。この方法では、Ａｌ膜を真空中
で室温で堆積した後、同一真空中で高温加熱してこのＡ
ｌ膜を流動化させている。
【０００３】半導体装置の主要製造工程の断面図である
図２の参照すると、上記報告の製造方法（従来の第１の
製造方法）は、以下のようになっている。まず、表面に
拡散層２が形成されたシリコン基板１表面に、層間絶縁
膜３が形成される。この層間絶縁膜３に、拡散層２に達
するコンタクト孔４が形成される。次に、（コンタクト
孔４を含めて）層間絶縁膜３表面を覆うＡｌ−Ｓｉ−Ｃ
ｕからなるＡｌ合金膜８ｂが、室温，真空室内でのスパ
ッタリングにより形成される〔図２（ａ）〕。次に、同
一真空室内でＡｌの融点近辺の温度（４００℃〜５５０
℃）に加熱され、Ａｌ合金膜８ｂがリフローしてＡｌ合
金膜８ｂａになる〔図２（ｂ）〕。
図２の参照すると、上記報告の製造方法（従来の第１の
製造方法）は、以下のようになっている。まず、表面に
拡散層２が形成されたシリコン基板１表面に、層間絶縁
膜３が形成される。この層間絶縁膜３に、拡散層２に達
するコンタクト孔４が形成される。次に、（コンタクト
孔４を含めて）層間絶縁膜３表面を覆うＡｌ−Ｓｉ−Ｃ
ｕからなるＡｌ合金膜８ｂが、室温，真空室内でのスパ
ッタリングにより形成される〔図２（ａ）〕。次に、同
一真空室内でＡｌの融点近辺の温度（４００℃〜５５０
℃）に加熱され、Ａｌ合金膜８ｂがリフローしてＡｌ合
金膜８ｂａになる〔図２（ｂ）〕。
【０００４】さらに、Ａｌ合金膜のリフロー性を高めて
コンタクト孔を埋設する別の方法が、例えばプロシーデ
ィグ−オブ−１９９２，ブイ・エム・アイ・シー−カン
ファレンス，２１９〜２２５ページ（Ｐｒｏｃｅｅｄｉ
ｎｇ ｏｆ １９９２ ＶＭＩＣ Ｃｏｎｆｅｒｅｎｃ
ｅ ｐｐ．２１９−２２５）に報告されている。
コンタクト孔を埋設する別の方法が、例えばプロシーデ
ィグ−オブ−１９９２，ブイ・エム・アイ・シー−カン
ファレンス，２１９〜２２５ページ（Ｐｒｏｃｅｅｄｉ
ｎｇ ｏｆ １９９２ ＶＭＩＣ Ｃｏｎｆｅｒｅｎｃ
ｅ ｐｐ．２１９−２２５）に報告されている。
【０００５】半導体装置の主要製造工程の断面図である
図３の参照すると、この報告の製造方法（従来の第２の
製造方法）は、以下のようになっている。まず、コンタ
クト孔４を例えばＰＳＧ膜からなる層間絶縁膜３にて形
成するまでは、上記従来の第１の製造方法と同様に形成
される。次に、（コンタクト孔４を含めて）層間絶縁膜
３表面が、真空室内でのスパッタリングにより堆積され
たバリアメタル膜９により覆われる。次に、５００℃程
度に加熱された同一真空室内で、Ａｌ−ＳｉからなるＡ
ｌ合金のスパッタリングが行なわれ、上記バリアメタル
膜９表面が（Ａｌ−Ｓｉからなる）Ａｌ合金膜８ｃによ
り覆われる。この方法によるとＡｌ合金膜８ｃのバリア
メタル膜９に対する濡性が高いため、コンタクト孔４の
埋設に関しては、この方法の方が上記第１の製造方法よ
り優れている。
図３の参照すると、この報告の製造方法（従来の第２の
製造方法）は、以下のようになっている。まず、コンタ
クト孔４を例えばＰＳＧ膜からなる層間絶縁膜３にて形
成するまでは、上記従来の第１の製造方法と同様に形成
される。次に、（コンタクト孔４を含めて）層間絶縁膜
３表面が、真空室内でのスパッタリングにより堆積され
たバリアメタル膜９により覆われる。次に、５００℃程
度に加熱された同一真空室内で、Ａｌ−ＳｉからなるＡ
ｌ合金のスパッタリングが行なわれ、上記バリアメタル
膜９表面が（Ａｌ−Ｓｉからなる）Ａｌ合金膜８ｃによ
り覆われる。この方法によるとＡｌ合金膜８ｃのバリア
メタル膜９に対する濡性が高いため、コンタクト孔４の
埋設に関しては、この方法の方が上記第１の製造方法よ
り優れている。
【０００６】なおこの報告によると、バリアメタル膜９
としてＴｉ膜，ＴｉＮ膜あるいはＴｉＯＮ膜が試みられ
たが、ＴｉＯＮ膜ではボイドの発生がある。これはＡｌ
合金膜８ｃとの間の濡性が劣るためである。濡性に関し
ては、Ｔｉ膜が最っとも優れている。層間絶縁膜の酸素
がＴｉ膜と反応してＴｉ膜表面が酸化されるため、コン
タクト孔４のアスペクト比が１．３以上になると、コン
タクト孔４内にボイドが発生する。この報告ではこれを
避けるため、（図３には示さなかったが）コンタクト孔
４の側壁に窒化シリコン膜からなるスペーサを設けてあ
る。
としてＴｉ膜，ＴｉＮ膜あるいはＴｉＯＮ膜が試みられ
たが、ＴｉＯＮ膜ではボイドの発生がある。これはＡｌ
合金膜８ｃとの間の濡性が劣るためである。濡性に関し
ては、Ｔｉ膜が最っとも優れている。層間絶縁膜の酸素
がＴｉ膜と反応してＴｉ膜表面が酸化されるため、コン
タクト孔４のアスペクト比が１．３以上になると、コン
タクト孔４内にボイドが発生する。この報告ではこれを
避けるため、（図３には示さなかったが）コンタクト孔
４の側壁に窒化シリコン膜からなるスペーサを設けてあ
る。
【０００７】
【発明が解決しようとする課題】半導体装置の主要製造
工程の断面図である図４を参照すると、上記従来の第１
の製造方法では、以下の問題点がある。まず、コンタク
ト孔４のアスペクト比にも依存するが、Ａｌ合金膜８ｂ
の堆積段階でコンタクト孔４内にボイド１０が形成され
る〔図４（ａ）〕。高温加熱によりＡｌ合金膜８ｂをリ
フローしてＡｌ合金膜８ｂａを形成したとき、例えボイ
ド１０が消滅したとしても、このＡｌ合金膜８ｂの拡散
層２への異常拡散により、スパイク１１が形成される
〔図４（ｂ）〕。ボイド１０の存在はコンタクト抵抗の
上昇を引き起こし、スパイク１１の存在は接合リークを
引き起こすことになる。
工程の断面図である図４を参照すると、上記従来の第１
の製造方法では、以下の問題点がある。まず、コンタク
ト孔４のアスペクト比にも依存するが、Ａｌ合金膜８ｂ
の堆積段階でコンタクト孔４内にボイド１０が形成され
る〔図４（ａ）〕。高温加熱によりＡｌ合金膜８ｂをリ
フローしてＡｌ合金膜８ｂａを形成したとき、例えボイ
ド１０が消滅したとしても、このＡｌ合金膜８ｂの拡散
層２への異常拡散により、スパイク１１が形成される
〔図４（ｂ）〕。ボイド１０の存在はコンタクト抵抗の
上昇を引き起こし、スパイク１１の存在は接合リークを
引き起こすことになる。
【０００８】これに比べて上記従来の第２の製造方法で
は、ボイドの発生は抑制される。しかしながら、半導体
装置の主要製造工程の断面図である図５の参照すると、
上記従来の第２の製造方法では、次の問題点が残ってい
る。バリアメタル膜９がＴｉ膜，ＴｉＮ膜あるいはＴｉ
とＴｉＮとの積層膜のいずれであっても、５００℃程度
のＡｌ合金膜８ｃ中のＳｉとバリアメタル膜９中のＴｉ
との合金化反応が顕著である。結果として、バリアメタ
ル膜９がバリアとして機能しなくなり、上記従来の第１
の製造方法と同様に、スパイク１１ａの発生を抑止する
ことは不可能であり、接合リークの回避は困難になる。
は、ボイドの発生は抑制される。しかしながら、半導体
装置の主要製造工程の断面図である図５の参照すると、
上記従来の第２の製造方法では、次の問題点が残ってい
る。バリアメタル膜９がＴｉ膜，ＴｉＮ膜あるいはＴｉ
とＴｉＮとの積層膜のいずれであっても、５００℃程度
のＡｌ合金膜８ｃ中のＳｉとバリアメタル膜９中のＴｉ
との合金化反応が顕著である。結果として、バリアメタ
ル膜９がバリアとして機能しなくなり、上記従来の第１
の製造方法と同様に、スパイク１１ａの発生を抑止する
ことは不可能であり、接合リークの回避は困難になる。
【０００９】なお、上記従来の第１の製造方法に上記従
来の第２の製造方法を適用してコンタクト孔４を形成し
た後にＴｉを含むバリアメタル膜を形成しても、スパイ
クは発生する。
来の第２の製造方法を適用してコンタクト孔４を形成し
た後にＴｉを含むバリアメタル膜を形成しても、スパイ
クは発生する。
【００１０】本発明の目的は、層間絶縁膜上に設けられ
た配線をコンタクト孔を介して拡散層に電気的に接続す
るための半導体装置の製造方法において、コンタクト抵
抗の上昇を抑制し、接合リークの発生を回避する半導体
装置の製造方法を提供することにある。
た配線をコンタクト孔を介して拡散層に電気的に接続す
るための半導体装置の製造方法において、コンタクト抵
抗の上昇を抑制し、接合リークの発生を回避する半導体
装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、表面に拡散層が形成されたシリコン基板上に
層間絶縁膜を堆積し、この層間絶縁膜にこの拡散層に達
するコンタクト孔を形成する工程と、上記コンタクト孔
表面を含めて上記層間絶縁膜表面にチタン膜と第１の窒
化チタン膜とを順次堆積し、窒素処理を行なう工程と、
真空室内で、上記第１の窒化チタン膜の表面に第２の窒
化チタン膜を堆積し、この第２の窒化チタン膜表面に少
なくともシリコンを含んだアルミニウム合金膜を堆積
し、高温加熱によりこのアルミニウム合金膜を流動化さ
せて上記コンタクト孔をこのアルミニウム合金膜にて埋
設する工程と、上記アルミニウム合金膜，上記第２の窒
化チタン膜，上記第１の窒化チタン膜および上記チタン
膜を順次パターニングして配線を形成する工程とを有す
る。
造方法は、表面に拡散層が形成されたシリコン基板上に
層間絶縁膜を堆積し、この層間絶縁膜にこの拡散層に達
するコンタクト孔を形成する工程と、上記コンタクト孔
表面を含めて上記層間絶縁膜表面にチタン膜と第１の窒
化チタン膜とを順次堆積し、窒素処理を行なう工程と、
真空室内で、上記第１の窒化チタン膜の表面に第２の窒
化チタン膜を堆積し、この第２の窒化チタン膜表面に少
なくともシリコンを含んだアルミニウム合金膜を堆積
し、高温加熱によりこのアルミニウム合金膜を流動化さ
せて上記コンタクト孔をこのアルミニウム合金膜にて埋
設する工程と、上記アルミニウム合金膜，上記第２の窒
化チタン膜，上記第１の窒化チタン膜および上記チタン
膜を順次パターニングして配線を形成する工程とを有す
る。
【００１２】好ましくは、上記第２の窒化チタン膜の膜
厚は０．０２μｍ〜０．１μｍである。さらに好ましく
は、上記窒素処理が、４００℃〜１０００℃の窒素雰囲
気でのランプアニール，４００℃〜６００℃の窒素雰囲
気での炉アニール，あるいは４００℃〜８００℃での窒
素プラズマ処理である。
厚は０．０２μｍ〜０．１μｍである。さらに好ましく
は、上記窒素処理が、４００℃〜１０００℃の窒素雰囲
気でのランプアニール，４００℃〜６００℃の窒素雰囲
気での炉アニール，あるいは４００℃〜８００℃での窒
素プラズマ処理である。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１４】半導体装置の製造工程の断面図である図１
の参照すると、本発明の一実施例は、以下のようになっ
ている。まず、表面に拡散層２が形成されたシリコン基
板１上に、膜厚１．０μｍ程度の層間絶縁膜３が形成さ
れる。公知のリソグラフィ技術，ドライエッチング技術
により、拡散層２に達するコンタクト孔４が、層間絶縁
膜３に形成される〔図１（ａ）〕。
の参照すると、本発明の一実施例は、以下のようになっ
ている。まず、表面に拡散層２が形成されたシリコン基
板１上に、膜厚１．０μｍ程度の層間絶縁膜３が形成さ
れる。公知のリソグラフィ技術，ドライエッチング技術
により、拡散層２に達するコンタクト孔４が、層間絶縁
膜３に形成される〔図１（ａ）〕。
【００１５】続いて、例えばスパッタリングにより、全
面に膜厚０．０３μｍ程度のＴｉ膜５，および膜厚０．
１μｍ程度の第１のＴｉＮ膜６が順次堆積される〔図１
（ｂ）〕。なお、Ｔｉ５とＴｉＮ膜６との成膜方法は、
スパッタリングに限定されるものではなく、例えばＣＶ
Ｄ法によってもよい。
面に膜厚０．０３μｍ程度のＴｉ膜５，および膜厚０．
１μｍ程度の第１のＴｉＮ膜６が順次堆積される〔図１
（ｂ）〕。なお、Ｔｉ５とＴｉＮ膜６との成膜方法は、
スパッタリングに限定されるものではなく、例えばＣＶ
Ｄ法によってもよい。
【００１６】成膜段階でのこの第１のＴｉＮ膜６の窒素
の量は化学量論的には不足しており、ＴｉＮ膜６の表面
には酸素が吸着され，酸化されやすくなっている。そこ
で、特にＴｉＮ膜６のバリア性の向上（およびＴｉ膜５
のコンタクト抵抗の安定化）のために、窒素処理を行な
う。この窒素処理により、この第１のＴｉＮ膜６が「窒
化」され、このＴｉＮ膜６の窒素の量が化学量論的な量
に近ずけられ、このＴｉＮ膜６はＴｉＮ膜６ａとなる。
さらにこの処理により、Ｔｉ膜５と拡散層２とのコンタ
クト性も安定する。しかしながら、この窒素処理によっ
ても、ＴｉＮ膜６の表面を酸化していた酸素をこのＴｉ
Ｎ膜６ａから分離することは困難である。この窒素処理
により、ＴｉＮ膜６ａの表面での酸化の進行は、停止す
ることになる。
の量は化学量論的には不足しており、ＴｉＮ膜６の表面
には酸素が吸着され，酸化されやすくなっている。そこ
で、特にＴｉＮ膜６のバリア性の向上（およびＴｉ膜５
のコンタクト抵抗の安定化）のために、窒素処理を行な
う。この窒素処理により、この第１のＴｉＮ膜６が「窒
化」され、このＴｉＮ膜６の窒素の量が化学量論的な量
に近ずけられ、このＴｉＮ膜６はＴｉＮ膜６ａとなる。
さらにこの処理により、Ｔｉ膜５と拡散層２とのコンタ
クト性も安定する。しかしながら、この窒素処理によっ
ても、ＴｉＮ膜６の表面を酸化していた酸素をこのＴｉ
Ｎ膜６ａから分離することは困難である。この窒素処理
により、ＴｉＮ膜６ａの表面での酸化の進行は、停止す
ることになる。
【００１７】この窒素処理としては、例えば窒素雰囲気
でのランプアニールがある。この場合のランプアニール
は、４００℃〜１０００℃の温度範囲で行なうのが適当
である。窒素処理が４００℃より低い温度で行なわれる
と、スパッタリング等により成膜されたＴｉＮ膜の「窒
化」が不完全で、Ａｌ合金膜からなる配線と拡散層２の
バリア性の確保が困難になり、拡散層２とシリコン基板
１との間の接合リークが増大する。また、ランプアニー
ルの場合、１０００℃より高温で行なわれると、不純物
（例えば、Ｓｉ，Ｔｉあるいは酸素等の層間絶縁膜の構
成成分）の再拡散，再分布が生じ、コンタクト抵抗は不
安定となり、半導体装置の電気特性がばらつくことにな
る。窒素処理としての他の方法は、４００℃〜６００℃
の窒素雰囲気での炉アニール，あるいは４００℃〜８０
０℃での窒素プラズマ処理等がある。これら別の窒素処
理における温度範囲の下限は、完全なバリア性の確保の
ための条件から決定される。また、これら別の窒素処理
の温度範囲の上限は、上記ランプアニールと同様に、そ
れぞれ不純物の再拡散，再分布の回避のという点から決
定される。
でのランプアニールがある。この場合のランプアニール
は、４００℃〜１０００℃の温度範囲で行なうのが適当
である。窒素処理が４００℃より低い温度で行なわれる
と、スパッタリング等により成膜されたＴｉＮ膜の「窒
化」が不完全で、Ａｌ合金膜からなる配線と拡散層２の
バリア性の確保が困難になり、拡散層２とシリコン基板
１との間の接合リークが増大する。また、ランプアニー
ルの場合、１０００℃より高温で行なわれると、不純物
（例えば、Ｓｉ，Ｔｉあるいは酸素等の層間絶縁膜の構
成成分）の再拡散，再分布が生じ、コンタクト抵抗は不
安定となり、半導体装置の電気特性がばらつくことにな
る。窒素処理としての他の方法は、４００℃〜６００℃
の窒素雰囲気での炉アニール，あるいは４００℃〜８０
０℃での窒素プラズマ処理等がある。これら別の窒素処
理における温度範囲の下限は、完全なバリア性の確保の
ための条件から決定される。また、これら別の窒素処理
の温度範囲の上限は、上記ランプアニールと同様に、そ
れぞれ不純物の再拡散，再分布の回避のという点から決
定される。
【００１８】次に、同一真空室内で、膜厚０．０５μｍ
程度の第２のＴｉＮ膜７と、例えばＡｌ−１％Ｓｉ−
０．５％Ｃｕからなる膜厚０．５μｍ程度のＡｌ合金膜
８ａとが、スパッタリングにより順次全面に堆積される
〔図１（ｃ）〕。
程度の第２のＴｉＮ膜７と、例えばＡｌ−１％Ｓｉ−
０．５％Ｃｕからなる膜厚０．５μｍ程度のＡｌ合金膜
８ａとが、スパッタリングにより順次全面に堆積される
〔図１（ｃ）〕。
【００１９】第２のＴｉＮ膜７の膜厚は、酸化された表
面を有するＴｉＮ膜６ａの表面を完全に被覆するために
は０．０２ｍ以上必要であり、コンタクト形状を劣化さ
ず，Ａｌ合金膜８ａをリフローしたときの埋め込み性に
影響を与えないためには０．１μｍ以下であることが必
要である。
面を有するＴｉＮ膜６ａの表面を完全に被覆するために
は０．０２ｍ以上必要であり、コンタクト形状を劣化さ
ず，Ａｌ合金膜８ａをリフローしたときの埋め込み性に
影響を与えないためには０．１μｍ以下であることが必
要である。
【００２０】次に、例えば上記ＴｉＮ膜７，Ａｌ合金膜
８ａを成膜したのと同一の真空室内で、４５０℃程度の
温度で約１８０秒間加熱する。この処理を同一の真空室
内で行なう主な理由は、経済性にある。この処理によ
り、Ａｌ合金膜８ａはリフローされてＡｌ合金膜８ａａ
となり、ボイドおよびスパイクが発生することなくコン
タクト孔４がＡｌ合金膜８ａａにより埋設される。真空
室から取り出した後、公知のリソグラフィ技術，ドライ
エッチング技術によりＡｌ合金膜８ａ，ＴｉＮ膜７，Ｔ
ｉＮ膜６ａおよびＴｉ膜５が順次パターニングされ、Ｔ
ｉ膜５，ＴｉＮ膜６ａ，ＴｉＮ膜７およびＡｌ合金膜８
ａａが積層されてなる配線１８が形成される〔図１
（ｄ）〕。
８ａを成膜したのと同一の真空室内で、４５０℃程度の
温度で約１８０秒間加熱する。この処理を同一の真空室
内で行なう主な理由は、経済性にある。この処理によ
り、Ａｌ合金膜８ａはリフローされてＡｌ合金膜８ａａ
となり、ボイドおよびスパイクが発生することなくコン
タクト孔４がＡｌ合金膜８ａａにより埋設される。真空
室から取り出した後、公知のリソグラフィ技術，ドライ
エッチング技術によりＡｌ合金膜８ａ，ＴｉＮ膜７，Ｔ
ｉＮ膜６ａおよびＴｉ膜５が順次パターニングされ、Ｔ
ｉ膜５，ＴｉＮ膜６ａ，ＴｉＮ膜７およびＡｌ合金膜８
ａａが積層されてなる配線１８が形成される〔図１
（ｄ）〕。
【００２１】Ａｌ膜８ａとＴｉＮ膜６ａとの間に上記第
２のＴｉＮ膜７を介在させる理由について述べる。上記
ＴｉＮ膜７は、上記リフローにおいてＡｌ膜８ａとの濡
性を確保するために設けられている。このＴｉＮ膜７が
介在しないならば、Ａｌ膜８ａは酸化された表面を有す
るＴｉＮ膜６ａに直接に接触することになり、リフロー
工程における濡性の確保は困難になる。また、ＴｉＮ膜
７とＡｌ合金膜８ａとを同一真空室内で成膜するのは、
ＴｉＮ膜７の表面の酸化によりＡｌ膜８ａとの濡性が低
下するのを防止するためである。ＴｉＮ膜７の代りに、
Ａｌ合金膜との間の濡性に優れたＴｉ膜を用いることは
好ましくない。これは、ＴｉＮ膜６ａ表面の酸素により
Ｔｉ膜が酸化されるならば、濡性は極端に低下し、さら
にバリア性の確保も困難になり、スパイクが発生しやす
くなるからである。
２のＴｉＮ膜７を介在させる理由について述べる。上記
ＴｉＮ膜７は、上記リフローにおいてＡｌ膜８ａとの濡
性を確保するために設けられている。このＴｉＮ膜７が
介在しないならば、Ａｌ膜８ａは酸化された表面を有す
るＴｉＮ膜６ａに直接に接触することになり、リフロー
工程における濡性の確保は困難になる。また、ＴｉＮ膜
７とＡｌ合金膜８ａとを同一真空室内で成膜するのは、
ＴｉＮ膜７の表面の酸化によりＡｌ膜８ａとの濡性が低
下するのを防止するためである。ＴｉＮ膜７の代りに、
Ａｌ合金膜との間の濡性に優れたＴｉ膜を用いることは
好ましくない。これは、ＴｉＮ膜６ａ表面の酸素により
Ｔｉ膜が酸化されるならば、濡性は極端に低下し、さら
にバリア性の確保も困難になり、スパイクが発生しやす
くなるからである。
【００２２】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、層間絶縁膜上に設けられた少なくともＳ
ｉを含んだＡｌ合金膜からなる配線をコンタクト孔を介
して拡散層に電気的に接続するための半導体装置の製造
方法において、コンタクト孔内にボイドを発生させるこ
となく、かつ、拡散層にスパイクを発生させることな
く、上記Ａｌ合金膜をリフローしてコンタクト孔を埋設
することができる。このため、コンタクト抵抗の上昇を
抑制し、接合リークの発生を回避するこのが容易にな
る。
の製造方法は、層間絶縁膜上に設けられた少なくともＳ
ｉを含んだＡｌ合金膜からなる配線をコンタクト孔を介
して拡散層に電気的に接続するための半導体装置の製造
方法において、コンタクト孔内にボイドを発生させるこ
となく、かつ、拡散層にスパイクを発生させることな
く、上記Ａｌ合金膜をリフローしてコンタクト孔を埋設
することができる。このため、コンタクト抵抗の上昇を
抑制し、接合リークの発生を回避するこのが容易にな
る。
【図面の簡単な説明】
【図１】本発明の一実施例の製造工程の断面図である。
【図２】従来の半導体の主要製造工程の断面図である。
【図３】別の従来の半導体の主要製造工程の断面図であ
る。
る。
【図４】従来の半導体装置の製造方法の問題点を説明す
るための主要製造工程の断面図である。
るための主要製造工程の断面図である。
【図５】別の従来の半導体装置の製造方法の問題点を説
明するための主要製造工程の断面図である。
明するための主要製造工程の断面図である。
１ シリコン基板 ２ 拡散層 ３ 層間絶縁膜 ４ コンタクト孔 ５ Ｔｉ膜 ６，６ａ，７ ＴｉＮ膜 ８ａ，８ａａ，８ｂ，８ｂａ，８ｃ Ａｌ合金膜 ９ バリアメタル膜 １０ ボイド １１，１１ａ スパイク １８ 配線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−324929（ＪＰ，Ａ) 特開 平４−112529（ＪＰ，Ａ) 特開 平４−84425（ＪＰ，Ａ) 特開 平２−5521（ＪＰ，Ａ) 特開 平５−166753（ＪＰ，Ａ) 特開 平４−264719（ＪＰ，Ａ) 特開 平２−133923（ＪＰ，Ａ) 特開 平１−235334（ＪＰ，Ａ) 特開 平２−237115（ＪＰ，Ａ) 特開 平３−185722（ＪＰ，Ａ)
Claims (5)
- 【請求項１】 表面に拡散層が形成されたシリコン基板
上に層間絶縁膜を堆積し、該層間絶縁膜に該拡散層に達
するコンタクト孔を形成する工程と、 前記コンタクト孔表面を含めて前記層間絶縁膜表面にチ
タン膜と第１の窒化チタン膜とを順次堆積し、窒素処理
を行なう工程と、 真空室内で、前記第１の窒化チタン膜の表面に第２の窒
化チタン膜を堆積し、該第２の窒化チタン膜表面に少な
くともシリコンを含んだアルミニウム合金膜を堆積し、
高温加熱により該アルミニウム合金膜を流動化させて前
記コンタクト孔を該アルミニウム合金膜にて埋設する工
程と、 前記アルミニウム合金膜，前記第２の窒化チタン膜，前
記第１の窒化チタン膜および前記チタン膜を順次パター
ニングして配線を形成する工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項２】 前記第２の窒化チタン膜の膜厚が、０．
０２μｍ〜０．１μｍであることを特徴とする請求項１
記載の半導体装置の製造方法。 - 【請求項３】 前記窒素処理が、４００℃〜１０００℃
の窒素雰囲気でのランプアニールであることを特徴とす
る請求項１あるいは請求項２記載の半導体装置の製造方
法。 - 【請求項４】 前記窒素処理が、４００℃〜６００℃の
窒素雰囲気での炉アニールであることを特徴とする請求
項１あるいは請求項２記載の半導体装置の製造方法。 - 【請求項５】 前記窒素処理が、４００℃〜８００℃で
の窒素プラズマ処理であることを特徴とする請求項１あ
るいは請求項２記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5154054A JP2570576B2 (ja) | 1993-06-25 | 1993-06-25 | 半導体装置の製造方法 |
| KR1019940014727A KR0154355B1 (ko) | 1993-06-25 | 1994-06-23 | 반도체 장치 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5154054A JP2570576B2 (ja) | 1993-06-25 | 1993-06-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0729853A JPH0729853A (ja) | 1995-01-31 |
| JP2570576B2 true JP2570576B2 (ja) | 1997-01-08 |
Family
ID=15575911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5154054A Expired - Fee Related JP2570576B2 (ja) | 1993-06-25 | 1993-06-25 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2570576B2 (ja) |
| KR (1) | KR0154355B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0148325B1 (ko) * | 1995-03-04 | 1998-12-01 | 김주용 | 반도체 소자의 금속 배선 형성방법 |
| KR100510917B1 (ko) * | 1996-11-22 | 2005-11-09 | 트리콘 이큅먼츠 리미티드 | 장벽층형성방법 |
| KR100248803B1 (ko) * | 1996-12-27 | 2000-03-15 | 김영환 | 반도체 장치의 장벽금속막 형성방법 |
| KR100480572B1 (ko) * | 1997-11-13 | 2005-09-30 | 삼성전자주식회사 | 알루미늄배선층형성방법 |
| JP3625652B2 (ja) | 1998-06-30 | 2005-03-02 | シャープ株式会社 | 半導体装置の製造方法 |
| KR100331545B1 (ko) * | 1998-07-22 | 2002-04-06 | 윤종용 | 다단계 화학 기상 증착 방법에 의한 다층 질화티타늄막 형성방법및 이를 이용한 반도체 소자의 제조방법 |
| KR100425581B1 (ko) * | 2001-09-13 | 2004-04-03 | 한국전자통신연구원 | 선택적 질화 방식을 이용하여, 홀에 잘 매립된 금속배선층을 갖는 반도체 소자 및 그 제조방법 |
| JP2012248613A (ja) | 2011-05-26 | 2012-12-13 | Elpida Memory Inc | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3109091B2 (ja) * | 1990-08-31 | 2000-11-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR940004256B1 (en) * | 1991-04-09 | 1994-05-19 | Samsung Electronics Co Ltd | Making method of semiconductor device |
-
1993
- 1993-06-25 JP JP5154054A patent/JP2570576B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-23 KR KR1019940014727A patent/KR0154355B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0729853A (ja) | 1995-01-31 |
| KR0154355B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04271144A (ja) | 半導体装置 | |
| JPH11186273A (ja) | 半導体装置及びその製造方法 | |
| JPH0936228A (ja) | 配線形成方法 | |
| JP2570576B2 (ja) | 半導体装置の製造方法 | |
| JP3625652B2 (ja) | 半導体装置の製造方法 | |
| JP2946978B2 (ja) | 配線形成方法 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| JP3240678B2 (ja) | 配線形成方法 | |
| JPH09283624A (ja) | 半導体装置の製造方法 | |
| JPH07130854A (ja) | 配線構造体及びその形成方法 | |
| US6051490A (en) | Method of forming wirings | |
| JP3137719B2 (ja) | 半導体装置の製造方法 | |
| JP2805663B2 (ja) | 配線形成方法 | |
| JPH1074760A (ja) | 配線形成方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JP3278877B2 (ja) | 配線の形成方法 | |
| JP3624513B2 (ja) | 半導体装置の製造方法 | |
| JP3321896B2 (ja) | Ａｌ系材料形成方法、Ａｌ系配線構造、半導体装置の製造方法、及び半導体装置 | |
| JPH11233517A (ja) | 半導体装置の銅配線 | |
| JPH05343401A (ja) | 半導体装置 | |
| JP2001102383A (ja) | 半導体装置及びその製造方法 | |
| KR100247645B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JP2674473B2 (ja) | 配線構造 | |
| JP2730458B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960827 |
|
| LAPS | Cancellation because of no payment of annual fees |