KR100510917B1 - 장벽층형성방법 - Google Patents

장벽층형성방법 Download PDF

Info

Publication number
KR100510917B1
KR100510917B1 KR1019970061322A KR19970061322A KR100510917B1 KR 100510917 B1 KR100510917 B1 KR 100510917B1 KR 1019970061322 A KR1019970061322 A KR 1019970061322A KR 19970061322 A KR19970061322 A KR 19970061322A KR 100510917 B1 KR100510917 B1 KR 100510917B1
Authority
KR
South Korea
Prior art keywords
layer
barrier layer
barrier
nitrogen
oxygen
Prior art date
Application number
KR1019970061322A
Other languages
English (en)
Other versions
KR19980042602A (ko
Inventor
크리스토퍼 데이비드 돕슨
케이쓰 에드워드 부카난
마크 그래미 마틴 해리스
Original Assignee
트리콘 이큅먼츠 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB9624343.1A external-priority patent/GB9624343D0/en
Priority claimed from GB9715282A external-priority patent/GB9715282D0/en
Application filed by 트리콘 이큅먼츠 리미티드 filed Critical 트리콘 이큅먼츠 리미티드
Publication of KR19980042602A publication Critical patent/KR19980042602A/ko
Application granted granted Critical
Publication of KR100510917B1 publication Critical patent/KR100510917B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • H01L21/76856After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 티타늄 질화물을 증착하고 티타늄 질화물층 표면을 질화시키는 것을 포함하는 장벽층 형성방법에 관계한다. 일부 구체예에서 티타늄 질화물층은 질화단계 이전에 산소에 노출된다.

Description

장벽층 형성방법
본 발명은 장벽층 형성방법에 관계한다.
반도체 디바이스 제조 시 장벽층을 침적시킬 필요가 종종있다. 이것은 티타늄 또는 티타늄 합금으로 제조되며 표면층에 대한 양호한 접착성을 제공하고 연결 층과 표면층간의 의도하지 않거나 바람직하지 않은 합금화를 방지하며 특히 접촉연결을 통한 알루미늄 합금 "스파이킹(spiking)을 방지하는 목적을 가진다. 장벽층을 산소에 노출하는 것은 층의 기계적 성질을 향상시키는 것으로 알려지지만 본 출원인은 산소가 이러한 층상에 증착될 때 알루미늄 또는 이의 합금의 입자구조에 치명적이 됨을 발견하였다.
미국특허 제 5,552,341 호는 알루미늄층을 개선하는 장벽층 형성공정을 발표하는데 여기서 실리콘 수소화물을 사용한 플라즈마 처리에 의해 장벽층 표면상에 규소화층이 형성된다. 장벽은 공지의 산소처리에 의해 개선되어서 입자경계를 충진한다.
본 발명의 한 측면에 따르면, 본 발명은 티타늄 질화물층을 증착하고 이층을 산소에 노출하고 산화된 층의 표면을 질화하는 것을 포함하는 반도체 표면상에 장벽층 형성방법을 목적으로 한다.
장벽층 처리가 산소에 관련되는지 여부에 관계없이 이러한 장벽층 처리는 본원 명세서 기재 편의를 위해 재활성화(reactiviation)로 설명될 것이다.
질화단계는 질소함유 플라즈마로 수행될 수 있다. 추가로, 장벽층은 질소의 존재하에서 플라즈마 또는 UV 발생 원자수소에 노출되어서 장벽층에 존재하는 산화된 물질을 질화한다. 현재의 장치로는 순수한 질소대기에서 질화는 이루기 어렵다. 수소:질소의 비율은 1:10 내지 3:1 이다. 수소는 NH3 형태로 공급될 수 있으며 이 경우에 NH3 는 질화질소의 적어도 일부를 공급할 수 있다.
장벽층은 본질적으로 티타늄 및 질소원자를 포함하며 티타늄 질화물은 상부에서 저부까지 결정 경계를 제시하는 칼럼형 입자구조를 형성한다. 티타늄 질화물은 물리적 장벽으로 작용하기 때문에 이것은 고유한 결함이지만 티타늄 질화물 형성동안 산소를 첨가하나 티타늄 질화물을 산소에 노출시킴으로써(예, 공기중에 노출) 감소될 수 있음은 잘 알려져 있다. 산소는 입자 경계를 채운다.
따라서 산소를 티타늄 질화물에 첨가하는 것이 선호되지만(장벽의 품질을 향상하기 위해서) 만약 상부 표면이 원자산소를 포함한다면 문제이다.
TiN 에 산소 오염의 효과는 일정한 조건하에서 외부 티타늄층에 결합된 산소원자로 구성된 산화된 표면이 존재하게 된다는 것이며, 이것은 알루미늄과 친밀한 접촉을 하고 이와 화학적 결합을 형성하여서 일정 처리에서 물질의 흐름 또는 드리프팅(drifting)을 방지한다는 것이다.
한편, 장벽층내에서 산소의 사용은 "산소 스터핑(oxygen stuffing)"으로 알려진 처리에 의해 입자경계나 결함자리에서 확산 경로를 차단하므로써 장벽층을 개선하는 것으로 사료된다. 소량의 산소가 존재하는 질소 어닐링(annealing)이나 산소 플라즈마 처리나 2차적인 대기 노출 효과와 같은 공정단계의 일부로써 산소가 장벽층에 도달한다. 질소는 어닐링(annealing)공정동안 산소에 대한 희석제로서 작용하며 이 공정동안 층과 반응하지 않는다.
상기 장벽층의 기계적 성질을 향상시키는데 필요한 산소의 양은 아주 적은 양이다. 티타늄 산화물은 그 전도성이 매우 약하므로 전도성이 개선된다고 할 수도 없다. 또한, 알루미늄의 입자구조가 산소함유 장벽상에 증착된다면 알루미늄의 입자구조는 그 표면에서 장벽층의 입자 구조보다는 열등하다.
본 발명의 또다른 측면은 작업편, 예컨대 반도체 웨이퍼의 표면상에 장벽층을 형성하는 방법으로 구성되는데, 티타늄 질화물층을 침적하고 층 표면을 활성화된 질소에 노출하여서 층에 있는 자유표면 티타늄이 질화되어서 티타늄 질화물을 형성시키는 단계를 포함한다.
상기 표면은 활성 NH3 , NH3 플라즈마에 노출된다. TiN 층은 질화단계에 앞서 산소에 노출되고 추가로 또는 선택적으로 산소 어닐링(annealing)된다. 티타늄 질화물층 침적단계와 질화단계 사이에 진공파괴가 있을 수 있다.
실험에 의해 암모니아 플라즈마 처리에 의한 질화는 산소 노출이 일어나지 않을 때 조차도 장벽의 기계적 특성을 향상시키는 것으로 밝혀졌다. 산화물이 전혀 형성되지 않으므로 이 공정은 전기적 특성에 유해하지 않다.
이 같은 결과는 공지기술의 예견과 가르침에는 상반되는 것이다.
암모니아 플라즈마 처리를 사용한 질화의 추가 개선은 앞서 설명한 바와 같다.
본 출원과 관련된 정확한 메카니즘에 대해서는 단지 가설을 말한다. TiN 장벽은 상부에 Ti 가 침적된 TiN 장벽보다 더 강한 것으로 관찰되었다. 따라서 가능한 설명은 TiN 장벽이 자유 Ti 가 존재함으로써 약화된다는 것이다. 산소 노출은 티타늄 산화물을 형성하면서 자유 Ti를 결합시킨다. 예컨대 질소 함유 플라즈마에 의해 장벽층을 질소 열처리에 노출시키거나 활성화된 질소에 노출시키게 되면 자유 Ti 가 티타늄 산화물 또는 질화물이나 TiN 으로서 결합되기 때문에 산소처리 만큼 효과적이다는 것이다. 이는 "입자 경계 산소 스터핑" (미국특허 제 5,552,341 호)에서 설명된 것과는 다른 내용인 것이다. ("스터핑 효과가 유지될 수 있도록" 장벽에 산화물의 사용이 필요하다는 것을 설명하는 미국특허 제 5,552,341 호의 칼럼 4, 25 내지 31 행 및 63 내지 64 행과 칼럼 8, 26 행 내지 31행 참조)
본 발명은 또한 작업편상에 알루미늄, 알루미늄 합금 또는 구리필름과 같은 전도층을 침적시키는 방법을 포함하는데, 티타늄 질화물로된 장벽층을 초기에 침적하고, 장벽층을 재활성화하고 전도층을 침적하는 단계로 되어있다.
장벽층은 물리적 진공 증착에 의해 침적될 수 있으며 순수한 티타늄 층상에 자체가 놓일 수 있다.
본 발명의 한 특징으로서 앞서 설명한 바와 같이, 산소 함유 장벽층은 적어도 표면 산소 원자들을 질소로 대체함으로써 후속 처리에 적합하게 될 수 있다.
이것은 여러 가지 방법으로 수행되는데 특히 질소와 수소함유 플라즈마를 사용한다. 가능한 메카니즘은 다음과 같다.
질소함유 플라즈마의 사용은 산화된 장벽 표면을 효과적으로 질화시키는 플라즈마 생성 화학종(plasma generated species), 그리고 보조 이온으로 설명된다.
TiO2 + N* → TiN + O2
이 반응은 625℃이상에서 약간 선호적이다.
플라즈마 또는 자외선 생성 원자수소의 사용이 선호되며 이온 보조를 필요로 하지 않는다.
TiO2 + 4H* → 2H2O + Ti - 485KJ
이 반응이 질소 존재하에서 수행되면 최종 장벽층 표면이 동시에 질화된다.
화학증착 TiN은 물리증착(PVD) TiN 보다 탁월한 특성을 가진다. 그러나, 웨이퍼가 금속화 공정을 위해 CVD 시설에서 PVD 시설로 이동될 때 진공파괴가 있을 수 있다.
표면에 있는 산화된 티타늄은 가스 혼합물이나 질소 및 수소( 및 기타 원소)를 둘다 함유한 단일 가스에서 나오는 원자수소와 원자질소의 존재하에서 재-질화된다. 원자수소와 질소 혼합물에 의한 재-질화는 수소에 의한 티타늄 산화물의 초기 환원과 이후의 티타늄과 질소의 반응으로 이루어진다.
온도증가는 반응공정의 부산물인 물이 기질표면을 떠나는 속도를 증가시켜 표면을 재산화하는 확률을 감소시킴으로써 반응속도를 증가시킨다.
TiN + 2H2O → TiO2 + 1/2 H2 + 2H2O
이러한 온도에서 원자수소는 티타늄과 질소의 반응을 가능하게 한다. 그러므로 질소 함유 대기에서 원자 수소농도가 증가될 때 티타늄 산화물의 질화물로의 전환속도가 증가한다.
일정한 온도 및 압력에서 주어진 부피에 고정된 개수의 가스분자가 있기 때문에 환원된 티타늄 산화물의 질화가 속도 한정 반응이 되는 순간에 도달한다.
따라서, 원자 질소의 존재하에서 티타늄 산화물의 티타늄 질화물로의 직접 반응을 가능하게 하는 온도보다 낮은 온도에서 반응이 수행될 때 원자 수소 및 질소의 최적의 혼합비가 존재한다.
수소와 질소를 둘다 함유하는 가스분자의 사용이 두 개의 분리된 가스 혼합물 보다 선호되는데, 그 이유는 반응되는 기질 표면에서 더욱더 많은 수소 및 질소원자가 고정된 부피의 가스에 존재하기 때문이다.
동일 부피에서 완전 해리될 때 화학식은 다음과 같다:
N2 + H2 → 2N + 2H
NH2 + NH3 → 2N + 6H
플라즈마에서 암모니아와 같은 질소 함유 가스는 분자 질소보다도 더욱 용이한 원자 질소원이다. 또한 왕성한 충격하에서 원자 질소 및 수소를 방출하는 수소 또는 질소보다 NH3 증기는 기질에 더 쉽게 "달라 붙는다". 따라서, 필요한 표면 반응을 촉진시킨다.
분자질소: 수소 가스 농도를 최대 10:1 로 증가시키면 질화속도를 증가시키지만 질소:수소 원자함량이 1:3 인 암모니아를 사용할 때 보다 속도가 느리다. 그 이유는 분자질소에서 방출된 원자 질소가 속도제한 인자이기 때문이다.
또한 수소내 분자 질소의 농도가 질화속도가 감소하는 어느순간 이상으로 증가될때도 암모니아와 같은 질소와 수소의 화합물의 속도와 동일하지 않다는 것이 발견되었다. 그 이유는 티타늄 산화물 환원이 제한인자이기 때문이다. 아마도, 원자수소가 형성될 때 많은 수의 미반응 질소분자의 존재로 인해 기질과 충분히 친밀하게 접촉하지 않기 때문에 기질과의 반응으로 부터 물리적으로 배제되는 분자 질소에 분자수소가 희석되기 때문일 것이다.
실험 I
장벽층과 알루미늄 합금이 실리콘 웨이퍼상의 구멍을 포함하는 증착된 실리콘 산화물층 상에 침적된다. 따라서 구멍은 실리콘 웨이퍼를 장벽층에 노출시킨다. 다양한 공정이 도 1 에 도시된 대로 매트릭스에서 수행된다.
이후에 각 장벽은 과도한 열응력에 의해 파괴에 대한 테스트가 된다. 테스트 결과는 실리콘 산화물과 증착된 장벽 및 알루미늄 합금층을 에칭하고 실리콘 표면을 조사함으로써 유도된다. 만약 알루미늄이 장벽을 스파이킹 했다면 실리콘 산화물층에 구멍이 있는 실리콘 웨이퍼에서 이의 존재에 의해 드러난다.
이 실험에서 개선이 전혀 기대되지 않는 "비교"공정에 추가적으로 장벽층을 플라즈마 가공하는 암모니아(NH3) 사용에 앞서 다양한 산소노출 기술이 수행된다. NH3 는 적당한 질소함유 가스로서 선택되지만 질소를 장벽층에 반응시킬 수 있는데 적합한 조건에서 다른 질소함유 가스 또는 순수질소가 사용될 수 있다.
산소노출기술은 다음과 같이 구성된다;
작업편을 대기에 노출하고 (진공파괴)
산소 어닐링(annealing)하고 (열처리)
소량의 산소를 포함한 질소 어닐링(annealing)하고 (열처리)
산소 플라즈마 가공
질소 함유 플라즈마나 다른 활성화된 질소처리에 앞서서(예, 암모니아 플라즈마 공정) TiN 장벽상에서 산소 노출이 수행되는 경우에 알려진 "산소 스터핑" 효과 때문에 웨이퍼가 최상의 장벽 특성을 보인다는 것이 기대된다.
그러나, 도 1 에서 알 수 있듯이 실리콘 웨이퍼의 산소 처리가 없이도 암모니아 플라즈마는 65시간 열응력 이후에 최상의 장벽 능력을 제공하며 이것은 대기 노출후 산소 플라즈마와 암모니아 플라즈마 처리가된 웨이퍼(24시간 열응력후)의 능력과 유사하다. 후자는 전기적으로 덜 적당하다.
처리챔버에 산소의 부재가 분석 민감성의 한계까지 테스트되고 증명된다. 어느 경우든 산소노출(진공 파괴 및 산소 플라즈마)은 산소노출이 클수록 더 양호한 장벽은 생성한다는 기대치를 만족시킨다. 그러므로, 소량의 산소가 존재할지라도 "NH3 플라즈마" 웨이퍼는 진공파괴, 산소 플라즈마, 산소어닐링(annealing) 또는 소량의 산소와 질소어닐링(annealing)에 의해 더 많은양의 산소에 노출된 웨이퍼보다 열등할 것으로 기대된다.
실험 세부사항
일반 절차
구멍난 SiO2 층이 있는 실리콘 웨이퍼 조각으로 구성된 시편은 상이한 장벽조건을 사용하고 탈기 및 알루미늄 단계를 일정하게 유지시키면서 이들상에 증착된 장벽층을 가진다. 비교시편이 기계 연속성 검토를 위해 항상 수반된다. 시편은 장벽에 응력을 주기위해서 로에서 처리된다. 마지막으로 침적된 층과 SiO2가 제거되고 스파이킹 징후에 대해서 실리콘 기질이 검사된다.
웨이퍼와 테스트 구조
1.3㎛ 직경, 8.5㎛ 분리된 0.9㎛ 깊이의 구멍으로된 커다란 배열을 포함한 테스트 웨이퍼(100㎜)가 모든 테스트에 사용된다. 웨이퍼가 깨어지고 2㎝×1㎝ 정도의 파편이 실리콘 캐리어의 뒷판에 사용된다.
공정 세부사항
모든 웨이퍼는 다음과 같은 동일한 탈기 단계 및 알루미늄 단계를 겪는다:
탈기 : 5분, 3KW
A1 : 45초 백필 쿨(backfill cool), 1㎛, 6kw, 200℃
비교장벽
비교장벽은 큰 구멍 크기 때문에 얇은 Ti 및 TiN 층을 가진다.
Ti : 100Å, 6kw, 400℃, 200sccm Ar
TiN : 300Å, 12kw, 400℃, 200sccm Ar, 70 sccm N2, 600w 바이어스
셔터 : 12kw, 15초, 100sccm Ar
장벽 스플릿트(split)
도 1 은 장벽 스플릿트를 분류한다. 테스트된 장벽 스플릿트는 암모니아 플라즈마, 대기노출, 산소 플라즈마, 질소와 산소 어닐링(annealing)(개별적으로, 그리고 조합으로)에 의해 가공되면 양호한 장벽 성능을 가져왔다.
장벽에 응력을 주기위해 노에서 굽는다.
각 시편이 파괴되고 다양한 시간동안 525℃의 로 온도에서 처리되어 스파이킹을 유도하고 장벽 스플릿트의 상대적인 강도를 판정한다.
디-프로세싱
스파이킹 정도는 증착층과 유전체를 제거하고 실리콘 기질을 검사함으로써 확인될 수 있다.
스파이킹은 정사각 또는 직사각형 구멍으로 나타난다. 만약 스파이킹이 없다면 구멍의 원형 베이스만이 보인다.
에칭공정
1. A1 제거를 위해 5분간 KOH 처리
2. TiN 부식을 위해 완충된 HF 10% 로 5분간 처리
3. H2O2 로 2시간 처리하여 TiN 제거
4. 완충된 HF 10%로 1시간 처리하여 SiO2 제거
5. 프로판-2-올로 1분간 처리하여 웨이퍼 세정
광학절차
처리된 시편이 간섭 대조 모드를 사용하여 광학 현미경하에서 조사된다. 전형적인 면적의 구멍 사진을 찍어서 스파이킹된 구멍의 퍼센트(% 스파이킹)가 측정된다.
결과
도 1 은 질소 분위기에서 525℃ 구운후 스파이킹 %와 받은 처리를 보여준다. 산소 어닐링(annealing) 처리가 NH3 플라즈마 처리보다 양호한지 여부를 알기위해서 또다른 작업이 필요하다. 왜냐하면, 도 1 에서 알 수 있듯이 65시간 어닐링(annealing)된 시편과 다르게 단지 24시간 어닐링(annealing)처리를 받기 때문이다. 결과는 장벽강도 순서로 도시된다.
결과에 대한 토론
공지의 "입자 경계 스터핑"과 동일한 표준 질소 어닐링(annealing)공정(소량의 산소 함유) 보다 더 강하거나 더 약한 것으로 장벽이 나뉘어 질 수 있다.
N 2 로(furnace) 보다 더 강한 것
Ti/TiN/NH3 플라즈마
Ti/TiN/진공파괴/산소로/NH3 플라즈마
Ti/TiN/진공파괴/NH3 플라즈마
Ti/TiN/O2 플라즈마/NH3 플라즈마
N 2 로 보다 약한 것
Ti/TiN
Ti/NH3 플라즈마
Ti/NH3 플라즈마/TiN
이들 결과로 부터 다음 결론이 가능하다:
(a) 더 강한 장벽은 TiN 이후에 NH3 플라즈마 처리가 되었다.
(b) NH3 플라즈마는 NH3 플라즈마와 O2 로 처리의 조합과 유사하다.
TiN NH 3 플라즈마로 처리된 웨이퍼의 SEM 분석
300ÅTi/750Å TiN 장벽과 더 높은 가로세로비 (2:1)의 구멍을 갖는 웨이퍼가 NH3 플라즈마 공정으로 인한 TiN 의 구조변화를 비교하는데 사용된다.
NH3 플라즈마 처리를 한 TiN과 하지않는 TiN 의 SEM 분석은 명백한 구조적 변화를 보이지 않는다.
구멍의 벽상에 A1/TiN 계면에서 차이가 있다. NH3 플라즈마 처리가 없는 경우에 구멍벽 근처에 커다란 입자가 보인다(도 2). 이 입자는 아마도 TiA13 이다. NH3 플라즈마 처리된 웨이퍼의 경우에는 A1/TiN 계면이 잘 한정되고 어떠한 입자도 보이지 않는다(도 3).
장벽 강화 메카니즘
결과는 TiN 층의 Ti 가 장벽 약화에 책임이 있음을 보여준다.
로처리는 티타늄 산화물 또는 질화물을 형성시킴으로써 자유 Ti 을 부동태화는 효과를 준다.
NH3 플라즈마 장벽으로 처리된 TiN이 산소처리와 NH3 플라즈마의 조합의 강도와 강도에 있어서, 필요할만하다는 사실은 장벽 약화에 큰 효과를 주는 것은 칼럼형 구조에서 공극의 스터핑 보다는 Ti 의 존재때문이다는 제시한다. 이전의 작업은 Ti/TiN 장벽상에 침적된 Ti 가 장벽의 강도를 감소시킴을 보여준다.
실험 II
실험 I 이 1.2㎛ 폭과 0.8㎛ 깊이를 가지는 웨이퍼상에 반복되었다. 10㎚ Ti, 20㎚ TiN 및 100㎚ Al 0.5% Cu 로 구성된 금속 스택이 침적되었다. 이후에 웨이퍼는 4시간동안 500℃ 구워지고 Si로 디프로세싱되며 10,000개 보다 많은 구멍을 광학적 검사한다. 결과는 다음과 같다:
프로세서 스파이킹 %
NH3 플라즈마 처리 ≤1
O2 어닐링(annealing) (450℃/45분) + NH3 플라즈마 5
N2 어닐링(annealing) (450℃/45분) 30
N2 플라즈마 35
본 출원인은 재활성화 공정의 놀라운 효과가 치밀 조직 알루미늄 또는 알루미늄 합금 <111> 필름을 유도할 수 있다는 것을 확인하였다. 알루미늄 합금의 이러한 치밀 조직화는 개선된 전기이동 저항과 관련되지만 티타늄 질화물 장벽상에 이들 알루미늄 합금필름의 침적은 종래 기술에 따르면 치밀 조직화를 가져오지 않으며 티타늄상에 침적된 필름에 비해서 거의 2½배가 더 치밀하지 않았다.
종래 개술과 대비하여 본원 발명에서와 같은 개선은 특히 물리적 증착에 의해 장벽이 침적될 경우에 현저하다.
만약 장벽이 위에서 기술된 대로 가공된다면 웨이퍼의 예열이 종래 기술에서와 같이 고온일 필요가 없다는 놀라운 사실이 발견되었다.
앞서 가스환경에 있었던 작업편을 진공이나 또다른 가스 환경에 위치시키면, 이전의 가스 및 증기가 상기 작업편 표면을 떠나고 진공이나 새로운 가스환경에 들어 가는 때 상기 작업편에 "탈기(outgas)"가 발생하게 된다.
이러한 탈기는 플라즈마 공정에서 특히 바람직하지 않는데 그 이유는 플라즈마 공정이 특정 방식으로 반응성이 되거나 비반응적이 되도록 선택된 감소된 압력의 가스환경으로 구성된 부분진공에서 상기의 탈기가 수행되기 때문이다.
공정압력을 낮출수록 탈기는 공정에 더욱 유해하게 된다. 그 이유는 탈기가 기존하는 전체가스의 더 많은 부분을 차지하거나, 진공 펌프속도 증가 없이는 낮은 압력이 달성될 수 없게 하거나 증가된 펌핑 속도 및 비용을 필요로 하기 때문이다.
특히, 저압의 불황성 가스(예, 아르곤) 환경을 사용하여 스퍼터링 공정이 수행된다. 아르곤 가스는 전극에 적당한 마이너스 전압을 적용하여 음의 전위하에서 목표 물질이 놓이는 전극표면에 영향을 주는 이온의 "공급원료"를 제공함으로써 글로우 방전으로 이온화된다. 목표물질은 아르곤 플라즈마 환경을 통해 근처에 놓인 작업편상에 이온 충격에 의해 스퍼터링된다.
아르곤은 비교적 질량이 큰 가장 상업적인 불활성 가스이기 때문에 선택된다.
그러나, 아르곤 환경에 존재하는 반응성 가스나 증기가 있다면 글로우 방전에 의해서도 이온화되어 반응성이 되고 가스 환경을 통과하는 동안 목표표면이나 또다른 표면에서 스퍼터링된 물질과 반응한다.
이 공정은 "반응성 스퍼터링"으로 알려지며 티타늄 질화물과 같은 물질을 스퍼터링하는데 사용되며 불화성 스퍼터링 공급원료에 질소가 첨가된다. 그러나, 이것이 수증기, 질소, 산소 및 기타 대기성분으로 인해서 조절되지 않은 방식으로 일어난다면 목표물질과 반응에 의해 작업편상에 바람직하지 않은 산화물, 질화물 및 기타 물질이 형성 또는 침적된다.
이것은 특히 알루미늄 및 그 합금의 경우에 바람직하지 않는데, 그 이유는 비저항을 증가시켜 알루미늄 필름에 산소의 포함은 압력적용동안 알루미늄이 구멍에 흐르는 성질을 감소시키기 때문이다.
그러므로 스퍼터링 공정의 경우에 탈기는 바람직하지 않다.
주 탈기원은 작업편 자체이다. 그 이유는 작업편이 이전에 대기나 다른 가스환경(예, 건조질소)에 있었던 공정실에 계속 놓이기 때문이다. 탈기는 시간 소모공정이며 이 공정을 가속화시키는 것이 필요하다. 잘 알려진 가속화 방법은 열과 UV 이며 가열이 보편적으로 사용된다. 열이 높을수록 탈기는 빨라진다.
그러나, 웨이퍼는 열원관련 비용 부담하며, 이같은 예열로 의한 비용이 본원 발명에 의해 피하여 질수 있게 된다.
본 발명 출원인에 의해 밝혀진 것은 재활성화 된 장벽층을 가지는 웨이퍼는 다수의 공정에서 보다 낮은 예열 온도를 필요로 한다는 것이다. 지금까지 수행된 실험에서 본 방법은 재활성화를 위해 암모니아 플라즈마를 사용했다.
이러한 결과가 달성된 이유는 정확히 알려지지 않지만 웨이퍼 표면에 대한 가열 또는 플라즈마 "컨디셔닝" (또는 활발한 반응 충격) 의 결과라고만은 할 수 없다. 이같이 제한 할 수 없는 것은 모든 경우에 웨이퍼는 예열 이후와 스퍼터링 이전에 "스퍼터 에칭" 공정의 일부로서 아르곤(불활성) 플라즈마 처리를 받기 때문이다. 암모니아 플라즈마 공정은 스퍼터 에치공정 이전의 추가 공정이다.
본원 발명에 따른 예열 온도의 감소는 아래에 위치하는 금속을 비아(via)내로 압출할 필요성을 제거한다.
따라서, 일부 실험에서 재활성화 단계가 Ti/TiN 침적후 포함된다면 예열온도가 550℃에서 350℃로 감소된다.
도 1 은 실험 1 의 결과 테이블이다.
도 2 는 한 공정에 따라 충진된 비아(via)의 SEM 이다.
도 3 은 또다른 공정에 따라 충진된 비아(via)의 SEM 이다.

Claims (18)

  1. 티타늄 질화물층을 침적하고 이 층을 산소에 노출하고 산화된 층의 표면을 질화하는 단계를 포함하는 반도체 표면상에 장벽을 형성하는 장벽층 형성방법.
  2. 제 1 항에 있어서, 질화단계가 질소함유 플라즈마를 사용하여 수행됨을 특징으로 하는 장벽층 형성방법.
  3. 제 1 항 또는 2 항에 있어서, 장벽층이 질소의 존재하에서 플라즈마 또는 UV에 의해 생성된 원자수소에 노출되어서 장벽층에 있는 산화된 물질을 질화시킴을 특징으로 하는 장벽층 형성방법.
  4. 제 1 항 또는 2 항에 있어서, 원자 수소를 사용하고 후속으로 층을 질화시켜서 장벽 표면에서 산소를 제거하는 단계를 포함하는 장벽층 형성방법.
  5. 제 3 항에 있어서, 수소:질소의 비율이 1:10 내지 3:1 임을 특징으로 하는 장벽층 형성방법.
  6. 제 3항에 있어서, 수소가 NH3 형태로 공급됨을 특징으로하는 장벽층 형성방법.
  7. 제 6 항에 있어서, NH3 가 질화질소의 적어도 일부를 공급함을 특징으로 하는 장벽층 형성방법.
  8. 티타늄 질화물층을 침적시키고 층의 표면을 활성화된 질소에 노출시켜서 층에 있는 자유 표면 티타늄을 질화시켜 티타늄 질화물을 형성시키며, 티타늄 질화물 층을 질화단계 이전에 산소에 노출시키는 단계를 포함하는 작업편 표면상에 장벽층을 형성하는 장벽층 형성방법.
  9. 제 8 항에 있어서, 표면이 활성 NH3 에 노출됨을 특징으로 하는 장벽층 형성방법.
  10. 제 9 항에 있어서, 표면이 활성 NH3 플라즈마에 노출됨을 특징으로 하는 장벽층 형성방법.
  11. 제 8 항 내지 10 항중 한항에 있어서, 티타늄 질화물층이 질화단계 이전에 산소에 노출됨을 특징으로 하는 장벽층 형성방법.
  12. 제 8 항 내지 10 항중 한항에 있어서, 티타늄 질화물층의 침적과 질화단계 사이에 진공파괴 단계를 포함하는 장벽층 형성방법.
  13. 티타늄 질화물 장벽층을 초기에 침적시키고, 장벽층을 재활성화(reactivation)시키고 전도성 물질을 침적시키는 단계를 포함하는 작업편상에 전도성 물질을 침적하는 장벽층 형성방법.
  14. 제 13 항에 있어서, 장벽층이 물리 증착을 사용하여 침적됨을 특징으로 하는 장벽층 형성방법.
  15. 제 13 항 또는 14 항에 있어서, 장벽층이 순수한 티타늄층상에 침적됨을 특징으로 하는 장벽층 형성방법.
  16. 제 13 항 또는 14 항에 있어서, 장벽층이 NH3 을 사용하여 재활성화됨을 특징으로 하는 장벽층 형성방법.
  17. 제 13 항 또는 14 항에 있어서, 작업편이 반도체 웨이퍼임을 특징으로 하는 장벽층 형성방법.
  18. 제 17 항에 있어서, 전도층을 장벽층상에 증착하기에 앞서 350℃ 미만의 온도로 예열시킴으로써 작업편이 탈기됨을 특징으로 하는 장벽층 형성방법.
KR1019970061322A 1996-11-22 1997-11-20 장벽층형성방법 KR100510917B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
GBGB9624343.1A GB9624343D0 (en) 1996-11-22 1996-11-22 Method and apparatus for treating a semiconductor wafer
GB9624343.1 1996-11-22
GB9702410.3 1997-02-06
GB9710356.8 1997-05-21
GB9715282.1 1997-07-22
GB9715282A GB9715282D0 (en) 1997-07-22 1997-07-22 Methods of treating a workpiece

Publications (2)

Publication Number Publication Date
KR19980042602A KR19980042602A (ko) 1998-08-17
KR100510917B1 true KR100510917B1 (ko) 2005-11-09

Family

ID=66094105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970061322A KR100510917B1 (ko) 1996-11-22 1997-11-20 장벽층형성방법

Country Status (1)

Country Link
KR (1) KR100510917B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451493B1 (ko) * 1998-09-02 2004-12-04 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
KR20220167017A (ko) * 2021-06-11 2022-12-20 주성엔지니어링(주) 배리어층의 형성 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620994A (ja) * 1992-02-28 1994-01-28 Sony Corp 配線形成方法
JPH0729853A (ja) * 1993-06-25 1995-01-31 Nec Corp 半導体装置の製造方法
EP0738002A2 (en) * 1995-03-20 1996-10-16 Texas Instruments Incorporated Stabilization of sheet resistance of electrical conductors
US5567483A (en) * 1995-06-05 1996-10-22 Sony Corporation Process for plasma enhanced anneal of titanium nitride
KR960035888A (ko) * 1995-03-29 1996-10-28 문정환 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법
KR970052451A (ko) * 1995-12-29 1997-07-29 김광호 비아 특성 향상을 위한 배리어 층 형성 방법
KR0161889B1 (ko) * 1995-08-02 1999-02-01 문정환 반도체장치의 배선 형성방법
KR0174709B1 (ko) * 1996-01-25 1999-04-01 김광호 반도체 장치의 금속배선 형성 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620994A (ja) * 1992-02-28 1994-01-28 Sony Corp 配線形成方法
JPH0729853A (ja) * 1993-06-25 1995-01-31 Nec Corp 半導体装置の製造方法
EP0738002A2 (en) * 1995-03-20 1996-10-16 Texas Instruments Incorporated Stabilization of sheet resistance of electrical conductors
KR960035888A (ko) * 1995-03-29 1996-10-28 문정환 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법
KR0161880B1 (ko) * 1995-03-29 1999-02-01 문정환 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법
US5567483A (en) * 1995-06-05 1996-10-22 Sony Corporation Process for plasma enhanced anneal of titanium nitride
KR0161889B1 (ko) * 1995-08-02 1999-02-01 문정환 반도체장치의 배선 형성방법
KR970052451A (ko) * 1995-12-29 1997-07-29 김광호 비아 특성 향상을 위한 배리어 층 형성 방법
KR0174709B1 (ko) * 1996-01-25 1999-04-01 김광호 반도체 장치의 금속배선 형성 방법

Also Published As

Publication number Publication date
KR19980042602A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
US6174823B1 (en) Methods of forming a barrier layer
Shwartz Handbook of semiconductor interconnection technology
US6734102B2 (en) Plasma treatment for copper oxide reduction
US5637534A (en) Method of manufacturing semiconductor device having multilevel interconnection structure
US6171661B1 (en) Deposition of copper with increased adhesion
EP1061156B1 (en) Method of post-deposition treating a carbon-containing layer on a substrate
US8183150B2 (en) Semiconductor device having silicon carbide and conductive pathway interface
KR960000375B1 (ko) 반도체장치의 제조방법
US6319728B1 (en) Method for treating a deposited film for resistivity reduction
KR100413890B1 (ko) 반도체장치의제조방법및제조장치
EP0284795A2 (en) Anisotropic etch process for tungsten metallurgy
JPH08213343A (ja) 半導体装置およびその製造方法
KR20010007557A (ko) 바이어스 충전용 계단식 알루미늄 증착 방법
JPH09190986A (ja) 窒化チタンバリア層の形成のための連続プロセス
US6770332B2 (en) Method for forming film by plasma
EP1035568B1 (en) Method of plasma processing
KR100489141B1 (ko) 작업편표면에있는리세스를전도성물질로충전하는방법
EP1028457A1 (en) Method of plasma processing
JP2006253290A (ja) SiC系膜の成膜方法及び半導体装置の製造方法
JPH06204191A (ja) 金属プラグ形成後の表面処理方法
JP3266492B2 (ja) 半導体装置の製造方法
KR100510917B1 (ko) 장벽층형성방법
WO2007064012A1 (ja) Cu膜の形成方法
KR19990013553A (ko) 반도체 디바이스 및 반도체 디바이스 제조 공정
JP3063519B2 (ja) 薄膜の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140821

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170807

Year of fee payment: 13

EXPY Expiration of term