JPH04271144A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04271144A JPH04271144A JP3009547A JP954791A JPH04271144A JP H04271144 A JPH04271144 A JP H04271144A JP 3009547 A JP3009547 A JP 3009547A JP 954791 A JP954791 A JP 954791A JP H04271144 A JPH04271144 A JP H04271144A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- aluminum wiring
- titanium
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 141
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 141
- 239000010936 titanium Substances 0.000 claims abstract description 71
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 69
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 69
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 37
- 239000010937 tungsten Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 150000003609 titanium compounds Chemical class 0.000 claims description 23
- 150000001875 compounds Chemical class 0.000 claims 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052710 silicon Inorganic materials 0.000 abstract description 21
- 239000010703 silicon Substances 0.000 abstract description 21
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 188
- 238000010586 diagram Methods 0.000 description 23
- 230000015572 biosynthetic process Effects 0.000 description 21
- 239000002245 particle Substances 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 11
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 229910052731 fluorine Inorganic materials 0.000 description 10
- 239000011737 fluorine Substances 0.000 description 10
- 229910000765 intermetallic Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000013508 migration Methods 0.000 description 8
- 238000002156 mixing Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000000992 sputter etching Methods 0.000 description 6
- KLZUFWVZNOTSEM-UHFFFAOYSA-K Aluminum fluoride Inorganic materials F[Al](F)F KLZUFWVZNOTSEM-UHFFFAOYSA-K 0.000 description 5
- 229910018594 Si-Cu Inorganic materials 0.000 description 5
- 229910008465 Si—Cu Inorganic materials 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- XROWMBWRMNHXMF-UHFFFAOYSA-J titanium tetrafluoride Chemical class [F-].[F-].[F-].[F-].[Ti+4] XROWMBWRMNHXMF-UHFFFAOYSA-J 0.000 description 4
- IRPGOXJVTQTAAN-UHFFFAOYSA-N 2,2,3,3,3-pentafluoropropanal Chemical compound FC(F)(F)C(F)(F)C=O IRPGOXJVTQTAAN-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical class O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000001737 promoting effect Effects 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 101150034533 ATIC gene Proteins 0.000 description 1
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910018523 Al—S Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910007156 Si(OH)4 Inorganic materials 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- SOQBVABWOPYFQZ-UHFFFAOYSA-N oxygen(2-);titanium(4+) Chemical class [O-2].[O-2].[Ti+4] SOQBVABWOPYFQZ-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 125000005372 silanol group Chemical group 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Die Bonding (AREA)
Abstract
め要約のデータは記録されません。
Description
を有する半導体装置に関するものである。
素子を形成した後に、素子間や、外部回路と電気的に接
続するために、各種配線が必要である。
コン膜、高融点金属膜、高融点金属シリサイド膜、アル
ミやアルミ合金膜などが用いられてきた。
は、配線抵抗を小さくする必要があり、比抵抗の小さい
、アルミやアルミ合金膜による多層配線構造が必須とな
っている。
配線構造を有する半導体装置の例として、DRAM(D
ynamic Random Access M
emory)デバイスの構造を示す断面図である。
はシリコン半導体基板1の表面に形成されたDRAM素
子(スタック・セル)、3はDRAM素子(スタック・
セル)2上に堆積された下地絶縁膜、4は下地絶縁膜3
上に形成された第1層のアルミ配線、5は第1層のアル
ミ配線4上に堆積された層間絶縁膜、6は第1層のアル
ミ配線4と第2層のアルミ配線を接続するために設けら
れた接続孔、7は層間絶縁膜5上に形成された第2層の
アルミ配線、8はこれらの半導体素子や配線を、外部か
ら侵入してくる水分等から保護するために堆積された保
護絶縁膜、である。
する従来の半導体装置において、第1層のアルミ配線4
と第2層のアルミ配線7との接続部である接続孔6の安
定性は、デバイスの歩留りや信頼性レベルを左右する重
要な技術的ポイントである。
造フローを、接続孔6の形成方法の部分を主体にして概
説する。
、多結晶シリコン配線、高融点金属配線、高融点金属シ
リサイド配線、および、アルミ配線を組み合わせたもの
が、一般的であるが、ここでは簡略化して、図9に示す
ように、第1層の配線4、第2層の配線7が、ともに、
アルミ配線であるアルミ2層配線構造の場合について述
べる。
す。
子分離用酸化膜301、トランスファー・ゲート電極3
02、不純物拡散層303、ワード線304、記憶ノー
ド305、キャパシタ絶縁膜306、セル・プレート3
07から構成されたDRAM素子(スタック・セル)2
を形成する(図13)。
の形成されたシリコン半導体基板1上の全面に、第1の
絶縁膜3を堆積した後、写真製版やエッチング法を用い
て所望の部分にコンタクト孔308を開孔する。この後
、以下のようにして第1層のアルミ配線4を形成する。
ンタクト孔308での第1層のアルミ配線4とシリコン
半導体基板1の不純物拡散層との異常反応(アロイスパ
イク)による接合リークを防止し、■第1層のアルミ配
線4中のシリコンが固相エピタキシャル成長によりコン
タクト孔308に析出することにより発生するコンタク
ト不良を防止し、■第1層のアルミ配線4の上層に形成
される層間絶縁膜5や保護絶縁膜8の膜応力により配線
が断線を起こす「ストレス・マイグレーション」にたい
する耐性を高めるなどの理由から、第1層のアルミ配線
4として、窒化チタン(TiN)やチタン・タングステ
ン(TiW)などのバリアメタル膜310と、Al−S
i、Al−Si−Cu、などのアルミ合金膜311を組
み合わせた構造の配線が用いられる。なお、これらの膜
は、通常、スパッタ法で堆積される。このようにして堆
積された膜を写真製版やエッチング法を用い、第1層の
アルミ配線4としてパターニングする。ここでアルミ配
線とはこのような多層構造を有するものをも指す(図1
4)。
層間絶縁膜5を堆積する。層間絶縁膜5としては、例え
ば、化学気相成長法(CVD:ChemicalVap
orDeposition)により堆積したシリコン酸
化膜321と、無機塗布絶縁膜322と、CVD法によ
り堆積したシリコン酸化膜323を、組み合わせた絶縁
膜が用いられる(図15)。
SiH4 )ガスと、酸素O2 ガス、あるいは、亜酸
化窒素(N2 O)ガスを用い、300〜450℃の堆
積温度で熱やプラズマを利用したCVD法により堆積す
る。 最近は、ステップカバレッジを良いという特徴を持つ、
TEOS(Tetra−Ethyl−Ortho−Si
licate)等の有機シラン系の材料も用いられる。
2としては、シラノール(Si(OH)4 )などを主
成分とするものが一般的である。これを、回転塗布後、
400〜450℃の温度でベークし、シリコン酸化膜化
することによりCVD法で形成したシリコン酸化膜32
1表面を平坦化する。
性が高く、後述する接続孔6やその側壁に露出すると、
ガス放出など悪影響を及ぼすので、接続孔6やその側壁
に露出しないようにフッ素系ガスや、Arガスによるド
ライ・エッチング法によりエッチバックする。
同様の方法によりシリコン酸化膜323を堆積する。
のアルミ配線4と電気的接続をとる部分の層間絶縁膜5
を除去して接続孔6を開孔する(図16)。
以外の領域をフォトレジスト324で覆った後に、例え
ば、フッ酸系溶液による湿式エッチング、CHF3 と
O2 等を主成分ガスとした反応性イオンエッチング法
、を組み合わせたテーパー・エッチング法により、層間
絶縁膜5を選択的に除去し、接続孔6を開孔するのであ
る。
ング時に生ずる反応生成物等は、エッチング後に酸素(
O2 )プラズマや湿式化学処理法を用いて除去する。
ッ素系ガスや酸素ガスのプラズマにさらされるため、接
続孔6の第1層のアルミ配線4の最表面には100オン
グストローム程度のアルミの変質層(フッ化物や酸化物
層で絶縁性を有する)201ができている。これを除去
し、安定なコンタクト抵抗を得るために、後述する第2
層のアルミ配線7を堆積するまえに、まず、Arイオン
202によるスパッタ・エッチングを行う(図17)。
ミ配線7を形成する。第2層のアルミ配線7の材料とし
ては、Al−Si、Al−Si−Cu、Al−Cu等の
アルミ合金膜が用いられる。これらの膜はスパッタ法で
堆積され、第1層のアルミ配線4と同様に、写真製版や
エッチング法により、配線としてパターニングされる(
図18)。
4と第2層のアルミ配線7の電気的接続を良好にするた
めに、第2層のアルミ配線7形成後、400〜450℃
程度の温度で熱処理をおこなう。
から侵入してくる水分等から保護するために、シリコン
酸化膜やシリコン窒化膜等の保護絶縁膜8を、第2層の
アルミ配線7上に、CVD法を用いて堆積する(図19
)。
構造は以上のようにして形成されていたので、配線の微
細化に伴い、接続孔6の径も小さくなり、サブミクロン
・レベルの接続孔6では、第1層のアルミ配線4と第2
層のアルミ配線7との電気的接続の安定性、信頼性が悪
化するという問題点があった。
を堆積する前に、Arイオンによるスパッタ・エッチン
グを行っていた。これは、図17に示すように、接続孔
6の第1層のアルミ配線4の表面に形成されたアルミの
変質層(フッ化物や酸化物)201をArイオン202
により除去するものであった。
(Aは接続孔6の径、Bは層間絶縁膜5の膜厚)が1以
下と比較的小さい従来のデバイス構造の場合には、図2
0に示すように、Arイオン202によりスパッタされ
たアルミのフッ化物や酸化物の粒子203が、接続孔6
の外部まで十分に飛散するため、アルミの変質層201
を除去し、清浄な表面にすることができた。
クロン・レベルの接続孔6では、図21に示すように、
Arイオン202によりスパッタされたアルミのフッ化
物や酸化物の粒子203の一部が接続孔6の側壁に妨げ
られ、接続孔6の外部まで飛散できず、接続孔6の内部
に再付着してフッ化物や酸化物の残存粒子204が残っ
てしてしまう。
2層のアルミ配線7を堆積した場合でも、図22に示す
ように電気的接続をとるべき接続孔6の第1層のアルミ
配線4と第2層のアルミ配線7の界面205に、残存粒
子204が存在することになり、前述のフローで示した
ような第2層のアルミ配線7の形成後の400〜450
℃程度の熱処理では、界面205における第1層のアル
ミ配線4と第2層のアルミ配線7のミキシングを十分に
行わせることができない。
下、接続孔抵抗と称す。)の増加やオープン不良を引き
起こす。
より、初期の接続孔抵抗値は正常となったものでも、界
面205のミキシングは十分にはなされていないので、
エレクトロ・マイグレーション耐量や、ストレス・マイ
グレーション耐量などの接続孔6の信頼性が劣化すると
いう問題があった。
なってくることによるもう一つの問題点はスパッタ法に
よる第2層のアルミ配線7の接続孔6内の被覆率(カバ
レッジ率)が著しく低下してくることである。接続孔6
内でのアルミのカバレッジ率が悪い場合、エレクトロ・
マイグレーション耐量などの接続孔6部での信頼性が劣
化するだけでなく接続孔抵抗も増大する。
きくなる今後のサブミクロン・デバイス、ハーフミクロ
ンデバイスの接続孔では、さらに深刻となってくるもの
である。
ためになされたもので、下層のアルミ配線と上層のアル
ミ配線との接続部である接続孔において、下層のアルミ
配線と上層のアルミ配線の界面のミキシングを促進し、
成膜時の異物付着による欠陥などのない安定な接続孔抵
抗を得ると共に、接続孔のエレクトロ・マイグレーショ
ン耐量やストレス・マイグレーション耐量などの信頼性
レベルをも向上させ、高品質で高歩留の半導体装置を得
ることを目的としている。
装置は、半導体基板上の下層のアルミ配線と、下層のア
ルミ配線と接続孔を介して接する第1のチタン膜、第1
のチタン膜上に形成した第1のチタン化合物膜、接続孔
をチタン膜及びチタン化合物膜を介して埋め込むタング
ステンプラグ、タングステンプラグと第1のチタン化合
物の上に形成された第2のチタン膜、第2のチタン膜の
上に形成された第2のチタン化合物膜並びに第2のチタ
ン化合物膜の上に形成されたアルミ配線とからなる上層
のアルミ配線とを有する。
、下層のアルミ配線の表面にスパッタエッチ時の再付着
によるアルミのフッ化物や酸化物・粒子が残存しても、
第1のチタン膜はこれらをチタンのフッ化物や酸化物と
して取り込み、分解させ、かつ、下層のアルミ配線と金
属間化合物TiAl3 を形成することにより界面を十
分に反応させてミキシングを行う。
線と接する第1のチタン膜が、第1のチタン化合物膜上
のタングステンプラグと先に反応してしまうのを防止し
、第1のチタン膜が下層のアルミ配線と優先的に反応す
るように作用する。
のアルミ配線のカバレッジ率を改善する。
の際に生じる恐れのあるフッ素をチタンのフッ化物や酸
化物として取り込み、分解させる。
るアルミ配線と第2のチタン膜が反応してしまうのを防
止する。
2はシリコン半導体基板1表面に形成されたDRAM素
子(スタック・セル)、3はDRAM素子(スタック・
セル)2上に堆積された下地絶縁膜、4は下地絶縁膜3
上に形成された第1層のアルミ配線、5は第1層のアル
ミ配線4上に堆積された層間絶縁膜、6は第1層のアル
ミ配線4上に開孔された接続孔、100は、第1層のチ
タン膜101、第1層のチタン膜101の上に堆積され
た第1層の窒化チタン膜102、第1層の窒化チタン膜
102の上に堆積され接続孔6を埋め込むタングステン
プラグ103、第1層の窒化チタン膜102または埋め
込むタングステンプラグ103の上に堆積された第2層
のチタン膜104、第2層のチタン膜104の上に堆積
された第2層の窒化チタン膜105及び第2層の窒化チ
タン膜105の上に堆積されたアルミ合金膜106から
成る、層間絶縁膜5上に形成された第2層のアルミ配線
、8は配線を外部環境から保護するために堆積された保
護絶縁膜、206は第1層のチタン膜101と第1層の
アルミ配線4の反応による金属間化合物(TiAl3
)層である。
において、第2層のアルミ配線100の形成方法につい
て説明する。
ように層間絶縁膜5を設けて接続孔6を形成し、アルミ
の変質層201を除去して安定な接続孔抵抗を得るため
にArイオン202によるスパッタ・エッチングを行う
(図2)。
ロン・レベルの接続孔6の場合、Arイオン202によ
るスパッタ・エッチングだけでは、前述のように、Ar
イオンによりスパッタされたアルミのフッ化物や酸化物
・粒子の再付着が発生するため、接続孔6の第1層のア
ルミ配線の最表面(界面)205には、わずかに残存粒
子204が存在する(図3)。
分解し、下層のアルミ配線4と反応して金属間化合物を
形成するするために、真空中で連続して第1層のチタン
膜101をスパッタ法により50〜150オングストロ
ーム程度、全面に堆積する(図4)。
層の窒化チタン膜102を500〜1000オングスト
ローム程度堆積する(図5)。堆積方法としては、通常
、Tiターゲットを用い、Ar+N2 雰囲気下でスパ
ッタする反応性スパッタ法が用いられる。
孔6において、第1層のアルミ配線4と接する第1層の
チタン膜101が、後述する熱処理において、後述する
タングステンプラグ103と先に反応してしまうのを抑
制する作用をする。
いて、化学気相成長法(以下CVD法と称す)によりウ
ェハ全面にタングステン膜500を形成する(図6)。 以下に、CVD法による代表的なタングステン膜の形成
過程を、化学式にて示す。
特徴は、スパッタ法に比べて段差被覆性が極めて良いこ
とである。このため、径が小さくアスペクト比の大きな
接続孔6はタングステン膜により完全に埋め込まれる。
成したタングステン膜500を全面エッチバックし、接
続孔6の内部に埋め込まれたタングステンプラグ103
を残し、タングステン膜を除去する(図7)。
膜104を50〜150オングストローム程度、全面に
推積する(図8)。この第2層目のチタン膜104は、
後述する熱処理の際に、タングステンプラグ103上に
残留しているおそれのあるフッ素と、後述する第2層の
アルミ配線との反応を防ぐ役割をし、第1層目のアルミ
配線4と第2層目のアルミ配線100の間の接続孔抵抗
増加とオープン不良の防止に寄与する。
第2層目の窒化チタン膜105を500〜1000オン
グストローム程度推積する(図9)。推積方法は、第1
層目の窒化チタン膜102の場合と同様である。
孔6において、第2層のアルミ配線106と第2層のチ
タン膜104が反応してしまうのを抑制する作用をする
。
して、例えば、Al−Si−Cu膜106をスパッタ法
で堆積し、第1層のチタン膜101、第1層の窒化チタ
ン膜102、第2層のチタン膜104、第2層の窒化チ
タン膜105、及び、Al−Si−Cu膜106からな
る5層構造となっている第2層の配線100を、第1層
のアルミ配線4と同様に、写真製版やエッチング法によ
り、配線としてパターニングする。
60分程度の熱処理をおこない、接続孔6の第1層のア
ルミ配線4の界面205に存在している残存粒子204
を第1層のチタン膜101の作用により分解し、かつ、
第1層のアルミ配線4と第1層のチタン膜101を反応
させ、金属間化合物層TiAl3 206を形成し、第
1層のアルミ配線4と第2層のアルミ配線100の界面
のミキシングを促進する。また第2層のチタン膜104
はタングステンプラグ103上に生じているおそれのあ
るフッ素を除去する(図10)。
から侵入してくる水分等から保護するために、シリコン
酸化膜やシリコン窒化膜等の保護絶縁膜8を、第2層の
アルミ配線100上に、CVD法を用いて堆積する(図
11)。
ニング後の熱処理によって生じる効果について説明する
。
層201を構成するフッ素や酸素との結合力が強く、3
00〜450℃の熱処理で、容易にチタンのフッ化物や
酸化物を形成する。そのため、前記条件によって熱処理
を行うことにより、図23に示すように第1層のチタン
膜101の下に存在する残存粒子204を、チタンの酸
化物やフッ化物として取り込み、分解する。さらに、図
24に示すように、この熱処理で第1層のアルミ配線4
と第1層のチタン膜101を反応させ、金属間化合物T
iAl3 層206を形成することにより、界面205
のミキシングを促進させるという働きも行うのである。 同様にしてタングステンプラグ103上のフッ素も第2
層のチタン膜104によって除去される。
いては、下記のように最適値が存在する。
図である。通常第1層のアルミ配線4中には1〜2wt
.%程度シリコン207が添加されている。これはシリ
コン半導体基板1とのコンタクト部308での接合リー
ク防止のためであり、第1層のアルミ配線4のバリアメ
タル膜310として400〜2000μΩ・cm程度の
比抵抗の高い窒化チタン膜を用いても、シリコンやアル
ミに対するバリア性が完全とは言えないからである。
第1層のチタン膜101は第1層のアルミ配線4と反応
してTiAl3 等の金属間化合物層206を形成する
が、同時にシリコン207とも反応し、TiSi2 2
08をも形成する。
が大きすぎると、第1層のアルミ配線4中のシリコン2
07の濃度の低下をまねき、コンタクト部308での接
合リークが発生してしまう。
さすぎると、図21で示したような、界面205の残存
粒子204の分解し、また界面205において金属間化
合物TiAl3 層206を形成してミキシングを促進
させるという作用が十分でなくなる。
の膜厚には、上限、下限が存在し、実験によれば、50
〜150オングストローム程度が望ましい事がわかって
いる。
ついて説明する。第1層の窒化チタン膜102が無い場
合には、第1層のチタン膜101は第1層のアルミ配線
4と反応する前に、先に上層のタングステンプラグ10
3と反応してしまう。そのため、第1層のチタン膜10
1は界面205において残存粒子204を十分に分解し
たり、下層のアルミ配線4と反応して金属間化合物を形
成する作用を果たさなくなってしまう。
に、タングステンとの反応性が小さい第1層の窒化チタ
ン膜を102を設けると、第1層のチタン膜101とタ
ングステンプラグ103との反応が抑制されるので、タ
ングステンプラグ103形成のための熱処理をする事に
より、残存粒子204を分解し、かつ界面205のミキ
シングを十分に行うことができる。
しては、タングステンプラグ103との反応性が小さけ
れば良いので、接続孔抵抗の増加をできるだけ押さえる
ために250〜400μΩ・cm程度の比抵抗の小さい
窒化チタン膜を用いる。なおこのような比抵抗を有する
を得るための成膜条件では成膜時に付着する異物が低減
する。
メタル膜として用いる窒化チタン膜310(図14)は
、シリコンやアルミに対するバリア性が必要であるので
、400〜2000μΩ・cm程度の比抵抗の高い膜が
用いられるが、この膜を接続孔6で用いると、接続孔抵
抗が従来構造に比べ、数倍に高くなってしまう。しかし
接続孔6で用いる第1層の窒化チタン膜102は、前述
のように、第1層のチタン膜101とタングステンプラ
グ103との反応を抑制することが目的であり、アルミ
に対するバリア性はさほど必要でない。そこで、250
〜400μΩ・cm程度の比抵抗の小さい膜を用いるこ
とができ、結果として、接続孔抵抗の増加も、50%以
下と実用上、問題のないレベルにすることができる。 同様の理由で、第2層の窒化チタン膜104も250〜
400μΩ・cm程度の比抵抗の小さい膜を用いる。
も、第1層のチタン膜101がタングステンプラグ10
3と反応するのを抑制すること、および、接続孔抵抗の
増加を実用上、問題のないレベルに抑えることから、5
00〜1000オングストローム程度とすることが望ま
しい。同様にして、第2層の窒化チタン膜105の膜厚
も、第2層のチタン膜104が上部にあるアルミ合金膜
106と反応するのを抑制すること、および、接続孔抵
抗の増加を実用上、問題のないレベルに抑えることから
、500〜1000オングストローム程度とすることが
望ましい。
配線100中のアルミ合金膜106と第2層のチタン膜
104の反応を抑制するために、その上に第2層の窒化
チタン膜105を設ける場合をのべたが、同じように両
者の相互反応を抑制する働きをする酸化チタン膜や酸窒
化チタン膜などの他のチタン化合物膜であっても同様の
効果を奏する。
反応性スパッタ法により堆積できる。つまり、酸化チタ
ン膜を堆積する場合はAr+O2 雰囲気中で、酸窒化
チタン膜を堆積する場合はAr+O2 +N2 雰囲気
中で、それぞれ、Tiをターゲットとしてスパッタすれ
ば膜堆積できる。
るために、CVD法によるタングステンプラグを形成す
る場合をのべたが、タングステン以外に、タングステン
ミリサイド,モリブデン,アルミなど他のメタルCVD
法でも同様の効果を奏する。
造について述べたが、3層以上のアルミ多層配線構造の
半導体装置に適用しても同様の効果を奏する。
DRAM素子が形成された半導体装置に適用した場合を
述べたが、他のアルミ多層配線構造を有する半導体装置
に適用しても同様の効果を奏する。
atic RandomAccess Memor
y)素子を形成したものに、本発明によるアルミ多層配
線構造を適用した実施例を図25に示す。
コン半導体基板、410はシリコン半導体基板1表面に
形成されたSRAM素子〔ダブルウェル・CMOS(C
omplementary Metal Oxid
e Semi−conductor)構造〕、411
はP形ウェル領域、412はN形ウェル領域、413は
素子分離用酸化膜、414はゲート電極、415はN形
不純物拡散層、416はP形不純物拡散層、417は多
結晶シリコン配線、418はコンタクト孔、3はSRA
M素子310上に堆積された下地絶縁膜、4は下地絶縁
膜3上に形成された第1層のアルミ配線、5は第1層の
アルミ配線4上に堆積された層間絶縁膜、6は第1層の
アルミ配線4上に開孔された接続孔、100は層間絶縁
膜5上に形成された第2層のアルミ配線、101は第1
層のアルミ配線4と接する層である第1層のチタン膜、
102は第2層のアルミ配線100の下地膜であり、第
1層のチタン膜101の上に堆積された第1層の窒化チ
タン膜、103は第1層の窒化チタン膜102の上に堆
積され接続孔6内に埋め込まれたタングステンプラグ、
104は第2層のアルミ配線100の下地膜であり、第
1層の窒化チタン膜102及びタングステンプラグ10
3の上に堆積された第2層のチタン膜、105は第2層
のチタン膜104の上に堆積された第2層の窒化チタン
膜、106はアルミあるいはアルミ合金膜、8は配線を
外部環境から保護するために堆積された保護絶縁膜、2
06は第1層のチタン膜101と第1層のアルミ配線4
の反応による金属間化合物(TiAl3 )層である。
される素子は、DRAM素子やSRAM素子以外の他の
素子、例えば、EPROM(Erasable Pr
ogramable Read Only Me
mory)素子、E2 PROM(Electrica
l Erasable Programable
ROM)素子、マイクロ・コンピューター回路素子、
CMOS論理回路素子、バイポーラ・トランジスター素
子等、他の構造の素子であってもよい。
る半導体装置は、半導体基板上の下層のアルミ配線と、
下層のアルミ配線と接続孔を介して接する第1のチタン
膜、第1のチタン膜上に形成した第1のチタン化合物膜
、接続孔をチタン膜及びチタン化合物膜を介して埋め込
むタングステンプラグ、タングステンプラグと第1のチ
タン化合物の上に形成された第2のチタン膜、第2のチ
タン膜の上に形成された第2のチタン化合物膜並びに第
2のチタン化合物膜の上に形成されたアルミ配線とから
なる上層のアルミ配線とを有し、第1のチタン膜はスパ
ッタエッチ時の再付着によるアルミのフッ化物や酸化物
の粒子をチタンのフッ化物や酸化物として取り込み、分
解させ、かつ、下層のアルミ配線と金属間化合物TiA
l3 を形成することにより界面を十分に反応させてミ
キシングを行い、第1のチタン化合物膜はこれを支援す
る。その上、タングステンプラグは接続孔を埋め込むの
で、その上に形成するアルミ配線のカバレッジ率は改善
される。この際、第2のチタン膜はタングステンプラグ
形成時に生じる恐れのあるフッ素を第1のチタン膜と同
様にして除去し、第2のチタン化合物はこれを支援する
ので、サブミクロン・レベルの接続孔においても、接続
孔抵抗が安定となり、また、エレクトロ・マイグレーシ
ョン耐量やストレス・マイグレーション耐量等の接続孔
の信頼性レベルも向上させて高品質で高歩留の半導体装
置を得ることができる。
面図である。
成フローを示す図である。
成フローを示す図である。
成フローを示す図である。
成フローを示す図である。
成フローを示す図である。
成フローを示す図である。
成フローを示す図である。
成フローを示す図である。
形成フローを示す図である。
形成フローを示す図である。
造の形成フローを示す図である。
造の形成フローを示す図である。
造の形成フローを示す図である。
造の形成フローを示す図である。
造の形成フローを示す図である。
造の形成フローを示す図である。
造の形成フローを示す図である。
である。
である。
である。
ン化合物膜の作用を示す図である。
ン化合物膜の作用を示す図である。
とを示す図である。
す断面図である。
Claims (1)
- 【請求項1】 半導体基板上の下層のアルミ配線と、
前記下層のアルミ配線と接続孔を介して接する第1のチ
タン膜、前記第1のチタン膜上に形成した第1のチタン
化合物膜、前記接続孔を前記第1のチタン膜及び第1の
チタン化合物を介して埋め込むタングステンプラグ、前
記タングステンプラグと前記第1のチタン化合物の上に
形成された第2のチタン膜、前記第2のチタン膜の上に
形成された第2のチタン化合物膜並びに前記第2のチタ
ン化合物膜の上に形成されたアルミ配線とからなる上層
のアルミ配線と、を有することを特徴とする半導体装置
。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3009547A JP2660359B2 (ja) | 1991-01-30 | 1991-01-30 | 半導体装置 |
US07/822,284 US5202579A (en) | 1991-01-30 | 1992-01-21 | Semiconductor device having multilayer interconnection structure |
KR1019920001022A KR960011863B1 (ko) | 1991-01-30 | 1992-01-24 | 다층배선구조를 가지는 반도체장치 및 그의 제조방법 |
DE4202294A DE4202294C2 (de) | 1991-01-30 | 1992-01-28 | Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur und Herstellungsverfahren dafür |
US08/009,180 US5312775A (en) | 1991-01-30 | 1993-01-26 | Method of manufacturing semiconductor device having multilayer interconnection structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3009547A JP2660359B2 (ja) | 1991-01-30 | 1991-01-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04271144A true JPH04271144A (ja) | 1992-09-28 |
JP2660359B2 JP2660359B2 (ja) | 1997-10-08 |
Family
ID=11723304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3009547A Expired - Lifetime JP2660359B2 (ja) | 1991-01-30 | 1991-01-30 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5202579A (ja) |
JP (1) | JP2660359B2 (ja) |
KR (1) | KR960011863B1 (ja) |
DE (1) | DE4202294C2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06244135A (ja) * | 1993-01-19 | 1994-09-02 | Internatl Business Mach Corp <Ibm> | コンタクトスタッドの積層構造及びその製造方法 |
KR100371508B1 (ko) * | 1999-02-08 | 2003-02-06 | 닛본 덴기 가부시끼가이샤 | 반도체장치 및 그 제조방법 |
Families Citing this family (111)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2598335B2 (ja) * | 1990-08-28 | 1997-04-09 | 三菱電機株式会社 | 半導体集積回路装置の配線接続構造およびその製造方法 |
DE69225082T2 (de) * | 1991-02-12 | 1998-08-20 | Matsushita Electronics Corp | Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung |
KR100214036B1 (ko) * | 1991-02-19 | 1999-08-02 | 이데이 노부유끼 | 알루미늄계 배선형성방법 |
JP2655213B2 (ja) * | 1991-10-14 | 1997-09-17 | 三菱電機株式会社 | 半導体装置の配線接続構造およびその製造方法 |
US5627345A (en) * | 1991-10-24 | 1997-05-06 | Kawasaki Steel Corporation | Multilevel interconnect structure |
JPH05206139A (ja) * | 1991-11-19 | 1993-08-13 | Nec Corp | 基板接続電極およびその製造方法 |
EP0551117A2 (en) * | 1992-01-08 | 1993-07-14 | Mitsubishi Denki Kabushiki Kaisha | Large scale integrated circuit device and thin film forming method and apparatus for the same |
JP2808965B2 (ja) * | 1992-02-19 | 1998-10-08 | 日本電気株式会社 | 半導体装置 |
US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
JP2773530B2 (ja) * | 1992-04-15 | 1998-07-09 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3093429B2 (ja) * | 1992-04-28 | 2000-10-03 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH06124948A (ja) * | 1992-08-31 | 1994-05-06 | Sony Corp | 配線形成方法 |
JP2773578B2 (ja) * | 1992-10-02 | 1998-07-09 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH06151434A (ja) * | 1992-11-10 | 1994-05-31 | Sony Corp | 金属配線およびその形成方法 |
KR960001176B1 (ko) * | 1992-12-02 | 1996-01-19 | 현대전자산업주식회사 | 반도체 접속장치 및 그 제조방법 |
KR970001883B1 (ko) * | 1992-12-30 | 1997-02-18 | 삼성전자 주식회사 | 반도체장치 및 그 제조방법 |
US5380401A (en) * | 1993-01-14 | 1995-01-10 | Micron Technology, Inc. | Method to remove fluorine residues from bond pads |
US5375083A (en) * | 1993-02-04 | 1994-12-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit including a substrate having a memory cell array surrounded by a well structure |
JP3240725B2 (ja) * | 1993-02-15 | 2001-12-25 | ソニー株式会社 | 配線構造とその製法 |
US5358901A (en) * | 1993-03-01 | 1994-10-25 | Motorola, Inc. | Process for forming an intermetallic layer |
JP3216345B2 (ja) * | 1993-04-06 | 2001-10-09 | ソニー株式会社 | 半導体装置及びその作製方法 |
JP3401843B2 (ja) * | 1993-06-21 | 2003-04-28 | ソニー株式会社 | 半導体装置における多層配線の形成方法 |
US5528081A (en) * | 1993-06-25 | 1996-06-18 | Hall; John H. | High temperature refractory metal contact in silicon integrated circuits |
US5350711A (en) * | 1993-06-25 | 1994-09-27 | Hall John H | Method of fabricating high temperature refractory metal nitride contact and interconnect structure |
JP2596331B2 (ja) * | 1993-09-08 | 1997-04-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US5360995A (en) * | 1993-09-14 | 1994-11-01 | Texas Instruments Incorporated | Buffered capped interconnect for a semiconductor device |
JPH07130852A (ja) * | 1993-11-02 | 1995-05-19 | Sony Corp | 金属配線材料の形成方法 |
KR0126801B1 (ko) * | 1993-12-22 | 1998-04-02 | 김광호 | 반도체 장치의 배선 형성방법 |
US5442235A (en) * | 1993-12-23 | 1995-08-15 | Motorola Inc. | Semiconductor device having an improved metal interconnect structure |
US5817574A (en) * | 1993-12-29 | 1998-10-06 | Intel Corporation | Method of forming a high surface area interconnection structure |
US5594278A (en) * | 1994-04-22 | 1997-01-14 | Nippon Steel Corporation | Semiconductor device having a via hole with an aspect ratio of not less than four, and interconnections therein |
DE19515564B4 (de) * | 1994-04-28 | 2008-07-03 | Denso Corp., Kariya | Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben |
US5364817A (en) * | 1994-05-05 | 1994-11-15 | United Microelectronics Corporation | Tungsten-plug process |
JP3104534B2 (ja) * | 1994-06-27 | 2000-10-30 | ヤマハ株式会社 | 半導体装置とその製法 |
JP3500707B2 (ja) * | 1994-06-28 | 2004-02-23 | ソニー株式会社 | 接続構造の形成方法、及び接続構造の設計方法 |
JP3599199B2 (ja) * | 1994-08-31 | 2004-12-08 | 富士通株式会社 | 多層配線を有する半導体装置の製造方法 |
US5640032A (en) * | 1994-09-09 | 1997-06-17 | Nippon Steel Corporation | Non-volatile semiconductor memory device with improved rewrite speed |
JPH08107087A (ja) * | 1994-10-06 | 1996-04-23 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5470790A (en) * | 1994-10-17 | 1995-11-28 | Intel Corporation | Via hole profile and method of fabrication |
US5512514A (en) * | 1994-11-08 | 1996-04-30 | Spider Systems, Inc. | Self-aligned via and contact interconnect manufacturing method |
DE69533823D1 (de) * | 1994-12-29 | 2005-01-05 | St Microelectronics Inc | Elektrische Verbindungsstruktur auf einer integrierten Schaltungsanordnung mit einem Zapfen mit vergrössertem Kopf |
US5489552A (en) * | 1994-12-30 | 1996-02-06 | At&T Corp. | Multiple layer tungsten deposition process |
US5599739A (en) * | 1994-12-30 | 1997-02-04 | Lucent Technologies Inc. | Barrier layer treatments for tungsten plug |
US5625231A (en) * | 1995-03-10 | 1997-04-29 | Advanced Micro Devices, Inc. | Low cost solution to high aspect ratio contact/via adhesion layer application for deep sub-half micrometer back-end-of line technology |
DE69625265T2 (de) * | 1995-03-28 | 2003-09-04 | Texas Instruments Inc., Dallas | Halbleiterstrukturen |
KR0165813B1 (ko) * | 1995-04-12 | 1999-02-01 | 문정환 | 접속홀의 플러그 형성 방법 |
JPH0955440A (ja) * | 1995-08-17 | 1997-02-25 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
US5518959A (en) * | 1995-08-24 | 1996-05-21 | Taiwan Semiconductor Manufacturing Company | Method for selectively depositing silicon oxide spacer layers |
US5856707A (en) * | 1995-09-11 | 1999-01-05 | Stmicroelectronics, Inc. | Vias and contact plugs with an aspect ratio lower than the aspect ratio of the structure in which they are formed |
US5747879A (en) * | 1995-09-29 | 1998-05-05 | Intel Corporation | Interface between titanium and aluminum-alloy in metal stack for integrated circuit |
GB2307341B (en) * | 1995-11-15 | 2000-06-14 | Hyundai Electronics Ind | Method of forming a tungsten plug of a semiconductor device |
TW319891B (en) * | 1996-02-02 | 1997-11-11 | Taiwan Semiconductor Mfg | Method for improved aluminium-copper deposition and robust via contact resistance |
US5994220A (en) | 1996-02-02 | 1999-11-30 | Micron Technology, Inc. | Method for forming a semiconductor connection with a top surface having an enlarged recess |
US5622894A (en) * | 1996-03-15 | 1997-04-22 | Taiwan Semiconductor Manufacturing Company Ltd | Process to minimize a seam in tungsten filled contact holes |
US5756396A (en) * | 1996-05-06 | 1998-05-26 | Taiwan Semiconductor Manufacturing Company Ltd | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect |
US5693561A (en) * | 1996-05-14 | 1997-12-02 | Lucent Technologies Inc. | Method of integrated circuit fabrication including a step of depositing tungsten |
US5677237A (en) * | 1996-06-21 | 1997-10-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Process for removing seams in tungsten plugs |
JP2800788B2 (ja) * | 1996-06-27 | 1998-09-21 | 日本電気株式会社 | 半導体装置の製造方法 |
KR100225946B1 (ko) * | 1996-06-27 | 1999-10-15 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
US5956612A (en) * | 1996-08-09 | 1999-09-21 | Micron Technology, Inc. | Trench/hole fill processes for semiconductor fabrication |
TW366585B (en) * | 1996-08-17 | 1999-08-11 | United Microelectronics Corp | Manufacturing method of low-temperature epitaxy titanium silicide |
JP3751392B2 (ja) * | 1996-12-27 | 2006-03-01 | 長野計器株式会社 | 半導体素子の電極構造およびその製造方法 |
US5688718A (en) * | 1997-02-03 | 1997-11-18 | Taiwan Semiconductor Manufacturing Company Ltd | Method of CVD TiN barrier layer integration |
US6096637A (en) * | 1997-02-25 | 2000-08-01 | Compaq Computer Corporation | Electromigration-resistant via structure |
US6268661B1 (en) * | 1999-08-31 | 2001-07-31 | Nec Corporation | Semiconductor device and method of its fabrication |
US5930669A (en) | 1997-04-03 | 1999-07-27 | International Business Machines Corporation | Continuous highly conductive metal wiring structures and method for fabricating the same |
US6395629B1 (en) * | 1997-04-16 | 2002-05-28 | Stmicroelectronics, Inc. | Interconnect method and structure for semiconductor devices |
US5998296A (en) * | 1997-04-16 | 1999-12-07 | Texas Instruments Incorporated | Method of forming contacts and vias in semiconductor |
JP4101901B2 (ja) * | 1997-04-25 | 2008-06-18 | シャープ株式会社 | 半導体装置の製造方法 |
SE520173C2 (sv) * | 1997-04-29 | 2003-06-03 | Ericsson Telefon Ab L M | Förfarande för tillverkning av en kondensator i en integrerad krets |
EP0883172A1 (en) * | 1997-06-03 | 1998-12-09 | Nec Corporation | Method for manufacturing contact structure having titanium/titanium nitride barrier layer |
KR100241506B1 (ko) * | 1997-06-23 | 2000-03-02 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
JP3456391B2 (ja) * | 1997-07-03 | 2003-10-14 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US5976976A (en) | 1997-08-21 | 1999-11-02 | Micron Technology, Inc. | Method of forming titanium silicide and titanium by chemical vapor deposition |
US5969425A (en) * | 1997-09-05 | 1999-10-19 | Advanced Micro Devices, Inc. | Borderless vias with CVD barrier layer |
US6143362A (en) * | 1998-02-25 | 2000-11-07 | Micron Technology, Inc. | Chemical vapor deposition of titanium |
US6284316B1 (en) | 1998-02-25 | 2001-09-04 | Micron Technology, Inc. | Chemical vapor deposition of titanium |
KR100279300B1 (ko) * | 1998-05-11 | 2001-02-01 | 윤종용 | 금속 배선 연결 방법 |
KR100484253B1 (ko) * | 1998-06-27 | 2005-07-07 | 주식회사 하이닉스반도체 | 반도체 장치의 타이타늄막 형성방법 |
KR100267106B1 (ko) * | 1998-09-03 | 2000-10-02 | 윤종용 | 반도체 소자의 다층 배선 형성방법 |
JP3528665B2 (ja) | 1998-10-20 | 2004-05-17 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US6169010B1 (en) * | 1999-01-26 | 2001-01-02 | Lucent Technologies Inc. | Method for making integrated circuit capacitor including anchored plug |
JP3206658B2 (ja) * | 1999-02-23 | 2001-09-10 | 日本電気株式会社 | 半導体装置の製造方法 |
US6150261A (en) * | 1999-05-25 | 2000-11-21 | United Microelectronics Corp. | Method of fabricating semiconductor device for preventing antenna effect |
US6833623B2 (en) * | 1999-08-11 | 2004-12-21 | Micron Technology, Inc. | Enhanced barrier liner formation for via |
JP2001060590A (ja) | 1999-08-20 | 2001-03-06 | Denso Corp | 半導体装置の電気配線及びその製造方法 |
US6365970B1 (en) * | 1999-12-10 | 2002-04-02 | Silicon Integrated Systems Corporation | Bond pad structure and its method of fabricating |
JP3449333B2 (ja) | 2000-03-27 | 2003-09-22 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP3480416B2 (ja) | 2000-03-27 | 2003-12-22 | セイコーエプソン株式会社 | 半導体装置 |
US6624515B1 (en) * | 2002-03-11 | 2003-09-23 | Micron Technology, Inc. | Microelectronic die including low RC under-layer interconnects |
US6977437B2 (en) * | 2003-03-11 | 2005-12-20 | Texas Instruments Incorporated | Method for forming a void free via |
KR100555514B1 (ko) * | 2003-08-22 | 2006-03-03 | 삼성전자주식회사 | 저 저항 텅스텐 배선을 갖는 반도체 메모리 소자 및 그제조방법 |
US7170176B2 (en) | 2003-11-04 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP4764606B2 (ja) * | 2004-03-04 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US7956672B2 (en) * | 2004-03-30 | 2011-06-07 | Ricoh Company, Ltd. | Reference voltage generating circuit |
US20060099800A1 (en) * | 2004-11-09 | 2006-05-11 | Chintamani Palsule | Method for fabricating low leakage interconnect layers in integrated circuits |
KR100705397B1 (ko) * | 2005-07-13 | 2007-04-10 | 삼성전자주식회사 | 저 저항의 텅스텐막 형성 방법 |
KR100799119B1 (ko) * | 2005-08-29 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체메모리소자 제조 방법 |
US7645705B2 (en) * | 2005-12-29 | 2010-01-12 | Dongbu Hitek Co., Ltd. | Method of fabricating a semiconductor device having a pre metal dielectric liner |
US20080090399A1 (en) * | 2006-10-17 | 2008-04-17 | Malik Shamim M | Electrode for implantable device |
CN102017147B (zh) | 2007-04-18 | 2014-01-29 | 因维萨热技术公司 | 用于光电装置的材料、系统和方法 |
US8525287B2 (en) | 2007-04-18 | 2013-09-03 | Invisage Technologies, Inc. | Materials, systems and methods for optoelectronic devices |
US20100044676A1 (en) | 2008-04-18 | 2010-02-25 | Invisage Technologies, Inc. | Photodetectors and Photovoltaics Based on Semiconductor Nanocrystals |
US20090032958A1 (en) * | 2007-08-03 | 2009-02-05 | Micron Technology, Inc. | Intermetallic conductors |
US8203195B2 (en) | 2008-04-18 | 2012-06-19 | Invisage Technologies, Inc. | Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom |
US8916947B2 (en) | 2010-06-08 | 2014-12-23 | Invisage Technologies, Inc. | Photodetector comprising a pinned photodiode that is formed by an optically sensitive layer and a silicon diode |
US8841733B2 (en) * | 2011-05-17 | 2014-09-23 | United Microelectronics Corp. | Semiconductor device and method of fabricating the same |
US9543248B2 (en) * | 2015-01-21 | 2017-01-10 | Qualcomm Incorporated | Integrated circuit devices and methods |
US9870987B2 (en) * | 2016-02-29 | 2018-01-16 | Toshiba Memory Corporation | Semiconductor device and method of manufacturing the same |
CN108735741B (zh) | 2017-04-13 | 2020-10-09 | 联华电子股份有限公司 | 存储器元件中的存储点接触结构与其制作方法 |
US11183455B2 (en) * | 2020-04-15 | 2021-11-23 | International Business Machines Corporation | Interconnects with enlarged contact area |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59198734A (ja) * | 1983-04-25 | 1984-11-10 | Mitsubishi Electric Corp | 多層配線構造 |
US4924295A (en) * | 1986-11-28 | 1990-05-08 | Siemens Aktiengesellschaft | Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same |
US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
JPS6466955A (en) * | 1987-09-07 | 1989-03-13 | Nec Corp | Semiconductor integrated circuit |
JPH0719841B2 (ja) * | 1987-10-02 | 1995-03-06 | 株式会社東芝 | 半導体装置 |
US4926237A (en) * | 1988-04-04 | 1990-05-15 | Motorola, Inc. | Device metallization, device and method |
JPH0254524A (ja) * | 1988-08-17 | 1990-02-23 | Sony Corp | 半導体装置の製造方法 |
US5008730A (en) * | 1988-10-03 | 1991-04-16 | International Business Machines Corporation | Contact stud structure for semiconductor devices |
DE68926656T2 (de) * | 1988-11-21 | 1996-11-28 | Toshiba Kawasaki Kk | Verfahren zum Herstellen eines Halbleiterbauelementes |
US5162262A (en) * | 1989-03-14 | 1992-11-10 | Mitsubishi Denki Kabushiki Kaisha | Multi-layered interconnection structure for a semiconductor device and manufactured method thereof |
US5094981A (en) * | 1990-04-17 | 1992-03-10 | North American Philips Corporation, Signetics Div. | Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C. |
-
1991
- 1991-01-30 JP JP3009547A patent/JP2660359B2/ja not_active Expired - Lifetime
-
1992
- 1992-01-21 US US07/822,284 patent/US5202579A/en not_active Expired - Lifetime
- 1992-01-24 KR KR1019920001022A patent/KR960011863B1/ko not_active IP Right Cessation
- 1992-01-28 DE DE4202294A patent/DE4202294C2/de not_active Expired - Fee Related
-
1993
- 1993-01-26 US US08/009,180 patent/US5312775A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06244135A (ja) * | 1993-01-19 | 1994-09-02 | Internatl Business Mach Corp <Ibm> | コンタクトスタッドの積層構造及びその製造方法 |
KR100371508B1 (ko) * | 1999-02-08 | 2003-02-06 | 닛본 덴기 가부시끼가이샤 | 반도체장치 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
DE4202294C2 (de) | 1994-06-16 |
DE4202294A1 (de) | 1992-08-13 |
US5312775A (en) | 1994-05-17 |
KR960011863B1 (ko) | 1996-09-03 |
KR920015527A (ko) | 1992-08-27 |
US5202579A (en) | 1993-04-13 |
JP2660359B2 (ja) | 1997-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2660359B2 (ja) | 半導体装置 | |
JP2655213B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
JP2598335B2 (ja) | 半導体集積回路装置の配線接続構造およびその製造方法 | |
JP2533414B2 (ja) | 半導体集積回路装置の配線接続構造およびその製造方法 | |
JP2811126B2 (ja) | 半導体集積回路装置の配線接続構造およびその製造方法 | |
US6004876A (en) | Low resistance interconnect for a semiconductor device and method of fabricating the same | |
US6433433B1 (en) | Semiconductor device with misaligned via hole | |
US6455891B2 (en) | Semiconductor device and method for manufacturing the same | |
JPH09283624A (ja) | 半導体装置の製造方法 | |
US20020043722A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2626927B2 (ja) | 半導体装置 | |
JPH04271143A (ja) | 半導体装置 | |
JP3029507B2 (ja) | 半導体装置の配線層接続構造 | |
JPH08139190A (ja) | 半導体装置の製造方法 | |
JP3267281B2 (ja) | 半導体装置の製造方法 | |
JP3417193B2 (ja) | 半導体装置の製造方法 | |
JP2626927C (ja) | ||
JP2779186B2 (ja) | 半導体装置の製造方法 | |
JPH09246378A (ja) | 半導体集積回路装置およびその製造方法 | |
KR100363984B1 (ko) | 반도체집적회로장치및그제조방법 | |
JPH088337A (ja) | 半導体装置およびその製造方法 | |
JPH11121615A (ja) | 半導体装置及びその製造方法 | |
JPH04152657A (ja) | 半導体装置,およびその製造方法 | |
JPH1145936A (ja) | 半導体装置およびその製造方法 | |
JPH04346423A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 14 |