JP2002093746A - 導電性プラグの堆積方法 - Google Patents
導電性プラグの堆積方法Info
- Publication number
- JP2002093746A JP2002093746A JP2000284967A JP2000284967A JP2002093746A JP 2002093746 A JP2002093746 A JP 2002093746A JP 2000284967 A JP2000284967 A JP 2000284967A JP 2000284967 A JP2000284967 A JP 2000284967A JP 2002093746 A JP2002093746 A JP 2002093746A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- conductive plug
- contact hole
- tungsten
- introducing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 高いアスペクト比を有するコンタクトホール
のステップカバリッジを向上させる導電性プラグの堆積
方法を提供する。 【解決手段】 図１（ａ）に示すバリアメタル工程で
は、ＣＶＤ法によりＷＮ、ＴiＮ、ＴaＮ等を半導体装置
のホールの側壁にバリアメタル１として成膜する。同図
（ｂ）に示す核形成膜工程では、ＷＦ6、ＳiＨ4、及
び、Ｈ2の反応性ガスを供給し、タングステン核形成膜
群２をバリアメタル１の上に成膜する。同図（ｃ）に示
す埋込み膜工程では、ＷＦ6及びＨ2の反応性ガスを供給
し、タングステン埋込み膜群３をタングステン核形成膜
群２の上に成膜する。核形成膜工程及び埋込み膜工程
は、ガス導入ステップ及びガス排気ステップを有し、双
方のステップを交互に複数回繰り返すことにより、所望
の膜厚にする。
のステップカバリッジを向上させる導電性プラグの堆積
方法を提供する。 【解決手段】 図１（ａ）に示すバリアメタル工程で
は、ＣＶＤ法によりＷＮ、ＴiＮ、ＴaＮ等を半導体装置
のホールの側壁にバリアメタル１として成膜する。同図
（ｂ）に示す核形成膜工程では、ＷＦ6、ＳiＨ4、及
び、Ｈ2の反応性ガスを供給し、タングステン核形成膜
群２をバリアメタル１の上に成膜する。同図（ｃ）に示
す埋込み膜工程では、ＷＦ6及びＨ2の反応性ガスを供給
し、タングステン埋込み膜群３をタングステン核形成膜
群２の上に成膜する。核形成膜工程及び埋込み膜工程
は、ガス導入ステップ及びガス排気ステップを有し、双
方のステップを交互に複数回繰り返すことにより、所望
の膜厚にする。
Description
【０００１】
【発明の属する技術分野】本発明は、導電性プラグの堆
積方法に関し、より詳細には、半導体装置のコンタクト
ホール又はビアホールにタングステンを埋め込む際のス
テップカバリッジを向上した導電性プラグの堆積方法に
関するものである。
積方法に関し、より詳細には、半導体装置のコンタクト
ホール又はビアホールにタングステンを埋め込む際のス
テップカバリッジを向上した導電性プラグの堆積方法に
関するものである。
【０００２】
【従来の技術】半導体装置は、素子の電極と配線、又
は、配線と配線とを導通するコンタクトホール又はビア
ホール（以下、総称してコンタクトホールと呼ぶ）を有
する。このため、コンタクトホールに導電性プラグ（タ
ングステン）を埋め込む技術が幾つか開発されている
（例えば、特開平９−３２１１３７号公報）。また、微
細化が進むに伴い、パターンサイズ程には薄膜化が進ま
ず、コンタクトホール径に対するコンタクトホール深さ
の比であるアスペクト比が増大する傾向にある。
は、配線と配線とを導通するコンタクトホール又はビア
ホール（以下、総称してコンタクトホールと呼ぶ）を有
する。このため、コンタクトホールに導電性プラグ（タ
ングステン）を埋め込む技術が幾つか開発されている
（例えば、特開平９−３２１１３７号公報）。また、微
細化が進むに伴い、パターンサイズ程には薄膜化が進ま
ず、コンタクトホール径に対するコンタクトホール深さ
の比であるアスペクト比が増大する傾向にある。
【０００３】図２は、従来の導電性プラグの堆積方法を
示す。同図（ａ）に示すように、最初にＣＶＤ法によ
り、半導体装置のコンタクトホールの側壁に、バリアメ
タル１を成膜する。同図（ｂ）に示すように、次に所定
の圧力の反応性ガスを連続して導き、バリアメタル１の
上に、タングステン核形成膜４を成膜する。同図（ｃ）
に示すように、更に所定の圧力の反応性ガスを連続して
導き、タングステン核形成膜４の上に、タングステン埋
込み膜５を成膜して、コンタクトホールを埋め込む。
示す。同図（ａ）に示すように、最初にＣＶＤ法によ
り、半導体装置のコンタクトホールの側壁に、バリアメ
タル１を成膜する。同図（ｂ）に示すように、次に所定
の圧力の反応性ガスを連続して導き、バリアメタル１の
上に、タングステン核形成膜４を成膜する。同図（ｃ）
に示すように、更に所定の圧力の反応性ガスを連続して
導き、タングステン核形成膜４の上に、タングステン埋
込み膜５を成膜して、コンタクトホールを埋め込む。
【０００４】
【発明が解決しようとする課題】上記従来の導電性プラ
グの堆積方法では、反応性ガスを連続して導くので、ア
スペクト比が高いコンタクトホール内で発生した副反応
性生成ガスがコンタクトホール底部に溜り、反応性ガス
をコンタクトホール底部まで充分に導くことができな
い。これに起因して、タングステン核形成膜４は、コン
タクトホール底部で成長速度が遅くなり膜厚が薄くなる
ので、タングステン埋込み膜５がコンタクトホール底部
で充分に成長できずボイド６が発生する。
グの堆積方法では、反応性ガスを連続して導くので、ア
スペクト比が高いコンタクトホール内で発生した副反応
性生成ガスがコンタクトホール底部に溜り、反応性ガス
をコンタクトホール底部まで充分に導くことができな
い。これに起因して、タングステン核形成膜４は、コン
タクトホール底部で成長速度が遅くなり膜厚が薄くなる
ので、タングステン埋込み膜５がコンタクトホール底部
で充分に成長できずボイド６が発生する。
【０００５】ボイド６が発生すると、後工程においてコ
ンタクトホールの上部に配線を形成する際、ボイド６が
露出しタングステン埋込み膜５と配線とが断線する可能
性がある。また、コンタクトホールのコンタクト抵抗又
はスルーホール抵抗を高くしステップカバリッジを悪化
させるので、長期信頼性の低下や歩留まりの低下になる
恐れがあった。
ンタクトホールの上部に配線を形成する際、ボイド６が
露出しタングステン埋込み膜５と配線とが断線する可能
性がある。また、コンタクトホールのコンタクト抵抗又
はスルーホール抵抗を高くしステップカバリッジを悪化
させるので、長期信頼性の低下や歩留まりの低下になる
恐れがあった。
【０００６】本発明は、上記したような従来の技術が有
する問題点を解決するためになされたものであり、高い
アスペクト比を有するコンタクトホールのステップカバ
リッジを向上させる導電性プラグの堆積方法を提供する
ことを目的とする。
する問題点を解決するためになされたものであり、高い
アスペクト比を有するコンタクトホールのステップカバ
リッジを向上させる導電性プラグの堆積方法を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の導電性プラグの堆積方法は、処理室内に反
応性ガスを導入してスルーホール又はコンタクトホール
内に導電性プラグを堆積する方法において、処理室内に
反応性ガスを導入して堆積を進行させるガス導入ステッ
プと、前記処理室内のガスを排気するガス排気ステップ
とを交互に繰り返すことを特徴とする。
め、本発明の導電性プラグの堆積方法は、処理室内に反
応性ガスを導入してスルーホール又はコンタクトホール
内に導電性プラグを堆積する方法において、処理室内に
反応性ガスを導入して堆積を進行させるガス導入ステッ
プと、前記処理室内のガスを排気するガス排気ステップ
とを交互に繰り返すことを特徴とする。
【０００８】本発明の導電性プラグの堆積方法は、ガス
導入ステップとガス排気ステップとを交互に複数回繰り
返すことにより、成膜物の膜厚が全体で均一になり、導
電性プラグがコンタクトホールをカバレッジ良く埋め込
むので、ステップカバリッジが向上する。
導入ステップとガス排気ステップとを交互に複数回繰り
返すことにより、成膜物の膜厚が全体で均一になり、導
電性プラグがコンタクトホールをカバレッジ良く埋め込
むので、ステップカバリッジが向上する。
【０００９】本発明の導電性プラグの堆積方法では、前
記ガス排気ステップは、処理室内圧力が前記ガス導入ス
テップにおける処理室内圧力の１／２〜１／１０となっ
た時点で終了することが好ましい。この場合、ガス排気
ステップの排気時間を適切に選択できるので、その次の
ガス導入ステップが効率良く行える。
記ガス排気ステップは、処理室内圧力が前記ガス導入ス
テップにおける処理室内圧力の１／２〜１／１０となっ
た時点で終了することが好ましい。この場合、ガス排気
ステップの排気時間を適切に選択できるので、その次の
ガス導入ステップが効率良く行える。
【００１０】ＷＦ6、ＳｉＨ4及びＨ2を導入するガス導
入ステップとこれに交互するガス排気ステップとを有す
る第１段階と、ＷＦ6及びＨ2を導入するガス導入ステッ
プとこれに交互するガス排気ステップとを有する第２段
階とを順次有することも本発明の好ましい態様である。
この場合、第１段階ではタングステン核形成膜群が形成
され、第２段階ではタングステン埋込み膜群が形成され
るので、ステップカバリッジが好に向上する。
入ステップとこれに交互するガス排気ステップとを有す
る第１段階と、ＷＦ6及びＨ2を導入するガス導入ステッ
プとこれに交互するガス排気ステップとを有する第２段
階とを順次有することも本発明の好ましい態様である。
この場合、第１段階ではタングステン核形成膜群が形成
され、第２段階ではタングステン埋込み膜群が形成され
るので、ステップカバリッジが好に向上する。
【００１１】また、本発明の導電性プラグの堆積方法で
は、前記ガス排気ステップは、反応性ガスから生成され
た副反応性生成ガスを排気するステップであることもで
きる。
は、前記ガス排気ステップは、反応性ガスから生成され
た副反応性生成ガスを排気するステップであることもで
きる。
【００１２】
【発明の実施の形態】以下、本発明の実施形態例に基づ
いて、本発明の導電性プラグの堆積方法について図面を
参照して説明する。図１は、本発明の一実施形態例の導
電性プラグの堆積方法を示す。半導体装置は、アスペク
ト比が高いコンタクトホールを有する。本実施形態例の
導電性プラグの堆積方法は、バリアメタル工程、核形成
膜工程、及び、埋込み膜工程を有し、この順に処理室内
で実施する。処理室内は、１００枚程度のウェハを一度
に処理する炉内と異なり、ウェハ１枚を処理するもので
ある。
いて、本発明の導電性プラグの堆積方法について図面を
参照して説明する。図１は、本発明の一実施形態例の導
電性プラグの堆積方法を示す。半導体装置は、アスペク
ト比が高いコンタクトホールを有する。本実施形態例の
導電性プラグの堆積方法は、バリアメタル工程、核形成
膜工程、及び、埋込み膜工程を有し、この順に処理室内
で実施する。処理室内は、１００枚程度のウェハを一度
に処理する炉内と異なり、ウェハ１枚を処理するもので
ある。
【００１３】同図（ａ）は、バリアメタル工程を示す。
最初に、ＣＶＤ法によりＷＮ、ＴiＮ、ＴaＮ等から成る
バリアメタル１を半導体装置のコンタクトホールの側壁
に成膜するが、アスペクト比によっては指向性スパッタ
法等も使用できる。高いアスペクト比を有するコンタク
トホールでは、バリアメタル１がカバレッジ良く成膜さ
れると、良好なコンタクトが得られタングステンのステ
ップカバリッジが向上する。
最初に、ＣＶＤ法によりＷＮ、ＴiＮ、ＴaＮ等から成る
バリアメタル１を半導体装置のコンタクトホールの側壁
に成膜するが、アスペクト比によっては指向性スパッタ
法等も使用できる。高いアスペクト比を有するコンタク
トホールでは、バリアメタル１がカバレッジ良く成膜さ
れると、良好なコンタクトが得られタングステンのステ
ップカバリッジが向上する。
【００１４】同図（ｂ）は、核形成膜工程（第１段階）
を示す。核形成膜工程は、バリアメタル工程の次に実施
され、ガス導入ステップ及びガス排気ステップを有す
る。ガス導入ステップでは、圧力を１３３〜１３３００
[Pa]に設定したＷＦ6、ＳiＨ4、及び、Ｈ2の反応性ガス
を供給し、タングステン核形成膜群２をバリアメタル１
の上に成膜する。ＷＦ6は１０〜１００[sccm]に設定さ
れ、ＳiＨ4は４〜５０[sccm] に設定される。この過程
で、副反応性生成ガスが発生し、コンタクトホール底部
に溜まる。
を示す。核形成膜工程は、バリアメタル工程の次に実施
され、ガス導入ステップ及びガス排気ステップを有す
る。ガス導入ステップでは、圧力を１３３〜１３３００
[Pa]に設定したＷＦ6、ＳiＨ4、及び、Ｈ2の反応性ガス
を供給し、タングステン核形成膜群２をバリアメタル１
の上に成膜する。ＷＦ6は１０〜１００[sccm]に設定さ
れ、ＳiＨ4は４〜５０[sccm] に設定される。この過程
で、副反応性生成ガスが発生し、コンタクトホール底部
に溜まる。
【００１５】ガス排気ステップでは、反応性ガス及び副
反応性生成ガスを含むコンタクトホール内のガスを排気
する。処理室内圧力がガス導入ステップの１／２〜１／
１０になった時点で終了するように、排気時間は、選択
する。
反応性生成ガスを含むコンタクトホール内のガスを排気
する。処理室内圧力がガス導入ステップの１／２〜１／
１０になった時点で終了するように、排気時間は、選択
する。
【００１６】ガス導入ステップ及びガス排気ステップ
は、交互に複数回繰り返して実施される。タングステン
核形成膜群２のガス排気ステップの次に実施されるガス
導入ステップでは、反応性ガスがコンタクトホール底部
まで充分に導かれるので、膜厚が均一になる。双方のス
テップを複数回繰り返すので、タングステン核形成膜群
２がカバレッジ良く成膜され、膜厚が１０〜５０[nm]に
なる。
は、交互に複数回繰り返して実施される。タングステン
核形成膜群２のガス排気ステップの次に実施されるガス
導入ステップでは、反応性ガスがコンタクトホール底部
まで充分に導かれるので、膜厚が均一になる。双方のス
テップを複数回繰り返すので、タングステン核形成膜群
２がカバレッジ良く成膜され、膜厚が１０〜５０[nm]に
なる。
【００１７】同図（ｃ）は、埋込み膜工程（第２段階）
を示す。埋込み膜工程は、核形成膜工程の次に実施さ
れ、核形成膜工程と同様にガス導入ステップ及びガス排
気ステップを有する。ガス導入ステップでは、圧力を６
６５０〜５３２００[Pa]に設定したＷＦ6及びＨ2の反応
性ガスを供給し、タングステン埋込み膜群３をタングス
テン核形成膜群２の上に成膜する。ＷＦ6は５０〜５０
０[sccm]に設定され、Ｈ2は５００〜５０００[sccm]に
設定される。
を示す。埋込み膜工程は、核形成膜工程の次に実施さ
れ、核形成膜工程と同様にガス導入ステップ及びガス排
気ステップを有する。ガス導入ステップでは、圧力を６
６５０〜５３２００[Pa]に設定したＷＦ6及びＨ2の反応
性ガスを供給し、タングステン埋込み膜群３をタングス
テン核形成膜群２の上に成膜する。ＷＦ6は５０〜５０
０[sccm]に設定され、Ｈ2は５００〜５０００[sccm]に
設定される。
【００１８】ガス排気ステップでは、核形成膜工程と同
様に、コンタクトホール内のガスを排気する。所定の時
点で終了するように、排気時間は、選択する。ガス導入
ステップ及びガス排気ステップは、交互に複数回繰り返
して実施される。核形成膜工程と同様に、タングステン
埋込み膜群３がカバレッジ良く成膜され、膜厚が５０〜
５００[nm]になる。
様に、コンタクトホール内のガスを排気する。所定の時
点で終了するように、排気時間は、選択する。ガス導入
ステップ及びガス排気ステップは、交互に複数回繰り返
して実施される。核形成膜工程と同様に、タングステン
埋込み膜群３がカバレッジ良く成膜され、膜厚が５０〜
５００[nm]になる。
【００１９】タングステン埋込み膜群３がカバレッジ良
くコンタクトホールを埋め込み、ボイドが発生しないの
で、導電性プラグのステップカバリッジが向上する。
くコンタクトホールを埋め込み、ボイドが発生しないの
で、導電性プラグのステップカバリッジが向上する。
【００２０】反応性ガスは、ＷＦ6から成る材料ガス、
及び、ＳiＨ4やＨ2等から成る還元ガスで構成される。
予め反応性ガスを材料ガスと還元ガスとに分離して、導
入することが好ましい。核形成膜工程及び埋込み膜工程
のガス導入ステップでは、材料ガスをコンタクトホール
底部に予め拡散し、その後還元ガスを導入する。還元ガ
スが材料ガスに比して拡散速度が速く、双方のガスがコ
ンタクトホール底部まで均一に拡散するので、カバレッ
ジの良いタングステン核形成膜群２及びタングステン埋
込み膜群３が成膜する。核形成膜工程及び埋込み膜工程
のガス導入ステップ以外は、上記と同様にする。
及び、ＳiＨ4やＨ2等から成る還元ガスで構成される。
予め反応性ガスを材料ガスと還元ガスとに分離して、導
入することが好ましい。核形成膜工程及び埋込み膜工程
のガス導入ステップでは、材料ガスをコンタクトホール
底部に予め拡散し、その後還元ガスを導入する。還元ガ
スが材料ガスに比して拡散速度が速く、双方のガスがコ
ンタクトホール底部まで均一に拡散するので、カバレッ
ジの良いタングステン核形成膜群２及びタングステン埋
込み膜群３が成膜する。核形成膜工程及び埋込み膜工程
のガス導入ステップ以外は、上記と同様にする。
【００２１】また、半導体装置の他の部分の形成にも本
発明の導電性プラグの堆積方法が適用できる。アスペク
ト比が高い微細配線の場合、ガス導入ステップ及びガス
排気ステップを複数回繰り返し、ある程度の膜厚を成膜
する。層間膜間に対する埋込みの場合、ガス導入ステッ
プ及びガス排気ステップを１ステップで実施し、所望の
膜厚を成膜する。
発明の導電性プラグの堆積方法が適用できる。アスペク
ト比が高い微細配線の場合、ガス導入ステップ及びガス
排気ステップを複数回繰り返し、ある程度の膜厚を成膜
する。層間膜間に対する埋込みの場合、ガス導入ステッ
プ及びガス排気ステップを１ステップで実施し、所望の
膜厚を成膜する。
【００２２】上記実施形態例によれば、ガス導入ステッ
プとガス排気ステップとを交互に複数回繰り返すことに
より、成膜物の膜厚が全体で均一になり、導電性プラグ
がコンタクトホールをカバレッジ良く埋め込むので、ス
テップカバリッジが向上する。
プとガス排気ステップとを交互に複数回繰り返すことに
より、成膜物の膜厚が全体で均一になり、導電性プラグ
がコンタクトホールをカバレッジ良く埋め込むので、ス
テップカバリッジが向上する。
【００２３】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の導電性プラグの堆積方法
は、上記実施形態例の構成にのみ限定されるものでな
く、上記実施形態例の構成から種々の修正及び変更を施
した導電性プラグの堆積方法も、本発明の範囲に含まれ
る。
づいて説明したが、本発明の導電性プラグの堆積方法
は、上記実施形態例の構成にのみ限定されるものでな
く、上記実施形態例の構成から種々の修正及び変更を施
した導電性プラグの堆積方法も、本発明の範囲に含まれ
る。
【００２４】
【発明の効果】以上説明したように、本発明の導電性プ
ラグの堆積方法では、ガス導入ステップとガス排気ステ
ップとを交互に複数回繰り返すことにより、成膜物の膜
厚が全体で均一になり、導電性プラグがコンタクトホー
ルをカバレッジ良く埋め込むので、ステップカバリッジ
が向上する。このため、コンタクトホールと配線との断
線や抵抗の増加を防ぐので、半導体装置の長期信頼性低
下及び歩留まり低下を防止できる。
ラグの堆積方法では、ガス導入ステップとガス排気ステ
ップとを交互に複数回繰り返すことにより、成膜物の膜
厚が全体で均一になり、導電性プラグがコンタクトホー
ルをカバレッジ良く埋め込むので、ステップカバリッジ
が向上する。このため、コンタクトホールと配線との断
線や抵抗の増加を防ぐので、半導体装置の長期信頼性低
下及び歩留まり低下を防止できる。
【図１】本発明の一実施形態例の導電性プラグの堆積方
法を示す。
法を示す。
【図２】従来の導電性プラグの堆積方法を示す。
１ バリアメタル ２ タングステン核形成膜群 ３ タングステン埋込み膜群 ４ タングステン核形成膜 ５ タングステン埋込み膜 ６ ボイド
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K030 AA04 AA06 AA17 BA20 CA04 EA03 EA11 FA10 JA09 LA15 4M104 AA01 BB30 BB32 BB33 CC01 DD04 DD06 DD37 DD43 FF18 FF22 HH13 HH20 5F033 HH19 HH32 HH33 HH34 JJ19 JJ32 JJ33 JJ34 KK01 KK19 KK32 KK33 KK34 MM01 MM12 MM13 NN06 NN07 PP06 PP15 PP21 PP33 TT07 WW05 XX02 XX04
Claims (4)
- 【請求項１】 処理室内に反応性ガスを導入してスルー
ホール又はコンタクトホール内に導電性プラグを堆積す
る方法において、 処理室内に反応性ガスを導入して堆積を進行させるガス
導入ステップと、前記処理室内のガスを排気するガス排
気ステップとを交互に繰り返すことを特徴とする導電性
プラグの堆積方法。 - 【請求項２】 前記ガス排気ステップは、処理室内圧力
が前記ガス導入ステップにおける処理室内圧力の１／２
〜１／１０となった時点で終了する、請求項１に記載の
導電性プラグの堆積方法。 - 【請求項３】 ＷＦ6、ＳｉＨ4及びＨ2を導入するガス
導入ステップとこれに交互するガス排気ステップとを有
する第１段階と、ＷＦ6及びＨ2を導入するガス導入ステ
ップとこれに交互するガス排気ステップとを有する第２
段階とを順次有する、請求項１又は２に記載の導電性プ
ラグの堆積方法。 - 【請求項４】 前記ガス排気ステップは、反応性ガスか
ら生成された副反応性生成ガスを排気するステップであ
る、請求項１〜３の何れかに記載の導電性プラグの堆積
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000284967A JP4303409B2 (ja) | 2000-09-20 | 2000-09-20 | 導電性プラグの堆積方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000284967A JP4303409B2 (ja) | 2000-09-20 | 2000-09-20 | 導電性プラグの堆積方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002093746A true JP2002093746A (ja) | 2002-03-29 |
| JP4303409B2 JP4303409B2 (ja) | 2009-07-29 |
Family
ID=18769110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000284967A Expired - Fee Related JP4303409B2 (ja) | 2000-09-20 | 2000-09-20 | 導電性プラグの堆積方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4303409B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004231995A (ja) * | 2003-01-28 | 2004-08-19 | Tokyo Electron Ltd | Ｗ系膜の成膜方法およびｗ系膜 |
| JP2007027627A (ja) * | 2005-07-21 | 2007-02-01 | Sharp Corp | 気相堆積方法 |
| KR100745066B1 (ko) | 2005-03-24 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성 방법 |
| KR100763221B1 (ko) * | 2005-10-14 | 2007-10-04 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US7371680B2 (en) | 2004-08-26 | 2008-05-13 | Elpida Memory Inc. | Method of manufacturing semiconductor device |
| JP2008169487A (ja) * | 2008-01-25 | 2008-07-24 | Tokyo Electron Ltd | Ｗ系膜の成膜方法 |
| JP2008544090A (ja) * | 2005-06-27 | 2008-12-04 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 高アスペクト比空間における化学蒸着法 |
| WO2023196085A1 (en) * | 2022-04-05 | 2023-10-12 | Applied Materials, Inc. | Gap fill enhancement with thermal etch |
-
2000
- 2000-09-20 JP JP2000284967A patent/JP4303409B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004231995A (ja) * | 2003-01-28 | 2004-08-19 | Tokyo Electron Ltd | Ｗ系膜の成膜方法およびｗ系膜 |
| US7371680B2 (en) | 2004-08-26 | 2008-05-13 | Elpida Memory Inc. | Method of manufacturing semiconductor device |
| KR100745066B1 (ko) | 2005-03-24 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성 방법 |
| JP2008544090A (ja) * | 2005-06-27 | 2008-12-04 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 高アスペクト比空間における化学蒸着法 |
| JP2007027627A (ja) * | 2005-07-21 | 2007-02-01 | Sharp Corp | 気相堆積方法 |
| KR100763221B1 (ko) * | 2005-10-14 | 2007-10-04 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| JP2008169487A (ja) * | 2008-01-25 | 2008-07-24 | Tokyo Electron Ltd | Ｗ系膜の成膜方法 |
| WO2023196085A1 (en) * | 2022-04-05 | 2023-10-12 | Applied Materials, Inc. | Gap fill enhancement with thermal etch |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4303409B2 (ja) | 2009-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100287180B1 (ko) | 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법 | |
| US8409985B2 (en) | Methods for growing low-resistivity tungsten for high aspect ratio and small features | |
| US6537905B1 (en) | Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug | |
| US6413853B2 (en) | Method of forming a tungsten plug in a semiconductor device | |
| US5960320A (en) | Metal wiring layer forming method for semiconductor device | |
| JP2000133715A (ja) | 半導体素子のタングステン膜製造方法 | |
| KR20020010821A (ko) | 선택적 원자층 증착법을 이용한 텅스텐막 형성 방법 | |
| KR100688055B1 (ko) | 저온 장벽금속층을 이용한 금속배선 제조 방법 | |
| JP2002093746A (ja) | 導電性プラグの堆積方法 | |
| JPH09172083A (ja) | 半導体素子の金属配線製造方法 | |
| JP4804725B2 (ja) | 半導体装置の導電性構造体の形成方法 | |
| KR100745066B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| US7022601B2 (en) | Method of manufacturing a semiconductor device | |
| JP2004179605A (ja) | アルミニウム金属配線形成方法 | |
| JP3085247B2 (ja) | 金属薄膜の形成方法 | |
| JP3070577B2 (ja) | 半導体装置の製造方法 | |
| KR100753416B1 (ko) | 반도체 소자의 제조방법 | |
| JPH1041386A (ja) | 半導体装置の製造方法 | |
| JP2002299283A (ja) | 半導体装置の製造方法 | |
| KR100609049B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100680940B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100578213B1 (ko) | 비정질 3상 확산장벽층을 이용한 반도체장치의 제조 방법 | |
| JPH09181178A (ja) | 半導体装置の配線方法 | |
| JPH01298717A (ja) | 半導体装置の製造方法 | |
| JPH07153843A (ja) | 半導体装置のコンタクト製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070813 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090424 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140501 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |