CN102044569B - 电容器及其制造方法 - Google Patents

电容器及其制造方法 Download PDF

Info

Publication number
CN102044569B
CN102044569B CN2009101976142A CN200910197614A CN102044569B CN 102044569 B CN102044569 B CN 102044569B CN 2009101976142 A CN2009101976142 A CN 2009101976142A CN 200910197614 A CN200910197614 A CN 200910197614A CN 102044569 B CN102044569 B CN 102044569B
Authority
CN
China
Prior art keywords
dielectric layer
capacitor
silicon
electrode
nanocrystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101976142A
Other languages
English (en)
Other versions
CN102044569A (zh
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009101976142A priority Critical patent/CN102044569B/zh
Priority to US12/887,481 priority patent/US20110095396A1/en
Publication of CN102044569A publication Critical patent/CN102044569A/zh
Application granted granted Critical
Publication of CN102044569B publication Critical patent/CN102044569B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种电容器及其制造方法，所述电容器包括：第一电极，位于所述第一电极上的第一电介质层，位于所述第一电介质层上的硅纳米晶，位于所述硅纳米晶和未被硅纳米晶覆盖的第一电介质层上的第二电介质层，位于所述第二电介质层上的第二电极。所述电容器的制造过程基于传统技术，工艺简单；本发明通过硅纳米晶提高了电容器的电容。

Description

电容器及其制造方法
技术领域
本发明涉及半导体器件领域，尤其涉及一种电容器及其制造方法。
背景技术
集成电路已经从制造在单个芯片上的少数互连器件发展到数百万个器件。传统的集成电路具有的性能和复杂度已经远远超出想象。为了实现集成电路复杂度和密度的提高，对于每一代集成电路，特征尺寸变得越来越小。
电路密度的增加不仅提高了集成电路的复杂度和性能，而且也为客户提供了更便宜的电子器件。一套集成电路或芯片制造设备可能花费成百上千万，甚至十几亿美元。每套制造设备有一定的晶圆产量，并且在每片晶圆上将会有一定数量的集成电路。因此，通过使集成电路的单个器件更小，可使更多的器件制作在一片晶圆上，这样就可以增加制造设备的产量。使器件更小是很有挑战性的，因为集成电路制造中的每一种工艺都存在一个极限，即通常一种工艺只能处理到某一特定的特征尺寸，这样就需要改变加工方法或改变器件布局。此外，因为器件要求越来越快的设计，所以通常因为某些传统加工方法和材料而存在限制。
DRAM是最重要的集成电路之一，通常包括阵列式的存储单元。每个存储单元一般包括与晶体管串联的存储电容器。随着集成电路密度的提高，需要存储单元占用小的面积而具备大的存储电容。因此如何能保持存储电容的情况下减小占用面积或者保持占用面积的同时增大存储电容成为亟待解决的问题。
在用于DRAM的电容器设计中，在衬底表面多层堆叠形成的电容器称为堆叠电容器，将衬底刻蚀成沟槽而形成的电容器称为沟槽电容器(如图1a所示)，这两种电容器都可以在不增加衬底占用面积的情况下增大电容，但是这两种设计下电容的增大有极限。后来出现的粗糙表面电容器、半球形颗粒硅电容器(如图1b所示)，均是通过改变电极的表面形貌，通过增大有效表面面积以增大电容器电容。
对于半球形颗粒硅电容器，工艺中很难控制颗粒的尺寸和质量。在英国专利GB2327299中描述了控制半球形颗粒硅尺寸的方法：硅烷气体在560℃温度下分解，在非晶硅表面形成晶核；之后退火10分钟，形成半球形颗粒硅；为了防止半球形颗粒硅生长太大而连接在一起，向反应室供应氧气氧化颗粒硅表面而抑制颗粒生长，最终形成的半球形颗粒硅尺寸为70nm。
由上所述，半球形颗粒硅电容器的颗粒设置于电极上，并且在半球形颗粒硅电容器的制造过程中，还需要通入氧气以抑制颗粒生长，工艺比较复杂。
发明内容
本发明解决的问题是提供一种电容器及其制造方法，在简化电容器制造工艺的同时提高电容器的电容，以提高效率和满足高密度集成电路的需求。
为解决上述问题，本发明提供一种电容器，所述电容器包括第一电极，位于所述第一电极上的第一电介质层，位于所述第一电介质层上的硅纳米晶，位于所述纳米晶体和未被硅纳米晶覆盖的第一电介质层上的第二电介质层，位于所述第二电介质层上的第二电极。
可选的，所述硅纳米晶的尺寸小于2nm。
可选的，所述第一电介质层、第二电介质层厚度为18～22nm。
相应的，本发明还提供一种制造电容器方法，包括以下步骤：
形成第一电极；
在所述第一电极上面形成第一电介质层；
在所述第一电极的第一宽度和第一长度所形成的空间形成多个硅纳米晶；
在所述硅纳米晶和未被硅纳米晶覆盖的第一电介质层上面形成第二电介质层；
在所述第二电介质层上形成第二电极。
可选的，所述第一电极、第二电极由在温度低于525℃下沉积的无定形硅材料制成。
可选的，其特征在于，所述硅纳米晶的尺寸小于2nm。
可选的，所述硅纳米晶由氯硅烷通过化学气相沉积方法制成。
可选的，所述硅纳米晶采用流量为50毫升/分的二氯二氢硅，通入氩气作为载流气体，在气压为0.09～0.11Torr，温度为700～900℃条件下生成。
可选的，所述硅纳米晶通过先沉积无定形硅，之后在惰性气体或还原气体中对无定形硅退火的方法制成。
可选的，所述无定形硅通过溅射方法或由硅烷通过化学气相沉积的方法制成。
可选的，所述无定形硅通过流量为20毫升/分的乙硅烷，通入氩气作为载流气体，在气压为0.09～0.11Torr，温度为400～500℃的条件下生成。
可选的，所述硅纳米晶由无定形硅在流量为1升/分钟的氦气中快速退火1分钟生成。
可选的，所述第一电介质层、第二电介质层厚度为18～22nm。
与现有技术相比，本发明具有以下优点：本发明的电容器包括位于第一电介质层上的硅纳米晶，所述硅纳米晶增加了电介质层与电极的界面面积，在电容器充电时，吸引更多电荷到界面上，从而提高了电容器电容。
本发明制造电容器中的硅纳米晶可采用氯硅烷通过化学气相沉积的方法制成，基于传统技术，工艺简单。
附图说明
图1a是沟槽电容器的简化示意图；
图1b是半球形颗粒硅电容器的简化示意图；
图2是本发明电容器的简化示意图；
图3到图7示出了本发明电容器制备方法的简化示意图；
图8是本发明电容器的实验数据示意图。
具体实施方式
本发明提供一种电容器，所述电容器包括第一电极，位于所述第一电极上的第一电介质层，位于所述第一电介质层上的硅纳米晶，位于所述硅纳米晶和所述第一电介质层暴露部分上的第二电介质层，位于所述第二电介质层上的第二电极。所述硅纳米晶增加了电介质层与电极的界面面积，在电容器充电时，吸引更多电荷到界面上，从而提高了电容器电容。
具体实施例参考图2，图2给出了本发明第一实施例的电容器结构示意图，所述电容器包括第一电极207，所述第一电极由诸如掺杂的多晶硅、导电材料的化合物或金属制成；所述第一电极207具有第一长度和第一宽度。第一电极207上面覆有第一电介质层301，所述第一电介质层301由诸如Al2O3(氧化铝)、HfO2(氧化铪)、氮化硅、氧氮化硅、ONO(氧化硅/氮化硅/氧化硅)堆叠、Al2O3/HfO2(氧化铝/氧化铪)、AlNyOx(氧氮化铝)、ZrO2(氧化锆)等材料的任意一种或其任意组合制成。依照本实施例第一电介质层301厚度为18～22nm或更小的尺寸，也可以是其他的尺寸。第一电介质层301上是位于第一电极207第一宽度和第一长度所构成空间中的多个硅纳米晶401。依照本实施例硅纳米晶401是2nm或更小的尺寸，但也可以是其他的尺寸。硅纳米晶401和第一电介质层301暴露部分上面是第二电介质层403，所述第二电介质层403的厚度是18～22nm或更小的尺寸，但也可以是其他的尺寸。电容器还具有第二电极601，所述第二电极601位于第二电介质层403上面，由诸如掺杂的多晶硅、导电材料的化合物或金属制成。
第二实施例是本发明电容器的制造方法。所述方法包括提供半导体衬底，例如晶圆；所述方法包括在半导体衬底上形成与晶体管结构耦合的第一电极，由诸如掺杂的多晶硅、导电材料的化合物或金属制成。所述第一电极具有第一长度和第一宽度。所述方法还包括在第一电极上面形成第一电容器电介质材料。其中电容器电介质材料由诸如Al2O3(氧化铝)、HfO2(氧化铪)、氮化硅、氧氮化硅、ONO(氧化硅/氮化硅/氧化硅)堆叠、Al2O3/HfO2(氧化铝/氧化铪)、AlNyOx(氧氮化铝)、ZrO2(氧化锆)等材料的任意一种或任意组合制成。这些材料依照具体的实施例可以使用ALD(原子层沉积)、MOCVD(金属有机化学气相沉积)、UHV-PVD(超真空物理气相沉积)、反应溅射法或化学溶液法制造。所述方法还包括制造位于由第一电极第一宽度和第一长度所构成的空间中的多个硅纳米晶。所述硅纳米晶可以使用CVD(化学气相沉积)的方法制造，依照本实施例所述纳米晶具有平均大小为2nm或更小的尺寸，但也可以是其他的尺寸。所述方法还在多个硅纳米晶上和未被硅纳米晶覆盖的第一电介质层上形成第二电介质层，所述第二电介质层具有约18～22nm或更小的尺寸，但也可以是其他的尺寸。所述方法包括在第二电介质材料上面形成第二电极，所述第二电极由诸如掺杂的多晶硅，导电材料的化合物，金属制成。依照本发明实施例制造电容器设备的方法可以概括如下：
1.形成第一电极；
2.在第一电极上面形成第一电容器电介质层；
3.在第一电极的第一宽度和第一长度所构成空间中形成硅纳米晶；
4.在多个硅纳米晶和未被硅纳米晶覆盖的第一电介质层上形成第二电容器电介质层；
5.在第二电容器电介质层上面形成第二电极；
6.按照需要执行其他步骤。
以上步骤顺序提供了依照本发明实施例的一种方法。本方法使用了步骤的结合，其他的替代例如增加步骤，移除一个或多个步骤，或者以不同顺序排列的一个或多个步骤不会背离权利要求所限定的范围。在本说明书下文中可以发现本方法和结构更详细和具体的描述。
图3到图7是本发明电容器制备方法的简化示意图。这些示意图仅仅是例子，而不能用于限定权利要求的范围。本领域技术人员会辨识出许多变化、修改和替代。
参考图3，本方法包括提供一半导体衬底201，所述半导体衬底包含MOS元件203，所述MOS元件203通过插塞结构205耦合至电容器209。
如图3所示，本方法还包括起到绝缘和支撑作用的层间介质层208，所述电容器209的沟槽形成于所述层间介质层中，所述层间介质层依照208可以是单层或多层，所述层间介质层208可以是掺杂硼磷的硅玻璃，磷硅玻璃，氟化的玻璃，无掺杂玻璃，或任何其他类似材料。当然，本领域技术人员可以识别出其他变形，修改以及替代。
在优选的实施例中，本方法还包括在沟槽内形成耦合到半导体衬底201的第一电极207。所述第一电极207具有第一长度和第一宽度。所述第一电极207由在温度低于525℃下沉积的无定形硅材料制成。在优选实施例中，无定形硅材料使用诸如磷或类似物进行掺杂。所述无定形硅材料通常经过毯式沉积(blanket deposition)且通过化学机械抛光或类似工艺形成。
参考图4，所述方法包括在第一电极207之上形成第一电介质层301。为了使图示更加清楚，从图4以后将衬底部分省略。依照本实施例，所述第一电介质层301由诸如Al2O3(氧化铝)，HfO2(氧化铪)、氮化硅、氧氮化硅、ONO(氧化硅/氮化硅/氧化硅)堆叠、Al2O3/HfO2(氧化铝/氧化铪)、AlNyOx(氧氮化铝)、ZrO2(氧化锆)等材料的任意一种或其任意组合制成。这些材料依照具体的实施例可以使用ALD、MOCVD、UHV-PVD、反应溅射法或化学溶液法沉积。在优选实施例中，所述第一电介质层207是Al2O3并且使用诸如ALD的技术沉积，所述第一电介质的厚度约18～22nm。当然，存在其他的变形，修改和替代。
参考图5，所述方法还包括在第一电极的第一宽度和第一长度所构成空间中沉积多个硅纳米晶401，依照具体实施例，所述硅纳米晶401的每一个具有大约2nm或更小的尺寸，也可以是其他的尺寸。所述硅纳米晶401可以使用氯硅烷通过化学气相沉积(CVD)方法在低气压下形成，其中所述氯硅烷包括SiH2Cl2、Si2Cl6、SiHCl3、SiCl4等。在优选实施例中，采用流量为50毫升/分的SiH2Cl2，通入氩气作为载流气体，在气压为0.09～0.11Torr，温度为400～500℃的条件下沉积20分钟生成硅纳米晶。所述硅纳米晶401也可以通过先沉积无定形硅，之后在惰性气体或还原气体中对无定形硅退火的方法形成硅纳米晶401，其中无定形硅可以通过溅射方法得到也可以通过硅烷通过化学气相沉积的方法得到。其中硅烷包括SiH4、Si2H6、Si3H8等。在具体实施例中，采用流量为20毫升/分的Si2H6，通入氩气作为载流气体，在气压为0.09～0.11Torr，温度为700～900℃的条件下生成2nm的无定形硅，之后在流量为1升/分钟的氦气中快速退火1分钟生成硅纳米晶。当然，存在其他变形，修改和替代。
参考图5，所述方法还包括在硅纳米晶401和第一电介质层的未被硅纳米晶401覆盖部分上面形成第二电介质层403。依靠本实施例，所述第二电介质层403由诸如Al2O3(氧化铝)，HfO2(氧化铪)、氮化硅、氧氮化硅、ONO(氧化硅/氮化硅/氧化硅)堆叠、Al2O3/HfO2(氧化铝/氧化铪)、AlNyOx(氧氮化铝)、ZrO2(氧化锆)等材料的任意一种或任意组合制成。这些材料依照具体的实施例可以使用ALD、MOCVD、UHV-PVD、反应溅射法或化学溶液法沉积。在优选实施例中，电介质材料是Al2O3并且沉积厚度为18～22nm。当然，存在其他的变形，修改和替代。
参考图6，给出了依照本发明的一个实施例的电容器电介质堆叠501的放大示意图。如图6所示，所述电容器电介质堆叠包括第一电介质层301、多个硅纳米晶401和第二电介质层403。如图6所示，所述硅纳米晶位于第一电极的第一长度和第一宽度所构成的空间中。当然，存在其他的变形，修改和替代。
本发明中，硅纳米晶增加了电介质层与电极的界面面积，当电容器充电时，可吸引更多电荷到界面上，从而提高了电容器电容。
参考图7，所述方法还包括在第二电介质层403上面形成第二电极601。所述第二电极601由在温度低于525℃下沉积的无定形硅材料制成。在优选实施中，所述无定形硅材料使用诸如磷或类似物掺杂。所述无定形硅材料通常经过毯式沉积并且通过化学机械抛光或类似工艺。当然，存在其他的变形，修改和替代。
在上述实施例中，第一电介质层与第二电介质层相同。本发明不限定于此，第一电介质层与第二电介质层可以选择不同的材料，不同的厚度。比如，第一电介质层是氧化铝，第二电介质层是氧化铪，或者第一电介质层厚度是20nm，第二电介质层厚度是18nm均适用于本发明。
在上述实施例中，第一电极与第二电极相同。本发明不限定于此，第一电极与第二电极可以选择不同的材料。比如，第一电极是多晶硅，第二电极是金属的实施例也适用于本发明。
图8是使用依照本发明实施例的方法和结构的实验数据简化图。所述简化图仅仅是例子，而不能用于限定权利要求的范围。本领域技术人员可辨识出许多变化，修改和替代。如图8所示，纵轴代表累积分布(cumulativedistribution)，横轴代表单元电容，单位是fF/单元。图8中示出了现有技术中包含Al2O3电介质的电容器参考数据线705，现有的包含Al2O3电介质的电容器其参考数据线在大约20fF/单元的范围内。图8中也示出了包含硅纳米晶电介质的电容器，即本发明电容器参考数据线709，所述本发明电容器具有大约30fF/单元的单元电容，这比现有技术的基于Al2O3的电容器大得多。在本实施例中，本发明电容器结构包括多晶硅制成的第一电极和第二电极、氮化钛制成的阻挡层、Al2O3制成的第一电介质层和第二电介质层及硅纳米晶。本发明适用于存储装置0.13微米的技术节点。当然，存在其他的变形，修改和替代。
在上述实施例中，本发明以沟槽电容器为例进行说明，改进了沟槽电容器的电介质层部分，本发明仍可适用在其他类型的电容器中，例如改进在衬底上叠加电容器的堆叠式结构的电介质层部分。本领域技术人员可辨识出许多变化、修改和替代。
还应当理解，这里所描述的示例和实施方式只是为了说明的目的，本领域技术人员可以根据上述实施例对本发明进行各种修改和变化，这些修改和变化都在本申请的精神和范围内，并且也在所附权利要求的保护范围内。

Claims (7)

1.一种制备电容器的方法，其特征在于，包括以下步骤：
在层间介质层中沟槽的底部和侧壁上形成第一电极；
在所述第一电极上面形成第一电介质层；
在所述第一电极的第一宽度和第一长度所形成的空间形成多个硅纳米晶，所述形成多个硅纳米晶的步骤包括：通过溅射方法先沉积2nm的无定形硅，之后在惰性气体或还原气体中对无定形硅退火，以形成尺寸小于或等于2nm的硅纳米晶；
在所述硅纳米晶和未被硅纳米晶覆盖的第一电介质层上面形成第二电介质层；
在所述第二电介质层上形成第二电极。
2.如权利要求1所述的制备电容器的方法，其特征在于，所述无定形硅通过流量为20毫升/分的乙硅烷，通入氩气作为载流气体，在气压为0.09~0.11Torr，温度为400~500℃的条件下生成。
3.如权利要求1所述的制备电容器的方法，其特征在于，所述硅纳米晶由无定形硅在流量为1升/分钟的氦气中快速退火1分钟生成。
4.如权利要求1所述的制备电容器的方法，其特征在于，所述第一电极、第二电极由在温度低于525℃下沉积的无定形硅材料制成。
5.如权利要求1所述的制备电容器的方法，其特征在于，所述第一电介质层、第二电介质层厚度为18~22nm。
6.一种由权利要求1~5中任一制备电容器的方法所形成的电容器。
7.如权利要求6所述的电容器，其特征在于，所述第一电介质层、第二电介质层厚度为18~22nm。
CN2009101976142A 2009-10-23 2009-10-23 电容器及其制造方法 Expired - Fee Related CN102044569B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009101976142A CN102044569B (zh) 2009-10-23 2009-10-23 电容器及其制造方法
US12/887,481 US20110095396A1 (en) 2009-10-23 2010-09-21 Method and structure for silicon nanocrystal capacitor devices for integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101976142A CN102044569B (zh) 2009-10-23 2009-10-23 电容器及其制造方法

Publications (2)

Publication Number Publication Date
CN102044569A CN102044569A (zh) 2011-05-04
CN102044569B true CN102044569B (zh) 2013-09-11

Family

ID=43897673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101976142A Expired - Fee Related CN102044569B (zh) 2009-10-23 2009-10-23 电容器及其制造方法

Country Status (2)

Country Link
US (1) US20110095396A1 (zh)
CN (1) CN102044569B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230683B2 (en) * 2012-04-25 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
CN104280160B (zh) * 2013-07-03 2016-10-05 中芯国际集成电路制造(上海)有限公司 压力传感器及其形成方法
US10319675B2 (en) * 2016-01-13 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor embedded with nanocrystals
US20180240861A1 (en) * 2017-02-23 2018-08-23 International Business Machines Corporation Multilayer dielectric for metal-insulator-metal capacitor (mimcap) capacitance and leakage improvement
US11393896B2 (en) * 2020-01-17 2022-07-19 Murata Manufacturing Co., Ltd. Semiconductor device and module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090666A (en) * 1997-09-30 2000-07-18 Sharp Kabushiki Kaisha Method for fabricating semiconductor nanocrystal and semiconductor memory device using the semiconductor nanocrystal
US6344403B1 (en) * 2000-06-16 2002-02-05 Motorola, Inc. Memory device and method for manufacture
CN1716616A (zh) * 2004-07-01 2006-01-04 王知行 非易失性存储单元及其阵列
CN101237000A (zh) * 2007-01-29 2008-08-06 北京行者多媒体科技有限公司 基于薄膜硅的多结光伏器件的纳米晶硅和非晶锗混合型吸收层
CN101245488A (zh) * 2007-02-14 2008-08-20 北京行者多媒体科技有限公司 临界条件下生长纳米晶硅的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990509A (en) * 1997-01-22 1999-11-23 International Business Machines Corporation 2F-square memory cell for gigabit memory applications
US6187624B1 (en) * 1999-06-04 2001-02-13 Taiwan Semiconductor Manufacturing Company Method for making closely spaced capacitors with reduced parasitic capacitance on a dynamic random access memory (DRAM) device
US20020036313A1 (en) * 2000-06-06 2002-03-28 Sam Yang Memory cell capacitor structure and method of formation
KR100821456B1 (ko) * 2000-08-14 2008-04-11 샌디스크 쓰리디 엘엘씨 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법
US6970239B2 (en) * 2002-06-12 2005-11-29 Intel Corporation Metal coated nanocrystalline silicon as an active surface enhanced Raman spectroscopy (SERS) substrate
US7195992B2 (en) * 2003-10-07 2007-03-27 Sandisk 3D Llc Method of uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors
US20070020840A1 (en) * 2005-07-25 2007-01-25 Freescale Semiconductor, Inc. Programmable structure including nanocrystal storage elements in a trench
US7619270B2 (en) * 2005-07-25 2009-11-17 Freescale Semiconductor, Inc. Electronic device including discontinuous storage elements
JP4997925B2 (ja) * 2006-11-08 2012-08-15 日新電機株式会社 シリコンドット形成方法及び装置並びにシリコンドット及び絶縁膜付き基板の形成方法及び装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090666A (en) * 1997-09-30 2000-07-18 Sharp Kabushiki Kaisha Method for fabricating semiconductor nanocrystal and semiconductor memory device using the semiconductor nanocrystal
US6344403B1 (en) * 2000-06-16 2002-02-05 Motorola, Inc. Memory device and method for manufacture
CN1716616A (zh) * 2004-07-01 2006-01-04 王知行 非易失性存储单元及其阵列
CN101237000A (zh) * 2007-01-29 2008-08-06 北京行者多媒体科技有限公司 基于薄膜硅的多结光伏器件的纳米晶硅和非晶锗混合型吸收层
CN101245488A (zh) * 2007-02-14 2008-08-20 北京行者多媒体科技有限公司 临界条件下生长纳米晶硅的方法

Also Published As

Publication number Publication date
US20110095396A1 (en) 2011-04-28
CN102044569A (zh) 2011-05-04

Similar Documents

Publication Publication Date Title
US20020153579A1 (en) Semiconductor device with thin film having high permittivity and uniform thickness
KR100677771B1 (ko) 무촉매층으로 성장시킨 나노튜브를 갖는 캐패시터 및 그의제조 방법
CN102044569B (zh) 电容器及其制造方法
CN111326513B (zh) 半导体器件
CN101339918B (zh) 制造钨线和使用该钨线制造半导体器件栅极的方法
US7666738B2 (en) Method for fabricating capacitor of semiconductor device
JP2004320022A (ja) 半導体素子のキャパシタ及びその製造方法
CN102148228A (zh) 半导体器件以及半导体器件的制造方法
CN100413055C (zh) 用于制造集成电路的电容器器件的方法与结构
KR20010008510A (ko) 반도체소자의 고정전용량 커패시터 형성방법
KR100892341B1 (ko) 캐패시터의 제조 방법
TWI277170B (en) Method for fabricating capacitor in semiconductor device
US20050006690A1 (en) Capacitor of semiconductor device and method for fabricating the same
US20220399435A1 (en) Semiconductor device and method for fabricating the same
KR100384841B1 (ko) 반구형실리콘그레인을 이용한 반도체 소자의 캐패시터형성방법
US20020025648A1 (en) Method for manufacturing a capacitor for use in a semiconductor device
KR100532428B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
KR100522420B1 (ko) 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법
KR100510526B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
KR100744107B1 (ko) 캐패시터 제조 방법
CN114695249A (zh) 一种接触部、位线、存储节点和dram的制造方法
KR20050003020A (ko) 반도체 장치의 캐패시터 제조 방법
KR100853458B1 (ko) 실리콘게르마늄 섬을 이용한 캐패시터의 제조 방법
TW508804B (en) Integrated circuit capacitors having improved electrode and dielectric layer characteristics
KR20040057589A (ko) 캐패시터 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121101

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121101

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130911

Termination date: 20191023

CF01 Termination of patent right due to non-payment of annual fee