KR100327584B1 - 반도체소자의 고정전용량 커패시터 형성방법 - Google Patents

반도체소자의 고정전용량 커패시터 형성방법 Download PDF

Info

Publication number
KR100327584B1
KR100327584B1 KR1019990026386A KR19990026386A KR100327584B1 KR 100327584 B1 KR100327584 B1 KR 100327584B1 KR 1019990026386 A KR1019990026386 A KR 1019990026386A KR 19990026386 A KR19990026386 A KR 19990026386A KR 100327584 B1 KR100327584 B1 KR 100327584B1
Authority
KR
South Korea
Prior art keywords
forming
semiconductor device
thin film
chemical vapor
capacitor
Prior art date
Application number
KR1019990026386A
Other languages
English (en)
Other versions
KR20010008510A (ko
Inventor
이기정
김동준
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990026386A priority Critical patent/KR100327584B1/ko
Priority to GB0015988A priority patent/GB2358283B/en
Priority to TW089113011A priority patent/TW504800B/zh
Priority to JP2000199268A priority patent/JP2001053254A/ja
Priority to US09/607,290 priority patent/US6448128B1/en
Priority to CNB001240277A priority patent/CN1168144C/zh
Priority to DE10032210A priority patent/DE10032210B4/de
Publication of KR20010008510A publication Critical patent/KR20010008510A/ko
Application granted granted Critical
Publication of KR100327584B1 publication Critical patent/KR100327584B1/ko
Priority to US10/147,468 priority patent/US6777740B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체소자의 고정전용량 커패시터 형성방법에 관한 것으로서, 그 방법은 반도체 기판상에 접속되는 전하저장전극을 형성하고 그 표면상부를 질화처리하여 표면에 유전율을 저하시키는 산화막의 형성을 방지한 다음, 그 상부에 구조적으로 안정된 정방정계의 격자구조를 가지며 누설전류 특성이 우수하고 절연파괴전압이 우수한 Ta1-xTixON을 유전체박막으로 형성하고 그 위에 플레이트전극을 형성함으로써 반도체소자의 고집적화에 충분한 정전용량을 갖는 커패시터를 형성하여 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 고정전용량 커패시터 형성방법{Method of forming high efficiency capacitor in semiconductor device}
본 발명은 반도체소자의 커패시터 형성방법에 관한 것으로, 특히 기존의 탄탈륨산화막(Ta2O5) 보다 유전율이 우수한 물질인 Ta1-xTixON으로 유전체막을 형성함으로써 고집적화에 충분한 정전용량을 확보할 수 있도록 하는 기술에 관한 것이다.
현재 반도체소자의 고집적화를 달성하기 위하여 셀 면적의 감소 및 동작 전압의 저전압화에 관한 연구/개발이 활발하게 진행되고 있다. 더구나 반도체소자의 고집적화가 이루어질수록 커패시터의 면적이 급격하게 감소되지만 기억소자의 동작에 필요한 전하 즉, 단위 면적에 확보되는 정전용량는 증가되어야만 한다.
이를 위해 커패시터의 충분한 용량을 확보하기 위해서 통상의 실린더 구조 변경을 통해 커패시터 면적을 증가하거나 유전체막의 두께 감소를 통해 충분한 정전용량를 확보시키는 방법이 이루어지고 있으며, 기존 실리콘 산화막으로 사용하던 유전체막을 NO(Nitride-Oxide) 구조 또는 ONO(Oxide-Nitride-Oxide)구조라든지 Ta2O5또는 BST(BaSrTiO3) 등으로 대체하려는 재료적인 연구가 진행되고 있다.
더욱이 최근에는 향후 256M 이상의 디바이스에 적용할 수 있도록 커패시터용량 확보에 어려움이 있는 NO, ONO의 저유전체막보다는 높은 정전용량(유전상수 ε=20∼25)을 확보할 수 있는 Ta2O5내지 TaON의 고유전체막을 더 많이 사용하고 있다.
대개, 고유전체막인 Ta2O5박막은 PECVD(Plasma Enhanced Chemical Vapor Deposition) 또는 LPCVD(Low Pressure Chemical Vapor Deposition) 방법으로 증착한다.
그러나, 상기 Ta2O5박막은 불안정한 화학양론비를 가지고 있기 때문에 Ta와 O의 조성비 차이에 기인한 치환형 Ta 원자가 박막 내에 존재하게 된다. 이러한 불안정한 화학적 조성 때문에 그 박막내에는 산소 공공 상태의 치환된 Ta원자가 항상 국부적으로 존재할 수밖에 없게 된다. Ta2O5의 불안정한 화학양론비를 안정화시켜 커패시터의 누설전류를 방지하기 위해서는 박막내에 잔존해 있는 치환형 Ta원자를 산화시키기 위한 별도의 산화 공정을 실시해야만 한다.
그리고, Ta2O5유전체는 인접한 플레이트전극/전하저장전극으로 사용되는 폴리실리콘 또는 TiN과의 산화 반응성이 크기 때문에 박막내에 존재하는 산소가 계면으로 이동하여 저유전성의 산화층을 형성함으로써 계면의 균일성을 저하시킨다.
또한, 박막 형성시 Ta2O5의 전구체인 Ta(OC2H5)5의 유기물과 O2또는 N2O 가스의 반응으로 인해서 불순물인 탄소원자와 탄소화합물 및 물이 공존하게 되어 결국, Ta2O5박막(41) 내에 불순물로 존재하는 탄소원자, 이온, 래디칼(radical)로 인하여커패시터의 누설전류가 증가하게 되어 커패시터의 유전특성이 열화되는 문제점이 있었다.
본 발명의 목적은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여, 유전체물질로서 유전상수값이 크고 구조적으로 안정된 Ta1-xTixON을 사용함으로써 반도체소자의 고집적화에 충분한 정전용량을 갖는 반도체소자의 고정전용량 커패시터 형성방법을 제공하는데 있다.
도 1은 본 발명의 커패시터 제조 공정에 따라 전하저장전극을 형성한 반도체소자의 단면도,
도 2는 본 발명의 커패시터 제조 공정에 따라 전하저장전극 표면에 질화처리를 실시한 반도체소자의 단면도,
도 3은 본 발명의 커패시터 제조 공정에 따라 질화처리된 구조물 상부에 Ta1-xTixON 유전체막을 형성한 반도체소자의 단면도,
도 4는 본 발명의 커패시터 제조 공정에 따라 유전체막 상부에 플레이트전극을 형성한 반도체소자의 단면도.
*도면의 주요부분에 대한 부호의 설명*
10 : 실리콘기판 20 : 층간절연막
30 : 도프트 폴리실리콘막 31 : HSG
32 : 표면질화막 34 : (TaO)1-x-(TiO)x유전체박막
36 : TiN막 38 : 도프트 폴리실리콘막
B : 전하저장전극 T : 플레이트전극
상기 목적 달성을 위해 본 발명에 따른 반도체소자의 커패시터 형성방법은, 반도체소자를 구비한 반도체기판 상부에 소자간 절연을 위한 층간절연막의 콘택홀을 통해서 반도체소자와 접하며 도전층으로 이루어진 전하저장전극을 형성하는 단계와, 전하저장전극 상부에 산화방지용 표면질화박막을 형성하는 단계와, 표면질화박막 상부에 Ta1-xTixON을 갖는 유전체박막을 형성하는 단계와, 유전체박막 상부에 적어도 하나 이상의 도전층으로 이루어진 플레이트전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 커패시터 제조 공정에 따라 전하저장전극을 형성한 반도체소자의 단면도이다.
먼저, 도 1에 도시된 바와 같이 소자분리막, 게이트산화막, 게이트전극 또는 비트라인 등의 반도체소자(도시하지 않음)가 이미 형성된 반도체기판인 실리콘기판(10) 상부에 BPSG(Boro Phospho Silicate Glass)를 증착하여 층간절연막(20)을 형성하고, 화학적기계적연마(Chemical Mechanical Polishing) 공정을 실시하여 그 표면을 평탄화한다. 그 다음에, 콘택마스크(도시안됨)를 이용한 식각공정으로 기판의 예정된 부분, 즉 불순물 확산영역을 노출시키는 전하저장전극 콘택홀을 형성한 후에 스택(stack) 구조의 전하저장전극(B)의 제조공정을 실시한다.
본 실시예에서는 전극의 평면적을 늘리기 위하여 상부면이 HSG(Hemi Spherical Grain) 형태를 갖도록 한다. 이에, 상기 층간절연막(20) 전면에 비정질의 도핑 실리콘(30)을 콘택홀을 매립하도록 증착한 후에 식각 공정을 이용하여 실리콘층을 스택 구조 형태로 패터닝한다. 그리고, 결정화 온도 이하 상태에서 전극의 상부면에 비정질 상태의 시드(seed)를 반구형 요철형태로 성장시켜서 HSG(31) 구조의 전하저장전극(B)을 형성한다. 그리고 나서, 상기 전하저장전극(B)에 충분한 P(phosphorus)를 공급하기 위하여 PH3처리를 실시해준다.
도 2는 본 발명의 커패시터 제조 공정에 따라 전하저장전극 표면에 질화처리를 실시한 반도체소자의 단면도이다.
도 2에 도시된 바와 같이, 본 발명의 그 다음 공정은 하부전극(B) 상부면에 얇은 표면질화박막(Si3N4)(32)을 형성하는 것이다. 이때 표면질화박막(32)의 형성공정은 인시튜(in-situ)로 200∼600℃의 온도에서 플라즈마를 이용하여 질소가 함유된 가스 분위기, NH3, N2/O2또는 N2O 분위기에서 표면을 질화시켜 형성하거나, 인시튜로 750∼950℃의 온도, 암모니아 가스분위기에서 1∼30 분 동안 급속 열처리공정(rapid thermal process)을 실시한다. 이로 인해, 상기 표면질화박막(32)은 이후 실시될 유전체박막 증착과 후속 열처리(유전체막 내에 잔존할 수 있는 탄소, 수분 등의 불순물을 제거 및 비정질막의 어닐링)공정시 전하저장전극(B)의 산화를 방지하는 역할을 한다.
도 3은 본 발명의 커패시터 제조 공정에 따라 질화처리된 구조물 상부에 Ta1-xTixON 유전체막을 형성한 반도체소자의 단면도이다.
이를 참조하면, 본 발명의 다음 공정은 상기 표면질화막(32) 상부에 고유전상수가 40이상인 Ta1-xTixON으로 이루어진 유전체박막(34)을 150Å이내로 형성한다. 이때, 상기 Ta1-xTixON 유전체박막(34)은 웨이퍼 기판상에서 일어나는 표면화학반응(surface chemical reaction)을 이용하여 비정질 상태로 증착한다. 여기서, 상기 Ta1-xTixON의 증착시 Ta 성분의 화학증기와 Ti 성분의 화학증기가 사용된다. 상기 Ta 성분의 화학증기는 MFC(Mass Flow Controller)와 같은 유량조절기를 통해 증발기 또는 증발관으로 공급된 일정량의 Ta(OC2H5)5(탄탈륨에틸레이트, tantalume ethylate) 용액을 140∼200℃의 온도에서 증발시켜 얻는다. 반면에, 상기 Ti 성분의 화학증기는 Ti[OCH(CH3)2]4(titanium isopropylate)와 같은 Ti 화합물을 유량조절기를 통해 증발기로 공급한 다음, 일정량을 200∼300℃ 온도에서 증발시켜 얻는다. 또한, 상기 Ti 성분의 화학증기를 형성하기 위하여 TiCl4, TDMAT(tetrakis-dimethylamido-Ti), TDEAT(tetrakis-diethylamino-Ti) 등의 전구체를 이용할 수도 있다.
이와 같이 얻어진 화학증기를 Ti/Ta = 0.01∼1.0의 몰비로 반응가스인 NH3과O2가스량을 10sccm∼1000sccm정도로 공급한 300∼600℃ 온도의 LPCVD 내에서 기상반응(gas phase reaction)을 억제하면서 표면 반응시키면 비정질 상태의 Ta1-xTixON을 증착할 수 있다.
그 다음에, 상기 비정질의 Ta1-xTixON 유전체박막(34)이 형성된 기판을 전기로(furnace)에서 인시튜로 550∼950℃ 정도의 온도, N2O(O2또는 N2) 분위기로5∼30 분동안 어닐링한다. 그 이유는 상기 유전체박막(34)속에 반응 부산물로 남아 있는 탄소화합물과 같은 불순물을 제거하면서 결정화를 유도하여 유전율을 증가시키기 위함이다.
도 4는 본 발명의 커패시터 제조 공정에 따라 유전체막 상부에 플레이트전극을 형성한 반도체소자의 단면도이다.
상기와 같이 열처리 공정에 의해 결정화된 Ta1-xTixON 유전체박막(34) 상부에 TiN박막(36) 및 도프트 폴리실리콘층(38)을 적층하여 플레이트전극(T)을 형성함으로써 고집적화에 충분한 정전용량을 갖는 본 발명의 커패시터를 완성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 고정전용량 커패시터 형성방법은 다음과 같은 이점을 갖는다.
본 발명에 따라 제조된 커패시터는 고유전율의 Ta1-xTixON 박막(ε＞40)을 갖고 있어 종래 NO(ε＝4∼5) 및 Ta2O5박막(ε＝25)을 이용한 커패시터보다 큰 정전용량을 얻을 수 있다.
또한, 본 발명의 커패시터는 유전율이 크기 때문에 전하저장전극의 면적을 증가시키기 위해 복잡한 3차원구조로 제조할 필요가 없다. 이에 따라 커패시터 모듈 형성 공정을 간단한 스택구조로 하더라도 원하는 정전용량을 얻을 수 있어 단위 공정수를 줄일 수 있다.
본 발명의 Ta1-xTixON 유전체박막은 구조적으로 안정된 정방정계(tetragonal system)의 격자 구조를 갖고 있는 TiO2가 공유결합되어 있기 때문에 다른 유전체(NO유전체, Ta2O5) 자체로 존재하는 경우에 비해 기계적, 전기적 강도가 우수하고 구조적으로도 안정되어 있어 외부로부터 인가되는 전기적 충격에도 강할 뿐만 아니라 누설전류 발생수준도 낮다.
그러므로, 본 발명은 고집적화에 따른 단위셀 면적 감소에도 불구하고 256M급 이상의 DRAM 동작에 필요한 25fF/cell 이상의 정전용량값을 얻을 수가 있어 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (9)

  1. 반도체기판의 활성영역과 접촉하는 전하저장전극과 그 위의 플레이트전극 및 상기 전극들 사이에 내재된 고유전체박막으로 이루어진 커패시터의 제조 공정에 있어서,
    반도체소자의 전하저장전극을 형성하는 단계;
    상기 전하저장전극 상부에 Ta1-xTixON을 갖는 유전체박막을 형성하는 단계; 및
    상기 유전체박막 상부에 적어도 하나 이상의 도전층으로 이루어진 플레이트전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 고정전용량 커패시터 형성방법.
  2. 제 1항에 있어서, 상기 Ta1-xTixON의 유전체박막의 형성은
    비정질 Ta1-xTixON을 증착하고 후속공정으로 이를 결정화시켜 형성하는 것을 특징으로 하는 반도체소자의 고정전용량 커패시터 형성방법.
  3. 제 2항에 있어서, 상기 Ta1-xTixON을 갖는 유전체박막을 형성한 후에
    650∼950℃의 온도와 N2O, O2내지 N2의 분위기에서 고온 열처리 공정을 실시하여 유전체막 내의 탄소화합물계 불순물을 제거하면서 결정화를 유도하는 것을 특징으로 하는 반도체소자의 고정전용량 커패시터 형성방법.
  4. 제 2항에 있어서, 상기 비정질 Ta1-xTixON막은
    300∼600℃ 온도의 반응챔버에서 기상반응을 억제하면서 Ta 성분의 화학증기와 Ti 성분의 화학증기를 이용하여 화학기상증착법으로 형성하는 것을 특징으로 하는 반도체소자의 고정전용량 커패시터 형성방법.
  5. 제 4항에 있어서, 상기 비정질 Ta1-xTixON막의 증착은
    반응 가스인 NH3및 O2가스를 10∼1000sccm 범위내에서 저압화학기상챔버내로 정량 공급한 다음 표면 화학반응을 유도하는 것을 특징으로 하는 반도체소자의 고정전용량 커패시터 형성방법.
  6. 제 4항에 있어서, 상기 화학증기인 Ti/Ta의 몰비는
    0.01∼1.0으로 하는 것을 특징으로 하는 반도체소자의 고정전용량 커패시터 형성방법.
  7. 제 4항에 있어서, 상기 Ta 성분의 화학증기는
    유량조절기를 통해 증발관으로 공급된 Ta(OC2H5)5용액을 140∼200℃의 온도에서 증발시켜 사용하는 것을 특징으로 하는 반도체소자의 고정전용량 커패시터 형성방법.
  8. 제 4항에 있어서, 상기 Ti 성분의 화학증기는
    유량조절기를 통해 증발관으로 공급된 Ti[OCH(CH3)2]4를 200∼300℃ 온도에서 증발시켜 사용하는 것을 특징으로 하는 반도체소자의 고정전용량 커패시터 형성방법.
  9. 제 4항에 있어서, 상기 Ti 성분의 화학증기는
    TiCl4, TDMAT 내지 TDEAT의 전구체를 사용하는 것을 특징으로 하는 반도체소자의 고정전용량 커패시터 형성방법.
KR1019990026386A 1999-07-01 1999-07-01 반도체소자의 고정전용량 커패시터 형성방법 KR100327584B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1019990026386A KR100327584B1 (ko) 1999-07-01 1999-07-01 반도체소자의 고정전용량 커패시터 형성방법
GB0015988A GB2358283B (en) 1999-07-01 2000-06-29 Capacitor for semiconductor memory device and method of manufacturing the same
TW089113011A TW504800B (en) 1999-07-01 2000-06-30 Capacitor for semiconductor memory device and method of manufacturing the same
JP2000199268A JP2001053254A (ja) 1999-07-01 2000-06-30 半導体メモリ素子のキャパシタ及びその製造方法
US09/607,290 US6448128B1 (en) 1999-07-01 2000-06-30 Capacitor for semiconductor memory device and method of manufacturing the same
CNB001240277A CN1168144C (zh) 1999-07-01 2000-07-01 半导体存储元件的电容器及其制造方法
DE10032210A DE10032210B4 (de) 1999-07-01 2000-07-03 Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
US10/147,468 US6777740B2 (en) 1999-07-01 2002-05-17 Capacitor for semiconductor memory device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990026386A KR100327584B1 (ko) 1999-07-01 1999-07-01 반도체소자의 고정전용량 커패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20010008510A KR20010008510A (ko) 2001-02-05
KR100327584B1 true KR100327584B1 (ko) 2002-03-14

Family

ID=19598651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990026386A KR100327584B1 (ko) 1999-07-01 1999-07-01 반도체소자의 고정전용량 커패시터 형성방법

Country Status (7)

Country Link
US (2) US6448128B1 (ko)
JP (1) JP2001053254A (ko)
KR (1) KR100327584B1 (ko)
CN (1) CN1168144C (ko)
DE (1) DE10032210B4 (ko)
GB (1) GB2358283B (ko)
TW (1) TW504800B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351450B1 (ko) * 1999-12-30 2002-09-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
US6451646B1 (en) * 2000-08-30 2002-09-17 Micron Technology, Inc. High-k dielectric materials and processes for manufacturing them
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
KR100395507B1 (ko) * 2001-11-27 2003-08-25 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
US20050086109A1 (en) * 2003-10-17 2005-04-21 Mcfadden Jeffrey A. Methods and apparatus for posting messages on documents delivered over a computer network
US7172947B2 (en) * 2004-08-31 2007-02-06 Micron Technology, Inc High dielectric constant transition metal oxide materials
EP1693889B1 (en) * 2005-02-16 2017-05-24 Imec Method to enhance the initiation of film growth
US7927933B2 (en) * 2005-02-16 2011-04-19 Imec Method to enhance the initiation of film growth
EP1693888A1 (en) * 2005-02-16 2006-08-23 Interuniversitair Microelektronica Centrum ( Imec) Method to enhance the initiation of film growth
JP5334199B2 (ja) 2008-01-22 2013-11-06 ルネサスエレクトロニクス株式会社 容量素子を有する半導体装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130694A (en) 1977-08-15 1978-12-19 Bell Telephone Laboratories, Incorporated Amorphous metal oxide material between electrodes of a cell
JPS62136035A (ja) 1985-12-10 1987-06-19 Fujitsu Ltd 半導体装置の製造方法
JPS6338248A (ja) 1986-08-04 1988-02-18 Hitachi Ltd 半導体装置およびその製造方法
JPH01173622A (ja) 1987-12-26 1989-07-10 Fujitsu Ltd 窒化膜の形成方法
JP2829023B2 (ja) 1989-02-28 1998-11-25 株式会社東芝 半導体集積回路用キャパシタ
JPH05335483A (ja) 1992-05-29 1993-12-17 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5569619A (en) * 1992-06-24 1996-10-29 Lg Semicon Co., Ltd. Method for forming a capacitor of a semiconductor memory cell
JPH06163819A (ja) 1992-11-18 1994-06-10 Oki Electric Ind Co Ltd 半導体装置のキャパシタ構造
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
JPH0714993A (ja) 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0745467A (ja) 1993-07-26 1995-02-14 Alps Electric Co Ltd 誘電体およびこの誘電体を有するキャパシタ
US5330931A (en) 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
US5508881A (en) 1994-02-01 1996-04-16 Quality Microcircuits Corporation Capacitors and interconnect lines for use with integrated circuits
KR950034588A (ko) * 1994-03-17 1995-12-28 오가 노리오 탄탈계 고유전체재료 및 고유전체막의 형성방법 및 반도체장치
US5753945A (en) 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
KR0155879B1 (ko) 1995-09-13 1998-12-01 김광호 오산화 이탄탈륨 유전막 커패시터 제조방법
US5631188A (en) 1995-12-27 1997-05-20 Taiwan Semiconductor Manufacturing Company Ltd. Low voltage coefficient polysilicon capacitor
US5872415A (en) 1996-08-16 1999-02-16 Kobe Steel Usa Inc. Microelectronic structures including semiconductor islands
US5776660A (en) 1996-09-16 1998-07-07 International Business Machines Corporation Fabrication method for high-capacitance storage node structures
US5980977A (en) 1996-12-09 1999-11-09 Pinnacle Research Institute, Inc. Method of producing high surface area metal oxynitrides as substrates in electrical energy storage
JP3742471B2 (ja) 1996-12-09 2006-02-01 株式会社東海理化電機製作所 車両用警報装置
US5936831A (en) 1997-03-06 1999-08-10 Lucent Technologies Inc. Thin film tantalum oxide capacitors and resulting product
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
JP3794597B2 (ja) 1997-06-18 2006-07-05 日本電信電話株式会社 話題抽出方法及び話題抽出プログラム記録媒体
US5841186A (en) * 1997-08-19 1998-11-24 United Microelectronics Corp. Composite dielectric films
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
JPH1174478A (ja) * 1997-09-01 1999-03-16 Matsushita Electron Corp 誘電体膜の製造方法、半導体装置の製造方法、半導体装置及び半導体装置の製造装置
US6087261A (en) * 1997-09-30 2000-07-11 Fujitsu Limited Method for production of semiconductor device
US5837576A (en) 1997-10-31 1998-11-17 Vanguard International Semiconductor Corporation Method for forming a capacitor using a silicon oxynitride etching stop layer
TW357430B (en) 1997-12-22 1999-05-01 United Microelectronics Corp Manufacturing method of capacitors
JPH11233723A (ja) 1998-02-13 1999-08-27 Sony Corp 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
GB2355113B (en) * 1999-06-25 2004-05-26 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
KR100497142B1 (ko) * 1999-11-09 2005-06-29 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100494322B1 (ko) * 1999-12-22 2005-06-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Also Published As

Publication number Publication date
GB0015988D0 (en) 2000-08-23
DE10032210A1 (de) 2001-06-28
GB2358283A (en) 2001-07-18
TW504800B (en) 2002-10-01
US6448128B1 (en) 2002-09-10
JP2001053254A (ja) 2001-02-23
US20020137274A1 (en) 2002-09-26
GB2358283B (en) 2004-06-09
CN1280391A (zh) 2001-01-17
DE10032210B4 (de) 2012-04-12
CN1168144C (zh) 2004-09-22
KR20010008510A (ko) 2001-02-05
US6777740B2 (en) 2004-08-17

Similar Documents

Publication Publication Date Title
KR100351450B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
KR100386447B1 (ko) 반도체장치의 커패시터 제조방법
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
US6656788B2 (en) Method for manufacturing a capacitor for semiconductor devices
KR100327584B1 (ko) 반도체소자의 고정전용량 커패시터 형성방법
KR100464650B1 (ko) 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
KR100359860B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100504435B1 (ko) 반도체장치의 커패시터 제조방법
KR100371143B1 (ko) 반도체장치의 고용량 커패시터 형성방법
KR20010008527A (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100464649B1 (ko) 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
KR100519514B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100327587B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
KR100355602B1 (ko) 반도체소자의 캐패시터 형성방법
KR20010008503A (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100504434B1 (ko) 반도체장치의 커패시터 제조방법
KR100386450B1 (ko) 반도체 소자의 커패시터 형성방법
KR100881737B1 (ko) 반도체 장치의 캐패시터 및 그 제조방법
KR100437618B1 (ko) (Ｔａ-Ｔｉ)ＯＮ 유전체 박막을 이용한 반도체 소자의캐패시터 형성 방법
KR100474592B1 (ko) 캐패시터 형성 방법
KR100574473B1 (ko) 반도체장치의 커패시터 제조방법_
KR100434701B1 (ko) 반도체 소자의 커패시터 제조방법
KR20010003783A (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140122

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee