KR100892341B1 - 캐패시터의 제조 방법 - Google Patents

캐패시터의 제조 방법 Download PDF

Info

Publication number
KR100892341B1
KR100892341B1 KR1020020030308A KR20020030308A KR100892341B1 KR 100892341 B1 KR100892341 B1 KR 100892341B1 KR 1020020030308 A KR1020020030308 A KR 1020020030308A KR 20020030308 A KR20020030308 A KR 20020030308A KR 100892341 B1 KR100892341 B1 KR 100892341B1
Authority
KR
South Korea
Prior art keywords
titanium
source
capacitor
alumina
tio
Prior art date
Application number
KR1020020030308A
Other languages
English (en)
Other versions
KR20030092596A (ko
Inventor
하승철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020030308A priority Critical patent/KR100892341B1/ko
Publication of KR20030092596A publication Critical patent/KR20030092596A/ko
Application granted granted Critical
Publication of KR100892341B1 publication Critical patent/KR100892341B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 누설전류특성이 우수하고 유전율이 크면서 50Å 이하의 두께에서 누설전류 특성이 저하되는 것을 방지하는데 적합한 캐패시터의 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터의 제조 방법은 하부전극을 형성하는 단계, 상기 하부전극상에 알루미나와 TiO2이 혼합된 유전막을 형성하는 단계, 및 상기 유전막상에 상부전극을 형성하는 단계를 포함하여 이루어지며, 유전막으로서 누설전류특성이 우수한 알루미나와 유전율이 높은 TiO2의 혼합박막을 이용하므로서 캐패시턴스가 크면서도 누설전류가 작은 캐패시터를 구현할 수 있다.
캐패시터, 알루미나, 원자층증착법, TMA, MTMA, 티타늄

Description

캐패시터의 제조 방법{Method for fabricating capacitor}
도 1은 종래기술에 따른 캐패시터의 소자 단면도,
도 2는 본 발명의 실시예에 따른 알루미나-TiO2 혼합박막의 원자층 증착법을 도시한 흐름도,
도 3a 내지 도 3b는 도 2에 따른 알루미나-TiO2 혼합박막을 유전막으로 이용하는 캐패시터의 제조 방법을 도시한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 소스/드레인영역
33 : 층간절연막 34 : 스토리지노드콘택
35 : 캡핑산화막 36 : 하부전극
37 : 알루미나-TiO2 혼합박막 38 : TiN막
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 캐패시터의 제조 방법에 관한 것이다.
최근에 반도체 소자가 고집적화됨에 따라 충분한 정전용량을 확보하기 위해 캐패시터의 구조를 실린더(Cylinder), 핀(Pin), 적층(Stack) 또는 반구형 실리콘(HSG) 등의 복잡한 구조로 형성하여 전하저장 면적을 증가시키거나, SiO2나 Si3N4에 비해 유전상수가 큰 Al2O3, Ta2O5 , TaON, TiO2, SrTiO3, (Ba,Sr)TiO 등의 고유전물질에 대한 연구가 활발히 진행되고 있다. 특히, 알루미나(Al2O3)는 유전율(ε)이 7이며 페로브스카이트(perovskite) 구조(ABO3)를 가지면서 공유결합되어 있으며, Si3N4에 비해 유전율이 높고, 다른 유전막보다는 누설전류와 열적안정성이 높아 그 적용 가능성이 증대되고 있다.
그러나, 알루미나는 우수한 누설전류특성에도 불구하고 유전율이 크지 못하는 단점이 있고, TiO2는 Ta2O5에 비해 매우 큰 유전율을 갖고 있으나 누설전류특성이 좋지 않은 문제가 있다.
따라서, 알루미나와 TiO2 각각을 사용하는 소자에서는 요구되는 누설전류와 캐패시턴스를 만족할 수 없다.
도 1은 종래기술에 따른 캐패시터를 도시한 도면이다.
도 1을 참조하면, 종래 캐패시터는 하부전극(11), 하부전극(11)상의 알루미 나(12a)와 TiO2(12b)의 적층 유전막, 적층 유전막상의 상부전극(13)으로 이루어지고, 하부전극(11)과 상부전극(13)은 도우프드 폴리실리콘이다.
상술한 종래기술에서는 알루미나와 TiO2의 두층을 적층으로 하는 라미네이트(laminate) 구조를 캐패시터의 유전막으로 이용하고 있으나, 50Å 이하의 두께로 형성하는 것이 어렵다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 누설전류특성이 우수하고 유전율이 크면서 50Å 이하의 두께에서 누설전류 특성이 저하되는 것을 방지하는데 적합한 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 하부전극을 형성하는 단계, 상기 하부전극 상에 알루미나와 TiO2이 혼합된 유전막을 형성하는 단계, 및 상기 유전막 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 유전막을 형성하는 단계는 알루미늄소스와 알콕사이드계 티타늄소스를 동시에 공급하는 단계, 미반응 상기 알루미늄소스, 미반응 상기 티타늄소스 및 반응부산물을 퍼지시키는 단계, 및 반응가스를 공급하여 상기 알루미늄소스와 알콕사이드계 티타늄소스와의 반응을 유도하는 단계를 포함함을 특징으로 하며, 상기 알루미늄소스는 TMA 또는 MTMA이고, 상기 티타늄소스는 티타늄이소프로폭사이드, 티타늄이소부톡사이드, 티타늄엔부톡사이드, 티타늄테르트부톡사이드, 티타늄클로라이드, 티타늄에톡사이드, 티타늄메톡사이드 및 티타늄엔프로폭사이드로 이루어진 그룹중에서 선택된 하나인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 알루미나-TiO2 혼합박막의 원자층증착법을 설명하기 위한 흐름도이다.
도 2를 참조하면, 증착챔버내에 혼합박막이 증착될 기판을 로딩시킨 후, 알루미늄소스와 티타늄소스를 동시에 공급하여 기판 표면에 알루미늄소스와 티타늄소스를 흡착시킨다(21).
이때, 소스 공급시, 티타늄 소스는 알루미늄 소스와 동시에 공급되기 때문에 공급 라인내에서 서로 반응할 수도 있다. 이를 방지하기 위해서는, 서로 다른 공급라인을 통해 알루미늄 소스와 티타늄 소스를 공급해 주어야 한다.
한편, 알루미늄소스로는 TMA[Tri-Methyl Aluminum; Al(CH3)3] 또는 MTMA [Modified Tri-Methyl Aluminum; MTMA; Al(CH3)3N(CH2)5CH3 ]를 이용하고, 티타늄소스로는 알콕사이드(alkoxide)계 티타늄소스를 이용한다.
알콕사이드계 티타늄소스[Ti(OR)], 에틸(C2H5-), 메틸(CH3-), 프로필(CH3CH2CH2-), 부틸(CH3CH2CH2CH 2-) 등의 알킬기(R)를 포함하는 소스를 이용한다. 예컨대, 알콕사이드계 티타늄소스는 티타늄이소프로폭사이드[Titanium iso propoxide; Ti(i-OC3H7)4], 티타늄이소부톡사이드[Titanium iso butoxide; Ti(i-OC4H9)4], 티타늄엔부톡사이드[Titanium n-butoxide; Ti(n-OC4H 9)4], 티타늄테르트부톡사이드[Titanium tert-butoxide; Ti(t-OC4H9)4], 티타늄클로라이드(titanium chloride; TiCl4), 티타늄에톡사이드[Titanium etoxide; Ti(OC2H5)4 ], 티타늄메톡사이드[Titanium methoxide; Ti(OCH3)4] 및 티타늄엔프로폭사이드[Titanium n-porpoxide; Ti(n-OC3H7)4]로 이루어진 그룹중에서 선택된 하나를 이용한다.
다음으로, 미반응 알루미늄소스, 미반응 티타늄소스 및 반응부산물을 퍼지하기 위해서 질소(N2) 또는 아르곤(Ar) 가스를 증착챔버내에 흘려주든가, 진공 펌프를 통해 잔류 가스를 배출시킨다(22).
계속해서, 반응가스인 H2O 또는 O3를 증착챔버내에 흘려주어 흡착된 알루미늄소스 및 티타늄소스와의 표면 반응을 유도하여 알루미나-TiO2 혼합박막을 증착한다(23).
계속해서, 미반응 반응가스 및 반응부산물을 제거하기 위하여 질소 또는 아 르곤가스를 증착챔버내에 흘려주든가, 진공 퍼지하여 배출펌프를 통해 배출시킨다(24).
상술한 바와 같은 알루미늄소스와 티타늄소스의 동시 공급, 퍼지, 반응가스 공급, 퍼지의 단계를 수회 반복하므로써 계단도포성이 우수한 알루미나-TiO2 혼합박막을 증착한다.
상술한 바와 같이, 알루미나-TiO2 혼합박막의 원자층증착시, 알루미늄소스와 티타늄소스를 동시에 공급하면, 티타늄 원자 사이에 알루미늄이 자리잡게 되어 막질이 조밀화된다.
전술한 바와 다르게, 알루미나-TiO2 혼합박막을 플라즈마원자층증착법 (Plasma Enhanced ALD; PEALD)으로도 증착할 수 있는데, 소스와 반응가스는 전술한 예를 이용하고, 기판온도는 50℃∼400℃로 유지한다.
도 3a 내지 도 3b는 도 2에 따른 알루미나-TiO2 혼합박막을 유전막으로 이용하는 캐패시터의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 트랜지스터와 비트라인(도시 생략)이 형성된 반도체기판(31)상에 층간절연막(33)을 증착 및 평탄화한 후, 콘택마스크(도시 생략)로 층간절연막(33)을 식각하여 반도체기판(31) 표면, 예컨대 트랜지스터의 소스/드레인영역(32)을 노출시키는 스토리지노드콘택홀을 형성한다.
다음으로, 스토리지노드콘택홀에 스토리지노드콘택(34)을 매립시킨다. 여기 서, 스토리지노드콘택(34)은 공지된 바와 같이, 폴리실리콘플러그, 티타늄실리사이드 및 티타늄나이트라이드의 순서로 적층되거나, 배리어메탈과 텅스텐플러그가 매립될 수도 있다.
다음으로, 스토리지노드콘택(34)이 매립된 층간절연막(33)상에 캐패시터의 높이를 결정짓는 캡핑산화막(35)을 증착한 후, 캡핑산화막(35)을 식각하여 스토리지노드콘택(34)을 오픈시키는 개구(opening region)를 형성한다.
다음으로, 개구를 포함한 전면에 하부전극용 폴리실리콘막을 증착한 후, 에치백 또는 화학적기계적연마를 통해 개구내에만 폴리실리콘막을 잔류시켜 이웃한 하부전극과 서로 격리되는 실린더형 하부전극(36)을 형성한다.
한편, 폴리실리콘막은 도우프드 폴리실리콘막으로서 PH3 가스를 이용한 인시튜(in-situ) 도핑법으로 형성하되, P 농도는 3.0×1020atoms/cc로 유지시킨다.
도 3b에 도시된 바와 같이, 캡핑산화막(35)을 딥아웃공정을 통해 제거하여 실린더형 하부전극(36)을 노출시킨 후, 하부전극(36)상에 원자층증착법으로 알루미나(Al2O3)-TiO2 혼합박막(37)을 증착한다.
이때, 알루미나-TiO2 혼합박막(37)은 도 2에 도시된 방법에 의해 증착하며, 그 두께는 30Å∼80Å의 두께로 한다.
원자층증착법을 통해 알루미나-TiO2 혼합박막(37)을 증착한 후, 박막의 조밀화 및 막 표면에 퇴적된 탄소와 같은 불순물을 제거하기 위해 N2O 플라즈마처리하거 나 N2O 분위기에서 750℃∼850℃ 온도로 노열처리(furnace anneal)한다.
다음으로, 알루미나-TiO2 혼합박막(37)상에 확산방지막으로서 TiN막(38)을 증착한다. 이때, TiN막(38)은 상부전극내 실리콘의 알루미나-TiO2 혼합박막(37)으로의 확산을 방지하기 위한 막으로서, TiCl4를 소스가스로 하고, NH3 가스를 반응가스로 하며, 450℃∼630℃의 온도범위에서 증착된다.
다음으로, TiN막(38)상에 상부전극(39)용 폴리실리콘막을 증착하되, 상부전극(39)용 폴리실리콘막은 도우프드 폴리실리콘막으로서 PH3 가스를 이용한 인시튜 도핑법으로 형성한다. 이때, 도우프드 폴리실리콘막내 P 농도는 3.0×1020atoms/cc로 유지시킨다.
전술한 바와 같은 알루미나-TiO2 혼합박막(37)은 TiO2의 높은 유전 특성과 더불어 TiO2 사이에 자리잡은 알루미나에 의해 누설전류특성 또한 우수한 특성을 갖는다.
또한, 원자층증착법을 이용하므로 저온에서 박막 형성이 가능하여 안정된 박막계면을 유지하여 하부전극과의 계면에 산화물이 형성되는 것을 억제할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 유전막으로서 누설전류특성이 우수한 알루미나와 유전율이 높은 TiO2의 혼합박막을 이용하므로서 캐패시턴스가 크면서도 누설전류가 작은 캐패시터를 구현할 수 있는 효과가 있다.

Claims (6)

  1. 삭제
  2. 삭제
  3. 하부전극을 형성하는 단계;
    상기 하부전극 상에 알루미나와 TiO2이 혼합된 유전막을 형성하는 단계; 및
    상기 유전막 상에 상부전극을 형성하는 단계를 포함하고,
    상기 유전막을 형성하는 단계는,
    알루미늄소스와 알콕사이드계 티타늄소스를 동시에 공급하는 단계;
    미반응 상기 알루미늄소스, 미반응 상기 티타늄소스 및 반응부산물을 퍼지시키는 단계; 및
    반응가스를 공급하여 상기 알루미늄소스와 알콕사이드계 티타늄소스와의 반응을 유도하는 단계
    를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
  4. 제 3 항에 있어서,
    상기 알루미늄소스는, TMA 또는 MTMA인 것을 특징으로 하는 캐패시터의 제조 방법.
  5. 제 3 항에 있어서,
    상기 티타늄소스는, 티타늄이소프로폭사이드, 티타늄이소부톡사이드, 티타늄엔부톡사이드, 티타늄테르트부톡사이드, 티타늄클로라이드, 티타늄에톡사이드, 티타늄메톡사이드 및 티타늄엔프로폭사이드로 이루어진 그룹중에서 선택된 하나인 것을 특징으로 하는 캐패시터의 제조 방법.
  6. 삭제
KR1020020030308A 2002-05-30 2002-05-30 캐패시터의 제조 방법 KR100892341B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020030308A KR100892341B1 (ko) 2002-05-30 2002-05-30 캐패시터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020030308A KR100892341B1 (ko) 2002-05-30 2002-05-30 캐패시터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030092596A KR20030092596A (ko) 2003-12-06
KR100892341B1 true KR100892341B1 (ko) 2009-04-08

Family

ID=32385167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020030308A KR100892341B1 (ko) 2002-05-30 2002-05-30 캐패시터의 제조 방법

Country Status (1)

Country Link
KR (1) KR100892341B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780631B1 (ko) * 2004-12-28 2007-11-29 주식회사 하이닉스반도체 티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의제조 방법
KR100620451B1 (ko) 2005-01-10 2006-09-11 삼성전자주식회사 금속산화 합금막, 금속산화 합금막 형성 방법과 이를이용한 게이트 구조물의 제조 방법 및 커패시터의 제조 방법
KR100636021B1 (ko) 2005-02-04 2006-10-18 삼성전자주식회사 사이클론, 이를 갖는 슬러리 분류 장치, 이 장치를 이용한슬러리 공급 시스템 및 방법
KR100757707B1 (ko) * 2006-04-14 2007-09-13 주식회사 아토 가스분리형 샤워헤드를 이용한 티타늄 산화막 증착 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407846A (en) * 1992-07-01 1995-04-18 Chan, Ha Hyoung Method of manufacturing a thin film transistor
KR970054073A (ko) * 1995-12-27 1997-07-31 김광호 반도체 장치의 커패시터 제조 방법
US5670408A (en) * 1993-03-17 1997-09-23 Nec Corporation Thin film capacitor with small leakage current and method for fabricating the same
KR19990054911A (ko) * 1997-12-26 1999-07-15 김영환 반도체 장치의 커패시터 제조방법
JP2001313376A (ja) * 2000-04-24 2001-11-09 Ramtron Corp プラチナ下部電極および強誘電性キャパシタの製造方法、ならびに強誘電性キャパシタ
KR20020009862A (ko) * 2000-07-27 2002-02-02 박종섭 원자층 증착법을 이용한 박막 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407846A (en) * 1992-07-01 1995-04-18 Chan, Ha Hyoung Method of manufacturing a thin film transistor
US5670408A (en) * 1993-03-17 1997-09-23 Nec Corporation Thin film capacitor with small leakage current and method for fabricating the same
KR970054073A (ko) * 1995-12-27 1997-07-31 김광호 반도체 장치의 커패시터 제조 방법
KR19990054911A (ko) * 1997-12-26 1999-07-15 김영환 반도체 장치의 커패시터 제조방법
JP2001313376A (ja) * 2000-04-24 2001-11-09 Ramtron Corp プラチナ下部電極および強誘電性キャパシタの製造方法、ならびに強誘電性キャパシタ
KR20020009862A (ko) * 2000-07-27 2002-02-02 박종섭 원자층 증착법을 이용한 박막 제조 방법

Also Published As

Publication number Publication date
KR20030092596A (ko) 2003-12-06

Similar Documents

Publication Publication Date Title
KR100519146B1 (ko) 고 k값 유전층 형성을 위한 화학적 증착방법과 커패시터 형성방법
US6849505B2 (en) Semiconductor device and method for fabricating the same
US7309889B2 (en) Constructions comprising perovskite-type dielectric
US20070059447A1 (en) Method of fabricating lanthanum oxide layer and method of fabricating MOSFET and capacitor using the same
US7741671B2 (en) Capacitor for a semiconductor device and manufacturing method thereof
US20070098892A1 (en) Method of forming a layer and method of manufacturing a capacitor using the same
KR100693890B1 (ko) 반응 장벽막을 갖는 반도체 장치의 제조 방법
KR20020083772A (ko) 반도체소자의 캐패시터 및 그 제조방법
KR100892341B1 (ko) 캐패시터의 제조 방법
KR100942958B1 (ko) 박막 형성방법 및 이를 이용한 반도체 소자의 커패시터형성방법
KR100717824B1 (ko) 캐패시터 및 그의 제조방법
KR100772531B1 (ko) 캐패시터의 제조 방법
KR100594207B1 (ko) 원자층 증착법을 이용한 박막 형성방법
KR100507865B1 (ko) 반도체소자의 캐패시터 제조 방법
KR100414868B1 (ko) 캐패시터의 제조 방법
KR20010008502A (ko) 반도체장치의 커패시터 제조방법
KR100422596B1 (ko) 캐패시터의 제조 방법
KR100551884B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100925028B1 (ko) 유전막 및 그 형성방법, 이를 이용한 반도체 소자의커패시터 및 그 형성방법
KR100761406B1 (ko) 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법
KR101062812B1 (ko) 반도체 소자의 하프늄 산화막 캐패시터 형성방법
KR100411300B1 (ko) 반도체 소자의 캐패시터 및 제조방법
KR20030092598A (ko) 캐패시터의 제조 방법
KR100384868B1 (ko) 캐패시터의 제조 방법
KR100444303B1 (ko) 반도체소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee