JP2001313376A - プラチナ下部電極および強誘電性キャパシタの製造方法、ならびに強誘電性キャパシタ - Google Patents
プラチナ下部電極および強誘電性キャパシタの製造方法、ならびに強誘電性キャパシタInfo
- Publication number
- JP2001313376A JP2001313376A JP2001125655A JP2001125655A JP2001313376A JP 2001313376 A JP2001313376 A JP 2001313376A JP 2001125655 A JP2001125655 A JP 2001125655A JP 2001125655 A JP2001125655 A JP 2001125655A JP 2001313376 A JP2001313376 A JP 2001313376A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- platinum
- deposited
- thin film
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/18—Metallic material, boron or silicon on other inorganic substrates
- C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/42—Piezoelectric device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 従来技術の、プラチナ下部電極の低温堆積技
術を利用して製造した強誘電性キャパシタと比較して、
疲労に対する抵抗性の改善された強誘電性キャパシタを
提供し、また、従来技術の強誘電性キャパシタスタック
と比較して、強誘電性キャパシタスタックの全体として
の応力を減じ、かつその熱安定性を高めること。 【解決手段】 基板上の強誘電性キャパシタにおいて使
用するのに適した下部電極の製造方法であって、該基板
上に接着層を形成する工程と、該接着層上に３００〜８
００℃にて堆積されるプラチナ薄膜層を形成する工程と
を含む。
術を利用して製造した強誘電性キャパシタと比較して、
疲労に対する抵抗性の改善された強誘電性キャパシタを
提供し、また、従来技術の強誘電性キャパシタスタック
と比較して、強誘電性キャパシタスタックの全体として
の応力を減じ、かつその熱安定性を高めること。 【解決手段】 基板上の強誘電性キャパシタにおいて使
用するのに適した下部電極の製造方法であって、該基板
上に接着層を形成する工程と、該接着層上に３００〜８
００℃にて堆積されるプラチナ薄膜層を形成する工程と
を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、プラチナ下部電極
および強誘電性キャパシタの製造方法、ならびに強誘電
性キャパシタに関するものである。より詳しくは、本発
明は、その後に行われるＰＺＴ堆積および加工に対し
て、熱的に安定な下地基板を与える、プラチナ下部電極
および強誘電性キャパシタの製造方法、ならびに強誘電
性キャパシタに関するものある。
および強誘電性キャパシタの製造方法、ならびに強誘電
性キャパシタに関するものである。より詳しくは、本発
明は、その後に行われるＰＺＴ堆積および加工に対し
て、熱的に安定な下地基板を与える、プラチナ下部電極
および強誘電性キャパシタの製造方法、ならびに強誘電
性キャパシタに関するものある。
【０００２】
【従来の技術】強誘電性メモリー用途に対して利用され
る強誘電性薄膜キャパシタは、電場の印加によって、２
つの分極状態の間で切り換えることができる。これら２
つの分極状態間で切り換えを行った際に、切り換え電流
が生成され、これは外部回路により検知できる。該キャ
パシタ内に記憶された該メモリーの状態を決定するため
に、この切り換え電流は、十分に大きくて、該付随する
検出回路によって検出できるものである必要がある。そ
のため、大きな分極切り換え（スイッチング）が、該強
誘電性キャパシタにとっては望ましい。読み取り並びに
書き込み動作による該強誘電性キャパシタの反復的な分
極の切り換え中、この分極切り換えは一般的に低下す
る。この現象は、通常、疲労として知られている。疲労
は、該強誘電体の分極切り換えを、結果的には該メモリ
ーが動作しない点にまで減少させるであろう。このた
め、疲労を殆どまたは全く示さないキャパシタを製造す
る必要がある。
る強誘電性薄膜キャパシタは、電場の印加によって、２
つの分極状態の間で切り換えることができる。これら２
つの分極状態間で切り換えを行った際に、切り換え電流
が生成され、これは外部回路により検知できる。該キャ
パシタ内に記憶された該メモリーの状態を決定するため
に、この切り換え電流は、十分に大きくて、該付随する
検出回路によって検出できるものである必要がある。そ
のため、大きな分極切り換え（スイッチング）が、該強
誘電性キャパシタにとっては望ましい。読み取り並びに
書き込み動作による該強誘電性キャパシタの反復的な分
極の切り換え中、この分極切り換えは一般的に低下す
る。この現象は、通常、疲労として知られている。疲労
は、該強誘電体の分極切り換えを、結果的には該メモリ
ーが動作しない点にまで減少させるであろう。このた
め、疲労を殆どまたは全く示さないキャパシタを製造す
る必要がある。
【０００３】薄膜状強誘電性キャパシタはまた、高い分
極切り換えおよび低い疲労率をもつことに加えて、機械
的な応力および熱サイクルに関して安定でなければなら
ない。高い薄膜応力は、電極／強誘電体または電極／基
板の界面の離層をもたらす可能性がある。高温に暴露さ
れたことに起因して微細構造変化を受ける膜もまた、高
い膜応力を誘発する可能性があり、また、その後に形成
される膜の成長およびプロセスの再現性に悪影響を与え
る可能性もある。この強誘電性キャパシタを構成するこ
れらの膜が、高い応力または熱的な不安定性を示す場合
には、ＣＭＯＳ回路を持つ該キャパシタの集積化に必要
なその後の加工段階中に、離層および変動を起こす大き
な可能性がある。高い膜応力および熱不安定性はまた、
該最終的なメモリーを、長期間の障害をより起こし易い
ものとする恐れがある。
極切り換えおよび低い疲労率をもつことに加えて、機械
的な応力および熱サイクルに関して安定でなければなら
ない。高い薄膜応力は、電極／強誘電体または電極／基
板の界面の離層をもたらす可能性がある。高温に暴露さ
れたことに起因して微細構造変化を受ける膜もまた、高
い膜応力を誘発する可能性があり、また、その後に形成
される膜の成長およびプロセスの再現性に悪影響を与え
る可能性もある。この強誘電性キャパシタを構成するこ
れらの膜が、高い応力または熱的な不安定性を示す場合
には、ＣＭＯＳ回路を持つ該キャパシタの集積化に必要
なその後の加工段階中に、離層および変動を起こす大き
な可能性がある。高い膜応力および熱不安定性はまた、
該最終的なメモリーを、長期間の障害をより起こし易い
ものとする恐れがある。
【０００４】
【発明が解決しようとする課題】従って、本発明の課題
の一つは、標準的な従来技術である、プラチナ下部電極
の低温堆積技術を利用して製造した強誘電性キャパシタ
と比較して、疲労に対する抵抗性の改善された強誘電性
キャパシタを提供することにある。本発明のもう一つの
課題は、従来技術の強誘電性キャパシタスタックと比較
して、強誘電性キャパシタスタックの全体としての応力
を減じ、かつその熱安定性を高めることにある。上記本
発明の課題に従って、本発明は、強誘電性ＰＺＴの結晶
構造および対応する分極切り換えを、再現性良く制御す
るための手段を提供する。このようにして、熱安定性お
よび疲労特性が改善され、応力及びプラチナ膜のシート
抵抗が減じられる。
の一つは、標準的な従来技術である、プラチナ下部電極
の低温堆積技術を利用して製造した強誘電性キャパシタ
と比較して、疲労に対する抵抗性の改善された強誘電性
キャパシタを提供することにある。本発明のもう一つの
課題は、従来技術の強誘電性キャパシタスタックと比較
して、強誘電性キャパシタスタックの全体としての応力
を減じ、かつその熱安定性を高めることにある。上記本
発明の課題に従って、本発明は、強誘電性ＰＺＴの結晶
構造および対応する分極切り換えを、再現性良く制御す
るための手段を提供する。このようにして、熱安定性お
よび疲労特性が改善され、応力及びプラチナ膜のシート
抵抗が減じられる。
【０００５】
【課題を解決するための手段】本発明によれば、プラチ
ナ堆積法は、酸化物接着層と高温での薄膜堆積法との組
み合わせを利用して、強誘電性キャパシタ用のプラチナ
下部電極を製造するものである。このプラチナ下部電極
は、約３００〜８００℃なる範囲内の温度にて接着層
（例えば、ＴｉＯx層）上に堆積される。高温での堆積
は、該プラチナ電極の圧縮応力を引張応力に変え、プラ
チナの粒径をまし、そして熱的により安定な、下地基板
をその後のＰＺＴ堆積に与える。
ナ堆積法は、酸化物接着層と高温での薄膜堆積法との組
み合わせを利用して、強誘電性キャパシタ用のプラチナ
下部電極を製造するものである。このプラチナ下部電極
は、約３００〜８００℃なる範囲内の温度にて接着層
（例えば、ＴｉＯx層）上に堆積される。高温での堆積
は、該プラチナ電極の圧縮応力を引張応力に変え、プラ
チナの粒径をまし、そして熱的により安定な、下地基板
をその後のＰＺＴ堆積に与える。
【０００６】
【発明の実施の形態】図１を参照すると、強誘電性キャ
パシタ構造１０の図が示されており、この構造は高温に
て堆積されたプラチナ下部電極２０を備えている。この
プラチナ下部電極２０の基本的な構造は、図１に示され
ており、ここで通常は珪素製である平坦な基板２２は、
ＳｉＯ2の層２４で被覆されている。５０ｎｍ以下の厚
みを持つＴｉＯx接着層１８は、このＳｉＯ2層上に堆積
され、該ＳｉＯ2層とプラチナ層１６との間の接着層と
して機能する。該ＴｉＯx接着層１８は、酸素含有雰囲
気におけるチタンの反応性スパッタリング、チタン膜の
熱酸化、並びに当業者には公知のその他の方法を含む種
々の方法によって形成できる。このＴｉＯxを、反応性
マグネトロンスパッタリングにより堆積する場合には、
金属チタンスパッタリングターゲットを、純Ｏ2雰囲気
またはＯ2を含有する混合ガス雰囲気（例えば、Ａｒ／
Ｏ2雰囲気）内でスパッタリングすることができる。全
堆積圧は１〜５０ｍＴｏｒｒなる範囲内であり、またＯ
2分圧は０.０１〜５０ｍＴｏｒｒなる範囲内であり得
る。スパッタリングを行うために、０.５〜１０ｋＷな
る出力を、該チタンターゲットに印加することができ
る。このＴｉＯxを、未加熱の基板または８００℃程度
の高温にまで加熱した基板上に堆積できる。上記接着層
１８の形成工程は、その後に堆積されるＰＺＴ層の、
｛１１１｝構造および対応する分極切り換えが大幅に改
善されるように、厚み１０ｎｍ以下のＴｉＯx接着層を
形成する工程を含むことが好ましい。
パシタ構造１０の図が示されており、この構造は高温に
て堆積されたプラチナ下部電極２０を備えている。この
プラチナ下部電極２０の基本的な構造は、図１に示され
ており、ここで通常は珪素製である平坦な基板２２は、
ＳｉＯ2の層２４で被覆されている。５０ｎｍ以下の厚
みを持つＴｉＯx接着層１８は、このＳｉＯ2層上に堆積
され、該ＳｉＯ2層とプラチナ層１６との間の接着層と
して機能する。該ＴｉＯx接着層１８は、酸素含有雰囲
気におけるチタンの反応性スパッタリング、チタン膜の
熱酸化、並びに当業者には公知のその他の方法を含む種
々の方法によって形成できる。このＴｉＯxを、反応性
マグネトロンスパッタリングにより堆積する場合には、
金属チタンスパッタリングターゲットを、純Ｏ2雰囲気
またはＯ2を含有する混合ガス雰囲気（例えば、Ａｒ／
Ｏ2雰囲気）内でスパッタリングすることができる。全
堆積圧は１〜５０ｍＴｏｒｒなる範囲内であり、またＯ
2分圧は０.０１〜５０ｍＴｏｒｒなる範囲内であり得
る。スパッタリングを行うために、０.５〜１０ｋＷな
る出力を、該チタンターゲットに印加することができ
る。このＴｉＯxを、未加熱の基板または８００℃程度
の高温にまで加熱した基板上に堆積できる。上記接着層
１８の形成工程は、その後に堆積されるＰＺＴ層の、
｛１１１｝構造および対応する分極切り換えが大幅に改
善されるように、厚み１０ｎｍ以下のＴｉＯx接着層を
形成する工程を含むことが好ましい。
【０００７】該ＴｉＯx層１８の堆積後、プラチナ層１
６をスパッタ堆積により堆積し、一方で該基板２２を、
約３００〜８００℃なる範囲の温度に維持する。該プラ
チナ層１６は、カソードの出力０.３〜５ｋＷ、および
１〜５０ｍＴｏｒｒなる圧力の不活性ガス雰囲気を使用
して、厚み５００ｎｍまで堆積する。該プラチナ下部電
極１６の堆積後、ＰＺＴ誘電体層１４を堆積する。この
ＰＺＴ誘電体層１４を、低温(０〜２００℃)にて堆積
し、次いで５００〜８００℃にてアニールして、所望の
ペロブスカイト強誘電性層を得ることができ、あるいは
この誘電体層１４を高温(４００〜８００℃)にて堆積し
て、その場で所望の強誘電性層を得ることもできる。理
想的には、該強誘電体層のアニールは、アルゴンと酸素
との混合雰囲気内で、約５００〜６５０℃なる範囲の温
度にて行う第一アニール工程、および酸素雰囲気内で、
約７００〜７５０℃なる範囲の温度にて行う第二アニー
ル工程を含む。該ＰＺＴ層は、約３００Å〜２μｍなる
範囲の厚みを持つことができる。該キャパシタ構造１０
の形成は、プラチナ等の金属またはＩｒＯx等の導電性
酸化物からなり得る上部電極層を堆積することにより完
成される。この上部電極層は、典型的には３０〜５００
ｎｍなる範囲の厚さまで、約０〜５００℃なる範囲内の
温度にて堆積される。あるいはまた、上部電極材料は、
イリジウム、ＩｒＯ2、ＳｒＲｕＯ3、並びにその他の貴
金属および貴金属酸化物を含むことができる。
６をスパッタ堆積により堆積し、一方で該基板２２を、
約３００〜８００℃なる範囲の温度に維持する。該プラ
チナ層１６は、カソードの出力０.３〜５ｋＷ、および
１〜５０ｍＴｏｒｒなる圧力の不活性ガス雰囲気を使用
して、厚み５００ｎｍまで堆積する。該プラチナ下部電
極１６の堆積後、ＰＺＴ誘電体層１４を堆積する。この
ＰＺＴ誘電体層１４を、低温(０〜２００℃)にて堆積
し、次いで５００〜８００℃にてアニールして、所望の
ペロブスカイト強誘電性層を得ることができ、あるいは
この誘電体層１４を高温(４００〜８００℃)にて堆積し
て、その場で所望の強誘電性層を得ることもできる。理
想的には、該強誘電体層のアニールは、アルゴンと酸素
との混合雰囲気内で、約５００〜６５０℃なる範囲の温
度にて行う第一アニール工程、および酸素雰囲気内で、
約７００〜７５０℃なる範囲の温度にて行う第二アニー
ル工程を含む。該ＰＺＴ層は、約３００Å〜２μｍなる
範囲の厚みを持つことができる。該キャパシタ構造１０
の形成は、プラチナ等の金属またはＩｒＯx等の導電性
酸化物からなり得る上部電極層を堆積することにより完
成される。この上部電極層は、典型的には３０〜５００
ｎｍなる範囲の厚さまで、約０〜５００℃なる範囲内の
温度にて堆積される。あるいはまた、上部電極材料は、
イリジウム、ＩｒＯ2、ＳｒＲｕＯ3、並びにその他の貴
金属および貴金属酸化物を含むことができる。
【０００８】図１に示された該強誘電性キャパシタ構造
１０は、以下のようにして層１２（上部電極）、１４
（ＰＺＴ、すなわち強誘電性誘電体)、１６（プラチナ
下部電極）および１８（ＴｉＯx接着層）をエッチング
することにより形成される。即ち、フォトレジストを堆
積して、該上部電極領域を画成する。この上部電極を、
次に反応性または物理的イオンエッチングによってエッ
チングする。エッチングは、該ＰＺＴ層表面において停
止する。次いで、該フォトレジストを剥離し、そして別
のフォトレジスト層を堆積し、露光して、該ＰＺＴ層の
所望領域を画成する。次に、該ＰＺＴ層を、反応性もし
くは物理的イオンエッチングまたは湿式化学エッチング
によってエッチングする。エッチングを該下部電極表面
において停止する。最後に、第三のフォトレジスト層を
利用して、該ＰＺＴ領域よりも大きな、該所望の下部電
極領域を画成する。該プラチナ下部電極および該ＴｉＯ
x接着層の両者を、反応性または物理的イオンエッチン
グによってエッチングする。エッチングは、該下層のＳ
ｉＯ2層表面において停止する。本発明の方法の第一側
面において、高温度下で堆積した該ＴｉＯx／Ｐｔ下部
電極２０は、ＰＺＴ結晶構造および分極切り換えの大き
さを制御するための手段を与える。図２のプロットは、
該ＴｉＯx接着層１８の厚みにおける増加が、該ＰＺＴ
誘電体層におけるＰＺＴ｛１１１｝配向の体積分率を、
９０％を超える値から１０％未満の値に減じることを示
している。プロットされた図３に示されているように、
該プラチナ堆積温度を高めることによっても、該ＰＺＴ
｛１１１｝の体積分率は増大する。
１０は、以下のようにして層１２（上部電極）、１４
（ＰＺＴ、すなわち強誘電性誘電体)、１６（プラチナ
下部電極）および１８（ＴｉＯx接着層）をエッチング
することにより形成される。即ち、フォトレジストを堆
積して、該上部電極領域を画成する。この上部電極を、
次に反応性または物理的イオンエッチングによってエッ
チングする。エッチングは、該ＰＺＴ層表面において停
止する。次いで、該フォトレジストを剥離し、そして別
のフォトレジスト層を堆積し、露光して、該ＰＺＴ層の
所望領域を画成する。次に、該ＰＺＴ層を、反応性もし
くは物理的イオンエッチングまたは湿式化学エッチング
によってエッチングする。エッチングを該下部電極表面
において停止する。最後に、第三のフォトレジスト層を
利用して、該ＰＺＴ領域よりも大きな、該所望の下部電
極領域を画成する。該プラチナ下部電極および該ＴｉＯ
x接着層の両者を、反応性または物理的イオンエッチン
グによってエッチングする。エッチングは、該下層のＳ
ｉＯ2層表面において停止する。本発明の方法の第一側
面において、高温度下で堆積した該ＴｉＯx／Ｐｔ下部
電極２０は、ＰＺＴ結晶構造および分極切り換えの大き
さを制御するための手段を与える。図２のプロットは、
該ＴｉＯx接着層１８の厚みにおける増加が、該ＰＺＴ
誘電体層におけるＰＺＴ｛１１１｝配向の体積分率を、
９０％を超える値から１０％未満の値に減じることを示
している。プロットされた図３に示されているように、
該プラチナ堆積温度を高めることによっても、該ＰＺＴ
｛１１１｝の体積分率は増大する。
【０００９】該ＴｉＯx接着層１８の厚みおよびプラチ
ナ堆積温度を変えることによって、該ＰＺＴ｛１１１｝
の体積分率を調節することができるので、該ＰＺＴキャ
パシタ１０の該分極切り換えを調節することも可能であ
る。ＰＺＴ内の該分極は、正方晶系および斜方面体晶系
のＰＺＴ結晶粒構造については、夫々＜００１＞および
＜１１１＞方向に沿ってのみ存在する。該ＰＺＴ薄膜１
４が、｛１１１｝結晶構造をもつ場合、該ＰＺＴ膜を構
成する該ＰＺＴ結晶粒の分極は、加算されて、ランダム
に配向した結晶粒について得ることのできる正味の分極
よりも大きな正味の分極を与える。そのために、該ＰＺ
Ｔ層１４は、最大の｛１１１｝構造をもち、該分極切り
換えを最適化することが好ましい。該ＰＺＴ｛１１１｝
体積分率と該ＰＺＴ分極切り換えとの間の関係は、プロ
ットされた図４に示されている。これらの結果は、高温
にて堆積された該プラチナ下部電極２０が、改善された
分極切り換え性能を得るための手段を与えることを示
す。また、｛１１１｝構造ＰＺＴ膜について達成された
横方向の均一性は、ランダムに配向された膜と比較し
て、サブミクロンオーダーのキャパシタサイズを使用す
る強誘電体メモリーにとって極めて望ましいものである
ことにも注目すべきである。
ナ堆積温度を変えることによって、該ＰＺＴ｛１１１｝
の体積分率を調節することができるので、該ＰＺＴキャ
パシタ１０の該分極切り換えを調節することも可能であ
る。ＰＺＴ内の該分極は、正方晶系および斜方面体晶系
のＰＺＴ結晶粒構造については、夫々＜００１＞および
＜１１１＞方向に沿ってのみ存在する。該ＰＺＴ薄膜１
４が、｛１１１｝結晶構造をもつ場合、該ＰＺＴ膜を構
成する該ＰＺＴ結晶粒の分極は、加算されて、ランダム
に配向した結晶粒について得ることのできる正味の分極
よりも大きな正味の分極を与える。そのために、該ＰＺ
Ｔ層１４は、最大の｛１１１｝構造をもち、該分極切り
換えを最適化することが好ましい。該ＰＺＴ｛１１１｝
体積分率と該ＰＺＴ分極切り換えとの間の関係は、プロ
ットされた図４に示されている。これらの結果は、高温
にて堆積された該プラチナ下部電極２０が、改善された
分極切り換え性能を得るための手段を与えることを示
す。また、｛１１１｝構造ＰＺＴ膜について達成された
横方向の均一性は、ランダムに配向された膜と比較し
て、サブミクロンオーダーのキャパシタサイズを使用す
る強誘電体メモリーにとって極めて望ましいものである
ことにも注目すべきである。
【００１０】本発明の方法の第二側面において、高温度
にて堆積したプラチナは、基板を加熱せずに堆積した場
合と比較して、より高い熱安定性を持つ。このことは、
堆積されたままのプラチナ膜およびＰＺＴ被膜と共にア
ニール処理されたプラチナ膜から得たＸ線回折パターン
における変化を観測することによって理解することがで
きる。１／２最大強度における全幅（半値全幅：ＦＷＨ
Ｍ）およびＰｔ２２２ピークのブラッグ角の両者は、夫
々プロットされた図５および図６に示されたように、基
板の加熱なしに堆積されたプラチナ膜については、著し
く変化する。該プラチナを、Ｐｔ２２２ピークのＸＲＤ
ブラッグ反射角および該半値全幅が、該ＰＺＴアニール
工程中に２θ角度を０.３°未満だけ変動するよう
に、３００℃よりも十分に高い温度にて堆積すべきこと
に注目すべきである。これら２つの計測値におけるアニ
ール処理により誘発された変動は、本発明の方法に従っ
て高い基板温度にて堆積したプラチナ膜については、大
幅に低下される。該ＦＷＨＭは、該プラチナ膜の粒径に
反比例し、一方、該ブラッグ角は、該プラチナの単位胞
結晶の大きさと直接的に関連している。このＦＷＨＭに
おけるアニール処理により誘発された変動は、基板の加
熱なしに堆積されたプラチナ膜が、かなりの結晶粒の成
長を経ることを示している。アニール処理に伴う該ブラ
ッグ角におけるシフトは、該プラチナの単位胞結晶の大
きさにおける変化を表し、これは該プラチナ膜の応力変
化と関連付けられるものと考えられる。高温にて堆積し
たプラチナ膜が、アニール処理によって誘発される、よ
り小さなＦＷＨＭおよびブラッグ角における変化を示す
という事実は、これら膜が改善された熱安定性を持つこ
とを立証している。
にて堆積したプラチナは、基板を加熱せずに堆積した場
合と比較して、より高い熱安定性を持つ。このことは、
堆積されたままのプラチナ膜およびＰＺＴ被膜と共にア
ニール処理されたプラチナ膜から得たＸ線回折パターン
における変化を観測することによって理解することがで
きる。１／２最大強度における全幅（半値全幅：ＦＷＨ
Ｍ）およびＰｔ２２２ピークのブラッグ角の両者は、夫
々プロットされた図５および図６に示されたように、基
板の加熱なしに堆積されたプラチナ膜については、著し
く変化する。該プラチナを、Ｐｔ２２２ピークのＸＲＤ
ブラッグ反射角および該半値全幅が、該ＰＺＴアニール
工程中に２θ角度を０.３°未満だけ変動するよう
に、３００℃よりも十分に高い温度にて堆積すべきこと
に注目すべきである。これら２つの計測値におけるアニ
ール処理により誘発された変動は、本発明の方法に従っ
て高い基板温度にて堆積したプラチナ膜については、大
幅に低下される。該ＦＷＨＭは、該プラチナ膜の粒径に
反比例し、一方、該ブラッグ角は、該プラチナの単位胞
結晶の大きさと直接的に関連している。このＦＷＨＭに
おけるアニール処理により誘発された変動は、基板の加
熱なしに堆積されたプラチナ膜が、かなりの結晶粒の成
長を経ることを示している。アニール処理に伴う該ブラ
ッグ角におけるシフトは、該プラチナの単位胞結晶の大
きさにおける変化を表し、これは該プラチナ膜の応力変
化と関連付けられるものと考えられる。高温にて堆積し
たプラチナ膜が、アニール処理によって誘発される、よ
り小さなＦＷＨＭおよびブラッグ角における変化を示す
という事実は、これら膜が改善された熱安定性を持つこ
とを立証している。
【００１１】本発明の第三側面において、高温における
プラチナ下部層１６の堆積は、応力の減少、および、そ
うでなければ、該プラチナ下部電極１６の堆積に引き続
き行われる工程中に発生する応力変化の低減をもたら
す。基板を加熱せずに堆積されたプラチナは、厚み１０
０ｎｍを持つ膜に対して、約０.６ＧＰａなる圧縮応力
を持つ。該プラチナ膜上に堆積されたオーバーレイＰＺ
Ｔ膜（厚み２００ｎｍ）のアニール中に、該プラチナ下
部電極１６における応力変化は、約１.０ＧＰａなる加
算されたＰＺＴ層１４の応力＋下部電極２０の応力をも
たらす。該プラチナ堆積温度を高めた場合、該堆積され
たままのプラチナ膜１６の応力は、圧縮応力から引張応
力に変化し、また３００℃を超える温度では、該堆積さ
れたままのプラチナと、一緒にアニールされた該ＰＺＴ
層１４＋下部電極２０のスタックとの間の、応力におけ
る差異は殆どない。このことは、プロットされた図７に
明瞭に示されている。堆積された際の応力が約０.３〜
０.６ＧＰａなる範囲内にあり、かつＰＺＴアニールの
際に０.５ＧＰａ未満だけの変動を示すように、３００
℃よりも十分に高い温度にて該プラチナが堆積されるこ
とに注目すべきである。該ＰＺＴアニール処理によって
誘発される応力変化が減少するという事実は、熱安定性
が増大するという主張を支持する。更に、ＰＺＴアニー
ル処理後の、該ＰＺＴ＋下部電極のスタックの全応力
は、高温度にて堆積した該Ｐｔ膜で製造した該スタック
については、より低いものである。この応力における低
下は、その後の加工段階中のおよび最終的な強誘電体製
品における、膜の離層および応力によって誘発される腐
食による破損の危険性を低下する。従って、該強誘電性
キャパシタ１０の信頼性は高くなる。
プラチナ下部層１６の堆積は、応力の減少、および、そ
うでなければ、該プラチナ下部電極１６の堆積に引き続
き行われる工程中に発生する応力変化の低減をもたら
す。基板を加熱せずに堆積されたプラチナは、厚み１０
０ｎｍを持つ膜に対して、約０.６ＧＰａなる圧縮応力
を持つ。該プラチナ膜上に堆積されたオーバーレイＰＺ
Ｔ膜（厚み２００ｎｍ）のアニール中に、該プラチナ下
部電極１６における応力変化は、約１.０ＧＰａなる加
算されたＰＺＴ層１４の応力＋下部電極２０の応力をも
たらす。該プラチナ堆積温度を高めた場合、該堆積され
たままのプラチナ膜１６の応力は、圧縮応力から引張応
力に変化し、また３００℃を超える温度では、該堆積さ
れたままのプラチナと、一緒にアニールされた該ＰＺＴ
層１４＋下部電極２０のスタックとの間の、応力におけ
る差異は殆どない。このことは、プロットされた図７に
明瞭に示されている。堆積された際の応力が約０.３〜
０.６ＧＰａなる範囲内にあり、かつＰＺＴアニールの
際に０.５ＧＰａ未満だけの変動を示すように、３００
℃よりも十分に高い温度にて該プラチナが堆積されるこ
とに注目すべきである。該ＰＺＴアニール処理によって
誘発される応力変化が減少するという事実は、熱安定性
が増大するという主張を支持する。更に、ＰＺＴアニー
ル処理後の、該ＰＺＴ＋下部電極のスタックの全応力
は、高温度にて堆積した該Ｐｔ膜で製造した該スタック
については、より低いものである。この応力における低
下は、その後の加工段階中のおよび最終的な強誘電体製
品における、膜の離層および応力によって誘発される腐
食による破損の危険性を低下する。従って、該強誘電性
キャパシタ１０の信頼性は高くなる。
【００１２】本発明の方法の第四側面においては、高温
度下で堆積された該プラチナ下部電極２０によって、改
善された疲労性能が得られる。疲労性能は、強誘電性キ
ャパシタの行った切り換えサイクル数の関数として、該
分極切り換えを測定することにより決定される。疲労性
能は、強誘電体メモリーが破損前に耐えることのでき
る、読み取り／書き込みサイクル数による。高温度下で
堆積された該プラチナ下部電極２０を使用することによ
り達成される疲労性能における改善は、プロットされた
図８において明らかにされている。１０Ｅ９切り換えサ
イクル後、本発明に従って高温度下で堆積された該プラ
チナ下部電極２０を含むキャパシタは、基板の加熱なし
に堆積されたＰｔで作製されたキャパシタよりも、かな
り高いスイッチングを示す。該プラチナを、該ＰＺＴキ
ャパシタが１０Ｅ９切り換えサイクル後に３０％未満だ
け疲労するように、３００℃よりも十分に高い温度にて
堆積していることに注意すべきである。この高温度下で
のプラチナの堆積によって改善されたこの疲労性能は、
強誘電体メモリーの読み取り／書き込みサイクル数を増
大する。
度下で堆積された該プラチナ下部電極２０によって、改
善された疲労性能が得られる。疲労性能は、強誘電性キ
ャパシタの行った切り換えサイクル数の関数として、該
分極切り換えを測定することにより決定される。疲労性
能は、強誘電体メモリーが破損前に耐えることのでき
る、読み取り／書き込みサイクル数による。高温度下で
堆積された該プラチナ下部電極２０を使用することによ
り達成される疲労性能における改善は、プロットされた
図８において明らかにされている。１０Ｅ９切り換えサ
イクル後、本発明に従って高温度下で堆積された該プラ
チナ下部電極２０を含むキャパシタは、基板の加熱なし
に堆積されたＰｔで作製されたキャパシタよりも、かな
り高いスイッチングを示す。該プラチナを、該ＰＺＴキ
ャパシタが１０Ｅ９切り換えサイクル後に３０％未満だ
け疲労するように、３００℃よりも十分に高い温度にて
堆積していることに注意すべきである。この高温度下で
のプラチナの堆積によって改善されたこの疲労性能は、
強誘電体メモリーの読み取り／書き込みサイクル数を増
大する。
【００１３】本発明の方法の第五側面において、高温度
下でのプラチナ下部電極の堆積は、そのシート抵抗の減
少をもたらす。シート抵抗は、切り換えのために、電荷
を該強誘電性キャパシタに供給できる速度を決定付け
る。これは、最終的にＦＲＡＭメモリーの動作速度に影
響を与える。図９にプロットされたデータから、高温度
下でのプラチナ下部電極２０の堆積が、一定の厚みを持
つ膜のシート抵抗を減じることを理解することができ
る。このより低いシート抵抗は、ＦＲＡＭメモリーのよ
り高速での動作を可能とし、あるいは記憶速度を低下せ
ずに、該下部電極の厚みを減じることを可能とする。該
プラチナ下部電極２０の厚みを減じることは、より高い
記憶密度を得るために、該メモリーのスケーリングの際
に重要となる。上記シート抵抗に関しては、例えば、上
記プラチナ薄膜層が、約１.５Ω／□未満のシート抵抗
を持つことが好ましく、そのためには、該薄膜層を３０
０℃よりも十分に高い温度にて堆積することが好まし
い。
下でのプラチナ下部電極の堆積は、そのシート抵抗の減
少をもたらす。シート抵抗は、切り換えのために、電荷
を該強誘電性キャパシタに供給できる速度を決定付け
る。これは、最終的にＦＲＡＭメモリーの動作速度に影
響を与える。図９にプロットされたデータから、高温度
下でのプラチナ下部電極２０の堆積が、一定の厚みを持
つ膜のシート抵抗を減じることを理解することができ
る。このより低いシート抵抗は、ＦＲＡＭメモリーのよ
り高速での動作を可能とし、あるいは記憶速度を低下せ
ずに、該下部電極の厚みを減じることを可能とする。該
プラチナ下部電極２０の厚みを減じることは、より高い
記憶密度を得るために、該メモリーのスケーリングの際
に重要となる。上記シート抵抗に関しては、例えば、上
記プラチナ薄膜層が、約１.５Ω／□未満のシート抵抗
を持つことが好ましく、そのためには、該薄膜層を３０
０℃よりも十分に高い温度にて堆積することが好まし
い。
【００１４】以上、好ましい実施の形態における本発明
の原理および本発明の方法を説明し、かつ例示してきた
が、当業者には、このような原理を逸脱せずに、配置お
よび細部において本発明が変更可能であるものと理解さ
れる。例えば、珪素／ＳｉＯ 2基板を典型的なものとし
て使用したが、その他の適当な基板、例えばＧａＡｓ、
ＳｉＣ、およびＳｉ／Ｓｉ3Ｎ4を使用することも可能で
ある。好ましい基板温度を３００〜８００℃なる範囲内
にあるものとして与えたが、より狭い範囲：４５０〜６
００℃が、より望ましく、最適温度は約５００℃であ
る。これら範囲は、何れかの側に拡大することができる
が、より低い温度は、本発明の利点を大幅に減じるであ
ろう。また、より高い温度は、該プラチナ膜表面の荒れ
をきたす可能性がある。該上部電極層は、典型的にはプ
ラチナ製であるが、イリジウム、酸化イリジウムおよび
他の導電性酸化物を使用することも可能である。ＴｉＯ
xおよびチタン以外で該接着層を形成し、かつこの層
が、該高温でプラチナを堆積するための平滑な表面を与
えることが重要である。また、該プラチナを低スパッタ
リング出力（１ｋＷ未満）かつ低圧（１０ｍＴｏｒｒ未
満）にて堆積することが推奨される。従って、我々は上
記特許請求の範囲の精神および範囲に入る、本発明の方
法のあらゆる改良並びに変更を特許請求する。
の原理および本発明の方法を説明し、かつ例示してきた
が、当業者には、このような原理を逸脱せずに、配置お
よび細部において本発明が変更可能であるものと理解さ
れる。例えば、珪素／ＳｉＯ 2基板を典型的なものとし
て使用したが、その他の適当な基板、例えばＧａＡｓ、
ＳｉＣ、およびＳｉ／Ｓｉ3Ｎ4を使用することも可能で
ある。好ましい基板温度を３００〜８００℃なる範囲内
にあるものとして与えたが、より狭い範囲：４５０〜６
００℃が、より望ましく、最適温度は約５００℃であ
る。これら範囲は、何れかの側に拡大することができる
が、より低い温度は、本発明の利点を大幅に減じるであ
ろう。また、より高い温度は、該プラチナ膜表面の荒れ
をきたす可能性がある。該上部電極層は、典型的にはプ
ラチナ製であるが、イリジウム、酸化イリジウムおよび
他の導電性酸化物を使用することも可能である。ＴｉＯ
xおよびチタン以外で該接着層を形成し、かつこの層
が、該高温でプラチナを堆積するための平滑な表面を与
えることが重要である。また、該プラチナを低スパッタ
リング出力（１ｋＷ未満）かつ低圧（１０ｍＴｏｒｒ未
満）にて堆積することが推奨される。従って、我々は上
記特許請求の範囲の精神および範囲に入る、本発明の方
法のあらゆる改良並びに変更を特許請求する。
【図１】本発明に従って高温度下で堆積したプラチナ下
部電極を備えた強誘電性キャパシタ構造の断面図であ
る。
部電極を備えた強誘電性キャパシタ構造の断面図であ
る。
【図２】ＴｉＯx接着層の厚みにおける増加が、どのよ
うにＰＺＴ｛１１１｝配向の体積分率を９０％を超える
値から１０％未満の値に減じるかを示すグラフである。
うにＰＺＴ｛１１１｝配向の体積分率を９０％を超える
値から１０％未満の値に減じるかを示すグラフである。
【図３】プラチナ堆積温度の増加もまた、ＰＺＴ｛１１
１｝体積分率を増加することを示すグラフである。
１｝体積分率を増加することを示すグラフである。
【図４】ＰＺＴ｛１１１｝体積分率とＰＺＴ分極切り換
えとの関連性を示すグラフである。
えとの関連性を示すグラフである。
【図５】プラチナ膜に関するＰｔ２２２ピーク変化の半
値全幅を、温度に対してプロットしたグラフである。
値全幅を、温度に対してプロットしたグラフである。
【図６】温度に対して、Ｐｔ２２２ピーク変化のブラッ
グ角をプロットしたグラフである。
グ角をプロットしたグラフである。
【図７】プラチナ堆積温度に対して、プラチナ下部電極
における応力をプロットしたグラフである。
における応力をプロットしたグラフである。
【図８】切り換えられた電荷対切り換えサイクルをプロ
ットしたグラフであり、本発明に従って高温度下で堆積
したプラチナ下部電極を使用することにより達成した、
疲労性能における大幅な改善を示す。
ットしたグラフであり、本発明に従って高温度下で堆積
したプラチナ下部電極を使用することにより達成した、
疲労性能における大幅な改善を示す。
【図９】シート抵抗対プラチナ堆積温度の関係をプロッ
トした図であり、これは高温度下でのプラチナ下部電極
の堆積が、一定の厚みにおけるプラチナ膜のシート抵抗
を減じることを示している。
トした図であり、これは高温度下でのプラチナ下部電極
の堆積が、一定の厚みにおけるプラチナ膜のシート抵抗
を減じることを示している。
１０ 強誘電性キャパシタ構造 １２上部電極 １４ ＰＺＴ誘電体層 １６ プラチナ
層 １８ ＴｉＯx接着層 ２０ プラチナ
下部電極 ２２ 基板 ２４ ＳｉＯ2
層
層 １８ ＴｉＯx接着層 ２０ プラチナ
下部電極 ２２ 基板 ２４ ＳｉＯ2
層
【手続補正書】
【提出日】平成１３年４月２７日（２００１．４．２
７）
７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】本発明の方法の第二側面において、高温度
にて堆積したプラチナは、基板を加熱せずに堆積した場
合と比較して、より高い熱安定性を持つ。このことは、
堆積されたままのプラチナ膜およびＰＺＴ被膜と共にア
ニール処理されたプラチナ膜から得たＸ線回折パターン
における変化を観測することによって理解することがで
きる。１／２最大強度における全幅（半値全幅：ＦＷＨ
Ｍ）およびＰｔ２２２ピークのブラッグ角の両者は、夫
々プロットされた図５および図６に示されたように、基
板の加熱なしに堆積されたプラチナ膜については、著し
く変化する。該プラチナを、Ｐｔ２２２ピークのＸＲＤ
ブラッグ反射角および該半値全幅が、該ＰＺＴアニール
工程中に２θ角度を０.３°未満だけ変動するように、
３００℃よりも十分に高い温度にて堆積すべきことに注
目すべきである。これら２つの計測値におけるアニール
処理により誘発された変動は、本発明の方法に従って高
い基板温度にて堆積したプラチナ膜については、大幅に
低下される。該ＦＷＨＭは、該プラチナ膜の粒径に反比
例し、一方、該ブラッグ角は、該プラチナの単位胞結晶
の大きさと直接的に関連している。このＦＷＨＭにおけ
るアニール処理により誘発された変動は、基板の加熱な
しに堆積されたプラチナ膜が、かなりの結晶粒の成長を
経ることを示している。アニール処理に伴う該ブラッグ
角におけるシフトは、該プラチナの単位胞結晶の大きさ
における変化を表し、これは該プラチナ膜の応力変化と
関連付けられるものと考えられる。高温にて堆積したプ
ラチナ膜が、アニール処理によって誘発される、より小
さなＦＷＨＭおよびブラッグ角における変化を示すとい
う事実は、これら膜が改善された熱安定性を持つことを
立証している。
にて堆積したプラチナは、基板を加熱せずに堆積した場
合と比較して、より高い熱安定性を持つ。このことは、
堆積されたままのプラチナ膜およびＰＺＴ被膜と共にア
ニール処理されたプラチナ膜から得たＸ線回折パターン
における変化を観測することによって理解することがで
きる。１／２最大強度における全幅（半値全幅：ＦＷＨ
Ｍ）およびＰｔ２２２ピークのブラッグ角の両者は、夫
々プロットされた図５および図６に示されたように、基
板の加熱なしに堆積されたプラチナ膜については、著し
く変化する。該プラチナを、Ｐｔ２２２ピークのＸＲＤ
ブラッグ反射角および該半値全幅が、該ＰＺＴアニール
工程中に２θ角度を０.３°未満だけ変動するように、
３００℃よりも十分に高い温度にて堆積すべきことに注
目すべきである。これら２つの計測値におけるアニール
処理により誘発された変動は、本発明の方法に従って高
い基板温度にて堆積したプラチナ膜については、大幅に
低下される。該ＦＷＨＭは、該プラチナ膜の粒径に反比
例し、一方、該ブラッグ角は、該プラチナの単位胞結晶
の大きさと直接的に関連している。このＦＷＨＭにおけ
るアニール処理により誘発された変動は、基板の加熱な
しに堆積されたプラチナ膜が、かなりの結晶粒の成長を
経ることを示している。アニール処理に伴う該ブラッグ
角におけるシフトは、該プラチナの単位胞結晶の大きさ
における変化を表し、これは該プラチナ膜の応力変化と
関連付けられるものと考えられる。高温にて堆積したプ
ラチナ膜が、アニール処理によって誘発される、より小
さなＦＷＨＭおよびブラッグ角における変化を示すとい
う事実は、これら膜が改善された熱安定性を持つことを
立証している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】本発明の第三側面において、高温における
プラチナ下部層１６の堆積は、応力の減少、および、そ
うでなければ、該プラチナ下部電極１６の堆積に引き続
き行われる工程中に発生する応力変化の低減をもたら
す。基板を加熱せずに堆積されたプラチナは、厚み１０
０ｎｍを持つ膜に対して、約０.６ＧＰａなる圧縮応力
を持つ。該プラチナ膜上に堆積されたＰＺＴ膜（厚み２
００ｎｍ）のアニール中に、該プラチナ下部電極１６に
おける応力変化は、約１.０ＧＰａなる加算されたＰＺ
Ｔ層１４の応力＋下部電極２０の応力をもたらす。該プ
ラチナ堆積温度を高めた場合、該堆積されたままのプラ
チナ膜１６の応力は、圧縮応力から引張応力に変化し、
また３００℃を超える温度では、該堆積されたままのプ
ラチナと、一緒にアニールされた該ＰＺＴ層１４＋下部
電極２０のスタックとの間の、応力における差異は殆ど
ない。このことは、プロットされた図７に明瞭に示され
ている。堆積された際の応力が約０.３〜０.６ＧＰａな
る範囲内にあり、かつＰＺＴアニールの際に０.５ＧＰ
ａ未満だけの変動を示すように、３００℃よりも十分に
高い温度にて該プラチナが堆積されることに注目すべき
である。該ＰＺＴアニール処理によって誘発される応力
変化が減少するという事実は、熱安定性が増大するとい
う主張を支持する。更に、ＰＺＴアニール処理後の、該
ＰＺＴ＋下部電極のスタックの全応力は、高温度にて堆
積した該Ｐｔ膜で製造した該スタックについては、より
低いものである。この応力における低下は、その後の加
工段階中のおよび最終的な強誘電体製品における、膜の
離層および応力によって誘発される腐食による破損の危
険性を低下する。従って、該強誘電性キャパシタ１０の
信頼性は高くなる。
プラチナ下部層１６の堆積は、応力の減少、および、そ
うでなければ、該プラチナ下部電極１６の堆積に引き続
き行われる工程中に発生する応力変化の低減をもたら
す。基板を加熱せずに堆積されたプラチナは、厚み１０
０ｎｍを持つ膜に対して、約０.６ＧＰａなる圧縮応力
を持つ。該プラチナ膜上に堆積されたＰＺＴ膜（厚み２
００ｎｍ）のアニール中に、該プラチナ下部電極１６に
おける応力変化は、約１.０ＧＰａなる加算されたＰＺ
Ｔ層１４の応力＋下部電極２０の応力をもたらす。該プ
ラチナ堆積温度を高めた場合、該堆積されたままのプラ
チナ膜１６の応力は、圧縮応力から引張応力に変化し、
また３００℃を超える温度では、該堆積されたままのプ
ラチナと、一緒にアニールされた該ＰＺＴ層１４＋下部
電極２０のスタックとの間の、応力における差異は殆ど
ない。このことは、プロットされた図７に明瞭に示され
ている。堆積された際の応力が約０.３〜０.６ＧＰａな
る範囲内にあり、かつＰＺＴアニールの際に０.５ＧＰ
ａ未満だけの変動を示すように、３００℃よりも十分に
高い温度にて該プラチナが堆積されることに注目すべき
である。該ＰＺＴアニール処理によって誘発される応力
変化が減少するという事実は、熱安定性が増大するとい
う主張を支持する。更に、ＰＺＴアニール処理後の、該
ＰＺＴ＋下部電極のスタックの全応力は、高温度にて堆
積した該Ｐｔ膜で製造した該スタックについては、より
低いものである。この応力における低下は、その後の加
工段階中のおよび最終的な強誘電体製品における、膜の
離層および応力によって誘発される腐食による破損の危
険性を低下する。従って、該強誘電性キャパシタ１０の
信頼性は高くなる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 グレン アール フォックス アメリカ合衆国 コロラド州 80908 コ ロラド スプリングス ベイカー ロード 7145 (72)発明者 雛 紅コウ 静岡県裾野市須山1220−14 日本真空技術 株式会社 半導体技術研究所内 Ｆターム(参考） 5F083 FR01 JA15 JA38 JA42 JA43 PR06 PR22 PR33
Claims (20)
- 【請求項１】 基板上の強誘電性キャパシタにおいて使
用するのに適した下部電極の製造方法であって、該基板
上に接着層を形成する工程と、該接着層上に、３００〜
８００℃にて堆積されるプラチナ薄膜層を形成する工程
とを含むことを特徴とする該下部電極の製造方法。 - 【請求項２】 前記接着層の形成工程が、厚み５０ｎｍ
以下のＴｉＯx接着層を形成する工程を含む請求項１記
載の方法。 - 【請求項３】 前記接着層の形成工程が、その後に堆積
されるＰＺＴ層の、｛１１１｝構造および対応する分極
切り換えが大幅に改善されるように、厚み１０ｎｍ以下
のＴｉＯx接着層を形成する工程を含む請求項１記載の
方法。 - 【請求項４】 前記基板が、二酸化珪素上層を持つ珪素
を含む請求項１記載の方法。 - 【請求項５】 前記プラチナ薄膜層が、４５０〜６００
℃なる範囲の温度にて堆積される請求項１記載の方法。 - 【請求項６】 前記プラチナ薄膜層が、約５００℃なる
温度にて堆積される請求項１記載の方法。 - 【請求項７】 前記プラチナ薄膜層が、約１.５Ω／□
未満のシート抵抗を持つ請求項１記載の方法、。 - 【請求項８】 基板上に強誘電性キャパシタを製造する
方法であって、該基板上に接着層を形成する工程と、該
接着層上に、約３００〜８００℃の温度にて堆積される
プラチナ薄膜層を形成する工程と、該プラチナ薄膜層上
に強誘電性層を形成する工程と、該強誘電性層をアニー
ルする工程と、該強誘電性層上に上部電極層を形成する
工程と、該接着層、プラチナ薄膜層、強誘電性層および
上部電極層の各々をエッチングして、該強誘電性キャパ
シタを製造する工程とを含むことを特徴とする方法。 - 【請求項９】 前記接着層の形成工程が、厚み５０ｎｍ
以下のＴｉＯx接着層を形成する工程を含む請求項８記
載の方法。 - 【請求項10】 前記接着層の形成工程が、その後に堆積
されるＰＺＴ層の、｛１１１｝構造および対応する分極
切り換えが大幅に改善されるように、厚み１０ｎｍ以下
のＴｉＯx接着層を形成する工程を含む請求項８記載の
方法。 - 【請求項11】 前記基板が、二酸化珪素上層を持つ珪素
を含む請求項８記載の方法。 - 【請求項12】 前記プラチナ薄膜層が、４５０〜６００
℃なる範囲の温度にて堆積される請求項８記載の方法。 - 【請求項13】 前記プラチナ薄膜層が、約５００℃なる
温度にて堆積される請求項８記載の方法。 - 【請求項14】 前記プラチナ薄膜層が、堆積された際の
応力が約０.３〜０.６ＧＰａなる範囲内にあり、かつＰ
ＺＴアニールの際に０.５ＧＰａ未満だけの変動を示す
ように、３００℃よりも十分に高い温度にて堆積される
請求項８記載の方法。 - 【請求項15】 前記プラチナ薄膜層が、Ｐｔ２２２ピー
クのＸＲＤブラッグ反射角が該ＰＺＴアニール工程中に
０.３°２θ未満だけ変動するように、３００℃より
も十分に高い温度にて堆積される請求項８記載の方法。 - 【請求項16】 前記プラチナ薄膜層が、Ｐｔ２２２ピー
クの半値全幅が該ＰＺＴアニール工程中に２θ角度を
０.３°未満だけ変動するように、３００℃よりも十
分に高い温度にて堆積される請求項８記載の方法。 - 【請求項17】 前記プラチナ薄膜層が、該ＰＺＴキャパ
シタが１０Ｅ９切り換えサイクル後に３０％未満だけ疲
労するように、３００℃よりも十分に高い温度にて堆積
される請求項８記載の方法。 - 【請求項18】 前記プラチナ薄膜層が、該薄膜層が約
１.５Ω／□未満のシート抵抗を持つように、３００℃
よりも十分に高い温度にて堆積される請求項８記載の方
法。 - 【請求項19】 前記強誘電性層アニールが、アルゴンと
酸素との混合雰囲気内で、約５００〜６５０℃なる範囲
の温度にて行われる第一アニール工程と、酸素雰囲気内
で、約７００〜７５０℃なる範囲の温度にて行われる第
二アニール工程とを含む請求項８記載の方法。 - 【請求項20】 酸化チタン接着層、３００〜８００℃な
る範囲の温度にて堆積されたプラチナ層、アニール処理
されたＰＺＴ層およびプラチナ、イリジウムまたは導電
性酸化物製の上部電極とを有することを特徴とする珪素
基板またはその他の基板上に形成された強誘電性キャパ
シタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/556,255 US6682772B1 (en) | 2000-04-24 | 2000-04-24 | High temperature deposition of Pt/TiOx for bottom electrodes |
| US09/556255 | 2000-04-24 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001313376A true JP2001313376A (ja) | 2001-11-09 |
| JP2001313376A6 JP2001313376A6 (ja) | 2004-09-02 |
| JP5336684B2 JP5336684B2 (ja) | 2013-11-06 |
Family
ID=24220560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001125655A Expired - Lifetime JP5336684B2 (ja) | 2000-04-24 | 2001-04-24 | プラチナ下部電極および強誘電性キャパシタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6682772B1 (ja) |
| JP (1) | JP5336684B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004045411A (ja) * | 2002-07-02 | 2004-02-12 | Agilent Technol Inc | 半導体コンデンサ内の強誘電性材料と貴金属電極との試験方法 |
| JP2004241679A (ja) * | 2003-02-07 | 2004-08-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2005526390A (ja) * | 2002-05-15 | 2005-09-02 | レイセオン・カンパニー | 薄膜キャパシタ装置用の改良された電極 |
| JP2006041182A (ja) * | 2004-07-27 | 2006-02-09 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
| KR100892341B1 (ko) * | 2002-05-30 | 2009-04-08 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6887716B2 (en) * | 2000-12-20 | 2005-05-03 | Fujitsu Limited | Process for producing high quality PZT films for ferroelectric memory integrated circuits |
| CN100420024C (zh) * | 2003-06-06 | 2008-09-17 | 富士通株式会社 | 半导体器件的制造方法 |
| US20070048451A1 (en) * | 2005-08-26 | 2007-03-01 | Applied Materials, Inc. | Substrate movement and process chamber scheduling |
| US7432184B2 (en) * | 2005-08-26 | 2008-10-07 | Applied Materials, Inc. | Integrated PVD system using designated PVD chambers |
| US20070071695A1 (en) | 2005-09-27 | 2007-03-29 | Colgate-Palmolive Company | Single phase whitening dentifrice |
| JP2009088290A (ja) * | 2007-09-28 | 2009-04-23 | Fujifilm Corp | 圧電アクチュエータの製造方法、液体吐出ヘッド、及び画像形成装置 |
| FR2976126B1 (fr) | 2011-06-01 | 2014-05-09 | Commissariat Energie Atomique | Composant electrique comprenant un materiau de structure perovskite et des electrodes optimisees et procede de fabrication |
| US8866367B2 (en) | 2011-10-17 | 2014-10-21 | The United States Of America As Represented By The Secretary Of The Army | Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making |
| US9761785B2 (en) | 2011-10-17 | 2017-09-12 | The United States Of America As Represented By The Secretary Of The Army | Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing |
| US10266936B2 (en) | 2011-10-17 | 2019-04-23 | The United States Of America As Represented By The Secretary Of The Army | Process for making lead zirconate titanate (PZT) layers and/or platinum electrodes and products thereof |
| US9238374B2 (en) | 2012-07-03 | 2016-01-19 | Hewlett-Packard Development Company, L.P. | Print head module |
| US9343207B2 (en) * | 2012-09-05 | 2016-05-17 | Ulvac, Inc. | Resistance change device, and method for producing same |
| US9847378B2 (en) | 2014-04-30 | 2017-12-19 | Hewlett Packard Enterprise Development Lp | Resistive memory devices with a multi-component electrode |
| CN108780839A (zh) | 2016-03-16 | 2018-11-09 | 赛尔科技有限公司 | 压电薄膜元件 |
| CN112928200B (zh) * | 2021-01-21 | 2023-04-07 | 齐鲁工业大学 | 一种锆钛酸铅压电薄膜及其制备方法与应用 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08116032A (ja) * | 1994-08-01 | 1996-05-07 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
| JPH0982909A (ja) * | 1995-09-11 | 1997-03-28 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JPH09213904A (ja) * | 1996-02-01 | 1997-08-15 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH10312977A (ja) * | 1997-01-15 | 1998-11-24 | Tongyang Cement Corp | 酸化防止作用を有する白金膜を基板上に蒸着する方法と、その方法により製造された装置 |
| JPH11186510A (ja) * | 1997-12-24 | 1999-07-09 | Sharp Corp | 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法 |
| JPH11195768A (ja) * | 1997-10-22 | 1999-07-21 | Fujitsu Ltd | ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5443688A (en) * | 1993-12-02 | 1995-08-22 | Raytheon Company | Method of manufacturing a ferroelectric device using a plasma etching process |
| US5555486A (en) * | 1994-12-29 | 1996-09-10 | North Carolina State University | Hybrid metal/metal oxide electrodes for ferroelectric capacitors |
| US5798903A (en) * | 1995-12-26 | 1998-08-25 | Bell Communications Research, Inc. | Electrode structure for ferroelectric capacitor integrated on silicon |
| US5950292A (en) * | 1997-03-04 | 1999-09-14 | Sandia Corporation | Methods of fabricating applique circuits |
| US6287637B1 (en) * | 1997-07-18 | 2001-09-11 | Ramtron International Corporation | Multi-layer approach for optimizing ferroelectric film performance |
-
2000
- 2000-04-24 US US09/556,255 patent/US6682772B1/en not_active Expired - Lifetime
-
2001
- 2001-04-24 JP JP2001125655A patent/JP5336684B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08116032A (ja) * | 1994-08-01 | 1996-05-07 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
| JPH0982909A (ja) * | 1995-09-11 | 1997-03-28 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JPH09213904A (ja) * | 1996-02-01 | 1997-08-15 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH10312977A (ja) * | 1997-01-15 | 1998-11-24 | Tongyang Cement Corp | 酸化防止作用を有する白金膜を基板上に蒸着する方法と、その方法により製造された装置 |
| JPH11195768A (ja) * | 1997-10-22 | 1999-07-21 | Fujitsu Ltd | ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ |
| JPH11186510A (ja) * | 1997-12-24 | 1999-07-09 | Sharp Corp | 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法 |
Non-Patent Citations (2)
| Title |
|---|
| H.N.AL-SHAREEF: "Metallization schemes for dielectric thin film capacitors", JOURNAL OF MATERIALS RESEARCH, vol. 12,No2, JPN6012007758, 1997, pages 347 - 357, ISSN: 0002148568 * |
| SUNG-TEC KIM: "Investigation of Pt/Ti Bottom Electrodes for Pb(Zr,Ti)O 3 Films", JAPANESE. JOURNAL APPLIED PHYSICS, vol. 36, JPN6012007756, 1997, pages 294 - 300, ISSN: 0002148567 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005526390A (ja) * | 2002-05-15 | 2005-09-02 | レイセオン・カンパニー | 薄膜キャパシタ装置用の改良された電極 |
| KR100892341B1 (ko) * | 2002-05-30 | 2009-04-08 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| JP2004045411A (ja) * | 2002-07-02 | 2004-02-12 | Agilent Technol Inc | 半導体コンデンサ内の強誘電性材料と貴金属電極との試験方法 |
| JP4607435B2 (ja) * | 2002-07-02 | 2011-01-05 | アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド | 半導体コンデンサ内の強誘電性材料と貴金属電極との試験方法 |
| JP2004241679A (ja) * | 2003-02-07 | 2004-08-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4578777B2 (ja) * | 2003-02-07 | 2010-11-10 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP2006041182A (ja) * | 2004-07-27 | 2006-02-09 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5336684B2 (ja) | 2013-11-06 |
| US6682772B1 (en) | 2004-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5336684B2 (ja) | プラチナ下部電極および強誘電性キャパシタの製造方法 | |
| JP2001313376A6 (ja) | プラチナ下部電極および強誘電性キャパシタの製造方法、ならびに強誘電性キャパシタ | |
| JP2929573B2 (ja) | 強誘電体ビスマス層酸化物の製造方法 | |
| JP3275335B2 (ja) | Ｉｃにおける強誘電性キャパシタおよびその製造方法 | |
| EP0753887B1 (en) | Method of manufacturing capacitor included in semiconductor device | |
| Garino et al. | Residual stress in PZT thin films and its effect on ferroelectric properties | |
| JP2001007298A (ja) | バリアに耐熱金属を用いた複合イリジウム−金属−酸素バリア構造とその形成方法 | |
| JP2006310744A (ja) | 薄膜キャパシタ及び半導体装置 | |
| US7545625B2 (en) | Electrode for thin film capacitor devices | |
| JP2002043644A (ja) | 薄膜圧電素子 | |
| JP3127245B1 (ja) | 多層型電子材料、その製造方法、それを用いたセンサー及び記憶デバイス | |
| US6139971A (en) | Stratified structure with a ferroelectric layer and process for producing the same | |
| JP4638232B2 (ja) | 温度補償された強誘電キャパシタ装置およびその製造方法 | |
| US7183601B2 (en) | Semiconductor device and method for manufacturing thereof | |
| JP2006295142A (ja) | 圧電素子 | |
| JPH11220106A (ja) | 半導体装置及びその製造方法 | |
| JP2001223403A (ja) | 強誘電体薄膜およびその形成方法とこれを用いた強誘電体薄膜素子 | |
| JPH1056140A (ja) | 強誘電体メモリ素子及びその製造方法 | |
| JPH09260516A (ja) | 強誘電体薄膜被覆基板及びそれを用いたキャパシタ構造素子 | |
| JPH10269842A (ja) | 導電性酸化物薄膜、薄膜キャパシタおよび磁気抵抗効果素子 | |
| TW558726B (en) | Improved material for use with ferreoelectrics | |
| JPH11330391A (ja) | 容量素子およびその製造方法 | |
| JPH10154834A (ja) | 強誘電体素子およびその製造方法 | |
| JPH088403A (ja) | 強誘電体結晶薄膜被覆基板及び該基板を含む強誘電体薄膜素子及び該強誘電体薄膜素子の製造方法 | |
| JP2000068454A (ja) | 誘電体薄膜コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080421 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080501 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080527 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20101220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120215 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120514 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120524 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120614 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120619 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120713 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130802 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5336684 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |