JP2001313376A6 - プラチナ下部電極および強誘電性キャパシタの製造方法、ならびに強誘電性キャパシタ - Google Patents

Abstract

【課題】従来技術の、プラチナ下部電極の低温堆積技術を利用して製造した強誘電性キャパシタと比較して、疲労に対する抵抗性の改善された強誘電性キャパシタを提供し、また、従来技術の強誘電性キャパシタスタックと比較して、強誘電性キャパシタスタックの全体としての応力を減じ、かつその熱安定性を高めること。
【解決手段】基板上の強誘電性キャパシタにおいて使用するのに適した下部電極の製造方法であって、該基板上に接着層を形成する工程と、該接着層上に３００〜８００℃にて堆積されるプラチナ薄膜層を形成する工程とを含む。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】本発明は、プラチナ下部電極および強誘電性キャパシタの製造方法、ならびに強誘電性キャパシタに関するものである。より詳しくは、本発明は、その後に行われるＰＺＴ堆積および加工に対して、熱的に安定な下地基板を与える、プラチナ下部電極および強誘電性キャパシタの製造方法、ならびに強誘電性キャパシタに関するものある。
【０００２】
【従来の技術】強誘電性メモリー用途に対して利用される強誘電性薄膜キャパシタは、電場の印加によって、２つの分極状態の間で切り換えることができる。これら２つの分極状態間で切り換えを行った際に、切り換え電流が生成され、これは外部回路により検知できる。該キャパシタ内に記憶された該メモリーの状態を決定するために、この切り換え電流は、十分に大きくて、該付随する検出回路によって検出できるものである必要がある。そのため、大きな分極切り換え（スイッチング）が、該強誘電性キャパシタにとっては望ましい。読み取り並びに書き込み動作による該強誘電性キャパシタの反復的な分極の切り換え中、この分極切り換えは一般的に低下する。この現象は、通常、疲労として知られている。疲労は、該強誘電体の分極切り換えを、結果的には該メモリーが動作しない点にまで減少させるであろう。このため、疲労を殆どまたは全く示さないキャパシタを製造する必要がある。
【０００３】薄膜状強誘電性キャパシタはまた、高い分極切り換えおよび低い疲労率をもつことに加えて、機械的な応力および熱サイクルに関して安定でなければならない。高い薄膜応力は、電極／強誘電体または電極／基板の界面の離層をもたらす可能性がある。高温に暴露されたことに起因して微細構造変化を受ける膜もまた、高い膜応力を誘発する可能性があり、また、その後に形成される膜の成長およびプロセスの再現性に悪影響を与える可能性もある。この強誘電性キャパシタを構成するこれらの膜が、高い応力または熱的な不安定性を示す場合には、ＣＭＯＳ回路を持つ該キャパシタの集積化に必要なその後の加工段階中に、離層および変動を起こす大きな可能性がある。高い膜応力および熱不安定性はまた、該最終的なメモリーを、長期間の障害をより起こし易いものとする恐れがある。
【０００４】
【発明が解決しようとする課題】従って、本発明の課題の一つは、標準的な従来技術である、プラチナ下部電極の低温堆積技術を利用して製造した強誘電性キャパシタと比較して、疲労に対する抵抗性の改善された強誘電性キャパシタを提供することにある。本発明のもう一つの課題は、従来技術の強誘電性キャパシタスタックと比較して、強誘電性キャパシタスタックの全体としての応力を減じ、かつその熱安定性を高めることにある。上記本発明の課題に従って、本発明は、強誘電性ＰＺＴの結晶構造および対応する分極切り換えを、再現性良く制御するための手段を提供する。このようにして、熱安定性および疲労特性が改善され、応力及びプラチナ膜のシート抵抗が減じられる。
【０００５】
【課題を解決するための手段】本発明によれば、プラチナ堆積法は、酸化物接着層と高温での薄膜堆積法との組み合わせを利用して、強誘電性キャパシタ用のプラチナ下部電極を製造するものである。このプラチナ下部電極は、約３００〜８００℃なる範囲内の温度にて接着層（例えば、ＴｉＯ_x層）上に堆積される。高温での堆積は、該プラチナ電極の圧縮応力を引張応力に変え、プラチナの粒径をまし、そして熱的により安定な、下地基板をその後のＰＺＴ堆積に与える。
【０００６】
【発明の実施の形態】図１を参照すると、強誘電性キャパシタ構造１０の図が示されており、この構造は高温にて堆積されたプラチナ下部電極２０を備えている。このプラチナ下部電極２０の基本的な構造は、図１に示されており、ここで通常は珪素製である平坦な基板２２は、ＳｉＯ₂の層２４で被覆されている。５０ｎｍ以下の厚みを持つＴｉＯ_x接着層１８は、このＳｉＯ₂層上に堆積され、該ＳｉＯ₂層とプラチナ層１６との間の接着層として機能する。該ＴｉＯ_x接着層１８は、酸素含有雰囲気におけるチタンの反応性スパッタリング、チタン膜の熱酸化、並びに当業者には公知のその他の方法を含む種々の方法によって形成できる。このＴｉＯ_xを、反応性マグネトロンスパッタリングにより堆積する場合には、金属チタンスパッタリングターゲットを、純Ｏ₂雰囲気またはＯ₂を含有する混合ガス雰囲気（例えば、Ａｒ／Ｏ₂雰囲気）内でスパッタリングすることができる。全堆積圧は１〜５０ｍＴｏｒｒなる範囲内であり、またＯ₂分圧は０.０１〜５０ｍＴｏｒｒなる範囲内であり得る。スパッタリングを行うために、０.５〜１０ｋＷなる出力を、該チタンターゲットに印加することができる。このＴｉＯ_xを、未加熱の基板または８００℃程度の高温にまで加熱した基板上に堆積できる。上記接着層１８の形成工程は、その後に堆積されるＰＺＴ層の、｛１１１｝構造および対応する分極切り換えが大幅に改善されるように、厚み１０ｎｍ以下のＴｉＯ_x接着層を形成する工程を含むことが好ましい。
【０００７】該ＴｉＯ_x層１８の堆積後、プラチナ層１６をスパッタ堆積により堆積し、一方で該基板２２を、約３００〜８００℃なる範囲の温度に維持する。該プラチナ層１６は、カソードの出力０.３〜５ｋＷ、および１〜５０ｍＴｏｒｒなる圧力の不活性ガス雰囲気を使用して、厚み５００ｎｍまで堆積する。該プラチナ下部電極１６の堆積後、ＰＺＴ誘電体層１４を堆積する。このＰＺＴ誘電体層１４を、低温(０〜２００℃)にて堆積し、次いで５００〜８００℃にてアニールして、所望のペロブスカイト強誘電性層を得ることができ、あるいはこの誘電体層１４を高温(４００〜８００℃)にて堆積して、その場で所望の強誘電性層を得ることもできる。理想的には、該強誘電体層のアニールは、アルゴンと酸素との混合雰囲気内で、約５００〜６５０℃なる範囲の温度にて行う第一アニール工程、および酸素雰囲気内で、約７００〜７５０℃なる範囲の温度にて行う第二アニール工程を含む。該ＰＺＴ層は、約３００Å〜２μｍなる範囲の厚みを持つことができる。該キャパシタ構造１０の形成は、プラチナ等の金属またはＩｒＯ_x等の導電性酸化物からなり得る上部電極層を堆積することにより完成される。この上部電極層は、典型的には３０〜５００ｎｍなる範囲の厚さまで、約０〜５００℃なる範囲内の温度にて堆積される。あるいはまた、上部電極材料は、イリジウム、ＩｒＯ₂、ＳｒＲｕＯ₃、並びにその他の貴金属および貴金属酸化物を含むことができる。
【０００８】図１に示された該強誘電性キャパシタ構造１０は、以下のようにして層１２（上部電極）、１４（ＰＺＴ、すなわち強誘電性誘電体)、１６（プラチナ下部電極）および１８（ＴｉＯ_x接着層）をエッチングすることにより形成される。即ち、フォトレジストを堆積して、該上部電極領域を画成する。この上部電極を、次に反応性または物理的イオンエッチングによってエッチングする。エッチングは、該ＰＺＴ層表面において停止する。次いで、該フォトレジストを剥離し、そして別のフォトレジスト層を堆積し、露光して、該ＰＺＴ層の所望領域を画成する。次に、該ＰＺＴ層を、反応性もしくは物理的イオンエッチングまたは湿式化学エッチングによってエッチングする。エッチングを該下部電極表面において停止する。最後に、第三のフォトレジスト層を利用して、該ＰＺＴ領域よりも大きな、該所望の下部電極領域を画成する。該プラチナ下部電極および該ＴｉＯ_x接着層の両者を、反応性または物理的イオンエッチングによってエッチングする。エッチングは、該下層のＳｉＯ₂層表面において停止する。本発明の方法の第一側面において、高温度下で堆積した該ＴｉＯ_x／Ｐｔ下部電極２０は、ＰＺＴ結晶構造および分極切り換えの大きさを制御するための手段を与える。図２のプロットは、該ＴｉＯ_x接着層１８の厚みにおける増加が、該ＰＺＴ誘電体層におけるＰＺＴ｛１１１｝配向の体積分率を、９０％を超える値から１０％未満の値に減じることを示している。プロットされた図３に示されているように、該プラチナ堆積温度を高めることによっても、該ＰＺＴ｛１１１｝の体積分率は増大する。
【０００９】該ＴｉＯ_x接着層１８の厚みおよびプラチナ堆積温度を変えることによって、該ＰＺＴ｛１１１｝の体積分率を調節することができるので、該ＰＺＴキャパシタ１０の該分極切り換えを調節することも可能である。ＰＺＴ内の該分極は、正方晶系および斜方面体晶系のＰＺＴ結晶粒構造については、夫々＜００１＞および＜１１１＞方向に沿ってのみ存在する。該ＰＺＴ薄膜１４が、｛１１１｝結晶構造をもつ場合、該ＰＺＴ膜を構成する該ＰＺＴ結晶粒の分極は、加算されて、ランダムに配向した結晶粒について得ることのできる正味の分極よりも大きな正味の分極を与える。そのために、該ＰＺＴ層１４は、最大の｛１１１｝構造をもち、該分極切り換えを最適化することが好ましい。該ＰＺＴ｛１１１｝体積分率と該ＰＺＴ分極切り換えとの間の関係は、プロットされた図４に示されている。これらの結果は、高温にて堆積された該プラチナ下部電極２０が、改善された分極切り換え性能を得るための手段を与えることを示す。また、｛１１１｝構造ＰＺＴ膜について達成された横方向の均一性は、ランダムに配向された膜と比較して、サブミクロンオーダーのキャパシタサイズを使用する強誘電体メモリーにとって極めて望ましいものであることにも注目すべきである。
【００１０】本発明の方法の第二側面において、高温度にて堆積したプラチナは、基板を加熱せずに堆積した場合と比較して、より高い熱安定性を持つ。このことは、堆積されたままのプラチナ膜およびＰＺＴ被膜と共にアニール処理されたプラチナ膜から得たＸ線回折パターンにおける変化を観測することによって理解することができる。１／２最大強度における全幅（半値全幅：ＦＷＨＭ）およびＰｔ２２２ピークのブラッグ角の両者は、夫々プロットされた図５および図６に示されたように、基板の加熱なしに堆積されたプラチナ膜については、著しく変化する。該プラチナを、Ｐｔ２２２ピークのＸＲＤブラッグ反射角および該半値全幅が、該ＰＺＴアニール工程中に２θ角度を０.３°未満だけ変動するように、３００℃よりも十分に高い温度にて堆積すべきことに注目すべきである。これら２つの計測値におけるアニール処理により誘発された変動は、本発明の方法に従って高い基板温度にて堆積したプラチナ膜については、大幅に低下される。該ＦＷＨＭは、該プラチナ膜の粒径に反比例し、一方、該ブラッグ角は、該プラチナの単位胞結晶の大きさと直接的に関連している。このＦＷＨＭにおけるアニール処理により誘発された変動は、基板の加熱なしに堆積されたプラチナ膜が、かなりの結晶粒の成長を経ることを示している。アニール処理に伴う該ブラッグ角におけるシフトは、該プラチナの単位胞結晶の大きさにおける変化を表し、これは該プラチナ膜の応力変化と関連付けられるものと考えられる。高温にて堆積したプラチナ膜が、アニール処理によって誘発される、より小さなＦＷＨＭおよびブラッグ角における変化を示すという事実は、これら膜が改善された熱安定性を持つことを立証している。
【００１１】本発明の第三側面において、高温におけるプラチナ下部層１６の堆積は、応力の減少、および、そうでなければ、該プラチナ下部電極１６の堆積に引き続き行われる工程中に発生する応力変化の低減をもたらす。基板を加熱せずに堆積されたプラチナは、厚み１００ｎｍを持つ膜に対して、約０.６ＧＰａなる圧縮応力を持つ。該プラチナ膜上に堆積されたオーバーレイＰＺＴ膜（厚み２００ｎｍ）のアニール中に、該プラチナ下部電極１６における応力変化は、約１.０ＧＰａなる加算されたＰＺＴ層１４の応力＋下部電極２０の応力をもたらす。該プラチナ堆積温度を高めた場合、該堆積されたままのプラチナ膜１６の応力は、圧縮応力から引張応力に変化し、また３００℃を超える温度では、該堆積されたままのプラチナと、一緒にアニールされた該ＰＺＴ層１４＋下部電極２０のスタックとの間の、応力における差異は殆どない。このことは、プロットされた図７に明瞭に示されている。堆積された際の応力が約０.３〜０.６ＧＰａなる範囲内にあり、かつＰＺＴアニールの際に０.５ＧＰａ未満だけの変動を示すように、３００℃よりも十分に高い温度にて該プラチナが堆積されることに注目すべきである。該ＰＺＴアニール処理によって誘発される応力変化が減少するという事実は、熱安定性が増大するという主張を支持する。更に、ＰＺＴアニール処理後の、該ＰＺＴ＋下部電極のスタックの全応力は、高温度にて堆積した該Ｐｔ膜で製造した該スタックについては、より低いものである。この応力における低下は、その後の加工段階中のおよび最終的な強誘電体製品における、膜の離層および応力によって誘発される腐食による破損の危険性を低下する。従って、該強誘電性キャパシタ１０の信頼性は高くなる。
【００１２】本発明の方法の第四側面においては、高温度下で堆積された該プラチナ下部電極２０によって、改善された疲労性能が得られる。疲労性能は、強誘電性キャパシタの行った切り換えサイクル数の関数として、該分極切り換えを測定することにより決定される。疲労性能は、強誘電体メモリーが破損前に耐えることのできる、読み取り／書き込みサイクル数による。高温度下で堆積された該プラチナ下部電極２０を使用することにより達成される疲労性能における改善は、プロットされた図８において明らかにされている。１０Ｅ９切り換えサイクル後、本発明に従って高温度下で堆積された該プラチナ下部電極２０を含むキャパシタは、基板の加熱なしに堆積されたＰｔで作製されたキャパシタよりも、かなり高いスイッチングを示す。該プラチナを、該ＰＺＴキャパシタが１０Ｅ９切り換えサイクル後に３０％未満だけ疲労するように、３００℃よりも十分に高い温度にて堆積していることに注意すべきである。この高温度下でのプラチナの堆積によって改善されたこの疲労性能は、強誘電体メモリーの読み取り／書き込みサイクル数を増大する。
【００１３】本発明の方法の第五側面において、高温度下でのプラチナ下部電極の堆積は、そのシート抵抗の減少をもたらす。シート抵抗は、切り換えのために、電荷を該強誘電性キャパシタに供給できる速度を決定付ける。これは、最終的にＦＲＡＭメモリーの動作速度に影響を与える。図９にプロットされたデータから、高温度下でのプラチナ下部電極２０の堆積が、一定の厚みを持つ膜のシート抵抗を減じることを理解することができる。このより低いシート抵抗は、ＦＲＡＭメモリーのより高速での動作を可能とし、あるいは記憶速度を低下せずに、該下部電極の厚みを減じることを可能とする。該プラチナ下部電極２０の厚みを減じることは、より高い記憶密度を得るために、該メモリーのスケーリングの際に重要となる。上記シート抵抗に関しては、例えば、上記プラチナ薄膜層が、約１.５Ω／□未満のシート抵抗を持つことが好ましく、そのためには、該薄膜層を３００℃よりも十分に高い温度にて堆積することが好ましい。
【００１４】以上、好ましい実施の形態における本発明の原理および本発明の方法を説明し、かつ例示してきたが、当業者には、このような原理を逸脱せずに、配置および細部において本発明が変更可能であるものと理解される。例えば、珪素／ＳｉＯ₂基板を典型的なものとして使用したが、その他の適当な基板、例えばＧａＡｓ、ＳｉＣ、およびＳｉ／Ｓｉ₃Ｎ₄を使用することも可能である。好ましい基板温度を３００〜８００℃なる範囲内にあるものとして与えたが、より狭い範囲：４５０〜６００℃が、より望ましく、最適温度は約５００℃である。これら範囲は、何れかの側に拡大することができるが、より低い温度は、本発明の利点を大幅に減じるであろう。また、より高い温度は、該プラチナ膜表面の荒れをきたす可能性がある。該上部電極層は、典型的にはプラチナ製であるが、イリジウム、酸化イリジウムおよび他の導電性酸化物を使用することも可能である。ＴｉＯ_xおよびチタン以外で該接着層を形成し、かつこの層が、該高温でプラチナを堆積するための平滑な表面を与えることが重要である。また、該プラチナを低スパッタリング出力（１ｋＷ未満）かつ低圧（１０ｍＴｏｒｒ未満）にて堆積することが推奨される。従って、我々は上記特許請求の範囲の精神および範囲に入る、本発明の方法のあらゆる改良並びに変更を特許請求する。
【図面の簡単な説明】
【図１】本発明に従って高温度下で堆積したプラチナ下部電極を備えた強誘電性キャパシタ構造の断面図である。
【図２】ＴｉＯ_x接着層の厚みにおける増加が、どのようにＰＺＴ｛１１１｝配向の体積分率を９０％を超える値から１０％未満の値に減じるかを示すグラフである。
【図３】プラチナ堆積温度の増加もまた、ＰＺＴ｛１１１｝体積分率を増加することを示すグラフである。
【図４】ＰＺＴ｛１１１｝体積分率とＰＺＴ分極切り換えとの関連性を示すグラフである。
【図５】プラチナ膜に関するＰｔ２２２ピーク変化の半値全幅を、温度に対してプロットしたグラフである。
【図６】温度に対して、Ｐｔ２２２ピーク変化のブラッグ角をプロットしたグラフである。
【図７】プラチナ堆積温度に対して、プラチナ下部電極における応力をプロットしたグラフである。
【図８】切り換えられた電荷対切り換えサイクルをプロットしたグラフであり、本発明に従って高温度下で堆積したプラチナ下部電極を使用することにより達成した、疲労性能における大幅な改善を示す。
【図９】シート抵抗対プラチナ堆積温度の関係をプロットした図であり、これは高温度下でのプラチナ下部電極の堆積が、一定の厚みにおけるプラチナ膜のシート抵抗を減じることを示している。
【符号の説明】
１０ 強誘電性キャパシタ構造 １２上部電極
１４ ＰＺＴ誘電体層 １６ プラチナ層
１８ ＴｉＯ_x接着層 ２０ プラチナ下部電極
２２ 基板 ２４ ＳｉＯ₂層

【００１０】本発明の方法の第二側面において、高温度にて堆積したプラチナは、基板を加熱せずに堆積した場合と比較して、より高い熱安定性を持つ。このことは、堆積されたままのプラチナ膜およびＰＺＴ被膜と共にアニール処理されたプラチナ膜から得たＸ線回折パターンにおける変化を観測することによって理解することができる。１／２最大強度における全幅（半値全幅：ＦＷＨＭ）およびＰｔ２２２ピークのブラッグ角の両者は、夫々プロットされた図５および図６に示されたように、基板の加熱なしに堆積されたプラチナ膜については、著しく変化する。該プラチナを、Ｐｔ２２２ピークのＸＲＤブラッグ反射角および該半値全幅が、該ＰＺＴアニール工程中に２θ角度を０.３°未満だけ変動するように、３００℃よりも十分に高い温度にて堆積すべきことに注目すべきである。これら２つの計測値におけるアニール処理により誘発された変動は、本発明の方法に従って高い基板温度にて堆積したプラチナ膜については、大幅に低下される。該ＦＷＨＭは、該プラチナ膜の粒径に反比例し、一方、該ブラッグ角は、該プラチナの単位胞結晶の大きさと直接的に関連している。このＦＷＨＭにおけるアニール処理により誘発された変動は、基板の加熱なしに堆積されたプラチナ膜が、かなりの結晶粒の成長を経ることを示している。アニール処理に伴う該ブラッグ角におけるシフトは、該プラチナの単位胞結晶の大きさにおける変化を表し、これは該プラチナ膜の応力変化と関連付けられるものと考えられる。高温にて堆積したプラチナ膜が、アニール処理によって誘発される、より小さなＦＷＨＭおよびブラッグ角における変化を示すという事実は、これら膜が改善された熱安定性を持つことを立証している。

【００１１】本発明の第三側面において、高温におけるプラチナ下部層１６の堆積は、応力の減少、および、そうでなければ、該プラチナ下部電極１６の堆積に引き続き行われる工程中に発生する応力変化の低減をもたらす。基板を加熱せずに堆積されたプラチナは、厚み１００ｎｍを持つ膜に対して、約０.６ＧＰａなる圧縮応力を持つ。該プラチナ膜上に堆積されたＰＺＴ膜（厚み２００ｎｍ）のアニール中に、該プラチナ下部電極１６における応力変化は、約１.０ＧＰａなる加算されたＰＺＴ層１４の応力＋下部電極２０の応力をもたらす。該プラチナ堆積温度を高めた場合、該堆積されたままのプラチナ膜１６の応力は、圧縮応力から引張応力に変化し、また３００℃を超える温度では、該堆積されたままのプラチナと、一緒にアニールされた該ＰＺＴ層１４＋下部電極２０のスタックとの間の、応力における差異は殆どない。このことは、プロットされた図７に明瞭に示されている。堆積された際の応力が約０.３〜０.６ＧＰａなる範囲内にあり、かつＰＺＴアニールの際に０.５ＧＰａ未満だけの変動を示すように、３００℃よりも十分に高い温度にて該プラチナが堆積されることに注目すべきである。該ＰＺＴアニール処理によって誘発される応力変化が減少するという事実は、熱安定性が増大するという主張を支持する。更に、ＰＺＴアニール処理後の、該ＰＺＴ＋下部電極のスタックの全応力は、高温度にて堆積した該Ｐｔ膜で製造した該スタックについては、より低いものである。この応力における低下は、その後の加工段階中のおよび最終的な強誘電体製品における、膜の離層および応力によって誘発される腐食による破損の危険性を低下する。従って、該強誘電性キャパシタ１０の信頼性は高くなる。

Claims (20)

1. 基板上の強誘電性キャパシタにおいて使用するのに適した下部電極の製造方法であって、該基板上に接着層を形成する工程と、該接着層上に、３００〜８００℃にて堆積されるプラチナ薄膜層を形成する工程とを含むことを特徴とする該下部電極の製造方法。
2. 前記接着層の形成工程が、厚み５０ｎｍ以下のＴｉＯ_x接着層を形成する工程を含む請求項１記載の方法。
3. 前記接着層の形成工程が、その後に堆積されるＰＺＴ層の、｛１１１｝構造および対応する分極切り換えが大幅に改善されるように、厚み１０ｎｍ以下のＴｉＯ_x接着層を形成する工程を含む請求項１記載の方法。
4. 前記基板が、二酸化珪素上層を持つ珪素を含む請求項１記載の方法。
5. 前記プラチナ薄膜層が、４５０〜６００℃なる範囲の温度にて堆積される請求項１記載の方法。
6. 前記プラチナ薄膜層が、約５００℃なる温度にて堆積される請求項１記載の方法。
7. 前記プラチナ薄膜層が、約１.５Ω／□未満のシート抵抗を持つ請求項１記載の方法、。
8. 基板上に強誘電性キャパシタを製造する方法であって、該基板上に接着層を形成する工程と、該接着層上に、約３００〜８００℃の温度にて堆積されるプラチナ薄膜層を形成する工程と、該プラチナ薄膜層上に強誘電性層を形成する工程と、該強誘電性層をアニールする工程と、該強誘電性層上に上部電極層を形成する工程と、該接着層、プラチナ薄膜層、強誘電性層および上部電極層の各々をエッチングして、該強誘電性キャパシタを製造する工程とを含むことを特徴とする方法。
9. 前記接着層の形成工程が、厚み５０ｎｍ以下のＴｉＯ_x接着層を形成する工程を含む請求項８記載の方法。
10. 前記接着層の形成工程が、その後に堆積されるＰＺＴ層の、｛１１１｝構造および対応する分極切り換えが大幅に改善されるように、厚み１０ｎｍ以下のＴｉＯ_x接着層を形成する工程を含む請求項８記載の方法。
11. 前記基板が、二酸化珪素上層を持つ珪素を含む請求項８記載の方法。
12. 前記プラチナ薄膜層が、４５０〜６００℃なる範囲の温度にて堆積される請求項８記載の方法。
13. 前記プラチナ薄膜層が、約５００℃なる温度にて堆積される請求項８記載の方法。
14. 前記プラチナ薄膜層が、堆積された際の応力が約０.３〜０.６ＧＰａなる範囲内にあり、かつＰＺＴアニールの際に０.５ＧＰａ未満だけの変動を示すように、３００℃よりも十分に高い温度にて堆積される請求項８記載の方法。
15. 前記プラチナ薄膜層が、Ｐｔ２２２ピークのＸＲＤブラッグ反射角が該ＰＺＴアニール工程中に０.３°２θ未満だけ変動するように、３００℃よりも十分に高い温度にて堆積される請求項８記載の方法。
16. 前記プラチナ薄膜層が、Ｐｔ２２２ピークの半値全幅が該ＰＺＴアニール工程中に２θ角度を０.３°未満だけ変動するように、３００℃よりも十分に高い温度にて堆積される請求項８記載の方法。
17. 前記プラチナ薄膜層が、該ＰＺＴキャパシタが１０Ｅ９切り換えサイクル後に３０％未満だけ疲労するように、３００℃よりも十分に高い温度にて堆積される請求項８記載の方法。
18. 前記プラチナ薄膜層が、該薄膜層が約１.５Ω／□未満のシート抵抗を持つように、３００℃よりも十分に高い温度にて堆積される請求項８記載の方法。
19. 前記強誘電性層アニールが、アルゴンと酸素との混合雰囲気内で、約５００〜６５０℃なる範囲の温度にて行われる第一アニール工程と、酸素雰囲気内で、約７００〜７５０℃なる範囲の温度にて行われる第二アニール工程とを含む請求項８記載の方法。
20. 酸化チタン接着層、３００〜８００℃なる範囲の温度にて堆積されたプラチナ層、アニール処理されたＰＺＴ層およびプラチナ、イリジウムまたは導電性酸化物製の上部電極とを有することを特徴とする珪素基板またはその他の基板上に形成された強誘電性キャパシタ。

Images