KR100620451B1 - 금속산화 합금막, 금속산화 합금막 형성 방법과 이를이용한 게이트 구조물의 제조 방법 및 커패시터의 제조 방법 - Google Patents

금속산화 합금막, 금속산화 합금막 형성 방법과 이를이용한 게이트 구조물의 제조 방법 및 커패시터의 제조 방법 Download PDF

Info

Publication number
KR100620451B1
KR100620451B1 KR1020050002168A KR20050002168A KR100620451B1 KR 100620451 B1 KR100620451 B1 KR 100620451B1 KR 1020050002168 A KR1020050002168 A KR 1020050002168A KR 20050002168 A KR20050002168 A KR 20050002168A KR 100620451 B1 KR100620451 B1 KR 100620451B1
Authority
KR
South Korea
Prior art keywords
thin film
metal oxide
metal
precursor
oxide
Prior art date
Application number
KR1020050002168A
Other languages
English (en)
Other versions
KR20060081764A (ko
Inventor
이정호
최정식
조준현
엄태민
이지현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050002168A priority Critical patent/KR100620451B1/ko
Priority to US11/328,014 priority patent/US7427573B2/en
Publication of KR20060081764A publication Critical patent/KR20060081764A/ko
Application granted granted Critical
Publication of KR100620451B1 publication Critical patent/KR100620451B1/ko
Priority to US12/196,566 priority patent/US8138057B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

금속산화 합금막, 금속산화막 형성방법과 이를 이용한 게이트 구조물 및 커패시터의 제조 방법이 개시되어 있다. 기판 상에 제1 금속 산화물을 포함하는 제1 박막을 형성하면서 상기 제1 금속 산화물이 상기 제1 박막 상에 형성될 제2 박막으로 이동이 가능한 두께를 갖도록 형성한다. 상기 제1 박막 상에 제2 금속 산화물을 포함하는 상기 제2 박막을 형성하면서 상기 제2 금속 산화물이 상기 제1 박막으로 이동이 가능한 두께를 갖도록 형성한다. 상기 기판 상에 상기 제1 박막에 포함된 제1 금속 산화물과 상기 제2 박막에 포함된 제2 금속 산화물이 혼합되어 단일막 구조를 갖도록 형성한다. 그 결과 현저하게 향상된 누설 전류 제어특성과 우수한 고유전율의 특성을 갖는 금속산화 합금막이 형성된다.

Description

금속산화 합금막, 금속산화 합금막 형성 방법과 이를 이용한 게이트 구조물의 제조 방법 및 커패시터의 제조 방법{A METAL OXIDATION ALLOY LAYER, METHOD OF MANUFACTURING A METAL OXIDATION ALLOY LAYER, AND METHOD OF MANUFACTURING A GATE STRUCTURE AND A CAPACITOR USING THE SAME}
도 1은 본 발명에 따른 금속산화 합금막을 나타내는 단면도이다.
도 2 내지 도 11은 본 발명의 실시예 1에 따른 도 1의 금속산화막 형성방법을 나타내는 단면도들이다.
도 12 내지 15는 본 발명의 실시예 2에 따른 금속산화 합금막의 제조 방법을 나타내는 단면도들이다.
도 16 및 도 17은 본 발명의 실시예 3에 따른 게이트 구조물의 제조 방법을 설명하기 위한 단면도들이다.
도 18은 본 발명의 실시예 4에 따른 커패시터의 제조 방법을 설명하기 위한 단면도이다.
도 19는 본 발명의 알루미늄 산화물과 티타늄 산화물의 함량비에 따른 금속산화 합금막의 항복전압을 측정한 결과를 나타내는 그래프이다.
도 20은 본 발명의 알루미늄 티타늄 산화물을 포함하는 금속산화 합금막의 두께 변화에 따른 항복전압의 변화를 측정한 결과를 나타내는 그래프이다.
본 발명은 금속산화 합금막, 금속산화 합금막 형성방법과 이를 이용한 게이트 구조물 및 커패시터의 제조방법에 관한 것으로서, 보다 상세하게는 두 종류 이상의 금속산화물이 혼합된 구조를 갖는 금속산화 합금막, 금속산화 합금막 형성방법 및 이를 이용한 게이트 구조물 및 커패시터의 제조방법에 관한 것이다.
최근의 반도체 장치가 고도로 집적됨에 따라, 셀 영역의 사이즈가 매우 감소되고 있다. 이에 따라, DRAM과 같은 반도체 장치에서, 셀이 안정적으로 동작하기 위한 셀 커패시턴스를 수득하기가 매우 어려워지고 있다. 상기 커패시턴스(C)는 식 1과 같이, 유전율(ε)및 전극간 면적(A)에 비례하고, 전극간 거리(d)에 반비례한다.
C= εA/d
기존의 유전박막인 실리콘 산화막 또는 실리콘 질화막을 사용하여 커패시터를 증가시키기 위해서, 커패시터 하부 전극 구조를 실린더 또는 핀과 같은 구조로 변경시켜 커패시터의 유효 면적을 증가시키는 방법이 제안되었다. 그러나, 상기 커패시터 하부 전극 구조가 복잡한 형태를 가지며, 이를 형성하기 위한 공정이 매우 어려운 문제가 있다.
따라서, 상기 모스 트랜지스터의 게이트 절연막 또는 커패시터의 유전막 등과 같은 박막은 고-유전율(high-k dielectric)을 갖는 물질을 사용하여 형성하고 있는 추세이다. 이는, 상기 고-유전율을 갖는 물질로 이루어진 박막이 얇은 등가 산화막 두께(equivalent oxide thickness, EOT)를 유지하면서 게이트 전극과 채널 또는 하부 전극과 상부 전극 사이에서 빈번하게 발생하는 누설 전류를 충분하게 줄일 수 있기 때문이다. 예컨대, 고 유전율을 갖는 물질로는 예컨대 Al2O3, Ta2 O5, Nb2O5, ZrO2, TiO2등의 금속산화물들을 예로 들 수 있다. 상기 금속 산화물은 유전상수 k값이 10 내지 114 정도로서, 3.9인 기존의 SiO2와 비교하여 2.5 내지 30배정도 크다.
하프늄 산화막을 게이트 절연막으로 적용하고, 상기 하프늄 산화막 상에 게이트 도전막으로서 폴리 실리콘막을 형성할 경우, 보론 등과 같은 불순물의 패너트레이션(penetration)으로 인하여 채널 영역에서 전자 이동도(mobility)가 급격하게 줄어드는 불량이 발생한다. 따라서, 70nm이하의 반도체 제조공정에서 적용될 수 있는 높은 유전률을 갖으면서, 누설전류의 제어특성이 우수한 금속 산화막이 요구되고 있다.
본 발명의 제1 목적은 현저하게 향상된 누설 전류 제어특성과 우수한 고유전율의 특성을 갖는 금속산화 합금막의 형성방법을 제공하는 데 있다.
본 발명의 제2 목적은 상기 금속산화 합금막의 형성방법을 이용하여 우수한 누설 전류 제어특성이 우수하고, 높은 절연성을 갖는 게이트 절연막을 포함하는 게이트 구조물의 제조 방법을 제공하는데 있다.
본 발명의 제3 목적은 상기한 금속산화 합금막의 형성방법을 이용하여 누설전류의 제어특성이 우수하고, 유전율이 높은 특성을 갖는 유전막을 포함하는 캐패시터의 제조 방법을 제공하는데 있다.
본 발명의 제4 목적은 현저하게 향상된 누설 전류 제어특성과 우수한 고유전율의 특성을 갖는 금속산화 합금막을 제공하는 데 있다.
상기 제1 목적을 달성하기 위한 본 발명의 일 실시예에 따른 금속산화 합금막의 형성방법에 있어서, 기판 상에 제1 금속 산화물을 포함하는 제1 박막을 형성하면서 상기 제1 금속 산화물이 상기 제1 박막 상에 형성될 제2 박막으로 이동이 가능한 두께를 갖도록 형성한다. 이어서, 상기 제1 박막 상에 제2 금속 산화물을 포함하는 상기 제2 박막을 형성하면서 상기 제2 금속 산화물이 상기 제1 박막으로 이동이 가능한 두께를 갖도록 형성한다. 이어서, 상기 제1 박막의 형성과 상기 제2 박막의 형성을 반복 수행함으로서 상기 제1 금속 산화물이 상기 제2 박막으로 이동하고, 상기 제2 금속 산화물이 상기 제1 박막으로 이동함에 의해 상기 기판 상에는 상기 제1 금속 산화물과 상기 제2 금속 산화물이 혼합되어 단일 구조를 갖는금속산화 합금막이 형성된다.
상기 제2 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 게이트 구조물의 형성 방법에 있어서, 기판 상에 제1 금속 산화물을 포함하는 제1 박막을 형성 하면서 상기 제1 금속 산화물이 상기 제1 박막 상에 형성될 제2 박막으로 이동이 가능한 두께를 갖도록 형성한다. 이어서, 상기 제1 박막 상에 제2 금속 산화물을 포함하는 상기 제2 박막을 형성하면서 상기 제2 금속 산화물이 상기 제1 박막으로 이동이 가능한 두께를 갖도록 형성한다. 이어서, 상기 제1 박막의 형성과 상기 제2 박막의 형성을 반복 수행함으로서 상기 제1 금속 산화물이 상기 제2 박막으로 이동하고, 상기 제2 금속 산화물이 상기 제1 박막으로 이동함에 의해 상기 기판 상에는 상기 제1 금속 산화물과 상기 제2 금속 산화물이 혼합되어 단일 구조를 갖는 게이트 절연막을 형성된다. 이어서, 상기 게이트 절연막 상에 게이트 도전막을 형성한다. 이어서, 상기 게이트 도전막과 게이트 절연막을 순차적으로 패터닝함으로서 게이트 도전막 패턴과 게이트 절연막패턴으로 이루어진 게이트 패턴이 형성된다.
상기 제3 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따른 커패시터의 형성 방법에 있어서, 기판 상에 하부 전극을 형성한다. 이어서, 하부전극 상에 제1 금속 산화물을 포함하는 제1 박막을 형성하면서 상기 제1 금속 산화물이 상기 제1 박막 상에 형성될 제2 박막으로 이동이 가능한 두께를 갖도록 형성한다. 이어서, 상기 제1 박막 상에 제2 금속 산화물을 포함하는 상기 제2 박막을 형성하면서 상기 제2 금속 산화물이 상기 제1 박막으로 이동이 가능한 두께를 갖도록 형성한다. 이어서, 상기 제1 박막의 형성과 상기 제2 박막의 형성을 반복 수행함으로서 상기 제1 금속 산화물이 상기 제2 박막으로 이동하고, 상기 제2 금속 산화물이 상기 제1 박막으로 이동함에 의해 상기 하부금속 상에는 상기 제1 금속 산화물과 상기 제2 금속 산화물이 혼합되어 단일 구조를 갖는 유전막이 형성된다. 이어서, 상 기 유전막 상에 상부 전극을 형성함으로서 커패시터를 완성한다.
상기 제4 목적을 달성하기 위한 본 발명의 일 실시예에 따른 금속산화 합금막은 제1 박막과 제2 박막이 반복 적층된 구조를 가지면서 상기 제1 금속 산화물이 상기 제2 박막으로 이동하고, 상기 제2 금속 산화물이 상기 제1 박막으로 이동함에 의해 상기 기판 상에는 상기 제1 금속 산화물과 상기 제2 금속 산화물이 혼합되어 단일 구조를 갖는다. 상기 제1 박막은 기판 상에 형성되고, 제1 금속 산화물을 포함하고, 상기 제1 금속 산화물의 이동이 가능한 제1 두께를 갖는다. 제2 박막은 상기 제1 박막 상에 형성되고, 제2 금속 산화물을 포함하고, 상기 제2 금속 산화물의 이동이 가능한 제2 두께를 갖는다.
이와 같이, 본 발명에 의하면 라미네이션 구조를 갖지 않으면서, 적어도 두 종의 금속산화물이 혼합된 단일막 구조를 갖는 고-유전율의 금속산화 합금막을 용이하게 제조할 수 있다. 특히, 상기 금속산화 합금막을 형성하기 위한 박막들의 두께를 조정함으로써 상기 금속산화 합금막에 함유되는 금속산화물의 조성비를 용이하게 조절할 수 있다. 또한, 함유되는 금속산화물을 혼합시킬 수 있다. 따라서, 이러한 특성을 갖는 금속산화 합금막은 게이트 절연막 또는 커패시터의 유전막으로 적용될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들에 대하여 상세히 설명한다.
도 1은 본 발명에 따른 금속산화 합금막을 나타내는 단면도이다.
도 1을 참조하면, 상기 금속산화 합금막(50)은 금속산화 박막들에 포함된 금속산화물들이 혼합된 단일막 구조를 갖는다.
금속산화 함금막(50)은 상기 제1 박막(20)과 제2 박막(30)이 반복 적층된 구조를 가지면서 상기 제1 금속 산화물이 상기 제2 박막(30)으로 이동하고, 상기 제2 금속 산화물이 상기 제1 박막(20)으로 이동함에 의해 상기 기판 상에는 상기 제1 금속 산화물과 상기 제2 금속 산화물이 혼합되어 단일 구조를 갖는다. 여기서, 제 1박막(20)은 원자층 증착법으로 기판 상에 형성되고, 제1 금속 산화물을 포함하며, 상기 제1 금속 산화물이 제2 박막으로 이동이 가능한 제1 두께를 갖는다. 제2 박막은 상기 원자층 증착법으로 제1 박막 상에 형성되고, 제2 금속 산화물을 포함하며, 상기 제2 금속 산화물의 제1 박막으로 이동이 가능한 제2 두께를 갖는다. 또한, 금속산화 합금막(50)은 제1 박막(20)을 형성하는 단계 및 제2 박막(30)을 형성하는 단계들을 반복 수행하여 형성된다.
본 실시예에서는 상기 제1 박막은 제1 금속산화물인 알루미늄 산화물을 포함하는 알루미늄 산화박막이고, 제2 박막은 제2 금속산화물인 티타늄 산화물을 포함하는 티타늄 산화박막이다.
상기 제1 박막의 두께가 2Å미만일 경우 원하는 두께를 갖는 금속산화 합금막을 형성하기 위한 공정시간이 증가된다. 반면에 두께가 6Å을 초과할 경우 상기 제2 박막에 포함되는 제2 금속산화물이 제1 박막으로 이동되지 않기 때문에 제1 박막들과 제2 박막들을 포함하는 금속산화 합금막은 라미네이션 구조를 갖게된다. 따라서, 제1 박막은 2 내지 6Å의 두께를 가질 수 있고, 바람직하게는 2 내지 5Å의 두께를 가질 수 있다.
또한, 상기 제2 박막의 두께가 2Å미만일 경우 원하는 두께를 갖는 금속산화 합금막을 형성하기 위한 공정시간이 증가된다. 반면에 두께가 6Å을 초과할 경우 상기 제1박막에 포함되는 제1 금속산화물이 제2 박막으로 이동되지 않기 때문에 제1 박막들과 제2 박막들을 포함하는 금속산화 합금막은 라미네이션 구조를 갖게된다. 따라서, 제2 박막은 2 내지 6Å의 두께를 가질 수 있고, 바람직하게는 2 내지 5Å의 두께를 가질 수 있다. 특히, 금속산화 합금막을 형성하기 위해 적용되는 제1 박막 및 제2 박막들의 두께를 약 2 내지 6Å으로 조절함으로서 금속산화 합금막 내에서 알루미늄 산화물과 티타늄 산화물의 이동으로 인한 물질의 혼합화를 유도할 수 있다.
또한, 금속산화 합금막(50)은 상기 제2 금속산화물에 대하여 제1 금속산화물이 1: 1 내지 5의 조성비를 갖는다. 즉, 제1 금속산합물의 함량비가 1:1 미만이면, 상기 금속산화 합금막에 적용되는 반도체 소자의 항복전압이 낮아지는 문제점이 발생한다. 반면에 함량비가 1:5를 초과하면 제1 금속산화물이 이동 가능한 두께를 갖는 제1 박막을 형성하기 어렵다.
또한, 다른 실시예로서 상기 제1 박막은 제1 금속산화물인 하프늄 산화물을 포함하는 하프늄 산화박막일 수 있고, 제2 박막은 제2 금속산화물인 티타늄 산화물을 포함하는 티타늄 산화박막일 수 있다. 이때, 상기 제1 박막과 제2 박막은 실시예 1에서 설명한 바와 같이 각각 2 내지 6Å의 두께를 가질 수 있고, 바람직하게는 2 내지 5Å의 두께를 가질 수 있다. 또한, 금속산화 합금막(50)은 상기 티타늄 산 화물에 대하여 알루미늄 산화물이 1: 1 내지 5의 함량비로 포함되어 있다.
즉, 금속산화 합금막(50)은 제1 박막(20)들에 함유된 제1 금속산화물과 제2 박막(30)들에 함유된 제2 금속산화물들이 상기 제1 박막 및 제2 박막들 내에서 서로 이동 및 혼합(Mixing)됨으로 인해 단일막 구조를 갖는다. 본 실시예의 금속산화 합금막(50)은 알루미늄 산화물과 티타늄 산화물이 그 내부에서 혼합된 합금막으로써 게이트의 절연막 또는 커패시터의 유전막으로 적용될 수 있다.
실시예 1
도 2 내지 도 11은 본 발명의 실시예 1에 따른 도 1의 금속산화막 형성방법을 나타내는 단면도들이다.
도 2를 참조하면, 챔버(1) 내에 기판(10)을 위치시킨 후 제1 금속 전구체인 알루미늄 전구체(12) 물리적 화학적 흡착시킨다.
이때, 상기 챔버(1) 내의 온도가 약 150℃ 미만인 경우, 반응물질인 금속 전구체들의 반응성이 양호하지 않다. 반면에 상기 챔버(1) 내의 온도가 500℃를 초과하는 경우, 결정화가 빠르게 진행되고, 원자층 적층의 특성보다 화학 기상 증착의 특성이 나타난다. 따라서, 상기 챔버(1) 내의 온도를 약 150 내지 500℃로 조절할 수 있다. 그리고, 상기 챔버(1) 내의 온도를 약 200 내지 400℃로 조절하는 것이 더욱 바람직하다. 특히, 상기 챔버(1) 내의 온도를 약 300℃로 조절하는 것이 가장 바람직한데, 이는 약 300℃의 온도에서 원자층 적층의 특성이 가장 양호하게 나타나기 때문이다.
그리고, 상기 기판(10)의 상부로 반응물질인 제1 금속 전구체(12)를 도입한다. 즉, 상기 챔버(1) 내로 제1 금속 전구체(12)를 제공하는 것이다. 상기 제1 금속 전구체(12)는 알루미늄 전구체 또는 하프늄 전구체를 예를 들 수 있다.
상기 알루미늄 전구체로는 예컨대 Al[CH3]3 (Tri Methyl Aluminium;TMA), Al[OC4H8OCH3]3, Al[OCH3]3, Al[OC2 H5]3, Al[OC3H7]3 및 Al[OC4H 9]3 등을 들 수 있다. 이들은 단독으로서 사용하는 것이 바람직하지만, 경우에 따라서 둘 이상을 혼합하여 사용할 수도 있다. 또한, 상기 하프늄 전구체로는 예컨대 Hf[N(CH3)2]4(TDMAH, tetrakis dimethyl amino hafnium), Hf[N(C2H5)CH3]4(TEMAH, tetrakis ethyl methyl amino hafnium), Hf[N(C2H5)2]4(TDEAH, tetrakis ethyl methyl amino hafnium), Hf[OC(CH3)2CH2OCH3]4, Hf[OC(CH3)3 ]4, Hf(NEt)2(DMAMP)2, Hf(OtBu)2(NEtMe)2, Hf(OtBu)2(NEt)2등을 들 수 있다. 이들은 단독으로서 사용하는 것이 바람직하지만, 경우에 따라서 둘 이상을 혼합하여 사용할 수도 있다.
본 실시예에서 제1 금속 전구체(12)는 상기 알루미늄 전구체로서 Al[CH3]3을 사용한다. 상기 제1 금속 전구체인 알루미늄 전구체는 Al[CH3]3으로서, 약 0.5 내지 3초 동안 상기 기판(10)의 상부로 도입된다. 특히, 상기 제1 금속 전구체(12)는 약 1초 동안 상기 기판(10)의 상부로 도입될 수 있다. 이와 같이, 상기 제1 금속 전구체인 알루미늄 전구체(12)가 상기 기판(10)의 상부로 도입됨으로서 상기 알루미늄 전구체의 제1 부분인 알루미늄 원자는 상기 기판(10) 상에 화학적 흡착되고, 제2 부분인 리간드(메틸기)는 물리적 흡착된다.
도 3을 참조하면, 제1 금속전구체인 알루미늄 전구체(12)가 화학적 물리적 흡착된 기판(10)의 상부로 퍼지가스를 도입한다. 상기 퍼지가스는 아르곤 가스 또는 질소 가스로서, 약 0.5 내지 3초 동안 상기 기판(10)의 상부로 도입될 수 있다. 특히, 상기 아르곤 가스는 약 1초 동안 상기 기판(10)의 상부로 도입될 수 잇다. 이와 같이, 상기 아르곤 가스를 상기 기판(10)의 상부로 도입시킴으로서 상기 기판(10) 상에 물리 흡착된 상기 알루미늄 전구체(12)의 제2 부분은 기판으로부터 이탈된다.
즉, 상기 아르곤 가스에 의해 상기 알루미늄 전구체에 리간드 결합되어 있는 메틸기 등이 상기 기판(10)으로부터 분리되는 것이다. 하지만, 상기 아르곤 가스가 상기 기판(10)의 상부로 도입되어도, 상기 알루미늄 전구체에 포함되어 있는 중심금속인 알루미늄은 상기 기판(10) 상에 화학 흡착된 상태를 유지한다. 또한, 상기 아르곤 가스를 도입시키는 것 이외에도 상기 챔버(1) 내부를 약 2 내지 3초 동안 진공 상태를 유지시켜도 상기 메틸기등은 상기 기판(10)으로부터 이탈된다.
도 4를 참조하면, 이어서 상기 기판(10)의 상부로 산화제(16)를 도입하여 알루미늄 산화물을 함유하고, 그 상부에 산화제가 물리적으로 흡착된 고상의 예비 제1 물질(14)을 형성한다.
상기 산화제(16)의 예로서는 O3, H2O, H2O2, CH3OH, C2H5OH 등을 들 수 있다. 이들은 단독으로 사용할 수 있지만, 경우에 따라 둘 이상을 혼합하여 사용할 수도 있다. 본 실시예서는 산화제로서 O3을 사용한다. 그리고, 상기 산화제(16)인 O3은 약 1 내지 5초 동안 상기 기판(10)의 상부로 도입되는 것이 바람직하다. 특히, 상기 O3은 약 2초 동안 상기 기판(10)의 상부로 도입되는 것이 더욱 바람직하다. 이와 같이, 상기 산화제를 상기 기판(10)의 상부로 도입시킴으로서 상기 기판(10) 상에 화학 흡착되어 있는 중심금속인 알루미늄은 산화된다. 그 결과, 상기 기판(10) 상에는 알루미늄 산화물을 함유하고, 그 상부에 산화제가 물리적으로 흡착된 고상의 예비 제1 물질(14)이 형성된다.
도 5를 참조하면, 상기 고상의 예비 제1 물질(14)이 형성된 기판(10)의 상부로 퍼지가스를 도입하여 고상의 제1 물질(14)을 형성한다. 상기 퍼지 가스는 아르곤 가스로서, 약 0.5 내지 2초 동안 상기 기판(10)의 상부로 도입될 수 있다. 특히, 상기 아르곤 가스는 약 1초 동안 상기 기판(10)의 상부로 도입될 수 있다. 이와 같이, 상기 아르곤 가스를 상기 기판(10)의 상부로 도입시킴으로서 상기 챔버(1) 내에 남아 있는 산화제를 제거한다. 이에 따라, 상기 기판(10) 상에는 알루미늄 산화물을 함유하는 고상의 제1 물질(14)이 형성된다.
도 6을 참조하면, 상기 알루미늄 산화물을 함유하고, 함유된 알루미늄-산화물이 상기 이후 형성될 박막으로 이동 가능한 두께를 갖는 알루미늄 산화박막(20)을 형성한다. 상기 알루미늄 산화박막(20)의 형성은 상기 알루미늄 전구체의 도입, 아르곤 가스의 도입, 산화제의 도입 및 아르곤 가스의 도입을 1 싸이클로하여 제1 물질(14)을 형성하는 공정을 약 2 내지 10 싸이클 실시함으로서 형성된다.
상기 알루미늄 산 박막(20)은 내부에 포함된 알루미늄 산화물이 이동 가능한 두께인 약 2 내지 6Å의 두께를 가질 수 있고, 특히 3 내지 5Å의 두께를 가질 수 있다. 상기 알루미늄 산화 박막의 두께가 2Å 미만이 경우에는 원하는 두께를 갖는 금속산화 합금막을 형성하기 위한 공정시간이 증가된다. 반면에 6Å을 초과할 경우에는 최종적으로 형성되는 금속산화 합금막에 포함되는 금속산화물들이 서로 다른 박막들로 이동되지 못하는 문제점이 발생하여 티타늄 산화박막과 알루미늄 산화 박막들이 라미네이션 구조를 갖게된다.
또한, 제1 금속 전구체인 알루미늄 전구체는 상기 고상의 제1 물질이 1 싸이클당 0.5 내지 2Å두께로 증착되도록 챔버 내부로 도입될 수 있다. 특히, 0.8 내지 1.2Å두께로 증착되도록 챔버 내부로 도입될 수 있다.
도 7을 참조하면, 상기 알루미늄 산화박막(20)의 상부로 제2 금속 전구체(22)를 도입하여 알루미늄 산화 박막에 물리적 화학적 흡착시킨다. 상기 제2 금속 전구체는 제2 금속전구체인 티타늄 전구체이다. 상기 제2 금속전구체인 티타늄 전구체는 예컨대 TiCl4, Ti(OtBu)3(CH3), Ti(OtBu)3H, Ti(OtBu) 3Cl, TTIP, Ti(NEtMe)4 및 Ti(OtBu)4등을 들 수 있다. 이들은 단독으로서 사용하는 것이 바람직하지만, 경우에 따라서 둘 이상을 혼합하여 사용할 수 있다.
본 실시예 1에서는 상기 티타늄 전구체(22)로서 Ti(OtBu)3(CH3)을 사용한다. 상기 타늄 전구체인 Ti(OtBu)3(CH3)은 약 0.5 내지 3초 동안 상기 알루미늄 산화 박 막(20)의 상부로 도입할 수 있다. 특히, 상기 티타늄 전구체는 약 1초 동안 상기 알루미늄 산화 박막(20)의 상부로 도입할 수 있다. 이와 같이, 상기 제2 금속 전구체(22)로서 티타늄 전구체를 상기 알루미늄 산화 박막(20)의 상부로 도입시킴으로서 상기 티타늄 전구체의 제1 부분은 상기 알루미늄 산화 박막(20) 상에 화학 흡착되고, 제2 부분은 물리 흡착된다.
도 8을 참조하면, 상기 제2 금속전구체인 티타늄 전구체가 화학적 물리적 흡착된 알루미늄 산화박막(20)의 상부로 퍼지가스를 도입한다. 상기 퍼지 가스는 아르곤 가스로 약 0.5 내지 3초 동안 상기 알루미늄 산화 박막(20)의 상부로 도입할 수 있다. 특히, 상기 아르곤 가스는 약 1초 동안 상기 알루미늄 산화 박막(20)의 상부로 도입할 수 있다. 이와 같이, 상기 아르곤 가스를 상기 알루미늄 산화박막(20)의 상부로 도입시킴으로서 상기 알루미늄 산화박막(20) 상에 물리 흡착된 상기 티타늄 전구체(22)의 제2 부분은 제거된다. 즉, 상기 아르곤 가스에 의해 상기 티타늄 전구체(22)에 포함되어 있는 3급 산화부틸기(OtBu) 등은 상기 알루미늄 산화박막(20)으로부터 분리된다. 하지만, 상기 아르곤 가스가 상기 알루미늄 산화박막(20)의 상부로 도입되어도, 상기 티타늄 전구체(22)에 포함되어 있는 중심금속인 티타늄(Ti)은 상기 알루미늄 산화박막(20) 상에 화학 흡착된 상태를 유지한다.
도 9를 참조하면, 상기 알루미늄 산화박막(20)의 상부로 산화제를 도입한다. 상기 산화제(26)는 도 4에서 설명한 산화제와 동일하다. 상기 산화제로서 O3을 선택하고, 약 1 내지 5초 동안 상기 알루미늄 산화박막(20)의 상부로 도입시킨다. 특 히, 상기 O3은 약 2초 동안 상기 알루미늄 산화박막(20)의 상부로 도입할 수 있다. 이와 같이, 상기 산화제를 상기 알루미늄 산화박막(20)의 상부로 도입시킴으로서 상기 알루미늄 산화박막(20) 상에 화학 흡착되어 있는 티타늄 금속은 산화된다. 특히, 상기 제2 금속 전구체인 티타늄 전구체(22)가 친수성을 갖기 때문에 산화가 쉽게 일어난다. 그 결과, 상기 알루미늄 산화박막(20) 상에는 티타늄 산화물을 함유하는 고상의 예비 제2 물질(24)이 형성된다. 또한, 상기 질소(N)가 상기 고상의 제2 물질(24) 상에 화학 흡착되어 있을 경우, 상기 고상의 제2 물질(24)은 티타늄 산화물 이외에도 질소를 더 함유하기도 한다.
도 10을 참조하면, 상기 산화물이 물리적 흡착된 예비 제2 물질(24)의 상부로 아르곤 가스를 도입하여 티타늄-산화물을 함유하는 고상의 제2 물질(24)을 형성한다. 상기 아르곤 가스는 퍼지 가스로서, 약 0.5 내지 3초 동안 상기 예비 제2 물질(24)이 형성된 기판의 상부로 도입될 수 있다. 특히, 상기 아르곤 가스는 약 1초 동안 상기 고상의 제2 물질(24)의 상부로 도입될 수 있다. 이와 같이, 상기 아르곤 가스를 상기 고상의 제2 물질(24)의 상부로 도입시킴으로서 상기 챔버(1) 내에 남아 있는 산화제가 제거된다. 이에 따라, 상기 알루미늄 산화박막(20) 상에는 티타늄-산화물을 함유하는 고상의 제2 물질(24)이 형성된다. 또한, 상기 제2 금속 전구체인 티타늄 전구체의 도입은 상기 제2 물질이 1 싸이클당 0.5 내지 2Å두께로 증착되도록 챔버 내부로 도입되는 것이 바람직하고, 0.8 내지 1.2Å두께로 증착되도록 챔버 내부로 도입되는 것이 보다 바람직하다.
도 11을 참조하면, 고상의 제2 물질을 형성하는 공정을 약 2 내지 10 싸이클 수행하여 그 내부에 함유된 티타늄 산화물이 하부 또는 그 상부에 형성되는 박막으로 이동 가능한 두께를 갖는 티타늄 산화박막(30)을 형성한다.
상기 티타늄 산화박막(30)의 형성은 상기 티타늄 전구체의 도입, 아르곤 가스의 도입, 산화제의 도입 및 아르곤 가스의 도입을 1 싸이클로하여 고상의 제2 물질(24)을 형성하는 공정을 약 2 내지 10 싸이클 실시함으로서 형성된다.
상기 티타늄 산화박막(30)은 약 2 내지 6Å의 두께를 가질 수 있고, 특히, 약 3 내지 5Å의 두께를 가질 수 있다. 상기 티타늄 산화박막의 두께가 2Å 미만일 경우에는 원하는 두께를 갖는 도 1의 금속산화 합금막을 형성하는 공정이 증가되는 문제점을 갖고, 반면에 6Å을 초과할 경우에는 최종적으로 형성되는 금속산화 합금막에 포함되는 금속산화물들이 서로 다른 박막들내로 이동되지 못하는 문제점이 발생한다. 이로 인해, 형성되는 금속산화 합금막은 티타늄 산화 박막과 알루미늄 산화 박막들이 적층된 라미네이션 구조를 갖게된다.
이어서, 알루미늄 산화박막(20)을 형성하는 단계 및 티타늄 산화박막(30)을 형성하는 단계들을 적어도 1회 반복 수행하여 알루미늄-티타늄 산화물이 포함된 도 1의 금속산화 합금막(50)을 형성한다.
여기서, 금속산화 합금막(50)은 알루미늄 전구체 도입, 아르곤 가스의 도입, 산화제의 도입, 아르곤 가스의 도입을 반복하여 알루미늄 산화 박막을 형성하는 단계 및 상기 티타늄 전구체의 도입, 아르곤 가스의 도입, 산화제의 도입 및 아르곤 가스의 도입을 반복하여 티타늄 산화 박막을 형성하는 단계들을 적어도 1회 반복 수행하여 형성된다. 이때, 상기 알루미늄 산화 박막 또는 티타늄산화 박막의 형성 횟수를 조정하여 상기 금속산화 합금막에 포함된 알루미늄산화물과 티타늄산화물의 조성비를 조정할 수 있다.
실시예 2
도 12 내지 15는 본 발명의 실시예 2에 따른 금속산화 합금막의 제조 방법을 나타내는 단면도들이다.
도 12를 참조하면, 하프늄 전구체의 도입, 아르곤 가스의 도입, 산화제의 도입 및 아르곤 가스의 도입을 1 싸이클로하여 고상의 제1 물질(120a)을 형성하는 공정을 약 2 내지 10 싸이클 수행함으로서 제1 박막인 상기 하프늄 산화박막(120)을 형성한다. 바람직하게는 5 내지 8 싸이클을 수행하여 형성한다.
상기 하프늄 산화박막(120)은 하프늄 산화물을 포함하고, 상기 하프늄 산화물이 이후 형성될 박막으로 이동 가능한 두께인 약 2 내지 6Å의 두께를 갖는다. 특히, 3 내지 5Å의 두께를 갖는다. 상기 하프늄 전구체의 종류 및 고상의 제1 물질을 형성하는 방법은 실시예 1에서 상세히 설명하였기 때문에 중복을 피하기 위해 생략한다.
도 13을 참조하면, 이어서 티타늄 전구체의 도입, 아르곤 가스의 도입, 산화제의 도입 및 아르곤 가스의 도입을 1 싸이클로하여 고상의 제2 물질(130a)을 형성하는 공정을 약 2 내지 10 싸이클 수행함으로서 제2 박막인 상기 티타늄 산화박막(130)을 형성한다.
상기 티타늄 산화박막(130)은 티타늄 산화물을 포함하고, 상기 티타늄 산화물이 이후 형성될 박막으로 이동 가능한 두께인 약 2 내지 6Å의 두께를 갖는다. 특히, 3 내지 5Å의 두께를 갖는다. 상기 티타늄 전구체의 종류 및 박막의 형성 방법은 실시예 1에서 상세히 설명하였기 때문에 중복을 피하기 위해 생략한다.
도 14를 참조하면, 이어서, 상기 하프늄 및 티타늄 전구체와 서로 다른 종의 금속전구체 도입, 아르곤 가스의 도입, 산화제의 도입 및 아르곤 가스의 도입을 1 싸이클로하여 고상의 제3 물질(140a)을 형성하는 공정을 약 2 내지 10 싸이클 수행함으로서 제 3박막(140)을 형성한다. 본 실시예 2에 있어서, 제3 박막(140)은 알루미늄 산화물을 포함하는 알루미늄 산화박막(140)인 것이 바람직하다.
상기 알루미늄 산화박막(140)은 알루미늄 산화물을 포함하고, 상기 알루미늄 산화물이 하부에 존재하는 제2 박막(130) 또는 상부에 형성될 제1 박막(120)으로 이동 가능한 두께인 약 2 내지 6Å의 두께를 갖는다. 특히, 3 내지 5Å의 두께를 갖는다. 상기 알루미늄 전구체의 종류 및 알루미늄 산화박막의 형성방법은 실시예 1에서 상세히 설명하였기 때문에 중복을 피하기 위해 생략한다.
도 15를 참조하면, 상기 하프늄 전구체로 제조된 하프늄 산화박막의 형성하는 단계, 상기 티타늄 전구체로 제조된 티타늄 산화박막을 형성하는 단계 및 알루미늄 산화박막을 형성하는 단계를 1사이클로 반복적으로 수행한다. 그 결과, 기판(110) 상에는 하프늄 산화물, 티타늄 산화물 및 알루미늄 산화물이 혼합된 단일막 구조의 산화금속 합금막(150)이 형성된다.
본 실시예 2에서는 원자층 적층 공정의 수행시 형성되는 박막(120,130,140) 들의 두께를 각각 컨트롤하면, 하프늄-티타늄-알루미늄 산화물의 함량비를 조절할 수 있다. 이로 인해, 하프늄-티타늄-알루미늄 산화물이 혼합된 단일막 구조의 산화금속 합금막(150)이 형성된다.
실시예 3
도 16 및 도 17은 본 발명의 실시예 3에 따른 게이트 구조물의 제조 방법을 설명하기 위한 단면도들이다.
도 16을 참조하면, 기판(30)을 준비한다. 상기 기판(30)은 실리콘 기판인 것이 바람직하다. 그리고, 상기 기판(30)에 트렌치 소자 분리막(32)을 형성하여 액티브 영역과 필드 영역을 정의한다.
이어서, 본 실시예에서는 실시예 1과 동일한 원자층 적층을 수행하여 상기 기판(30) 상에 알루미늄-티타늄 산화물이 혼합되고, 단일막 구조를 갖는 함유하는 게이트 절연막(50)을 형성한다. 특히, 상기 원자층 적층을 수행하여 게이트 절연막(50)을 형성할 때, 알루미늄 산화물을 함유하는 알루미늄 산화박막(도시되지 않음)의 형성두께와 티타늄 산화물을 함유하는 티타늄 산화박막(도시되지 않음)의 형성두께를 약 2 내지 6Å으로 형성한다. 이로 인해, 절연막 내에서 알루미늄 산화물과 티타늄 산화물이 혼합된 단일막 구조의 게이트 절연막(34)이 수득된다.
그리고, 상기 게이트 절연막(50) 상에 약 5Å이 두께를 갖는 실리콘 산화막(도시되지 않음)을 더 형성할 수도 있다. 이때, 상기 실리콘 산화막의 형성은 하프늄-티타늄-산화물을 함유하는 게이트 절연막(50)을 형성한 후, 인-시튜로 수행할 수 있다.
이어서, 상기 게이트 절연막(50) 상에 게이트 도전막(36)을 형성한다. 상기 게이트 도전막(36)은 폴리 실리콘으로 이루어지는 것이 바람직하다. 그리고, 경우에 따라서 상기 게이트 도전막(36)은 금속 또는 금속 질화물로 이루어질 수도 있다. 또한, 상기 게이트 도전막(36)은 주로 화학 기상 증착을 수행하여 형성한다.
도 17을 참조하면, 상기 기판(30) 상에 형성한 게이트 도전막(36) 및 게이트 절연막(50)을 패터닝한다. 그 결과, 상기 기판(30) 상에는 게이트 절연막 패턴(50a) 및 게이트 도전막 패턴(36a)으로 이루어지는 게이트 구조물(60)이 형성된다. 상기 게이트 구조물(40)을 형성하기 위한 패터닝은 사진 식각 공정에 의해 달성된다. 또한, 상기 게이트 구조물(60)과 인접하는 기판(30)의 표면 부위에 소스/드레인 영역(38)이 형성된다. 상기 소스/드레인 영역(38)은 상기 게이트 절연막(50)을 형성하기 이전에 형성하거나 상기 게이트 구조물(60)을 형성한 이후에 형성한다. 아울러, 상기 게이트 구조물(60)을 형성한 이후에 상기 게이트 구조물(60)의 양측벽에 게이트 스페이서(도시되지 않음)를 더 형성하기도 한다.
이와 같이, 본 실시예에서는 고-유전율을 갖는 물질인 알루미늄-티타늄 산화물이 혼합되어 단일막 구조를 갖는 금속 산화합금막을 게이트 절연막 패턴으로 적용한다. 특히, 금속산화 합금막을 형성하기 위해 알루미늄 산화박막 및 티타늄 산화박막의 형성두께를 약 2 내지 6Å로 설정함으로서 박막내에서 알루미늄-티타늄 산화물이 혼합된 게이트 절연막 패턴을 형성할 수 있다. 따라서, 본 실시예의 게이트 절연막 패턴은 얇은 등가 절연막 두께를 유지하면서 게이트 도전막 패턴과 기판 사이에서 발생하는 누설 전류를 충분하게 줄일 수 있다.
실시예 4
도 18은 본 발명의 실시예 4에 따른 커패시터의 제조 방법을 설명하기 위한 단면도이다.
도 18을 참조하면, 본 실시예에서는 실시예 3과 마찬가지로 실리콘 기판(130)을 마련한다. 특히, 상기 실리콘 기판(130)을 이용하여 형성하는 반도체 장치가 디램일 경우, 상기 기판(130) 상에는 게이트 구조물, 비트 라인 등과 같은 반도체 구조물(도시되지 않음)이 형성되어 있는 것이 바람직하다.
이어서, 상기 반도체 구조물이 형성된 기판(130) 상에 하부 전극(140)을 형성한다. 상기 하부 전극(140)은 폴리 실리콘으로 이루어지는 것이 바람직하고, 경우에 따라서 금속 또는 금속 질화물로 이루어질 수 있다. 아울러, 상기 하부 전극(140)은 화학 기상 증착을 수행하여 형성하는 것이 바람직하다. 또한, 상기 하부 전극(140)은 유효 면적의 확장을 위하여 실린더 타입으로 패터닝하는 것이 바람직하다.
계속해서, 본 실시예에서는 실시예 1과 동일한 원자층 적층을 수행하여 상기 하부 전극(140) 상에 알루미늄 티타늄 산화물을 함유하는 유전막(150)을 형성한다. 특히, 상기 원자층 적층을 수행하여 유전막(150)을 형성할 때 알루미늄 산화물을 함유하는 알루미늄 산화박막(도시되지 않음)의 형성두께와 티타늄 산화물을 함유하는 티타늄 산화박막(도시되지 않음)의 형성두께를 약 2 내지 6Å으로 형성한다. 이 로 인해, 절연막 내에서 알루미늄 산화물과 티타늄 산화물이 혼합된 단일막 구조를 갖는 유전막(150)이 수득된다.
그리고, 상기 유전막(150) 상에 상부 전극(160)을 형성한다. 상기 상부 전극(160)은 상기 하부 전극(140)과 마찬가지로 폴리 실리콘으로 이루어지는 것이 바람직하고, 경우에 따라서 금속 또는 금속 질화물로 이루어질 수 있다. 또한, 상기 상부 전극(160)도 화학 기상 증착을 수행하여 형성하는 것이 바람직하다.
이에 따라, 상기 기판(130) 상에는 하부 전극(140), 알루미늄 산화물과 티타늄 산화물이 혼합된 단일막 구조의 유전막(150) 및 상부 전극(160)으로 이루어지는 커패시터(170)가 형성된다.
이와 같이, 본 실시예에서는 고유전율을 갖는 물질인 하프늄-티타늄-산화물을 함유하는 고체 박막을 유전막으로 적용한다. 특히, 상기 하프늄과 티타늄의 조성비를 적절하게 조절함으로서 50 이상의 유전율을 갖는 고체 박막을 유전막으로 적용할 수 있다.
금속산화 합금막에 포함된 알루미늄 산화물과 티타늄 산화물의 함량비에 따른 항복 전압평가
도 19는 본 발명의 알루미늄 산화물과 티타늄 산화물의 함량비에 따른 금속산화 합금막의 항복전압을 측정한 결과를 나타내는 그래프이다.
도 19를 참조하면, 하부전극 상에 실시예 1과 유사한 원자층 적층 방법을 수행하여 유전막으로 금속산화 합금막을 형성한 후 상기 금속산화 합금막 상에 상부 전극을 형성하였다.
상기 유전막으로 적용되는 금속산화막은 티타늄 산화물에 대한 알루미늄 산화물의 함량비가 각각 1: 0.2, 1: 0.5, 1: 0.8, 1: 1, 1: 0.5, 1:3.5, 1: 4, 1: 5를 갖도록 형성된다. 이어서, 상기한 함량비를 각각 갖는 금속산화 합금막을 커패시터의 유전막으로 적용한 후 각각의 유전막의 항복(breakdown voltage; BV)전압을 측정하였다. 상기 각각의 금속산화막을 유전막으로 포함하는 결과물에 대하여 전압을 인가한 결과, 티타늄 산화물에 대한 알루미늄 산화물의 함량비가 1: 1을 초과할 경우 5V 이상의 항복 전압(BV)을 가짐을 확인할 수 있었다. 따라서, 상기 산화 금속합금막을 커패시터의 유전막으로 사용할 경우, 상기 커패시터는 고유전율을 갖게된다.
금속산화 합금막의 두께에 따른 항복전압의 특성평가
도 20은 본 발명의 알루미늄 티타늄 산화물을 포함하는 금속산화 합금막의 두께 변화에 따른 항복전압의 변화를 측정한 결과를 나타내는 그래프이다.
도 20을 참조하면, 상기 커패시터의 유전막으로 적용되는 상기 금속산화 합금막들이 각각 50Å, 100Å, 150Å의 두께를 갖도록 형성하였다. 이어서, 상기한 두께를 갖는 금속산화 합금막을 커패시터의 유전막으로 적용한 후 각각의 두께를 갖는 금속산화 합금막의 항복전압을 측정하였다.
상기 각각의 금속산화 합금막을 유전막로 포함하는 결과물에 대하여 전압을 인가한 결과, 상기 금속산화 합금막의 두께가 증가함에 따라 항복전압이 점점 증가 함을 확인할 수 있었다. 따라서, 상기 산화금속 합금막을 커패시터의 유전막의 사용할 경우, 상기 커패시터는 고유전율을 갖게된다.
본 발명에 의하면, 제2 박막으로 제1 금속산화물이 이동이 가능한 두께를 갖는 제1 박막을 형성하는 단계와 제1 박막으로 제2 금속 산화물이 이동 가능한 두께를 갖는 제2 박막을 형성하는 단계를 적어도 1회 반복 수행하면 그 결과물 내에서 제1 금속산화물 및 제2 금속산화물이 혼합된 단일 구조의 금속산화 합금막이 형성된다. 따라서, 적어도 2개의 금속산화물이 혼합된 금속산화 합금막은 고유전율을 갖고, 게이트 절연막 또는 유전막으로 사용됨으로서 반도체 장치의 전기적 특성을 향상시킬 수 있다.
본 발명은 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (35)

  1. 기판 상에 제1 금속 산화물을 포함하는 제1 박막을 형성하면서 상기 제1 금속 산화물이 상기 제1 박막 상에 형성될 제2 박막으로 이동이 가능한 두께를 갖도록 형성하는 단계;
    상기 제1 박막 상에 제2 금속 산화물을 포함하는 상기 제2 박막을 형성하면서 상기 제2 금속 산화물이 상기 제1 박막으로 이동이 가능한 두께를 갖도록 형성하는 단계; 및
    상기 제1 박막의 형성과 상기 제2 박막의 형성을 반복 수행함으로서 상기 제1 금속 산화물이 상기 제2 박막으로 이동하고, 상기 제2 금속 산화물이 상기 제1 박막으로 이동함에 의해 상기 기판 상에 상기 제1 금속 산화물과 상기 제2 금속 산화물이 혼합되어 단일 구조를 갖는 합금막을 형성하는 단계를 포함하는 금속 산화 합금막 형성방법.
  2. 제1항에 있어서, 상기 제1 박막은 2 내지 6Å두께를 갖도록 형성되고, 상기 제2 박막은 2 내지 6Å두께를 갖도록 형성되는 것을 특징으로 하는 금속산화 합금막 형성방법.
  3. 제1항에 있어서, 상기 제1 박막 형성을 형성하는 단계는,
    상기 기판의 상부로 제1 금속 전구체를 도입하는 단계;
    상기 제1 금속 전구체의 제1 부분은 상기 기판 상에 화학 흡착시키고, 제2 부분은 물리 흡착시키는 단계;
    상기 제1 금속 전구체의 제2 부분을 제거하는 단계;
    상기 기판의 상부로 산화제를 도입하는 단계;
    상기 제1 금속 전구체의 제1 부분과 상기 산화제를 화학적으로 반응시켜 상기 기판 상에 제1 금속 산화물을 함유하는 제1 고상 물질을 형성하는 단계;
    상기 제1 금속 전구체의 제1 부분과 반응하지 않은 산화제를 제거하는 단계; 및
    상기 제1 금속 전구체를 도입하는 단계 내지 상기 산화제를 제거하는 단계를 2 내지 10회 반복하는 단계를 포함하는 것을 특징으로 하는 금속산화 합금막 형성방법.
  4. 제3 항에 있어서, 상기 제1 고상 물질은 1 싸이클당 0.1 내지 2Å두께로 형성되는 것을 특징으로 하는 금속 산화 합금막 형성방법.
  5. 제3 항에 있어서, 상기 제1 금속 전구체는 하프늄 전구체 또는 알루미늄 전구체인 것을 특징으로 하는 금속산화 합금막 형성방법.
  6. 제1항에 있어서, 상기 제2 박막을 형성하는 단계는,
    상기 제1 박막이 형성된 기판의 상부로 제2 금속 전구체를 도입하는 단계;
    상기 제2 금속 전구체의 제1 부분은 상기 제1 박막 상에 화학 흡착시키고, 제2 부분은 물리 흡착시키는 단계;
    상기 제2 금속 전구체의 제2 부분을 제거하는 단계;
    상기 제1 박막의 상부로 산화제를 도입하는 단계;
    상기 제2 금속 전구체의 제1 부분과 상기 산화제를 화학적으로 반응시켜 상기 제1 박막 상에 제2 금속 산화물을 함유하는 제2 고상 물질을 형성하는 단계;
    상기 제2 금속 전구체의 제1 부분과 반응하지 않은 산화제를 제거하는 단계; 및
    상기 제2 금속 전구체를 도입하는 단계 내지 상기 산화제를 제거하는 단계를 2 내지 10회 반복하는 단계를 포함하는 것을 특징으로 하는 금속 산화 합금막 형성방법.
  7. 제6항에 있어서, 상기 제2 금속 전구체는 티타늄 전구체인 것을 특징으로 하는 금속산화 합금막 형성방법.
  8. 제1항에 있어서, 상기 합금막은 상기 제2 금속산화물에 대하여 제1 금속산화물이 1: 1 내지 5의 함량비로 포함되어 있는 것을 특징으로 하는 금속산화 합금막 형성방법.
  9. 제1항에 있어서, 상기 제2 박막으로 이동 가능한 두께를 갖도록 제2 박막 상 에 제3 금속 산화물을 포함하는 제3 박막을 형성하는 단계를 더 수행하는 것을 특징으로 하는 금속산화 합금막 형성방법.
  10. 제1 항에 있어서, 상기 제1 금속 산화물은 하프늄 산화물 또는 알루미늄 산화물이고, 상기 제2 금속 산화물은 티타늄 산화물인 것을 특징으로 하는 금속산화 합금막 형성방법.
  11. 기판 상에 제1 금속 산화물을 포함하는 제1 박막을 형성하면서 상기 제1 금속 산화물이 상기 제1 박막 상에 형성될 제2 박막으로 이동이 가능한 두께를 갖도록 형성하는 단계;
    상기 제1 박막 상에 제2 금속 산화물을 포함하는 상기 제2 박막을 형성하면서 상기 제2 금속 산화물이 상기 제1 박막으로 이동이 가능한 두께를 갖도록 형성하는 단계; 및
    상기 제1 박막의 형성과 상기 제2 박막의 형성을 반복 수행함으로서 상기 제1 금속 산화물이 상기 제2 박막으로 이동하고, 상기 제2 금속 산화물이 상기 제1 박막으로 이동함에 의해 상기 기판 상에 상기 제1 금속 산화물과 상기 제2 금속 산화물이 혼합되어 단일 구조를 갖는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 게이트 도전막을 형성하는 단계; 및
    상기 게이트 도전막과 게이트 절연막을 순차적으로 패터닝하여 게이트 도전막 패턴과 게이트 절연막패턴으로 이루어진 게이트 패턴을 형성하는 단계를 포함하 는 게이트 구조물의 제조 방법.
  12. 제11항에 있어서, 상기 제1 박막은 2 내지 6Å두께를 갖도록 형성되고, 상기 제 2박막은 2 내지 6Å두께를 갖도록 형성되는 것을 특징으로 하는 게이트 구조물의 제조 방법.
  13. 제11항에 있어서, 상기 제1 박막 형성은,
    상기 기판의 상부로 제1 금속 전구체를 도입하는 단계;
    상기 제1 금속 전구체의 제1 부분은 상기 기판 상에 화학 흡착시키고, 제2 부분은 물리 흡착시키는 단계;
    상기 제1 금속 전구체의 제2 부분을 제거하는 단계;
    상기 기판의 상부로 산화제를 도입하는 단계;
    상기 제1 금속 전구체의 제1 부분과 상기 산화제를 화학적으로 반응시켜 상기 기판 상에 제1 금속 산화물을 함유하는 제1 고상 물질을 형성하는 단계;
    상기 제1 금속 전구체의 제1 부분과 반응하지 않은 산화제를 제거하는 단계; 및
    상기 제1 금속 전구체를 도입하는 단계 내지 산화제를 제거하는 단계를 2 내지 10회 반복하는 단계를 포함하는 것을 특징으로 하는 게이트 구조물의 제조 방법.
  14. 제13항에 있어서, 상기 제1 고상 물질은 1 싸이클당 0.1 내지 2Å두께로 형성되는 것을 특징으로 하는 게이트 구조물의 제조 방법.
  15. 제13항에 있어서, 상기 제1 금속 전구체는 하프늄 전구체 또는 알루미늄 전구체인 것을 특징으로 하는 게이트 구조물의 제조 방법.
  16. 제11항에 있어서, 상기 제2 박막 형성은,
    상기 제1 박막이 형성된 기판의 상부로 제2 금속 전구체를 도입하는 단계;
    상기 제2 금속 전구체의 제1 부분은 상기 제1 박막 상에 화학 흡착시키고, 제2 부분은 물리 흡착시키는 단계;
    상기 제2 금속 전구체의 제2 부분을 제거하는 단계;
    상기 기판의 상부로 산화제를 도입하는 단계;
    상기 제2 금속 전구체의 제1 부분과 상기 산화제를 화학적으로 반응시켜 상기 제1 박막 상에 제2 금속 산화물을 함유하는 제2 고상 물질을 형성하는 단계;
    상기 제2 금속 전구체의 제1 부분과 반응하지 않은 산화제를 제거하는 단계; 및
    상기 제2 금속 전구체를 도입하는 단계 내지 산화제를 제거하는 단계를 2 내지 10회 반복하는 단계를 포함하는 것을 특징으로 하는 게이트 구조물의 제조 방법.
  17. 제16항에 있어서, 상기 제2 금속 전구체는 티타늄 전구체인 것을 특징으로 하는 게이트 구조물의 제조 방법.
  18. 제11항에 있어서, 상기 게이트 절연막은 상기 제2 금속산화물에 대하여 제1 금속산화물이 1: 1 내지 5의 함량비로 포함되어 있는 것을 특징으로 하는 게이트 구조물의 제조 방법.
  19. 제11항에 있어서, 상기 제2 박막으로 이동 가능한 두께를 갖도록 상기 제2 박막 상에 제3 금속산화물을 포함하는 제3 박막을 형성하는 단계를 더 수행하는 것을 특징으로 하는 게이트 구조물의 제조 방법.
  20. 제11항에 있어서, 상기 제1 금속 산화물은 하프늄 산화물 또는 알루미늄 산화물이고, 상기 제2 금속 산화물은 티타늄 산화물인 것을 특징으로 하는 게이트 구조물의 제조 방법.
  21. 기판 상에 하부 전극을 형성하는 단계;
    하부전극 상에 제1 금속 산화물을 포함하는 제1 박막을 형성하면서 상기 제1 금속 산화물이 상기 제1 박막 상에 형성될 제2 박막으로 이동이 가능한 두께를 갖도록 형성하는 단계;
    상기 제1 박막 상에 제2 금속 산화물을 포함하는 상기 제2 박막을 형성하면 서 상기 제2 금속 산화물이 상기 제1 박막으로 이동이 가능한 두께를 갖도록 형성하는 단계;
    상기 제1 박막의 형성과 상기 제2 박막의 형성을 반복 수행함으로서 상기 제1 금속 산화물이 상기 제2 박막으로 이동하고, 상기 제2 금속 산화물이 상기 제1 박막으로 이동함에 의해 상기 하부 전극 상에는 상기 제1 금속 산화물과 상기 제2 금속 산화물이 혼합되어 단일 구조를 갖는 유전막을 형성하는 단계; 및
    상기 유전막 상에 상부 전극을 형성하는 단계를 포함하는 커패시터의 제조 방법.
  22. 제21항에 있어서, 상기 제1 박막은 2 내지 6Å두께를 갖도록 형성되고, 상기 제 2박막은 2 내지 6Å두께를 갖도록 형성되는 것을 특징으로 하는 커패시터의 제조 방법.
  23. 제21항에 있어서, 상기 제1 박막 형성은,
    상기 기판의 상부로 제1 금속 전구체를 도입하는 단계;
    상기 제1 금속 전구체의 제1 부분은 상기 기판 상에 화학 흡착시키고, 제2 부분은 물리 흡착시키는 단계;
    상기 제1 금속 전구체의 제2 부분을 제거하는 단계;
    상기 기판의 상부로 산화제를 도입하는 단계;
    상기 제1 금속 전구체의 제1 부분과 상기 산화제를 화학적으로 반응시켜 상 기 기판 상에 제1 금속 산화물을 함유하는 제1 고상 물질을 형성하는 단계;
    상기 제1 금속 전구체의 제1 부분과 반응하지 않은 산화제를 제거하는 단계; 및
    상기 제1 금속 전구체를 도입하는 단계 내지 산화제를 제거하는 단계를 2 내지 10회 반복하는 단계를 포함하는 것을 특징으로 하는 커패시터의 제조 방법.
  24. 제23항에 있어서, 상기 제1 고상 물질은 1 싸이클당 0.1 내지 2Å두께로 형성되는 것을 특징으로 하는 커패시터의 제조 방법.
  25. 제23항에 있어서, 상기 제1 금속 전구체는 하프늄 전구체 또는 알루미늄 전구체인 것을 특징으로 하는 커패시터의 제조 방법.
  26. 제21항에 있어서, 상기 제2 박막 형성은,
    상기 제1 박막이 형성된 기판의 상부로 제2 금속 전구체를 도입하는 단계;
    상기 제2 금속 전구체의 제1 부분은 상기 제1 박막 상에 화학 흡착시키고, 제2 부분은 물리 흡착시키는 단계;
    상기 제2 금속 전구체의 제2 부분을 제거하는 단계;
    상기 기판의 상부로 산화제를 도입하는 단계;
    상기 제2 금속 전구체의 제1 부분과 상기 산화제를 화학적으로 반응시켜 상기 제1 박막 상에 제2 금속 산화물을 함유하는 제2 고상 물질을 형성하는 단계;
    상기 제2 금속 전구체의 제1 부분과 반응하지 않은 산화제를 제거하는 단계; 및
    상기 제2 금속 전구체를 도입하는 단계 내지 산화제를 제거하는 단계를 2 내지 10회 반복하는 단계를 포함하는 것을 특징으로 하는 커패시터의 제조 방법.
  27. 제26항에 있어서, 상기 제2 금속 전구체는 티타늄 전구체인 것을 특징으로 하는 커패시터의 제조 방법.
  28. 제21항에 있어서, 상기 유전막은 상기 제2 금속산화물에 대하여 제1 금속산화물이 1: 1 내지 5의 함량비로 포함되어 있는 것을 특징으로 하는 커패시터의 제조 방법.
  29. 제21항에 있어서, 상기 제2 박막으로 이동 가능한 두께를 갖도록 상기 제2 박막 상에 제3 금속산화물을 포함하는 제3 박막을 형성하는 단계를 더 수행하는 것을 특징으로 하는 커패시터의 제조 방법.
  30. 제21항에 있어서, 상기 제1 금속 산화물은 하프늄 산화물 또는 알루미늄 산화물이고, 상기 제2 금속 산화물은 티타늄 산화물인 것을 특징으로 하는 커패시터의 제조 방법.
  31. 기판 상에 형성되고, 제1 금속 산화물을 포함하고, 상기 제1 금속 산화물의 이동이 가능한 제1 두께를 갖는 제1 박막; 및 상기 제1 박막 상에 형성되고, 제2 금속 산화물을 포함하고, 상기 제2 금속 산화물의 이동이 가능한 제2 두께를 갖는 제2 박막을 포함하고,
    상기 제1 박막과 제2 박막이 반복 적층된 구조를 가지면서 상기 제1 금속 산화물이 상기 제2 박막으로 이동하고, 상기 제2 금속 산화물이 상기 제1 박막으로 이동함에 의해 상기 제1 금속 산화물과 상기 제2 금속 산화물이 혼합된 단일막 구조를 갖는 금속 산화 합금막.
  32. 제31항에 있어서, 상기 제1 금속산화물은 알루미늄 산화물이고, 상기 제2 금속산화물은 티타늄 산화물인 것을 특징으로 하는 금속산화 합금막.
  33. 제31항에 있어서, 상기 제1 금속산화물은 하프늄 산화물이고, 상기 제2 금속산화물은 티타늄 산화물인 것을 특징으로 하는 금속산화 합금막.
  34. 제31항에 있어서, 상기 제1 박막은 2 내지 6Å두께를 갖는 하프늄 산화박막이고, 상기 제2 박막은 2 내지 6Å두께를 티타늄 산화박막인 것을 갖는 것을 특징으로 하는 금속산화 합금막.
  35. 제31항에 있어서, 상기 제1 박막은 2 내지 6Å두께를 갖는 알루미늄 산화박 막이고, 상기 제2 박막은 2 내지 6Å두께를 티타늄 산화박막인 것을 갖는 것을 특징으로 하는 금속산화 합금막.
KR1020050002168A 2005-01-10 2005-01-10 금속산화 합금막, 금속산화 합금막 형성 방법과 이를이용한 게이트 구조물의 제조 방법 및 커패시터의 제조 방법 KR100620451B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050002168A KR100620451B1 (ko) 2005-01-10 2005-01-10 금속산화 합금막, 금속산화 합금막 형성 방법과 이를이용한 게이트 구조물의 제조 방법 및 커패시터의 제조 방법
US11/328,014 US7427573B2 (en) 2005-01-10 2006-01-09 Forming composite metal oxide layer with hafnium oxide and titanium oxide
US12/196,566 US8138057B2 (en) 2005-01-10 2008-08-22 Metal oxide alloy layer, method of forming the metal oxide alloy layer, and methods of manufacturing a gate structure and a capacitor including the metal oxide alloy layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050002168A KR100620451B1 (ko) 2005-01-10 2005-01-10 금속산화 합금막, 금속산화 합금막 형성 방법과 이를이용한 게이트 구조물의 제조 방법 및 커패시터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060081764A KR20060081764A (ko) 2006-07-13
KR100620451B1 true KR100620451B1 (ko) 2006-09-11

Family

ID=36682941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050002168A KR100620451B1 (ko) 2005-01-10 2005-01-10 금속산화 합금막, 금속산화 합금막 형성 방법과 이를이용한 게이트 구조물의 제조 방법 및 커패시터의 제조 방법

Country Status (2)

Country Link
US (2) US7427573B2 (ko)
KR (1) KR100620451B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620451B1 (ko) * 2005-01-10 2006-09-11 삼성전자주식회사 금속산화 합금막, 금속산화 합금막 형성 방법과 이를이용한 게이트 구조물의 제조 방법 및 커패시터의 제조 방법
KR100819002B1 (ko) * 2006-10-20 2008-04-02 삼성전자주식회사 비휘발성 메모리 소자 제조 방법
TW200949006A (en) * 2008-05-23 2009-12-01 Sigma Aldrich Co High-k dielectric films and methods of producing using titanium-based precursors
US8310807B2 (en) * 2009-06-12 2012-11-13 Micron Technology, Inc. Capacitors having dielectric regions that include multiple metal oxide-comprising materials
US8236372B2 (en) 2009-06-12 2012-08-07 Micron Technology, Inc. Methods of forming capacitors having dielectric regions that include multiple metal oxide-comprising materials
TWI392759B (zh) * 2009-09-28 2013-04-11 Univ Nat Taiwan 透明導電薄膜及其形成方法
FI20096154A0 (fi) 2009-11-06 2009-11-06 Beneq Oy Menetelmä kalvon muodostamiseksi, kalvo ja sen käyttöjä
US8835273B2 (en) * 2012-09-19 2014-09-16 Intermolecular, Inc. High temperature ALD process of metal oxide for DRAM applications
US20150247238A1 (en) * 2014-03-03 2015-09-03 Lam Research Corporation Rf cycle purging to reduce surface roughness in metal oxide and metal nitride films
CN110760801B (zh) * 2018-07-27 2021-09-28 浙江清华柔性电子技术研究院 储能陶瓷薄膜及其制备方法
CN110459605A (zh) * 2019-07-29 2019-11-15 天津大学 多层材料异质栅介质层柔性硅薄膜晶体管及其制造方法
CN110459476A (zh) * 2019-07-29 2019-11-15 天津大学 双层材料的异质栅介质层柔性硅薄膜晶体管及其制造方法
KR20210047119A (ko) 2019-10-21 2021-04-29 삼성전자주식회사 금속 질화막 제조방법 및 금속 질화막을 포함하는 전자 소자
WO2023249824A1 (en) * 2022-06-22 2023-12-28 Applied Materials, Inc. Atomic layer deposition of high dielectric constant materials

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920017286A (ko) * 1991-02-13 1992-09-26 경상현 고상-액상 반응을 이용한 반도체간의 접착방법
KR19990031395A (ko) * 1997-10-10 1999-05-06 김덕중 접촉 저항이 개선된 유기 발광소자의 제조 방법 및 이에 사용되 는 장치
KR20010056446A (ko) * 1999-12-15 2001-07-04 김응수 산화알미늄과 산화탄탈륨의 연속적 증착방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI64878C (fi) * 1982-05-10 1984-01-10 Lohja Ab Oy Kombinationsfilm foer isynnerhet tunnfilmelektroluminensstrukturer
KR100363084B1 (ko) * 1999-10-19 2002-11-30 삼성전자 주식회사 박막 구조를 위한 다중막을 포함하는 커패시터 및 그 제조 방법
US6806794B2 (en) * 2000-08-12 2004-10-19 Murata Manufacturing Co., Ltd. Noise filter
US7081271B2 (en) * 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
US6645882B1 (en) * 2002-01-17 2003-11-11 Advanced Micro Devices, Inc. Preparation of composite high-K/standard-K dielectrics for semiconductor devices
KR100892341B1 (ko) 2002-05-30 2009-04-08 주식회사 하이닉스반도체 캐패시터의 제조 방법
US6960538B2 (en) * 2002-08-21 2005-11-01 Micron Technology, Inc. Composite dielectric forming methods and composite dielectrics
US6930059B2 (en) * 2003-02-27 2005-08-16 Sharp Laboratories Of America, Inc. Method for depositing a nanolaminate film by atomic layer deposition
US7115528B2 (en) * 2003-04-29 2006-10-03 Micron Technology, Inc. Systems and method for forming silicon oxide layers
KR100555543B1 (ko) * 2003-06-24 2006-03-03 삼성전자주식회사 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR20050007496A (ko) * 2003-07-08 2005-01-19 삼성전자주식회사 원자층 적층 방식의 복합막 형성방법 및 이를 이용한반도체 소자의 커패시터 형성방법
KR100620451B1 (ko) * 2005-01-10 2006-09-11 삼성전자주식회사 금속산화 합금막, 금속산화 합금막 형성 방법과 이를이용한 게이트 구조물의 제조 방법 및 커패시터의 제조 방법
US7572695B2 (en) * 2005-05-27 2009-08-11 Micron Technology, Inc. Hafnium titanium oxide films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920017286A (ko) * 1991-02-13 1992-09-26 경상현 고상-액상 반응을 이용한 반도체간의 접착방법
KR19990031395A (ko) * 1997-10-10 1999-05-06 김덕중 접촉 저항이 개선된 유기 발광소자의 제조 방법 및 이에 사용되 는 장치
KR20010056446A (ko) * 1999-12-15 2001-07-04 김응수 산화알미늄과 산화탄탈륨의 연속적 증착방법

Also Published As

Publication number Publication date
KR20060081764A (ko) 2006-07-13
US8138057B2 (en) 2012-03-20
US20080305591A1 (en) 2008-12-11
US7427573B2 (en) 2008-09-23
US20060157694A1 (en) 2006-07-20

Similar Documents

Publication Publication Date Title
KR100620451B1 (ko) 금속산화 합금막, 금속산화 합금막 형성 방법과 이를이용한 게이트 구조물의 제조 방법 및 커패시터의 제조 방법
US7521331B2 (en) High dielectric film and related method of manufacture
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR100542736B1 (ko) 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
KR100578819B1 (ko) 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법
US8143660B2 (en) Method for manufacturing oxide film having high dielectric constant, capacitor having dielectric film formed using the method, and method for manufacturing the same
KR100519800B1 (ko) 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법
US7459372B2 (en) Methods of manufacturing a thin film including hafnium titanium oxide and methods of manufacturing a semiconductor device including the same
KR100718839B1 (ko) 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법
US8203176B2 (en) Dielectric, capacitor using dielectric, semiconductor device using dielectric, and manufacturing method of dielectric
US20060240679A1 (en) Method of manufacturing semiconductor device having reaction barrier layer
KR100685748B1 (ko) 박막 형성 방법 및 이를 이용한 게이트 구조물의 제조 방법
KR20050031851A (ko) 원자층 증착 공정을 이용한 물질 형성 방법, 이를 이용한박막 형성 방법 및 캐패시터의 제조 방법
US20060019501A1 (en) Methods of forming a thin layer including hafnium silicon oxide using atomic layer deposition and methods of forming a gate structure and a capacitor including the same
US20070032013A1 (en) Methods of forming a metal oxide layer including zirconium oxide and methods of forming a capacitor for semiconductor devices including the same
KR100584783B1 (ko) 복합막 형성 방법과 이를 이용한 게이트 구조물 및 커패시터 제조 방법
US7432183B2 (en) Methods of manufacturing a thin film including zirconium titanium oxide and methods of manufacturing a gate structure, a capacitor and a flash memory device including the same
KR100593645B1 (ko) 반도체 장치의 제조 방법
KR100578824B1 (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법
KR100750558B1 (ko) 반도체 장치의 커패시터 형성 방법
KR100844956B1 (ko) 지르코늄산화막과 니오븀산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
KR20060037970A (ko) 반도체 장치의 커패시터 형성 방법
KR20090078104A (ko) 플래시 메모리 소자의 제조 방법
KR20060037969A (ko) 반도체 장치의 커패시터 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 14