KR100584783B1 - 복합막 형성 방법과 이를 이용한 게이트 구조물 및 커패시터 제조 방법 - Google Patents

복합막 형성 방법과 이를 이용한 게이트 구조물 및 커패시터 제조 방법 Download PDF

Info

Publication number
KR100584783B1
KR100584783B1 KR1020050015224A KR20050015224A KR100584783B1 KR 100584783 B1 KR100584783 B1 KR 100584783B1 KR 1020050015224 A KR1020050015224 A KR 1020050015224A KR 20050015224 A KR20050015224 A KR 20050015224A KR 100584783 B1 KR100584783 B1 KR 100584783B1
Authority
KR
South Korea
Prior art keywords
hafnium
forming
precursor
substrate
film
Prior art date
Application number
KR1020050015224A
Other languages
English (en)
Inventor
박홍배
조학주
신유균
강상범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050015224A priority Critical patent/KR100584783B1/ko
Priority to US11/356,399 priority patent/US20060189055A1/en
Application granted granted Critical
Publication of KR100584783B1 publication Critical patent/KR100584783B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

기판 상에 복합막을 형성하는 방법에서, 상기 복합막은 제1유전막과 제2유전막을 포함한다. 하프늄 산화물 또는 하프늄 실리콘 산화물을 포함하는 제1유전막은 원자층 증착을 통해 상기 기판 상에 형성되며, 하프늄 질화물을 포함하는 제2유전막은 원자층 증착을 통해 상기 제1유전막 상에 형성된다. 상기 복합막 내의 질소 프로파일은 상기 제1유전막의 두께와 상기 제2유전막의 두께를 조절함으로써 용이하게 조절될 수 있다. 따라서, 상기 복합막이 게이트 구조물 또는 커패시터와 같은 반도체 장치에 적용될 경우, 상기 복합막을 통한 불순물의 침투 및 누설 전류를 효과적으로 억제할 수 있으며, 이에 따라 상기 반도체 장치의 전기적 특성이 향상될 수 있다.

Description

복합막 형성 방법과 이를 이용한 게이트 구조물 및 커패시터 제조 방법{Method of forming a composite layer and methods of manufacturing a gate structure and a capacitor using the same}
도 1 내지 도 11은 본 발명의 제1실시예에 따른 복합막 형성 방법을 설명하기 위한 단면도들이다.
도 12 및 도 13은 본 발명의 제2실시예에 따른 복합막 형성 방법을 설명하기 위한 단면도들이다.
도 14 및 도 15는 본 발명의 제3실시예에 따른 게이트 구조물 제조 방법을 설명하기 위한 단면도들이다.
도 16은 본 발명의 제2실시예의 방법을 이용하여 제조된 게이트 구조물에서의 커패시턴스와 종래의 방법에 따라 제조된 게이트 구조물에서의 커패시턴스를 나타낸 그래프이다.
도 17은 본 발명의 제2실시예의 방법을 이용하여 제조된 게이트 구조물에서의 누설 전류와 종래의 방법에 따라 제조된 게이트 구조물에서의 누설 전류를 나타낸 그래프이다.
도 18 및 도 19는 본 발명의 제4실시예에 따른 게이트 구조물 제조 방법을 설명하기 위한 단면도들이다.
도 20은 본 발명의 제5실시예에 따른 커패시터 제조 방법을 설명하기 위한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 챔버 20 : 기판
24, 42 : 제1유전막 28, 44 : 제2유전막
30, 46 : 복합막 32 : 기저 유전막
34 : 캡핑 유전막
본 발명은 복합막(composite layer) 형성 방법과 이를 이용한 게이트 구조물 및 커패시터의 제조 방법에 관한 것이다. 보다 상세하게는, 하프늄 산화물과 하프늄 질화물을 포함하는 복합막 및 이를 이용한 게이트 구조물 및 커패시터의 제조 방법에 관한 것이다.
최근, 모스 트랜지스터의 게이트 절연막, 커패시터의 유전막, 불휘발성 메모리 장치의 게이트 유전막 등과 같은 박막은 고유전율(high-k dielectric)을 갖는 물질을 사용하여 형성하고 있는 추세이다. 이는, 상기 고유전율을 갖는 물질로 이루어진 박막이 얇은 등가 산화막 두께(equivalent oxide thickness, EOT)를 유지하면서 상기 박막을 통한 누설 전류를 충분하게 줄일 수 있기 때문이다.
주로 사용하고 있는 고유전율을 갖는 물질로 이루어진 박막의 예로서는 하프 늄 산화막(HfO2)을 들 수 있다. 상기 하프늄 산화막을 형성하는 방법에 대한 일 예가 미합중국 특허 6,348,386호(issued to Gilmer)에 개시되어 있다.
그러나, 상기 하프늄 산화막의 경우, 상기 하프늄 산화막을 형성할 때 약 300℃의 온도에서부터 결정화가 시작되고, 그 결과 누설 전류가 급격하게 증가하는 상황이 종종 발생한다. 특히, 상기 하프늄 산화막을 게이트 절연막으로 적용하고, 상기 하프늄 산화막 상에 게이트 도전막으로서 폴리 실리콘막을 형성할 경우, 보론 등과 같은 불순물의 침투(penetration)로 인하여 채널 영역에서 캐리어 이동도(mobility)가 급격하게 줄어드는 불량이 발생한다.
따라서, 최근에는 상기 하프늄 산화막 대신에 상기 하프늄 산화막에 실리콘을 함유시킨 하프늄 실리콘 산화막(HfSiO)을 개발하여 사용하고 있다. 특히, 상기 하프늄 실리콘 산화막은 그 특성이 실리콘 산화막 대비 90% 수준까지 달성할 수 있다고 보고되고 있다.
상기 하프늄 실리콘 산화막은 스퍼터, 화학기상증착 또는 원자층 증착 등을 수행하여 형성한다. 상기 스퍼터를 수행하여 하프늄 실리콘 산화막을 형성할 경우, 양산에 다소 문제가 있다. 그리고, 상기 화학기상증착을 수행하여 하프늄 실리콘 산화막을 형성할 경우, 상기 하프늄 실리콘 산화막에 함유되는 하프늄과 실리콘의 조성비를 조절하기가 어렵고, 50Å 이하로 얇게 형성하기가 어렵다. 하지만, 상기 원자층 증착을 수행하여 하프늄 실리콘 산화막을 형성할 경우, 상기 하프늄 실리콘 산화막에 함유되는 하프늄과 실리콘의 조성비를 조절하기가 용이하고, 두께 조절이 용이하고, 우수한 스텝 커버리지의 구현이 가능하다.
상기 원자층 증착을 수행하여 하프늄 실리콘 산화막을 형성하는 일 예는 미합중국 공개특허 2003-232506호, 일본 공개특허 2003-347297호, 대한민국 공개특허 2002-32054호, 대한민국 공개특허 2001-35736호 등에 개시되어 있다.
상기 미합중국 공개특허 2003-233506호에는, 하프늄-전구체(Hf-precursor)로서 TDEAH(tetrakis diethyl amino hafnium)와 실리콘-전구체(Si-precursor)로서 TDMAS(tetrakis diethyl amino silicon)를 사용하여 하프늄 실리콘 산화막을 형성하는 방법이 개시되어 있다.
상기 일본 공개특허 2003-347297호에는 하프늄-전구체(Hf-precursor)로서 TDEAH와 실리콘-전구체(Si-precursor)로서 TMOS(tetra methoxy silane)를 사용하고, 원자층 증착을 수행하여 하프늄 실리콘 산화막을 형성할 때 상기 TDEAH의 도입 회수와 TMOS의 도입 회수를 조절하여 상기 하프늄 실리콘 산화막에 함유되는 하프늄과 실리콘의 조성비를 조절하는 방법이 개시되어 있다.
상기 대한민국 공개특허 2002-32054호에는 SiH4, Si2H6 또는 SiCl2H2 등과 같은 실리콘 화합물을 하프늄 산화막과 반응시켜 하프늄 실리콘 산화막으로 형성하는 방법이 개시되어 있다.
상기와 같은 하프늄 실리콘 산화막은 하프늄 산화막에 비하여 캐리어 이동도, 온/오프 전류 특성 등을 향상시킬 수 있으나, 도프트 폴리실리콘으로부터의 불순물 침투 등을 충분히 억제할 수 없다는 문제점이 여전히 남아 있다.
최근, 상기와 같은 불순물 침투를 억제하기 위하여 하프늄 산화막 또는 하프늄 실리콘 산화막에 질소를 확산시키는 방법이 채용되고 있다. 구체적으로, 하프늄 산화막 또는 하프늄 실리콘 산화막을 형성한 후, 이를 NH3 분위기에서 열처리함으로써 하프늄 산질화막 또는 하프늄 실리콘 산질화막을 형성할 수 있다.
상기와 같은 하프늄 산질화막 또는 하프늄 실리콘 산질화막을 형성하는 예들은 미합중국 공개특허 2004-132315호, 미합중국 공개특허 2003-194853호, 미합중국 등록특허 6,717,226호 등에 개시되어 있다.
그러나, 하프늄 실리콘 산질화막 내에서 질소 함량을 조절하기 어려우며, 하프늄 실리콘 산질화막 내의 질소가 채널 영역으로 확산되어 캐리어 이동도를 저하시킨다는 문제점이 있다. 또한, 하프늄 실리콘 산화막을 형성한 후 질화 처리를 수행하므로 전체 공정 시간이 증가된다는 문제점이 있다. 따라서, 상기와 같은 문제점들을 개선하기 위한 개량된 게이트 절연막 또는 유전막이 지속적으로 요구되고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 제1목적은 그 내부에서의 질소 함량 조절이 용이하며 질소의 위치를 조절할 수 있는 복합막을 형성하는 방법을 제공하는데 있다.
본 발명의 제2목적은 상술한 바와 같은 복합막 형성 방법을 이용한 게이트 구조물의 제조 방법을 제공하는데 있다.
본 발명의 제3목적은 상술한 바와 같은 복합막 형성 방법을 이용한 커패시터의 제조 방법을 제공하는데 있다.
상기 제1목적을 달성하기 위한 본 발명의 일 측면에 따르면, 하프늄을 포함하는 제1전구체 가스 및 산화 가스를 이용하는 원자층 증착을 통해 기판 상에 제1유전막을 형성한 후, 상기 제1유전막 상에 하프늄을 포함하는 제2전구체 가스 및 질화 가스를 이용하는 원자층 증착을 통해 제2유전막을 형성함으로써 목적하는 질소 프로파일을 갖는 복합막을 형성할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1유전막은 하프늄 산화물로 이루어질 수 있으며, 상기 기판의 상부로 하프늄 전구체를 도입하는 단계와, 상기 하프늄 전구체의 제1부분을 상기 기판 상에 화학 흡착시키고, 제2부분을 물리 흡착시키는 단계와, 상기 기판 상으로 상기 산화 가스를 도입하는 단계와, 상기 하프늄 전구체의 제1부분과 상기 산화 가스를 반응시켜 상기 기판 상에 상기 제1유전막을 형성하는 단계를 통해 형성될 수 있다.
상기 하프늄 전구체로는 Hf[N(CH3)2]4(tetrakis dimethyl amino hafnium; TDMAH), Hf[N(C2H5)CH3]4(tetrakis ethyl methyl amino hafnium; TEMAH), Hf[N(C2H5)2]4(tetrakis diethyl amino hafnium; TDEAH), Hf[OC(CH3)2CH2OCH3]4, Hf[OC(CH3)3]4 등이 사용될 수 있다.
상기 제2유전막은 하프늄 질화물로 이루어질 수 있으며, 상기 기판의 상부로 하프늄 전구체를 도입하는 단계와, 상기 하프늄 전구체의 제1부분을 상기 기판 상에 화학 흡착시키고, 제2부분을 물리 흡착시키는 단계와, 상기 기판 상으로 상기 질화 가스를 도입하는 단계와, 상기 하프늄 전구체의 제1부분과 상기 질화 가스를 반응시켜 상기 기판 상에 하프늄 질화물을 포함하는 상기 제2유전막을 형성하는 단계를 통해 형성될 수 있다.
상기 산화 가스로는 O3, H2O, H2O2, CH3OH C2H5OH 등이 사용될 수 있으며, 상기 질화 가스로는 NH3, 플라즈마 N2 등이 사용될 수 있다.
상기 제1유전막을 형성하는 단계와 상기 제2유전막을 형성하는 단계는 목적하는 두께를 갖도록 반복적으로 수행될 수 있으며, 상기 제1유전막 및 상기 제2유전막의 두께들 및 상기 질화 가스를 공급하는 시간 등을 조절함으로써 상기 복합막 내의 질소 프로파일을 용이하게 조절할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제1유전막은 하프늄 실리콘 산화물로 이루어질 수 있으며, 상기 제1유전막은 상기 기판의 상부로 상기 하프늄 전구체를 도입하는 단계와, 상기 하프늄 전구체의 제1부분을 상기 기판 상에 화학 흡착시키고, 상기 하프늄 전구체의 제2부분을 물리 흡착시키는 단계와, 상기 기판 상으로 상기 산화 가스를 도입하는 단계와, 상기 하프늄 전구체의 제1부분과 상기 산화 가스를 반응시켜 상기 기판 상에 하프늄 산화물을 포함하는 제1고상 물질을 형성하는 단계와, 상기 기판의 상부로 상기 실리콘 전구체를 도입하는 단계와, 상기 실리콘 전구체의 제1부분을 상기 제1고상 물질 상에 화학 흡착시키고, 상기 실리콘 전구체 의 제2부분을 물리 흡착시키는 단계와, 상기 기판 상으로 상기 산화 가스를 도입하는 단계와, 상기 실리콘 전구체의 제1부분과 상기 산화 가스를 반응시켜 상기 제1고상 물질 상에 실리콘 산화물을 포함하는 제2고상 물질을 형성하는 단계를 통해 형성될 수 있다.
상기 실리콘 전구체로는 H2N(CH2)3Si(OC2H5)3(amino propyl triethoxy silane; APTES), Si[N(CH3)2]4(tetrakis dimethyl amino silicon; TDMAS), Si[N(C2H5)CH3]4(tetrakis ethyl methyl amino silicon; TEMAS), Si[N(C2H5)2]4(tetrakis diethyl amino silicon; TDEAS) 등이 사용될 수 있다.
상기 제1고상 물질을 형성하는 단계와 상기 제2고상 물질을 형성하는 단계는 반복적으로 수행될 수 있으며, 이에 따라 상기 복합막의 두께 및 유전 상수를 조절할 수 있다.
상기 제2목적을 달성하기 위한 본 발명의 일 측면에 따르면, 하프늄을 포함하는 제1전구체 가스 및 산화 가스를 이용하는 원자층 증착을 통해 기판 상에 제1절연막을 형성하는 단계와, 상기 제1절연막 상에 하프늄을 포함하는 제2전구체 가스 및 질화 가스를 이용하는 원자층 증착을 통해 제2절연막을 형성함으로써 상기 제1절연막과 상기 제2절연막을 포함하는 복합 게이트 절연막을 형성하는 단계와, 상기 복합 게이트 절연막 상에 게이트 도전막을 형성하는 단계와, 상기 게이트 도전막 및 상기 복합 게이트 절연막을 패터닝하여 게이트 전극 및 복합 게이트 절연막 패턴을 형성하는 단계를 통해 모스 트랜지스터와 같은 반도체 장치의 게이트 구 조물을 제조할 수 있다.
상기 제2목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 기판 상에 터널 유전막을 형성하는 단계와, 상기 터널 유전막 상에 플로팅 게이트 도전막을 형성하는 단계와, 상기 플로팅 게이트 도전막 상에 하프늄을 포함하는 제1전구체 가스 및 산화 가스를 이용하는 원자층 증착을 통해 제1유전막을 형성하는 단계와, 상기 제1유전막 상에 하프늄을 포함하는 제2전구체 가스 및 질화 가스를 이용하는 원자층 증착을 통해 제2유전막을 형성함으로써 상기 제1유전막과 상기 제2유전막을 포함하는 복합 게이트 유전막을 형성하는 단계와, 상기 복합 게이트 유전막 상에 컨트롤 게이트 도전막을 형성하는 단계와, 상기 컨트롤 게이트 도전막, 복합 게이트 유전막, 플로팅 게이트 도전막 및 터널 유전막을 순차적으로 패터닝하여 컨트롤 게이트 전극, 복합 게이트 유전막 패턴, 플로팅 게이트 전극 및 터널 유전막 패턴을 형성하는 단계를 통해 불휘발성 메모리 장치의 게이트 구조물을 제조할 수 있다.
상기 제3목적을 달성하기 위한 본 발명의 일 측면에 따르면, 기판 상에 하부 전극을 형성하는 단계와, 상기 하부 전극 상에 하프늄을 포함하는 제1전구체 가스 및 산화 가스를 이용하는 원자층 증착을 통해 제1유전막을 형성하는 단계와, 상기 제1유전막 상에 하프늄을 포함하는 제2전구체 가스 및 질화 가스를 이용하는 원자층 증착을 통해 제2유전막을 형성함으로써 상기 제1유전막과 상기 제2유전막을 포함하는 복합 유전막을 형성하는 단계와, 상기 복합 유전막 상에 상부 전극을 형성하는 단계를 통해 휘발성 메모리 장치의 커패시터를 제조할 수 있다.
상기와 같은 본 발명의 실시예들에 따르면, 제1유전막 및 제2유전막의 두께를 조절함으로써 상기 복합막의 유전 상수를 조절할 수 있다. 특히, 제2유전막의 두께와 질화 가스의 공급 시간과 유량을 조절함으로써 상기 복합막 내에서 목적하는 질소 프로파일을 얻을 수 있다. 즉, 상기 복합막 내에서의 질소 위치는 제1유전막의 두께에 따라 조절될 수 있으며, 상기 복합막 내에서의 질소 함량은 제2유전막의 두께 및 질화 가스의 공급 시간과 유량에 따라 조절될 수 있다.
이하, 본 발명에 따른 바람직한 실시예들을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1 내지 도 11은 본 발명의 제1실시예에 따른 복합막 형성 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 원자층 증착을 위한 챔버(10) 내에 실리콘 웨이퍼와 같은 반도체 기판(20)을 위치시킨다. 이때, 상기 챔버(10) 내부의 온도는 약 150℃ 내지 400℃로 유지될 수 있다. 상기 챔버(10) 내부의 온도가 150℃ 미만인 경우 복합막을 형성하기 위해 공급되는 반응 물질들의 반응성이 양호하지 않기 때문에 바람직하지 않고, 상기 챔버(10) 내부의 온도가 400℃를 초과할 경우 복합막의 결정화가 빠르게 진행될 수 있기 때문에 바람직하지 않다. 바람직하게는, 상기 챔버(10) 내부의 온도를 약 250 내지 350℃로 조절하는 것이다. 특히, 상기 챔버(10) 내부의 온도를 약 300℃로 조절하는 것이 가장 바람직한데, 이는 약 300℃의 온도에서 원자층 증착의 특성이 가장 양호하게 나타나기 때문이다.
이어서, 하프늄을 포함하는 제1전구체 가스를 기판(20)의 상부로 도입한다. 구체적으로, 질소 또는 아르곤을 캐리어 가스로 사용하여 기판(20)의 상부로 기상의 하프늄 전구체를 도입한다. 상기 기상의 하프늄 전구체는 액체 전달 시스템(liquid delivery system; LDS) 또는 버블러(bubbler) 시스템을 통해 제공될 수 있다. 상기 하프늄 전구체의 예로는 TDMAH, TEMAH, TDEAH, Hf[OC(CH3)2CH2OCH3]4, Hf[OC(CH3)3]4 등이 사용될 수 있다. 상기 하프늄 전구체는 약 0.5초 내지 3초 동안 상기 기판(20)의 상부로 도입될 수 있다. 예를 들면, 상기 하프늄 전구체는 약 2초 동안 기판(20)의 상부로 도입될 수 있다.
상기와 같이 기판(20)의 상부로 도입된 하프늄 전구체의 제1부분(22)은 기판(20) 상에 화학 흡착되며, 상기 하프늄 전구체의 제2부분은 물리 흡착된다. 구체적으로, 하프늄 또는 질소가 상기 기판(20) 상에 화학적으로 흡착된다.
도 2를 참조하면, 상기 기판(20)의 상부로 퍼지 가스를 도입하여 상기 기판(20) 상에 물리 흡착된 하프늄 전구체의 제2부분을 제거한다. 상기 퍼지 가스로는 아르곤 또는 질소가 사용될 수 있으며, 약 0.5 내지 5초 동안 상기 기판(20) 상으로 공급될 수 있다. 예를 들면, 상기 퍼지 가스를 약 2초 동안 상기 기판(20) 상으로 공급될 수 있다.
예를 들면, 상기 TEMAH가 사용될 경우, 상기 TEMAH에 포함된 CH 라디칼은 상기 퍼지 가스에 의해 상기 기판(20)으로부터 탈착되며, 상기 탈착된 CH 라디칼은 챔버(10) 내부에 잔류하는 하프늄 전구체와 함께 챔버(10)로부터 진공 배기된다. 그러나, 상기 퍼지 가스를 공급하는 동안 하프늄 및 질소는 상기 기판(20) 상에 흡 착된 상태를 유지한다.
도 3을 참조하면, 상기 기판(20)의 상부로 산화 가스를 도입한다. 상기 산화 가스는 상기 기판(20) 상에 화학 흡착된 상기 하프늄 전구체의 제1부분(22)과 반응하여 상기 기판(20) 상에 하프늄 산화물을 포함하는 제1유전막(24)을 형성한다. 상기 산화 가스의 예로서는 O3, H2O, H2O2, CH3OH, C2H5OH 등을 들 수 있다. 이들은 단독으로 사용될 수 있으며, 경우에 따라 이들의 혼합 가스가 사용될 수도 있다.
본 실시예서는 산화 가스로서 O3을 사용한다. 그리고, 상기 산화 가스로서 O3은 약 1 내지 5초 동안 상기 기판(20)의 상부로 도입될 수 있다. 예를 들면, 상기 O3은 약 3초 동안 상기 기판(20)의 상부로 도입될 수 있다. 한편, 상기 기판(20) 상에 화학 흡착된 질소는 산소와 치환됨으로써 상기 기판(20)으로부터 제거된다. 그러나, 미량의 질소가 상기 기판(20) 상에 잔류할 수도 있다.
도 4를 참조하면, 상기 기판(20)의 상부로 퍼지 가스를 공급하여 상기 하프늄 전구체의 제1부분(22)과 상기 산화 가스의 반응에 의해 발생된 반응 부산물과 잔여 산화 가스를 챔버(10)로부터 제거한다. 상기 퍼지 가스는 약 1초 내지 5초 동안 공급될 수 있다. 예를 들면, 상기 퍼지 가스는 약 3초 동안 공급될 수 있다.
한편, 상술한 바와 같은 제1유전막(24)을 형성하기 위한 단계들은 목적하는 두께가 구현될 때까지 반복적으로 수행될 수 있다.
도 5를 참조하면, 하프늄을 포함하는 제2전구체 가스를 기판(20)의 상부로 도입한다. 구체적으로, 상기 제1전구체 가스와 실질적으로 동일한 제2전구체 가스 를 제1유전막(24)의 상부로 도입하여 하프늄 전구체의 제1부분(26)을 상기 제1유전막(24) 상에 화학 흡착시키고, 상기 하프늄 전구체의 제2부분을 물리 흡착시킨다. 상기 하프늄 전구체는 캐리어 가스에 의해 약 0.5초 내지 3초 동안 상기 기판(20)의 상부로 도입될 수 있다. 예를 들면, 상기 하프늄 전구체는 약 2초 동안 기판(20)의 상부로 도입될 수 있다.
도 6을 참조하면, 상기 기판(20)의 상부로 퍼지 가스를 도입하여 상기 제1유전막(24) 상에 물리 흡착된 하프늄 전구체의 제2부분을 제거한다. 상기 퍼지 가스로는 아르곤 또는 질소가 사용될 수 있으며, 약 0.5 내지 5초 동안 상기 기판(20) 상으로 공급될 수 있다. 예를 들면, 상기 퍼지 가스를 약 2초 동안 상기 기판(20) 상으로 공급될 수 있다.
도 7을 참조하면, 상기 기판(20)의 상부로 질화 가스를 도입한다. 상기 질화 가스는 상기 제1유전막(24) 상에 화학 흡착된 상기 하프늄 전구체의 제1부분(26)과 반응하여 상기 제1유전막(24) 상에 하프늄 질화물을 포함하는 제2유전막(28)을 형성한다. 상기 질화 가스로는 NH3 또는 플라즈마 상태의 N2가 사용될 수 있다.
본 실시예서는 질화 가스로서 NH3를 사용한다. 그리고, 상기 질화 가스로서 NH3는 약 1 내지 5초 동안 상기 기판(20)의 상부로 도입될 수 있다. 예를 들면, 상기 NH3는 약 3초 동안 상기 기판(20)의 상부로 도입될 수 있다.
도 8을 참조하면, 상기 기판(20)의 상부로 퍼지 가스를 공급하여 상기 하프늄 전구체의 제1부분(26)과 상기 질화 가스의 반응에 의해 발생된 반응 부산물과 잔여 질화 가스를 챔버(10)로부터 제거한다. 상기 퍼지 가스는 약 1초 내지 5초 동안 공급될 수 있다. 예를 들면, 상기 퍼지 가스는 약 3초 동안 공급될 수 있다.
한편, 상술한 바와 같은 제2유전막(28)을 형성하기 위한 단계들은 목적하는 두께가 구현될 때까지 반복적으로 수행될 수 있다.
상기와 같이 제1유전막(24) 및 제2유전막(28)을 포함하는 복합막(30)을 형성하는 동안 챔버(10) 내부의 온도는 일정하게 유지되는 것이 바람직하며, 상기 하프늄 전구체, 산화 가스, 질화 가스 및 퍼지 가스의 공급 유량들과 공급 시간들은 다양하게 변경될 수 있다. 구체적으로, 제1유전막(24) 및 제2유전막(28)의 두께들에 따라 상기 복합막(30)의 유전 상수가 변화될 수 있으며, 제1유전막(24)의 두께에 따라 상기 복합막(30)에 포함된 질소의 위치가 변화될 수 있다. 또한, 상기 제2유전막(28)의 두께 및 상기 질화 가스의 공급 유량 및 공급 시간에 따라 상기 복합막(30)에 포함된 질소의 함량이 변화될 수 있다.
상기와 같이 제1유전막(24) 및 제2유전막(28)을 형성하는 동안의 공정 조건들을 변화시킴으로써 목적하는 유전 상수 및 질소 프로파일을 얻을 수 있다. 또한, 상기 제2유전막(24)을 형성하기 위하여 도입되는 질화 가스는 복합막(30) 내의 탄소 함량을 감소시키는 기능을 추가적으로 수행하며, 이에 따라 복합막(30)의 전기적인 특성이 보다 향상될 수 있다.
한편, 도 9에 도시된 바와 같이 제2유전막(28) 상에 제1유전막(24)과 실질적으로 동일한 제3절연막(24a)을 추가적으로 더 형성할 수도 있으며, 도 10에 도시된 바와 같이, 다수의 제1유전막(24b) 및 제2유전막(28b)을 번갈아 적층함으로써 이들 을 포함하는 복합막(30a, 30b)의 전기적인 특성을 더욱 개선시킬 수도 있다.
또한, 도 11에 도시된 바와 같이, 상기 제1유전막(24c)을 형성하기 전에 상기 기판 상에 기저 유전막(32)을 더 형성할 수 있다. 구체적으로, 상기 기저 유전막(32)은 하프늄 실리콘 산화물로 이루어질 수 있으며, 하프늄 전구체와 실리콘 전구체 및 산화 가스를 이용하는 원자층 증착을 통해 형성될 수 있다.
구체적으로, 기판(20) 상으로 하프늄 전구체와 산화 가스를 순차적으로 도입하여 상기 기판 상에 하프늄 산화물을 포함하는 제1고상 물질을 형성하고, 상기 제1고상 물질 상에 실리콘 전구체와 산화 가스를 순차적으로 도입하여 실리콘 산화물을 포함하는 제2고상 물질을 형성함으로써 상기 하프늄 실리콘 산화물을 포함하는 기저 유전막(32)을 형성할 수 있다.
더 나아가, 상기 다수의 제2유전막들(28c) 중에서 최상층의 제2유전막(28c) 상에 캡핑 유전막(34)을 더 형성할 수도 있다. 구체적으로, 상기 캡핑 유전막(34)은 하프늄 실리콘 산화물로 이루어질 수 있으며, 상기 기저 유전막을 형성하는 방법과 실질적으로 동일한 방법을 통해 형성될 수 있다.
상기와 같이 기저 유전막(32)과 캡핑 유전막(34)을 추가적으로 형성함으로써 복합막(30c)의 전기적 특성을 더욱 향상시킬 수 있다.
도 12 및 도 13은 본 발명의 제2실시예에 따른 복합막 형성 방법을 설명하기 위한 단면도들이다.
도 12를 참조하면, 실리콘 웨이퍼와 같은 반도체 기판(40) 상에 하프늄 실리콘 산화물을 포함하는 제1유전막(42)을 형성한다.
구체적으로, 원자층 증착을 위한 챔버(10) 내에 상기 기판(40)을 위치시키고, 챔버(10) 내부의 온도를 약 150℃ 내지 400℃로 유지한다. 예를 들면, 상기 챔버(10) 내부의 온도는 약 300℃에서 유지될 수 있다.
이어서, 하프늄 전구체를 캐리어 가스를 이용하여 기판(40)의 상부로 도입한다. 상기 하프늄 전구체로는 TDMAH, TEMAH, TDEAH, Hf[OC(CH3)2CH2OCH3]4, Hf[OC(CH3)3]4 등이 사용될 수 있으며, 상기 캐리어 가스로는 아르곤 또는 질소가 사용될 수 있다. 상기 하프늄 전구체는 약 0.5초 내지 3초 동안 상기 기판(40)의 상부로 도입될 수 있다. 예를 들면, 상기 하프늄 전구체는 약 2초 동안 기판(40)의 상부로 도입될 수 있다. 상기와 같이 기판(40)의 상부로 도입된 하프늄 전구체의 제1부분은 기판 상에 화학 흡착되며, 상기 하프늄 전구체의 제2부분은 물리 흡착된다.
상기 기판(40)의 상부로 퍼지 가스를 도입하여 상기 기판(40) 상에 물리 흡착된 하프늄 전구체의 제2부분을 제거한다. 상기 퍼지 가스로는 아르곤 또는 질소가 사용될 수 있으며, 약 0.5 내지 5초 동안 상기 기판(40) 상으로 공급될 수 있다. 예를 들면, 상기 퍼지 가스를 약 2초 동안 상기 기판 상으로 공급될 수 있다.
상기 기판(40)의 상부로 산화 가스를 도입한다. 상기 산화 가스는 상기 기판(40) 상에 화학 흡착된 상기 하프늄 전구체의 제1부분과 반응하여 상기 기판(40) 상에 하프늄 산화물을 포함하는 제1고상 물질(42a)을 형성한다. 상기 산화 가스의 예로서는 O3, H2O, H2O2, CH3OH, C2H5OH 등을 들 수 있으며, 상기 산화 가스는 약 1 내지 5초 동안 상기 기판(10)의 상부로 도입될 수 있다. 예를 들면, 상기 산화 가스는 약 3초 동안 상기 기판(10)의 상부로 도입될 수 있다.
상기 기판(40)의 상부로 퍼지 가스를 공급하여 상기 하프늄 전구체의 제1부분과 상기 산화 가스의 반응에 의해 발생된 반응 부산물과 잔여 산화 가스를 챔버(10)로부터 제거한다. 상기 퍼지 가스는 약 1초 내지 5초 동안 공급될 수 있다. 예를 들면, 상기 퍼지 가스는 약 3초 동안 공급될 수 있다.
한편, 상술한 바와 같은 제1고상 물질(42a)을 형성하기 위한 단계들은 수회 반복적으로 수행될 수 있다. 즉, 제1고상 물질(42a)의 두께를 조절함으로써 복합막(46, 도 13) 내에 포함되는 하프늄의 함량을 조절할 수 있다.
상기 제1고상 물질(42a)이 형성된 기판(40)의 상부로 실리콘 전구체를 도입한다. 상기 실리콘 전구체는 캐리어 가스에 의해 도입될 수 있으며, APTES, TDMAS, TEMAS, TDEAS 등이 상기 실리콘 전구체로서 사용될 수 있다. 상기 제1고상 물질(42a) 상으로 도입된 실리콘 전구체의 제1부분은 상기 제1고상 물질(42a) 상에 화학 흡착되며, 상기 실리콘 전구체의 제2부분은 물리 흡착된다. 상기 실리콘 전구체는 약 0.5초 내지 3초 동안 상기 제1고상 물질(42a)의 상부로 도입될 수 있다. 예를 들면, 상기 실리콘 전구체는 약 2초 동안 도입될 수 있다.
상기 기판(40)의 상부로 퍼지 가스를 공급하여 상기 물리 흡착된 실리콘 전구체의 제2부분을 챔버로부터 제거한다. 상기 퍼지 가스는 약 0.5초 내지 5초 동안 공급될 수 있다. 예를 들면, 상기 퍼지 가스는 약 2초 동안 공급될 수 있다.
상기 기판(40)의 상부로 산화 가스를 도입하여 상기 제1고상 물질(42a) 상에 화학 흡착된 실리콘 전구체의 제1부분을 산화시킨다. 이에 따라, 상기 제1고상 물질(42a) 상에는 실리콘 산화물을 포함하는 제2고상 물질(42b)이 형성된다.
상기 기판(40)의 상부로 퍼지 가스를 공급하여 상기 실리콘 전구체의 제1부분과 상기 산화 가스의 반응에 의해 발생된 반응 부산물과 잔여 산화 가스를 챔버(10)로부터 제거한다. 상기 퍼지 가스는 약 1초 내지 5초 동안 공급될 수 있다. 예를 들면, 상기 퍼지 가스는 약 3초 동안 공급될 수 있다.
한편, 상술한 바와 같은 제2고상 물질(42b)을 형성하기 위한 단계들은 수회 반복적으로 수행될 수 있다. 즉, 제2고상 물질(42b)의 두께를 조절함으로써 복합막 내에 포함되는 실리콘의 함량을 조절할 수 있다.
또한, 상기 제1고상 물질(42a) 및 제2고상 물질(42b)을 포함하는 제1유전막(42)을 형성하기 위한 단계들은 연속적으로 수행될 수 있으며, 목적하는 제1유전막(42)의 두께가 형성될 때까지 반복적으로 수행될 수 있다.
도 13을 참조하면, 상기 하프늄 실리콘 산화물을 포함하는 제1유전막(42) 상에 하프늄 질화물을 포함하는 제2유전막(44)을 형성한다. 상기 제2유전막(44)은 하프늄 전구체와 질화 가스를 이용하는 원자층 증착을 통해 형성될 수 있으며, 상기 제2유전막(44)을 형성하는 방법에 대한 상세한 설명은 도 5 내지 도 8을 통해 기 설명된 바와 실질적으로 동일하므로 생략한다.
상술한 본 발명의 제2실시예에 따르면, 복합막(46) 내의 하프늄, 실리콘 및 질소의 함량을 용이하게 조절할 수 있으며, 이에 따라 상기 복합막(46)의 유전 상수 및 상기 복합막(46) 내에서의 질소 프로파일을 용이하게 조절할 수 있다.
한편, 도시되지는 않았으나, 제2유전막(44) 상에 제1유전막(42)과 실질적으로 동일한 제3절연막을 추가적으로 더 형성할 수도 있으며, 다수의 제1유전막 및 제2유전막을 번갈아 적층함으로써 상기 복합막의 전기적인 특성을 더욱 개선시킬 수도 있다.
도 14 및 도 15는 본 발명의 제3실시예에 따른 게이트 구조물 제조 방법을 설명하기 위한 단면도들이다.
도 14를 참조하면, 실리콘 웨이퍼와 같은 반도체 기판(100)을 준비하고, 상기 기판에 소자 분리막(102)을 형성하여 액티브 영역과 필드 영역을 정의한다.
이어서, 상기 기판(100) 상에 하프늄을 포함하는 제1전구체 가스 및 산화 가스를 이용하는 원자층 증착을 통해 제1절연막(110)을 형성하고, 상기 제1절연막(110) 상에 하프늄을 포함하는 제2전구체 가스 및 질화 가스를 이용하는 원자층 증착을 통해 제2절연막(112)을 형성함으로써 상기 제1절연막(110)과 제2절연막(112)을 포함하는 복합 게이트 절연막(114)을 형성한다. 이때, 상기 복합 게이트 절연막(114)은 다수의 제1절연막과 다수의 제2절연막을 포함할 수도 있다. 즉, 다수의 제1절연막과 다수의 제2절연막을 번갈아 적층함으로써 상기 복합 게이트 절연막을 형성할 수도 있다.
특히, 상기 복합 게이트 절연막(114)을 형성하는 동안, 제1절연막(110)과 제2절연막(112)의 두께들을 조절함으로써 목적하는 질소 프로파일과 유전 상수를 얻을 수 있다. 상기와 같은 복합 게이트 절연막(114)의 형성 방법은 기 설명된 제1실시예 또는 제2실시예와 유사하므로 이에 대한 추가적인 상세 설명은 생략한다.
계속해서, 상기 복합 게이트 절연막(114) 상에 게이트 도전막(120)을 형성한다. 상기 게이트 도전막(120)은 보론과 같은 불순물이 도핑된 폴리실리콘으로 이루어질 수 있으며, 상기 게이트 도전막(120)은 저압 화학 기상 증착(low pressure chemical vapor deposition; LPCVD)을 통해 형성될 수 있다. 또한, 상기 게이트 도전막(120)은 금속 실리사이드를 더 포함할 수도 있으며, 금속 또는 금속 질화물로 이루어질 수도 있다.
도 15를 참조하면, 상기 기판(100) 상에 형성한 게이트 도전막(120) 및 복합 게이트 절연막(114)을 패터닝한다. 그 결과, 상기 기판(100) 상에는 복합 게이트 절연막 패턴(130) 및 게이트 전극(132)으로 이루어지는 게이트 구조물(134)이 형성된다. 구체적으로, 상기 게이트 구조물(134)은 식각 마스크(도시되지 않음)를 이용하는 이방성 식각 공정을 통해 형성될 수 있다. 이어서, 상기 게이트 구조물(134)과 인접하는 기판(100)의 표면 부위에 소스/드레인 영역(140)을 형성한다. 또한, 상기 게이트 구조물(134)의 양측벽에 게이트 스페이서(도시되지 않음)를 더 형성할 수 있다.
상기와 같은 본 발명의 제3실시예에 따르면, 복합 게이트 절연막 패턴(130)을 포함하는 게이트 구조물(134)을 형성함으로써, 상기 게이트 구조물(134) 아래의 채널 영역으로의 보론 등과 같은 불순물의 침투 및 누설 전류를 효과적으로 억제할 수 있으며, 또한 상기 복합 게이트 절연막 패턴(130)에 포함된 질소의 함량 및 위치를 용이하게 조절함으로써 상기 채널 영역으로 질소가 확산되는 것을 억제할 수 있다. 이에 따라, 캐리어 이동도와 같은 전기적 특성을 개선할 수 있다.
도 16은 본 발명의 제2실시예의 방법을 이용하여 제조된 게이트 구조물에서의 커패시턴스와 종래의 방법에 따라 제조된 게이트 구조물에서의 커패시턴스를 나타낸 그래프이며, 도 17은 본 발명의 제2실시예의 방법을 이용하여 제조된 게이트 구조물에서의 누설 전류와 종래의 방법에 따라 제조된 게이트 구조물에서의 누설 전류를 나타낸 그래프이다.
도 16 및 도 17을 참조하면, 상술한 바와 같은 제2실시예의 방법을 이용하여 기판 상에 하프늄 실리콘 산화물을 포함하는 제1유전막을 형성하고, 상기 제1유전막 상에 하프늄 질화물을 포함하는 제2유전막을 형성함으로써 상기 기판 상에 제1유전막과 제2유전막을 포함하는 복합 게이트 유전막을 형성하였다. 이때, 상기 제1유전막은 약 25Å의 두께로 형성하였으며, 제2유전막은 약 5Å의 두께로 형성하였다. 이어서, 상술한 바와 같은 제3실시예의 방법을 이용하여 상기 복합 게이트 유전막 상에 도프트 폴리실리콘으로 이루어진 게이트 전극을 형성하여 제1게이트 구조물(A)을 제조하였다.
한편, 종래의 방법을 이용하여 하프늄 실리콘 산화물을 포함하는 게이트 절연막을 갖는 제2게이트 구조물(B)을 제조하였다. 이때, 상기 게이트 절연막은 약 30Å의 두께를 갖도록 형성하였으며, 상기 제2게이트 구조물(B)의 게이트 전극은 제1게이트 구조물과 동일한 방법으로 형성하였다.
도 16에 도시된 바와 같이, 상기 제1게이트 구조물(A)과 제2게이트 구조물(B)은 약 1V 이하의 게이트 전압에서 게이트 전극의 변화에 대하여 거의 유사한 커패시턴스들을 각각 갖는 것을 알 수 있으며, 약 1V 이상의 게이트 전압에서 제1게 이트 구조물(A)의 커패시턴스가 제2게이트 구조물(B)에 비하여 크게 향상됨을 알 수 있다. 또한, 도 17에 도시된 바와 같이, 상기 제1게이트 구조물(A)의 누설 전류 특성이 제2게이트 구조물(B)에 비하여 약 10 정도 개선됨을 알 수 있다.
도 18 및 도 19는 본 발명의 제4실시예에 따른 게이트 구조물 제조 방법을 설명하기 위한 단면도들이다.
도 18을 참조하면, 실리콘 웨이퍼와 같은 반도체 기판(200) 상에 터널 유전막(210)을 형성한다. 구체적으로, 상기 터널 유전막(210)으로는 열산화 공정을 통해 형성되는 실리콘 산화막이 사용될 수 있다.
이어서, 상기 터널 유전막(210) 상에 플로팅 게이트 도전막(220)을 형성한다. 상기 플로팅 게이트 도전막(220)은 도프트 폴리실리콘으로 이루어질 수 있으며, 저압 화학 기상 증착을 통해 형성될 수 있다.
상기 플로팅 게이트 도전막(220) 상에 하프늄을 포함하는 제1전구체 가스 및 산화 가스를 이용하는 원자층 증착을 통해 제1유전막(230)을 형성하고, 상기 제1유전막(230) 상에 하프늄을 포함하는 제2전구체 가스 및 질화 가스를 이용하는 원자층 증착을 통해 제2유전막(232)을 형성함으로써 상기 제1유전막(230)과 제2유전막(232)을 포함하는 복합 게이트 유전막(234)을 상기 플로팅 게이트 도전막(220) 상에 형성한다. 상기와 같은 복합 게이트 유전막(234)을 형성하는 방법은 기 설명된 제1실시예 또는 제2실시예와 유사하므로 이에 대한 추가적인 상세 설명은 생략한다.
상기 복합 게이트 유전막(234) 상에 컨트롤 게이트 도전막(240)을 형성한다. 상기 컨트롤 게이트 도전막(240)은 도프트 폴리실리콘으로 이루어질 수 있으며, 상기 도프트 폴리실리콘 상에 추가적으로 형성된 금속 실리사이드를 더 포함할 수도 있다. 또한, 상기 컨트롤 게이트 도전막(240)은 금속 또는 금속 질화물로 이루어질 수도 있다.
도 19를 참조하면, 상기 컨트롤 게이트 도전막(240), 복합 게이트 유전막(234), 플로팅 게이트 도전막(220) 및 터널 유전막(210)을 순차적으로 패터닝하여 컨트롤 게이트 전극(250), 복합 게이트 유전막 패턴(260), 플로팅 게이트 전극(270) 및 터널 유전막 패턴(280)을 포함하는 불휘발성 메모리 장치의 게이트 구조물(290)을 완성한다. 상기 게이트 구조물(290)은 식각 마스크(도시되지 않음)를 사용하는 이방성 식각을 통해 형성될 수 있으며, 상기 게이트 구조물(290)을 형성한 후, 게이트 구조물(290)과 인접한 기판(200)의 표면 부위에 소스/드레인 영역(도시되지 않음)을 형성하여 상기 불휘발성 메모리 장치를 완성할 수 있다.
도 20은 본 발명의 제5실시예에 따른 커패시터 제조 방법을 설명하기 위한 단면도이다.
도 20을 참조하면, 실리콘 웨이퍼와 같은 반도체 기판(300)을 마련한다. 이때, 상기 기판(300) 상에는 게이트 구조물, 소스/드레인, 비트 라인 등과 같은 반도체 구조물(도시되지 않음)이 형성되어 있을 수 있다.
이어서, 상기 반도체 구조물이 형성된 기판(300) 상에 하부 전극(310)을 형성한다. 상기 하부 전극(310)은 도프트 폴리실리콘으로 이루어질 수 있으며, 저압 화학 기상 증착을 통해 형성될 수 있다. 또한, 경우에 따라서 상기 하부 전극(310) 은 금속 또는 금속 질화물로 이루어질 수 있다. 상세히 도시되지는 않았으나, 상기 하부 전극(310)은 유효 면적의 확장을 위하여 실린더 형상을 갖도록 패터닝될 수 있다.
상기 하부 전극(310) 상에 하프늄을 포함하는 제1전구체 가스 및 산화 가스를 이용하는 원자층 증착을 통해 제1유전막(320)을 형성하고, 상기 제1유전막(320) 상에 하프늄을 포함하는 제2전구체 가스 및 질화 가스를 이용하는 원자층 증착을 통해 제2유전막(322)을 형성함으로써 상기 제1유전막(320)과 제2유전막(322)을 포함하는 복합 유전막(324)을 상기 하부 전극(310) 상에 형성한다. 상기와 같은 복합 유전막(324)을 형성하는 방법은 기 설명된 제1실시예 또는 제2실시예와 유사하므로 이에 대한 추가적인 상세 설명은 생략한다.
상기 복합 유전막(324) 상에 상부 전극(330)을 형성하여 커패시터(340)를 완성한다. 상기 상부 전극(330)은 도프트 폴리실리콘으로 이루어질 수 있으며, 이와는 다르게, 금속 또는 금속 질화물로 이루어질 수도 있다.
상기와 같은 본 발명의 실시예들에 따르면, 하프늄 산화물 또는 하프늄 실리콘 산화물을 포함하는 제1유전막과 하프늄 질화물을 포함하는 제2유전막의 두께들과 질화 가스의 공급 시간 및 유량을 조절함으로써 복합막 내의 질소 프로파일을 용이하게 조절할 수 있다.
따라서, 상기 복합막을 게이트 구조물의 게이트 절연막으로 채용하는 경우, 게이트 전극으로부터 채널 영역으로의 불순물 침투와 채널 영역으로의 질소 확산을 효과적으로 억제할 수 있으며, 상기 게이트 절연막을 통한 누설 전류를 감소시킬 수 있다. 또한, 상기 복합막을 불휘발성 메모리 장치의 컨트롤 게이트 유전막으로 사용하는 경우, 또는 상기 복합막을 커패시터의 유전막으로 사용하는 경우, 불순물 침투 및 누설 전류를 효과적으로 억제할 수 있으며 등가 산화막 두께를 감소시킬 수 있다.
결론적으로, 상기와 같은 복합막은 모스 트랜지스터, 커패시터, 불휘발성 메모리 장치 등에 바람직하게 채용될 수 있으며, 이들의 전기적 특성들을 크게 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (24)

  1. 하프늄을 포함하는 제1전구체 가스 및 산화 가스를 이용하는 원자층 증착을 통해 기판 상에 제1유전막을 형성하는 단계; 및
    상기 제1유전막 상에 하프늄을 포함하는 제2전구체 가스 및 질화 가스를 이용하는 원자층 증착을 통해 제2유전막을 형성하는 단계를 포함하는 복합막(composite layer) 형성 방법.
  2. 제1항에 있어서, 상기 제1유전막은 하프늄 산화물을 포함하는 것을 특징으로 하는 복합막 형성 방법.
  3. 제2항에 있어서, 상기 제1유전막을 형성하는 단계는,
    a) 상기 기판의 상부로 하프늄 전구체를 도입하는 단계;
    b) 상기 하프늄 전구체의 제1부분을 상기 기판 상에 화학 흡착시키고, 제2부분을 물리 흡착시키는 단계;
    c) 상기 기판 상으로 상기 산화 가스를 도입하는 단계; 및
    d) 상기 하프늄 전구체의 제1부분과 상기 산화 가스를 반응시켜 상기 기판 상에 상기 하프늄 산화물을 포함하는 상기 제1유전막을 형성하는 단계를 포함하는 것을 특징으로 하는 복합막 형성 방법.
  4. 제3항에 있어서, 상기 하프늄 전구체는 Hf[N(CH3)2]4(tetrakis dimethyl amino hafnium; TDMAH), Hf[N(C2H5)CH3]4(tetrakis ethyl methyl amino hafnium; TEMAH), Hf[N(C2H5)2]4(tetrakis diethyl amino hafnium; TDEAH), Hf[OC(CH3)2CH2OCH3]4 및 Hf[OC(CH3)3]4로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 복합막 형성 방법.
  5. 제3항에 있어서, 상기 a) 내지 d) 단계들을 적어도 1회 반복 수행하는 것을 특징으로 하는 복합막 형성 방법.
  6. 제2항에 있어서, 상기 제2유전막 상에 상기 제1유전막과 실질적으로 동일한 제3유전막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 복합막 형성 방법.
  7. 제2항에 있어서, 상기 제2유전막 상에 상기 제1유전막과 실질적으로 동일한 제3유전막을 형성하는 단계와, 상기 제3유전막 상에 상기 제2유전막과 실질적으로 동일한 제4유전막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 복합막 형성 방법.
  8. 제7항에 있어서, 상기 제3유전막 및 상기 제4유전막을 형성하는 단계를 적어도 1회 반복 수행하는 것을 특징으로 하는 복합막 형성 방법.
  9. 제2항에 있어서, 상기 제1유전막을 형성하기 전, 상기 기판 상에 하프늄 전구체와 실리콘 전구체 및 산화 가스를 이용하는 원자층 증착을 통해 하프늄 실리콘 산화물을 포함하는 기저 유전막(base dielectric layer)을 형성하는 단계를 더 포함하는 것을 특징으로 하는 복합막 형성 방법.
  10. 제2항에 있어서, 상기 제2유전막 상에 하프늄 전구체와 실리콘 전구체 및 산화 가스를 이용하는 원자층 증착을 통해 하프늄 실리콘 산화물을 포함하는 캡핑 유전막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 복합막 형성 방법.
  11. 제1항에 있어서, 상기 제2유전막을 형성하는 단계는,
    a) 상기 기판의 상부로 하프늄 전구체를 도입하는 단계;
    b) 상기 하프늄 전구체의 제1부분을 상기 기판 상에 화학 흡착시키고, 제2부분을 물리 흡착시키는 단계;
    c) 상기 기판 상으로 상기 질화 가스를 도입하는 단계; 및
    d) 상기 하프늄 전구체의 제1부분과 상기 질화 가스를 반응시켜 상기 기판 상에 하프늄 질화물을 포함하는 상기 제2유전막을 형성하는 단계를 포함하는 것을 특징으로 하는 복합막 형성 방법.
  12. 제11항에 있어서, 상기 a) 내지 d) 단계들을 적어도 1회 반복 수행하는 것을 특징으로 하는 복합막 형성 방법.
  13. 제1항에 있어서, 상기 산화 가스는 O3, H2O, H2O2, CH3OH 및 C2H5OH로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 복합막 형성 방법.
  14. 제1항에 있어서, 상기 질화 가스는 NH3 또는 플라즈마 N2인 것을 특징으로 하는 복합막 형성 방법.
  15. 제1항에 있어서, 상기 제1유전막 및 상기 제2유전막을 형성하는 단계들은 150℃ 내지 400℃의 온도에서 수행되는 것을 특징으로 하는 복합막 형성 방법.
  16. 제1항에 있어서, 상기 제1유전막은 하프늄 실리콘 산화물을 포함하는 것을 특징으로 하는 복합막 형성 방법.
  17. 제16항에 있어서, 상기 제1유전막을 형성하는 단계는,
    a) 상기 기판의 상부로 상기 하프늄 전구체를 도입하는 단계;
    b) 상기 하프늄 전구체의 제1부분을 상기 기판 상에 화학 흡착시키고, 상기 하프늄 전구체의 제2부분을 물리 흡착시키는 단계;
    c) 상기 기판 상으로 상기 산화 가스를 도입하는 단계;
    d) 상기 하프늄 전구체의 제1부분과 상기 산화 가스를 반응시켜 상기 기판 상에 하프늄 산화물을 포함하는 제1고상 물질을 형성하는 단계;
    e) 상기 기판의 상부로 상기 실리콘 전구체를 도입하는 단계;
    f) 상기 실리콘 전구체의 제1부분을 상기 제1고상 물질 상에 화학 흡착시키고, 상기 실리콘 전구체의 제2부분을 물리 흡착시키는 단계;
    g) 상기 기판 상으로 상기 산화 가스를 도입하는 단계; 및
    h) 상기 실리콘 전구체의 제1부분과 상기 산화 가스를 반응시켜 상기 제1고상 물질 상에 실리콘 산화물을 포함하는 제2고상 물질을 형성하는 단계를 포함하는 것을 특징으로 하는 복합막 형성 방법.
  18. 제17항에 있어서, 상기 실리콘 전구체는 H2N(CH2)3Si(OC2H5)3(amino propyl triethoxy silane; APTES), Si[N(CH3)2]4(tetrakis dimethyl amino silicon; TDMAS), Si[N(C2H5)CH3]4(tetrakis ethyl methyl amino silicon; TEMAS) 및 Si[N(C2H5)2]4(tetrakis diethyl amino silicon; TDEAS)로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 복합막 형성 방법.
  19. 제17항에 있어서, 상기 a) 내지 d) 단계들을 적어도 1회 반복 수행하는 것을 특징으로 하는 복합막 형성 방법.
  20. 제17항에 있어서, 상기 e) 내지 h) 단계들을 적어도 1회 반복 수행하는 것을 특징으로 하는 복합막 형성 방법.
  21. 제17항에 있어서, 상기 a) 내지 h) 단계들을 적어도 1회 반복 수행하는 것을 특징으로 하는 복합막 형성 방법.
  22. 하프늄을 포함하는 제1전구체 가스 및 산화 가스를 이용하는 원자층 증착을 통해 기판 상에 제1절연막을 형성하는 단계;
    상기 제1절연막 상에 하프늄을 포함하는 제2전구체 가스 및 질화 가스를 이용하는 원자층 증착을 통해 제2절연막을 형성함으로써 상기 제1절연막과 상기 제2절연막을 포함하는 복합 게이트 절연막을 형성하는 단계;
    상기 복합 게이트 절연막 상에 게이트 도전막을 형성하는 단계; 및
    상기 게이트 도전막 및 상기 복합 게이트 절연막을 패터닝하여 게이트 전극 및 복합 게이트 절연막 패턴을 형성하는 단계를 포함하는 게이트 구조물의 제조 방법.
  23. 기판 상에 터널 유전막을 형성하는 단계;
    상기 터널 유전막 상에 플로팅 게이트 도전막을 형성하는 단계;
    상기 플로팅 게이트 도전막 상에 하프늄을 포함하는 제1전구체 가스 및 산화 가스를 이용하는 원자층 증착을 통해 제1유전막을 형성하는 단계;
    상기 제1유전막 상에 하프늄을 포함하는 제2전구체 가스 및 질화 가스를 이용하는 원자층 증착을 통해 제2유전막을 형성함으로써 상기 제1유전막과 상기 제2유전막을 포함하는 복합 게이트 유전막을 형성하는 단계;
    상기 복합 게이트 유전막 상에 컨트롤 게이트 도전막을 형성하는 단계; 및
    상기 컨트롤 게이트 도전막, 복합 게이트 유전막, 플로팅 게이트 도전막 및 터널 유전막을 순차적으로 패터닝하여 컨트롤 게이트 전극, 복합 게이트 유전막 패턴, 플로팅 게이트 전극 및 터널 유전막 패턴을 형성하는 단계를 포함하는 게이트 구조물의 제조 방법.
  24. 기판 상에 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 하프늄을 포함하는 제1전구체 가스 및 산화 가스를 이용하는 원자층 증착을 통해 제1유전막을 형성하는 단계;
    상기 제1유전막 상에 하프늄을 포함하는 제2전구체 가스 및 질화 가스를 이용하는 원자층 증착을 통해 제2유전막을 형성함으로써 상기 제1유전막과 상기 제2유전막을 포함하는 복합 유전막을 형성하는 단계; 및
    상기 복합 유전막 상에 상부 전극을 형성하는 단계를 포함하는 커패시터 제조 방법.
KR1020050015224A 2005-02-24 2005-02-24 복합막 형성 방법과 이를 이용한 게이트 구조물 및 커패시터 제조 방법 KR100584783B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050015224A KR100584783B1 (ko) 2005-02-24 2005-02-24 복합막 형성 방법과 이를 이용한 게이트 구조물 및 커패시터 제조 방법
US11/356,399 US20060189055A1 (en) 2005-02-24 2006-02-16 Method of forming a composite layer, method of manufacturing a gate structure by using the method of forming the composite layer and method of manufacturing a capacitor by using the method of forming the composite layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050015224A KR100584783B1 (ko) 2005-02-24 2005-02-24 복합막 형성 방법과 이를 이용한 게이트 구조물 및 커패시터 제조 방법

Publications (1)

Publication Number Publication Date
KR100584783B1 true KR100584783B1 (ko) 2006-05-30

Family

ID=36913269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050015224A KR100584783B1 (ko) 2005-02-24 2005-02-24 복합막 형성 방법과 이를 이용한 게이트 구조물 및 커패시터 제조 방법

Country Status (2)

Country Link
US (1) US20060189055A1 (ko)
KR (1) KR100584783B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160003609A (ko) * 2013-03-01 2016-01-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 질소 함유 산화물 막 및 이의 형성 방법
KR102690226B1 (ko) * 2022-06-16 2024-08-05 한국생산기술연구원 박막 트랜지스터 및 이의 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716641B1 (ko) * 2006-06-29 2007-05-09 주식회사 하이닉스반도체 비정질카본층을 이용한 실린더형 캐패시터 제조 방법
EP2063459A1 (en) * 2007-11-22 2009-05-27 Interuniversitair Microelektronica Centrum vzw Interpoly dielectric for a non-volatile memory device with a metal or p-type control gate
US20200203143A1 (en) * 2018-12-19 2020-06-25 Nanya Technology Corporation Method for preparing multilayer structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001316820A (ja) 2000-03-10 2001-11-16 Air Prod And Chem Inc 前駆体の無溶媒液体混合物を用いる多成分ＺｒＳｎＴｉおよびＨｆＳｎＴｉ酸化物薄膜の堆積およびアニーリング
KR20040015428A (ko) * 2002-08-12 2004-02-19 삼성전자주식회사 하프늄 산화막 형성용 전구체 및 상기 전구체를 이용한하프늄 산화막의 형성방법
JP2004153238A (ja) 2002-10-31 2004-05-27 Sharp Corp ＣＭＯＳアプリケーション用の多重高κゲート誘電体を堆積する方法
KR20050000897A (ko) * 2003-06-25 2005-01-06 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348386B1 (en) * 2001-04-16 2002-02-19 Motorola, Inc. Method for making a hafnium-based insulating film
US6790755B2 (en) * 2001-12-27 2004-09-14 Advanced Micro Devices, Inc. Preparation of stack high-K gate dielectrics with nitrided layer
US6717226B2 (en) * 2002-03-15 2004-04-06 Motorola, Inc. Transistor with layered high-K gate dielectric and method therefor
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US6828200B2 (en) * 2003-01-03 2004-12-07 Texas Instruments Incorporated Multistage deposition that incorporates nitrogen via an intermediate step
US20040198069A1 (en) * 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
US20050070126A1 (en) * 2003-04-21 2005-03-31 Yoshihide Senzaki System and method for forming multi-component dielectric films
US20050153571A1 (en) * 2003-11-17 2005-07-14 Yoshihide Senzaki Nitridation of high-k dielectric films
KR100604845B1 (ko) * 2004-04-12 2006-07-26 삼성전자주식회사 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
US7498247B2 (en) * 2005-02-23 2009-03-03 Micron Technology, Inc. Atomic layer deposition of Hf3N4/HfO2 films as gate dielectrics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001316820A (ja) 2000-03-10 2001-11-16 Air Prod And Chem Inc 前駆体の無溶媒液体混合物を用いる多成分ＺｒＳｎＴｉおよびＨｆＳｎＴｉ酸化物薄膜の堆積およびアニーリング
KR20040015428A (ko) * 2002-08-12 2004-02-19 삼성전자주식회사 하프늄 산화막 형성용 전구체 및 상기 전구체를 이용한하프늄 산화막의 형성방법
JP2004153238A (ja) 2002-10-31 2004-05-27 Sharp Corp ＣＭＯＳアプリケーション用の多重高κゲート誘電体を堆積する方法
KR20050000897A (ko) * 2003-06-25 2005-01-06 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160003609A (ko) * 2013-03-01 2016-01-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 질소 함유 산화물 막 및 이의 형성 방법
US9330901B2 (en) 2013-03-01 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Nitrogen-containing oxide film and method of forming the same
KR101690434B1 (ko) * 2013-03-01 2016-12-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 질소 함유 산화물 막 및 이의 형성 방법
KR102690226B1 (ko) * 2022-06-16 2024-08-05 한국생산기술연구원 박막 트랜지스터 및 이의 제조 방법

Also Published As

Publication number Publication date
US20060189055A1 (en) 2006-08-24

Similar Documents

Publication Publication Date Title
KR100578819B1 (ko) 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법
KR100640638B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법
US7396719B2 (en) Method of forming high dielectric film using atomic layer deposition and method of manufacturing capacitor having the high dielectric film
US7473994B2 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
KR100620451B1 (ko) 금속산화 합금막, 금속산화 합금막 형성 방법과 이를이용한 게이트 구조물의 제조 방법 및 커패시터의 제조 방법
KR20060054387A (ko) 증착 전 게르마늄 표면 처리 방법
US20060035405A1 (en) Methods of manufacturing a thin film including hafnium titanium oxide and methods of manufacturing a semiconductor device including the same
US20150140838A1 (en) Two Step Deposition of High-k Gate Dielectric Materials
JP4887604B2 (ja) 半導体装置の製造方法
KR20040084700A (ko) 반도체 장치의 제조 방법
US8415723B2 (en) Spacer structure wherein carbon-containing oxide film formed within
KR100584783B1 (ko) 복합막 형성 방법과 이를 이용한 게이트 구조물 및 커패시터 제조 방법
KR100693890B1 (ko) 반응 장벽막을 갖는 반도체 장치의 제조 방법
KR100685748B1 (ko) 박막 형성 방법 및 이를 이용한 게이트 구조물의 제조 방법
US20060019501A1 (en) Methods of forming a thin layer including hafnium silicon oxide using atomic layer deposition and methods of forming a gate structure and a capacitor including the same
KR100644410B1 (ko) 금속 산화막의 형성 방법 및 이를 이용한 반도체커패시터의 제조 방법
US20060273320A1 (en) Method of manufacturing semiconductor device
KR100667633B1 (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법
KR100762238B1 (ko) 반도체 소자의 트랜지스터 및 이의 형성 방법
KR100650758B1 (ko) 반도체 소자의 게이트 형성방법
KR100745073B1 (ko) 하프늄니오븀옥사이드(ＨｆＮｂＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법
KR100712988B1 (ko) 탄탈륨란탄옥사이드(ＴａＬａＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법
KR100650756B1 (ko) 반도체 소자의 게이트 형성방법
KR20070047904A (ko) 탄탈륨지르코늄산화막을 구비한 반도체소자 및 그의 제조방법
KR20090078104A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090514

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee